DE3936900A1 - Schieberegister - Google Patents

Schieberegister

Info

Publication number
DE3936900A1
DE3936900A1 DE19893936900 DE3936900A DE3936900A1 DE 3936900 A1 DE3936900 A1 DE 3936900A1 DE 19893936900 DE19893936900 DE 19893936900 DE 3936900 A DE3936900 A DE 3936900A DE 3936900 A1 DE3936900 A1 DE 3936900A1
Authority
DE
Germany
Prior art keywords
flip
digital signal
flops
flop
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893936900
Other languages
English (en)
Inventor
Norbert Dipl Ing Budnik
Manfred Dipl Ing Schmid
Wilhelm Dipl Ing Doerr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19893936900 priority Critical patent/DE3936900A1/de
Publication of DE3936900A1 publication Critical patent/DE3936900A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Pulse Circuits (AREA)

Description

Die Erfindung betrifft ein Schieberegister zur Verzögerung eines Digitalsignals in der elektrischen Nachrichtentechnik.
Ein solches Schieberegister ist in Tietze-Schenk, Halbleiterschaltungstechnik, 8. Auflage, Springer-Verlag, Berlin, 1986, auf den Seiten 251 und 252 beschrieben. Es besteht aus mehreren hintereinander geschalteten bistabilen Kippschaltungen. Das zu verzögernde Digitalsignal wird in die erste Kippschaltung eingeschrieben. Das verzögerte Digitalsignal wird aus der letzten Kippschaltung ausgelesen. Die Verzögerungszeit ergibt sich aus der Anzahl der hintereinander geschalteten Kippschaltungen und der Bitrate oder Taktfrequenz des Digitalsignals.
Die Kippschaltungen sind in einer der bekannten Schaltkreistechniken ausgeführt. Allen Schaltkreistechniken gemeinsam ist, daß die einzelnen Kippschaltungen, Gatter usw. eine bestimmte Ruheverlustleistung aufnehmen, solange keine Wechsel der logischen Zustände auftreten und daß beim Wechseln der logischen Zustände eine zusätzliche dynamische Verlustleistung auftritt, die umso höher ist, je höher die Bitrate oder Taktfrequenz des zu verarbeitenden Digitalsignals ist. Eine der Ursachen für das Auftreten dieser dynamischen Verlustleistung ist die Umladung von Kapazitäten bei jedem Wechsel des logischen Zustandes.
Weit verbreitet ist die CMOS-Schaltkreistechnik. Sie ist z. B. in der deutschen Zeitschrift "Elektronik", 1971, Heft 4, Seiten 111 bis 116, beschrieben. Bei ihr ist die Zunahme der dynamischen Verlustleistung und damit auch der gesamten Verlustleistung mit zunehmender Taktfrequenz besonders stark ausgeprägt, weil die Ruheverlustleistung verhältnismäßig gering ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Schieberegister zur Verzögerung eines Digitalsignals anzugeben, wobei die Verzögerungszeit zwischen einem Kleinst- und einem Größtwert einstellbar sein soll und das eine geringe Verlustleistung aufweisen soll.
Diese Aufgabe wird durch ein Schieberegister nach dem Patentanspruch 1 gelöst. Der Anspruch 2 gibt eine Weiterbildung an, die auch eine Verzögerungszeit von Null ermöglicht.
Die Erfindung wird anhand eines Ausführungsbeispiels beschrieben. Das erfindungsgemäße Schieberegister besteht aus einer Anzahl hintereinander geschalteter bistabiler Kippschaltungen, wobei die Anzahl entsprechend dem geforderten Größtwert der Verzögerungszeit und der Bitrate des Digitalsignals bemessen ist. Es sind erste Mittel zum Einschreiben des Digitalsignals in die erste Kippschaltung vorgesehen. Ferner sind zweite Mittel zum Auslesen des Digitalsignals vorgesehen. Sie weisen eine Einstellmöglichkeit für die Anzahl der aktiven Kippschaltungen auf. Unter dem Begriff "aktive Kippschaltungen" werden, beginnend mit der ersten Kippschaltung, diejenigen verstanden, die zur Erzielung der gewünschten Verzögerungszeit erforderlich sind. Die zweiten Mittel sind so ausgebildet, daß das Digitalsignal aus der letzten aktiven Kippschaltung ausgelesen wird. Die der letzten aktiven Kippschaltung folgenden Kippschaltungen sind die nicht benötigten Kippschaltungen. Die kleinste Anzahl der aktiven Kippschaltungen ergibt sich aus dem Kleinstwert der wählbaren Verzögerungszeit. Ist als Kleinstwert die Verzögerungszeit Null vorgesehen, so sind die ersten und die zweiten Mittel so ausgebildet, daß das Digitalsignal erst gar nicht in die erste Kippschaltung eingeschrieben wird, sondern sofort ausgelesen wird. Es sind ferner dritte Mittel vorgesehen, die die nicht benötigten Kippschaltungen dauernd in einem bestimmten logischen Zustand halten.
Unter der Voraussetzung, daß mehrere Kippschaltungen zur Erzielung der gewünschten Verzögerungszeit erforderlich sind, ergibt sich folgende Funktion: Durch die ersten Mittel wird das zu verzögernde Digitalsignal Bit für Bit in die erste Kippschaltung eingeschrieben. Das Digitalsignal wandert dann, jeweils um eine Taktzeit verzögert, durch die zweite, dritte, vierte usw. Kippschaltung bis in die letzte aktive Kippschaltung, aus der es durch die zweiten Mittel ausgelesen wird. Wird der Größtwert der Verzögerungszeit gewählt, wird das Digitalsignal erst aus der letzten Kippschaltung des Schieberegisters ausgelesen, und es gibt keine nicht benötigten Kippschaltungen. Wenn nicht gerade der Größtwert der Verzögerungszeit gewählt wurde, werden die nicht benötigten Kippschaltungen durch die dritten Mittel dauernd in einem bestimmten logischen Zustand gehalten. Dabei ist es gleichgültig, ob man dafür den ja- oder den nein-Zustand wählt. So wird erreicht, daß die dynamische Verlustleistung nur in den aktiven Kippschaltungen auftritt. Die erfindungsgemäße Ausbildung bewirkt also eine Senkung der Verlustleistung, wenn nicht der Größtwert der Verzögerungszeit ausgenutzt wird.

Claims (2)

1. Schieberegister mit folgenden Merkmalen:
  • a) Es weist eine Anzahl hintereinander geschaltete bistabile Kippschaltungen auf.
  • b) Es weist erste Mittel zum Einschreiben eines Digitalsignals in die erste Kippschaltung auf.
  • c) Es weist zweite Mittel zum Auslesen des Digitalsignals aus der letzten aktiven Kippschaltung auf.
  • d) Die zweiten Mittel weisen eine Einstellmöglichkeit für die Anzahl der aktiven Kippschaltungen auf.
  • e) Das Schieberegister weist dritte Mittel auf, die die nicht benötigten Kippschaltungen dauernd in einem bestimmten logischen Zustand halten.
2. Schieberegister nach Anspruch 1 mit folgendem Merkmal:
  • a) Die ersten und die zweiten Mittel sind so ausgebildet, daß das Digitalsignal, ohne es in die erste Kippschaltung einzuschreiben, sofort wieder ausgelesen werden kann.
DE19893936900 1989-11-06 1989-11-06 Schieberegister Withdrawn DE3936900A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893936900 DE3936900A1 (de) 1989-11-06 1989-11-06 Schieberegister

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893936900 DE3936900A1 (de) 1989-11-06 1989-11-06 Schieberegister

Publications (1)

Publication Number Publication Date
DE3936900A1 true DE3936900A1 (de) 1991-05-08

Family

ID=6392960

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893936900 Withdrawn DE3936900A1 (de) 1989-11-06 1989-11-06 Schieberegister

Country Status (1)

Country Link
DE (1) DE3936900A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19846454A1 (de) * 1998-10-08 2000-04-20 Siemens Ag Elektronische Schaltungsanordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19846454A1 (de) * 1998-10-08 2000-04-20 Siemens Ag Elektronische Schaltungsanordnung
DE19846454C2 (de) * 1998-10-08 2001-03-01 Siemens Ag Elektronische Schaltungsanordnung

Similar Documents

Publication Publication Date Title
EP0190554A1 (de) Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen
DE3603751A1 (de) Informationsuebergabesystem zur uebergabe von binaeren informationen
DE69306131T2 (de) Komplementäre logische Schaltung
DE69109888T2 (de) Taktfrequenzverdoppler.
EP0137948A1 (de) Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen
DE3881486T2 (de) Verzoegerungsvorrichtung fuer zumindest einen digitalen hochgeschwindigkeitsdatenstrom.
DE3936900A1 (de) Schieberegister
DE2515089A1 (de) Schaltungsanordnung zur erfassung von impulsen
DE2409345C3 (de) Von Schalterprellen freier Schaltkreis
DE2714219A1 (de) Digitales nachrichtenvermittlungsnetzwerk
DE2161940A1 (de) Speichersystem mit geringem Energiebedarf
DE19834190C2 (de) Ausgabeverzögerungsschaltung
DE3936901A1 (de) Halbleiterchip mit mehreren schieberegistern
DE1512356A1 (de) Auf Taktimpulse ansprechende multistabile Schaltungsanordnung
DE2137068C3 (de) Schaltanordnung zum Unterdrücken von Störimpulsen
DE4140920C1 (en) Level changing circuitry for flanks of rectangular or trapezoidal signals - has threshold value discriminator with output signal separated into two channels, each having a gate circuit assigned to SR-flip=flop
DE1253313B (de) Schaltung zur Steuerung des Beginns des Einschreibens einzelner Datenbloecke in ein Magnetband
DE10034305A1 (de) Anlage zur Reduzierung des Rauschens bei Speichervorrichtungen mit rotierenden Scheiben oder dergleichen
DE1948600C3 (de) Elektronischer Schalter, bei dem gleichartige Betätigungssignale abwechselnd ein Signal verschiedener Wertigkeit erzeugen
DE2834818C2 (de) Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals
DD274522A1 (de) Schaltungsanordnung mit monoflopartigem verhalten
DD205795A1 (de) Monolithisch integrierbare frequenzteilerschaltung mit teilerverhaeltnis 3 in i hoch 2 l-technik
DD291432A5 (de) Schaltungsanordnung zur taktsynchronisierung von zeitlich zufaellig auftretenden impulsen
DD153853B1 (de) Eingabeschaltung fuer prellbehaftete signale
DE3504835A1 (de) Ueberwachungsschaltung fuer digitalsignale

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee