SE449941B - Anordning for synkronisering av fasleget for en lokal klocksignal med fasleget for en insignal - Google Patents

Description

449 941 2 antal bistabila vippor, vilka var och en har en triggningsihgång, en datain- gång, en inställningsingång och en återstäliningsingång samt en utgång, att var och en av triggningsingångarna är ansluten till en tillhörande ingång hos koin- cidensdetektorkretsen, att samtliga dataingångar är anslutna till ingångskläm- man, att koincidensdetektorkretsen dessutom innefattar en kombinationskrets med ingångar och utgångar, att kombinationskretsens ingångar är så anslutna till triggningskretsutgångarna att den triggningskrets utväljes som triggas först, och att kombinationskretsens utgångar i tur och ordning är anslutna till koin- cidensdetektorkretsens utgångar.

Uppfinningen och därmed sammanhängande fördelar kommer att beskrivas när- mare i det följande under hänvisning till ritningarna, där: fig_1 visar ett föredraget utföringsexempel på en synkroniseringsanordning enligt uppfinning- en; fig_2_visar tidsdiagram som illustrerar funktionssättet för synkronise- ringsanordningen i fig 1.

I det föredragna utföringsexemplet på synkroniseringsanordningen i fig 1 är en oscillator 1, som exempelvis kan innefatta en kristalloscillator, anslu- ten till en fördröjningsledning 2, som innehåller ett antal sektioner. Fördröj- ningsledningen 2 har uttagsställen 3-0, 3-1, 3-2 och 3-3, vilka benämnes uttag och är fördelade längs ledningen. Varje sektion alstrar samma tidsfördröjning, vilken i föreliggande fall har valts så att klocksignalversioner Cl(0), Cl(90), Cl(180) och Cl(270), vars faslägen är förskjutna inbördes 900, av klocksigna- len från kristalloscillatorn 1 uppträder på uttagen 3-0, 3-1, 3-2, 3-3, och därvid på sådant sätt att klocksignalversionen på uttaget 3-0 har fasläget 0°, signalen på uttaget 3-1 har fasläget 900, signalen på uttaget 3-2 har fasläget 180° och signalen på uttaget 3-3 har fasläget 2700 i förhållande till den ursprungliga klocksignalen.

Fördröjningsiedningen 2 kan exempelvis innefatta en kabel med uttag, en seriekoppling av LC-kretsar eller såsom är visat i fig 1 en kaskadkoppling av sektioner uppbyggda av ett respektive motstånd 4-1, 4-2 eller 4-3 och en re- spektive inverterare 5-1, 5-2 eller 5-3. Uttagen 3-0, 3-1, 3-2, 3-3 är anslutna till sektionerna via respektive respektive inverterare 6-0, 6-1, 6-2 och 6-3.

Tidsfördröjningen i en sektion är sammansatt av utbredningstiden i den tillhö- rande inverteraren (5) och tidskonstanten som bildas av dess motstånd (4)och ingångskapacitansen hos dess inverterare (5). Vart och ett av uttagen 3-0, 3-1, 3-2 och 3-3 på fördröjningsledningen 2 är anslutet till en utgång 8 hos anord- ningen genom en tillhörande, styrd omkopplare 7-0, 7-1, 7-2 och 7-3. Vid slut- ning av exempelvis omkopplaren 7-0 och då övriga omkopplare 7-1, 7-2 och 7-3 är öppna, så är den ofördröjda klocksignalen (som har fasläget 0°) från oscilla- torn 1 tillgänglig på utgången 8. Genom att sluta en av de andra omkopplarna, ß title 941 t.ex. omkopplaren 7-2, och öppna övriga omkopplare (7-0, 7-1 och 7-3) så är klocksignalen tillgänglig på utgången 8 med ett fasläge som har förskjutningen 1800. Härigenom är det möjligt att erhålla en klocksignal på utgången 8 som valbart har ett av faslägena 00, 900, 1800 och 2700. Fasläget som är optimalt med avseende på detektering av datasignalen kommer att väljas. Det optimala fasläget uppträder då framflanken av en klocksignal uppträder vid centrum av en datasignal som skall detekteras. Signalen som då erhålles på ut- gången 8 är den önskvärda, regenererade klocksignalen vars fasläge inom_j45° kommer att överensstämma med det nödvändiga optimala fasläget för detektering av datasignalen. Det inses att en mindre av fasavvikelse kan uppnås genom att fördröjningsledningen 4 förses med flera uttag än de fyra som är visade i~fig 1 och genom att proportionellt däremot nedbringa tidsfördröjningen i varje sekti- on.

Anordningen innefattar en koincidensdetektor 22 genom vilken omkopplarna (7) manövreras. Koincidensdetektorkretsen 22 innefattar ett antal vippor 9-0, 9-1, 9-2 och 9-3 av D-typ och en kombinationskrets 10. Datainsignalen tillföres ingången 11 hos anordningen. Dataingångarna D hos vipporna 9 är samtliga an- slutna till ingången 11 och triggningsingångarna T_är anslutna till ingångarna 23-0, 23-1, 23-2 respektive 23-3 hos koincidenskretsen 22. Uttagen 3-0, 3-1, 3-2 och 3-3 är också anslutna till dessa ingångar. Vippornas (9) 0-utgångar är anslutna till en motsvarande ingång (12) hos kretsen 10, vilket innebär att vippans 9-0 Q-utgång är ansluten till ingången 12-0, vippans 9-1 Q-utgång till ingången 12-1, vippans 9-2 ingång 12-2 och vippans 9-3 Q-utgång till ingången 12-3. Utgångarna (13) hos kretsen 10, vilka även bildar koincidenskretsens 10 utgångar, är anslutna till de respektive styringångarna (14) hos omkopplarna (7). “ För enkelhetens skull är kopplingen mellan utgångarna (13) och styrin- gångarna (14) ej visade i detalj i fig 1. Kretsens 10 utgång 13-0 är ansluten till styringången 14-2, dess utgång 13-1 är ansluten till styringången 14-3, dess utgång 13-2 är ansluten till styringången 14-0 och utgången 13-3 är an- sluten till styringången 14-1.

Kretsen 10 kan implementeras genom exempelvis en s.k. FPLA (“Field Pro- grammable Logic Array") eller på det sätt som är visat i fig 1 med hjälp av separata logikmoduler. Kretsen 10 i fig 1 innefattar ett antal OCH-kretsar (15), ett antal vippor (16) av SR-typ samt en ELLER-krets 17. En ingång hos OCH-kretsen 15-0 är ansluten till ingången 12-0 och den andra ingången är an- sluten till vippans 9-3 0-utgång. En ingång hos OCH-kretsen 15-1 är ansluten till ingången 12-1 och den andra ingången är ansluten till 0-utgången hos 449 941 4 vippan 9-0. En ingång hos OCH-kretsen 15-2 är ansluten till ingången 12-1 och den andra ingången är ansluten till Ö-utgången hos vippan 9-1. En ingång hos OCH-kretsen 15-3 är ansluten till ingången 12-3 och den andra ingången är an- sluten till 6-utgången hos vippan 9-2. Utgången hos var och en av OCH-kretsarna 15 är ansluten till inställningsingången S hos den tillhörande vippan (16). e Q-utgångarna hos dessa vippor 10 och de respektive ingångarna hos ELLER-kretsen 17. Ingångarna 18 hos ELLER-kretsen 17 är ansluten till inställningsingångarna S hos vipporna (9). Vipppornas (9) och (16) återställningsingångar R är anslut- na gemensamt till en återställningsingångsklämma 19.

Den i fig 1 visade anordningen för synkronisering av fasläget för en lo- kalt alstrad klocksignal med fasläget för en insignal har följande funktions- sätt.

Anordningen i fig 1 nollställes genom en nollställningssignal RST, som är visad i fig 2b, vilken är tillförd återställningsingångsklämman 19. Indatasig- nalen IN tillföres ingångsklämman 11 och är visad i fig Za. De av oscillatorn 1 alstrade klocksignalerna har den form som framgår av fig 2c. Fig 2c visar också klocksignalversionen Cl(0) som tillföres uttaget 3-0. Var och en av de övriga klocksignalversionerna Cl(90), Cl(180) och Cl(270), vilka var och en är fasför- skjutna 900 inbördes och tillföres uttagen 3-1, 3-2 och 3-3, är visade i fi- gurerna 2d, Ze respektive 2f. Indatasignalen IN tillföres parallellt till data- ingången D hos vipporna 9-0, 9-1, 9-2 och 9-3, varvid var och en av dessa kret- sar triggas genom sin speciella fasversion av klocksignalen som tillföres deras triggningsingång T. Efter den första framflanken i indatasignalen IN, vilket innebär att denna signal är “hög", så kommer den av vipporna (9) som är kopplad för att mottaga den version av klocksignalen vars framflank uppträder med den minsta fördröjningen efter det att indatasignalen IN blivit hög, att triggas först, medan övriga vippor (9) triggas i tur och ordning därefter. Fig 2g, 2h,f Zi, 2j visar Q-utsignalerna av detta förlopp. Q-utgången hos vippan 9-1 omkopp-L las först, åtföljes av vippan 9-2, sedan av vippan 9-3 och slutligen vippan 9-0. Med hjälp av kretsen 10 fastställes nu på följande sätt vilken av vippan É (16) som skall omkopplas först. För detta ändamål är Q-utgången hos varje vippa 9 tillsammans med Q-utgången hos den föregående vippan 9, på tidigare nämnt sätt anslutna till OCH-kretsar (15). I utföríngsexemplet i fig 2 kommer följ- aktligen OCH-kretsen 15-1 att bli ledande, d.v.s. genom Q-utsignalen från vip- pan 9-1 och Ö-utsignalen från vippan 9-0 och kommer då att inställa vippan15-1, vars inställningsingång S är ansluten till OCH-kretsens 15-1 utgång. Uvriga OCH-kretsar 15-2, 15-3 och 15-0 kommer ej att bli ledande eftersom vid den tid- ' 5 449 941 punkt då de var och en mottager 0-utsignalen från den tillhörande vippan (9), så har den föregående vippan (9) redan triggats, varigenom ingen 0-utsignal uppträder på denna grindkrets. Härav följer att endast en vippa (16) kommer att inställas i varje förekommande fall. Efter intställning av en av vípporna (16) kommer ELLER-kretsen 17 att alstra en utsignal en utsignal ST (fig 2k), vilken medför inställning av vipporna (9) och att dessa kretsar kvarhålles i det in- ställda tillståndet tills en återställningssignal RST därefter tillföres in- gången 19. I omkopplingsögonblicket kommer vippans 116-1 0-utgång att tillföra en signal till den därtill anslutna styringången 14-3. Detta medför att omkopp- laren 7-3 slutes, varigenom klocksignalversionen på fördröjningsledningsuttaget 3-3 blir tillgänglig på utgången 8 (signalen OUT, fig 2) såsom den synkronise- rade, lokalt alstrade klocksignalen.

En fördel med den föreliggande anordningen är att den i motsats till de andra klockregenererande kretsarna, vilka arbetar med att synkronisera räkne- cykeln för en räknare eller ett skiftregister, tillåter snabb regenerering av klocksignalen upp till en bitfrekvens lika med indatasignalens bitfrekvens, som är lika ned den maximala klockfrekvensen för de använda logikkretsarna. Exem- pelvis vid användning av logikkretsar av LOCMOS-typ, med en maximal klockfre- kvens lika 20 MHz, så kan en bitfrekvens lika med 20 Mbit/s behandlas.

Dessutom kan indatasignalen detekteras med hjälp av den lokalt alstrade klocksignalen. För detta ändamål visar fig 1 såsom exempel en ytterligare vippa 20, vars dataingång D är kopplad för att mottaga indatasignalen IN och vars triggningsingång T är kopplad för att mottaga den lokalt alstrade klocksigna- len. På utgången 21 erhålles den detekterade datasignalen.

I det valda exemplet i fig 2 triggades först vippan 9-1, d.v.s. genom klocksignalversionen Cl (90), som har fasförskjutningen 900. Det faktum att omkopplaren 7-3 till sist slutes och som en följd därav klocksignalversionen Cl (270), som är fasförskjuten 2700, tillfördes utgången 8 som den lokalt alst- rade klocksignalen, har sin grund i att den använda klocksignalversionen är den vars framflank uppträder i centrum av den bit i datasignalen som skall detekte- ras. Detta uppnås genom införing av en extra fördröjning lika med en halv klockperiod (1800).

Som alternativ kan man använda JK-vippor i stället för de i fig 1 visade 0-vipporna (9) och alternativt kan D- eller JK-vippor användas i stället för de i fig 1 visade SR-vipporna (16).

Anordningen enligt uppfinningen för synkronisering av fasläget för en lokalt alstrad klocksignal med fasläget för en insignal är särskilt lämplig då indatasignalen består av datapaket. Under förutsättning av att paketlängden ej 6 449 941 är alltför lång, kommer i så fall fasläget för den inkommande sekvensen ej att avvika signifikant från fasläget för klockan i mottagaren. Detta gäller med säkerhet om datasändaren och datamottagaren är utrustade med en kristallstyrd oscillator. Detta innebär att en icke återkommande synkronisering av ovan be- skrivet slag är tillfyllest. Emellertid är uppfinningen ej begränsad därtill.

Vid tillföring av en kontinuerlig dataföljd så kan den normalt långsamma av- driften i kristalloscillatorns fasläge återinställas på känt sätt.

I ett praktiskt utförande realiseras de styrbara, enpoliga omkopplar- na genom MOSFET-transistorer vilka är styrbara via tillhöranden styren. šw 0' f!

Claims (3)

449 941 7 Patentkrav

1. Anordning för synkronisering av fasläget för en lokalt alstrad klocksig- nal med fasläget för en insignal, innefattande en klocksignalgenerator (1) och en fördröjníngsledning (2) med en till generatorn (1) ansluten ingång, varvid fördröjningsledningen (2) innefattar ett antal uttag (3) som är fördelade längs ledningen, k ä n n e t e c k n a d av att varje uttag (3) på fördröjningsled~ ningen (2) är anslutet till en utgång (8) hos anordningen genom en tillhörande, styrbar omkopplare (7), att anordningen dessutom innefattar en koincidensde- tektorkrets (22) med ingångar (23) och utgångar (13), varvid varje ingång (23) är ansluten till ett motsvarande uttag (3) på fördröjningsledningen (2) och varje utgång (13) är ansluten till en styringång (14) hos en tillhörande av omkopplarna (7), och att koincidensdetektorkretsen (22) dessutom är ansluten till en ingångsklämma (11) som skall tillföras insignalen och anordnad att, vid koincídens i insignalen med avseende på en flank i signalen och en flank i klocksignalversionen på ett av fördröjningsledningens (2) uttag (3), kunna alstra en styrsignal på en av koincidenskretsens (22) utgångar (13) för att sluta den av omkopplarna (7) som förbinder ett utvalt uttag (3) med nämnda utgång (8) hos anordningen.

2. Anordning enligt patentkravet 1, k ä n n e t e c k n a d av att koincí- densdetektorkretsen (22) innefattar ett antal bistabila vippor (9) med vardera en triggningsingång (T), en dataingång (D), en inställnings- och en återställ- ningsingâng (S,R) samt en utgång (QÅÉ), att varje triggningsingång (T) är an- sluten till en tillhörande ingång (23) hos koincidensdetektorkretsen (22), att samtliga dataingångar (D) är anslutna till nämnda ingångsklämma (11), att koin- cidensdetektorkretsen (22) dessutom innefattar en kombinationskrets (10) med ingångar (12) och utgångar (13), att kombinationskretsens (10) ingångar (12) är anslutna till vippornas (9) utgångar (Q)"för att utvälja den först triggade vippan, och att kombinationskretsens utgångar (13) är anslutna i tur och ord- ning till koincidensdetektorkretsens utgångar (13).

3. Anordning enligt patentkravet 2, k ä n n e t e c k n a d av att kombina- tionskretsen (10) innefattar ett antal OCH-kretsar (15) och ett antal ytterligare vippor (16), varvid varje OCH-krets (15) har en första och en andra ingång och en utgång, och varvid förstaingångarna är anslutna till en icke-inverterande ut- gång (Q) hos en tillhörande av de bistabila vipporna (9) och att andraingången 8 449 941 hos varje OCH-krets är ansluten till en inverterande utgång (Ö) hos den bi- stabíla víppa (9) som föregår den vippa till vars icke-ínverterande utgång förstaingången är ansluten, och att utgången hos varje OCH-krets (15) är ansluten till en inställníngsingång (5) hos en tillhörande av de ytterligare vípporna (16), vars utgångar är anslutna till de respektive utgångarna (13) hos kombinationskretsen (10) och till ingångarna hos en ELLER-krets (17) med en utgång (18) som är ansluten till samtliga inställningsíngångar (S) hos de bistabila vipporna (9), varvid återställningsingångarna (R) hos de ytterligare vïpporna (16) och återställningsingângarna (R) hos vipporna (9) är sammankopplade och anslutna till en återställningsingângsklämma (19). m'