SU1182625A1 - Частотно-фазовый дискриминатор - Google Patents

Abstract

ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР , содержащий элемент задержки, блок временного разделени  двух импульсных сигналов, входы которого соединены с первой и второй входными шинами, а первый выход подключен к первому входу первого элемента И, тактовому входу первого триггера и нулевому входу второго триггера, тактовый вход которого соединен с вторым выходом блока временного разделени  двух импульсных сигналов, нулевым входом первого триггера и первым входом второго элементаИ, второй вход которого подключен к выходу второго триггера, а выход соединен с нулевым входом третьего триггера, выход которого подключен к выходной шине, единичный вход - к выходу первого элемента И, второй вход которого подключен.к выходу первого триггера, причем Ь-входы первого и второго триггеров соединены с шиной логической- единицы, о тличающийс  тем, что, с целью повышени  точности, в него ДО полнительно введены счетчик импульсов , четвертый триггер, третий эле-.. ;i мент И, первый и второй элементы ИЛИ, причем входы первого элемента ИЛИ соединены с первой и второй входными шиг S нами, а выход подключен к тактовому входу счетчика импульсов и через (Л элемент задержки к первому входу третьего элемента И, выход которого соединен со счетньм входом третьего триггера, а.второй вход подключен к выходу четвертого триггера, тактовый вхо которого соединен с выходом счетчика импульсов, а нулевой вход . 00 подключен к нулевому входу счетчика ю импульсов и выходу второго элемента сз: ИЛИ, входы которого соединены с выIND ел ходами первого и второго элементов И, при этом D-вход третьего триггера соединен с его же инверсным выходом, а D-вход четвертого триггера соединен с шиной логической единицы.

Description

Изобретение относитс  к импульсной технике и может использоватьс  в системах автоматического регулировани  с фазовой автоподстройкой частоты.

Цель изобретени  - повышение точности устройства за счет ползчени  .частотно-фазовой характеристики с линейным участком в области близких частот входных сигналов без гисте-, резиса, что при использовании такого устройства в кольце системы ФАПЧ юбеспечивает однозначное вхождение в синхронизм исполнительного устройства .

Па фиг, 1 приведена функциональна  схема частотно-фазового дискриминатора , на фиг. 2 - временные диаграммы , по сн ющие его работу, на фиг. 3 - частотно-фазова  характфистика , устройства.

1астотно-фазовый дискриминатор содержит элемент 1 задержки, блок 2 временного разделени  двух импульсных сигналов, первую и вторую входные шины 3 и 4, первый элемент И 5, первый и второй триггеры 6 и 7, второй элемент И 8, третий триггер- 9, выходную шину 10, счетчик 11 импульсов , четвертый триггер 12, третий элемент И 13, первый и второй элементы ИЛИ 14 и 15.

Входные шины 3 и 4, соединены с входами элемента ИЛИ 14 и входами блока 2, первый выход которого подключен к первому входу элемента И 5, тактовому входу триггера 6 и нулевому входу триггера 7, тактовый вход которого соединен с вторым выходом блока 2, нулевым входом тригге ра 6 и первым входом элемента И 8, выходы триггеров 6 и 7 подключены ко вторым входам соответственно элементов И 5,8, выходы которых соединены соответственно с единичным и нулевым входами триггера 9 и входами элемента ИЛИ 13, выход которого подключен к нулевым входам счетчика 11 и триггера 12, а выход элемента ИЛИ 14 соединен через элемент 1 задержки с первым входом элемента И 13 и непосредственно - с тактовым входом счетчика 11, выход которого- подключен к тактовому входу триггера 12, выход которого соединен с вторым входом элемента И 13, выход триггера 9 подключен к выходной шине 10, Информационные входы триггеров 6,

26252

7 и .12 соединены с пинами логической единицы, а триггера 9 - с его инверсным выходом дл  включени  его в счетный режим по С-входу.

5 По шинам 3 и 4 (фиг. 2а,б) поступают короткие импульсы входных последовательностей положительной пол рности . На выходах блока 2 дл  исключени  неопределенной ситуации формируютс  несовпадающие во времени импульсы также положительной пол рности . По единичнь ч и нулевым S и Rвходам все триггеры и счетчик 11 срабатывают от положительного потенциала , а по тактовым С-входам триггеры 6,7 и счетчик 11 срабатывают от отрицательного фронта сигнала, триггеры 9 и 12 - от положительного фронта .

Блок 2 может .быть выполнен, например , как в прототипе , где он построен на трех элементах И-НЕ.

Устройство работает следующим образом.

Когда частоты следовани  импульсов входных последовательностей значительно отличаютс , работа устройст:ва основана на том, что двум  смежными импульсами последовательности {меньшей частоты проход т, как мини1мум , два импульса последовательности большей частоты. Если в данный момент времени частота следовани  импульсов по шине 3 выше чем по шине 4 то триггер 6 (фиг. 2в), устанавлива сь в единичное состо ние задним фронтом первого импульса с первого выхода блока 2, поступающего после очередного импульса со второго выхода блока 2, обеспечивает прохождение через элемент И 5 (фиг. 2д) последующих импульсов с первого выхода блока 2 До момента сброса триггера 6 следующим импульсом со второго выхода блока 2. В этJЙ ситуации на выходе элемента И 8 (фиг. 2е) импульсы отсутствуют , так как триггер 7 (фиг.2г), установившись в единичное состо ние очередным импульсом с второго выхода блока 2, до момента поступлени  следующего импульса с этого выхода об зательно сброситс  импульсом с первого выхода блока 2. Импульсы с выхода элемента И 5 устанавливают . и в дальнейшем подтверждают единичное состо ние триггера 9 (фиг. 2м). Одновременно эти импульсы через элемент ИЛИ 15 (Лиг. 2ж), воздейству  на нулевые Rвходы счетчика 11 и триггера 12, не дают возможности дл  прохождени  через элемент И 13 (фиг. 2л) суммарной импульсной последовательности с входных шин 3 и 4, котора  формируетс  на выходе элемента ИЛИ 14 (фиг.2и поскольку счетчик 11 в этом случае не может сосчитать более чем до двух а сигнал на установку триггера 12 в единицу беретс  с выхода его третьего разр да, т.е., когда счетчик 11 успевает просчитать четьфе импульса. По мере сближени  частот входных сигналов об зательно возникает ситуаци , когда в каждом из двух смежных периодов следовани  импульсов меньшей частоты располагаетс  только по одному импульсу большей частоты. В этом случае на выходе третьего разр да счетчика t1 успевает сформироватьс  положительный перепад, которым триггер 12 (фиг.2к) устанавливаетс  в единичное состо ние (момент Ц на временных диаграммах ) . Однако при сравнительно плавных изменени х частот входных сигналов следующим по времени импульсом должен  вл тьс  импульс по шине большей частоты (момент tj, который, пройд  через элемент И 5, подтвердит единичное состо ние триггера 9, и через элемент ИЛИ 15 сбросит триггер 12 раньше, чем этот же импульс по витс  на входе элемента И 13 за счет задержки на элементе 1, учитывающей врем  задержки сигнала блоком 2, элементами 5 (8), 15, триггером 12), и на выходе элемента И 13 в момент Cj импульс не вьщел етс . Далее устанавливаетс  регул рна  ситуаци  чередовани  импульсов по входным шинам, когда устройство должно перейти в режим фазового детектировани . При этом, импульсы на элемент ИЛИ 15. не поступают, счетчик 11 после просчета двух пар импульсов входных последовательностей , подтверждающих эту ситуацию , устанавливает триггер 12 в единичное состо ние (момент t) и Iпоследующие импульсы входных последо вательностей проход т через элемент И 13 на счетный вход триггера 9, который вырабатывает при этом импульсы фазового рассогласовани . Выход из

фазового режима происходит после изменени  знака разности частот, когда в периоде последовательности с шины 3 в первый раз по вл ютс  два импульса последовательности с шины 4. Второй импульс этой пары проходит через элемент И 8, устанавливает или подтверждает нулевое состо ние триггера 9 и через элемент ИЛИ 15 сбрйсывает счетчик 11 и триггер 12 (момент t). В последующем на выходе элемента И 8 регул рно выдел ютс  импульсы из последовательности, поступающей по щине 4, у которой частота еле-, довани  стала выше, и триггер 9 не измен ет своего нулевого состо ни . Таким образом, на выходе устройства формируетс  уровень логической 1, когда частота следовани  импульсов по шине 3 больше чем по шине 4 (фиг. 3, участок А-В) и уровень логического О - в обратном случае (фиг.3,участок Д-Е) .В области примерного равенства частот на выходе устройства формируетс  по закону фазового детектировани  последовательность импульсов, посто нна  составл юща  по напр жению которых обеспечивает симметричную линейную характеристику в этой области без гистерезиса (фиг. 3, участок В-Д).

Следует отметить, что непрерывность ветвей частотно-фазовой характеристики сохран етс  при неограниченно большом расхождении частот входных последовательностей, т.е. устройство не критично к кратным частотам.

Работа устройства описана в услови х плавного изменени  частоты следовани  импульсов одной из входных последовательностей при посто нной частоте следовани  импульсов другой последовательности дл  доказательства получени  формы частотно-фазовой характеристики, котора ,  вл етс  оптимальной дл  систем автоматического регулировани .

При включении предлагаемого устройства в кольцо системы автоматического регулировани  его работа происходит в основном на участке В-Д частотно-фазовой характеристики.

т

вп

ff Ш 1 I I i I I I 1 III ((III I r (6/JU U (7jn n n n П f (« (;t I 111 t ti I И I II I n и Ш) k (з

Ш-«

%л

ггтппгш

Р«г.2 I I I I I i I I I I II I I I I I I I I LJlJnriJnrinJLJiJ n П П П П П nmn П I I I И 41 H II HI imj

Claims (1)

1. ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР, содержащий элемент задержки, блок временного разделения двух импульсных сигналов, входы кото-; рого соединены с первой и второй входными шинами, а первый выход подключен к первому входу первого элемента И, тактовому входу первого триггера и нулевому входу второго триггера, тактовый вход которого соединен с вторым выходом блока временного разделения двух импульсных сигналов, нулевым входом первого триггера и первым входом второго элемента·И, второй вход которого подключен к выходу второго триггера, а выход соединен с нулевым входом третьего триггера, выход которого подключен к выходной шине, единичный вход - к выходу первого элемента И, второй вход которого подключен,, к выходу первого триггера, причем D-входы первого и второго триггеров соединены с шиной логической единицы, о тличающийся тем, что, с целью повышения точности, в него до⁴⁴ полнительно введены счетчик импульсов, четвертый триггер, третий эле-.. < мент И, первый и второй элементы ИЛИ, причем входы первого элемента ИЛИ соединены с первой и второй входными ШИг нами, а выход подключен к тактовому входу счетчика импульсов и через элемент задержки к первому входу третьего элемента И, выход которого соединен со счетным входом третьего триггера, а.второй вход подключен к выходу четвертого триггера, тактовый вхо£ которого соединен с выходом счетчика импульсов, а нулевой вход . подключен к нулевому входу счетчика импульсов и выходу второго элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И, при этом D-вход третьего триггера соединен с его же инверсным выходом, а D-вход четвертого триггера соединен с шиной логической единицы.

   SU ,„ 1182625

   1 182625