DE3832330A1

DE3832330A1 - Schaltungsanordnung zur ableitung von horizontalfrequenten und veritikalfrequenten impulsen

Info

Publication number: DE3832330A1
Application number: DE3832330A
Authority: DE
Inventors: Gerhard Dipl Ing Wischermann
Original assignee: BTS Broadcast Television Systems GmbH
Current assignee: Philips GmbH
Priority date: 1988-09-23
Filing date: 1988-09-23
Publication date: 1990-03-29
Anticipated expiration: 2008-09-24
Also published as: GB8921432D0; DE3832330C2; GB2224617B; GB2224617A; US5003392A

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs.

In videotechnischen Anlagen und Geräten ist es häufig erforderlich, aus einem Synchronsignal, das horizontal- und vertikalfrequente Komponenten enthält, horizontalfrequente und vertikalfrequente Impulse abzuleiten. Bei bekannten Schaltungsanordnungen werden zur Trennung der Komponenten verschiedene Zeitkonstantenglieder, beispielsweise monostabile Multivibratoren, verwendet. Diese erfordern jedoch einen Abgleich bezüglich der Exemplarstreuung der Zeitkonstante und gegebenenfalls eine verschiedene Auslegung für verschiedene Fernsehsysteme wie beispielsweise mit 625 Zeilen und 525 Zeilen.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Ableitung von horizontalfrequenten und vertikalfrequenten Impulsen aus einem Synchronsignal anzugeben, welche mit geringem Aufwand und ohne Zeitkonstantenglieder realisiert werden kann.

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß sie rein digital arbeitet, so daß keine, gegebenenfalls abzugleichenden Bauelemente vorhanden sind. Außerdem ist die erfindungsgemäße Schaltungsanordnung bei gleicher Auslegung im einzelnen für Signale nach der 525- oder nach der 625-Zeilen-Norm geeignet.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.

Unter anderem ermöglichen vorteilhafte Weiterbildungen die Ableitung eines Vollbildimpulses (2 V) sowie eines Signals, welches bei 625- den einen und bei 525-Zeilen den anderen logischen Pegel einnimmt, so daß weitere angeschlossene Schaltungen entsprechend gesteuert werden können. Die erfindungsgemäße Schaltungsanordnung kann mit zwei auf dem Markt erhältlichen programmierbaren Logikbausteinen (PALs) realisiert werden.

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung,

Fig. 2 Zeitdiagramme des Synchronsignals und der horizontalfrequenten Impulse im Bereich der vertikalfrequenten Austastlücke,

Fig. 3 ein Blockschaltbild zur Erläuterung des ersten getakteten Schaltwerks,

Fig. 4 ein Zeitdiagramm von bei der Anordnung nach Fig. 3 auftretenden Signalen,

Fig. 5 Zeitdiagramme verschiedener Signale im Bereich der vertikalfrequenten Austaslücke zur Erläuterung der Ableitung des V-Impulses bei der 625-Zeilen-Norm,

Fig. 6 Zeitdiagramme der gleichen Signale bei der 525-Zeilen-Norm,

Fig. 7 ein Blockschaltbild zur Erläuterung des zweiten getakteten Schaltwerks,

Fig. 8 eine weitere Ausführungsform des zweiten getakteten Schaltwerks,

Fig. 9 Zeitdiagramme von Signalen im Bereich der vertikalfrequenten Austastlücke vor dem ersten Teilbild und

Fig. 10 die gleichen Signale vor dem zweiten Teilbild.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen. Bei den Zeitdiagrammen ist jeweils der Pegel High (H) oben und der Pegel Low (L) unten dargestellt.

Fig. 1 zeigt ein Blockschaltbild eines Ausführungsbeispiels mit zwei programmierbaren Logikbausteinen (PAL) 1 und 2, die jeweils als getaktetes Schaltwerk programmiert sind. Das erste Schaltwerk 1 wird mit einem Taktsignal C 1 getaktet, dessen Frequenz wesentlich höher als die Frequenz der horizontalfrequenten Komponente des Synchronsignals S ist. Letzteres wird sowohl dem ersten als auch dem zweiten Schaltwerk zugeführt. Das erste Schaltwerk 1 erzeugt horizontalfrequente Impulse H und ein Signal C 2, mit welchem das zweite Schaltwerk 2 getaktet wird. An den Ausgängen des zweiten Schaltwerks 2 stehen vertikalfrequente Impulse V, Vollbildimpulse 2 V und ein Signal zur Verfügung, welches die Zeilenzahl kennzeichnet.

Zeile a) der Fig. 1 zeigt ein genormtes Synchronsignal S im Bereich der vertikalfrequenten Austastlücke. Außer der horizontalfrequenten Komponente S _H enthält das Synchronsignal eine vertikalfrequente Komponente S _V, welche von Unterbrecherimpulsen derart unterbrochen ist, daß auch während der vertikalfrequenten Komponente im Abstand jeweils einer Zeilenperiode negative Flanken auftreten. Außerdem befinden sich im Bereich der vertikalfrequenten Austastlücke sogenannte Trabantenimpulse, die jeweils in der Mitte zwischen zwei horizontalfrequenten Impulsen angeordnet sind.

Fig. 1b) zeigt als Beispiel horizontalfrequente Impulse, deren Vorderflanken jeweils mit den Vorderflanken bzw. negativen Flanken des horizontalfrequenten Anteils S _H übereinstimmen. Die in Zeile b) dargestellten Impulse weisen zwar eine wesentlich größere Impulsbreite T als die in der Fernsehstudiotechnik genormten H-Impulse auf, werden der Einfachheit halber im folgenden jedoch ebenfalls als H-Impulse bezeichnet.

Im folgenden wird die Ableitung der H-Impulse anhand der Fig. 3 und 4 näher erläutert. Fig. 3 stellt in Form eines Blockschaltbildes eine Schaltung dar, welche einerseits mit Bausteinen realisiert werden kann, welche die in dem Blockschaltbild angegebenen und mit Hilfe der Zeitdiagramme gemäß Fig. 4 erläuterten Funktionen realisieren. Andererseits kann im Rahmen einer Weiterbildung der Erfindung die Funktion des Blockschaltbildes nach Fig. 3 in besonders vorteilhafter Weise durch entsprechende Programmierung eines programmierbaren Logikbausteins (PAL) erfolgen. Einem Eingang 11 der Schaltungsanordnung nach Fig. 3 wird das Taktsignal C 1 zugeführt.

Die Frequenz des Taktsignals C 1 ist wesentlich größer als die Horizontalfrequenz. Eine Verkopplung des Taktsignals C 1 mit der Horizontalfrequenz ist an sich zur Funktion der erfindungsgemäßen Schaltungsanordnung nicht erforderlich. Der Einfachheit halber wird man jedoch in digitalen Systemen das Taktsignal C 1 aus einem bereits vorhandenen Takt, beispielsweise dem Abtasttakt, ableiten. Bei Systemen mit einem Abtasttakt von 13,5 MHz kann in vorteilhafter Weise durch eine Frequenzteilung durch 8 eine Frequenz von 1,6875 MHz für das Taktsignal C 1 gewonnen werden. Diese Frequenz liegt den weiteren Erläuterungen des Ausführungsbeispiels zugrunde. Mit dem Taktsignal C 1 wird ein Impulsformer 12 und ein 6-Bit-Zähler 13 getaktet.

Dem Impulsformer 12 wird über einen Eingang 13 das Synchronsignal S zugeführt. Durch jede Rückflanke des Synchronsignals S wird ein Rücksetzimpuls R und ein Impuls H 0 ausgelöst. Dieses kann beispielsweise durch zwei in dem Impulsformer enthaltene Flip-Flops erfolgen, von denen eines mit dem Synchronsignal S und das andere mit dem Taktsignal C 1 getaktet wird. Das eine wird von der negativen Flanke des Synchronsignals gesetzt. Bei der folgenden positiven Flanke des Taktsignals C 1 wird der Inhalt in das andere Flip-Flop übernommen und das eine Flip-Flop wieder zurückgesetzt, worauf bei der folgenden Flanke das Taktsignal C 1 auch das andere zurückgesetzt wird, da dieses einen entsprechenden Pegel von dem einen Flip-Flop übernimmt. Daraus entsteht der Rücksetzimpuls R für den Zähler 13. Durch eine Verknüpfung von Ausgangssignalen beider Flip-Flops wird der Impuls H 0 gewonnen, dessen Vorderflanke unabhängig von der Phasendifferenz zwischen dem Synchronsignal S und dem Taktsignal C 1 mit der negativen Flanke des Synchronsignals S übereinstimmt.

Die Impulse R und H 0 treten jedoch auch bei den Trabantenimpulsen auf. Um diese zusätzlichen Impulse zu entfernen, durchlaufen die Impulse H 0 eine oder-Schaltung 14, derem anderen Eingang ein Signal H 1 zugeführt wird. Zur Ableitung des Signals H 1 dient neben dem Zähler 13 eine Logikschaltung 15. Der Zähler 13 wird durch die Rückflanke des Impulses R auf 0 zurückgesetzt. Mit dem Signal C 2 zählt er dann aufwärts, bis der Zählerstand 63 erreicht ist. Dann wird von der Logikschaltung 15 ein Signal an einen Count-Enable-Eingang (CEN) des Zählers 13 gegeben, was ein weiteres Zählen verhindert. Erst nach dem Rücksetzen durch den nächsten Impuls R kann der Zähler wieder aufwärts zählen. Bei einem Zählerstand, der erst erreicht ist, wenn der durch einen Trabantenimpuls ausgelöste Impuls R′ zu Ende ist, wird von der Logikschaltung 15 ein Signal abgegeben, das über eine Und-Schaltung 16 den Rücksetzeingang, der zuvor gesperrt war, wieder freigibt. Das gleiche Signal H 1 wird dem weiteren Eingang der Oder-Schaltung 14 zugeführt und bildet zusammen mit dem Signal H 0 das Signal H, das am Ausgang 17 abgenommen werden kann.

Die Logikschaltung 15 gibt ferner bei den Zählerständen 8 und 62 das Signal C 2 mit doppelter Horizontalfrequenz ab, das am Ausgang 18 der Schaltungsanordnung nach Fig. 3 entnommen werden kann und zur Taktung des zweiten Schaltwerks 2 (Fig. 1 und Fig. 7) dient.

Das zweite getaktete Schaltwerk kann ebenfalls vorzugsweise mit Hilfe einer programmierbaren Logikschaltung verwirklicht werden. Der Übersichtlichkeit halber wird jedoch auch dieses anhand von Blockschaltbildern und Zeitdiagrammen erläutert. Dazu wird zunächst unter Bezugnahme auf die Fig. 5, 6 und 7 die Ableitung der vertikalfrequenten Impulse erklärt. Die Fig. 5 und 6 zeigen das Synchronsignal S, das Signal C 2, den Zählerstand M, einen vertikalfrequenten Impuls V und einen weiteren vertikalfrequenten Impuls V 1 im Bereich der vertikalfrequenten Austastlücke jeweils bei der 625-Zeilen-Norm und bei der 525-Zeilen-Norm. Der Zählerstand M ist der jeweilige Inhalt eines 3-Bit-Zählers 21 (Fig. 7) .

Durch die oben beschriebene Wahl der Zählerstände des Zählers 13 (Fig. 3) zur Erzeugung des Signals C 2 ist dieses gegenüber den Impulsen der horizontalfrequenten Komponente des Synchronsignals S phasenverschoben.

Das Signal C 2 wird über den Anschluß 22 dem Takteingang des Zählers 21 zugeführt. Über den Anschluß 23 gelangt das Synchronsignal S an einen Rücksetzeingang R des Zählers 21. Dadurch wird in Abhängigkeit vom jeweiligen Pegel des Synchronsignals S bei einem Impuls des Signals C 2 der Zähler entweder um 1 inkrementiert oder auf 0 zurückgesetzt. Wie aus den Fig. 5 und 6 zu entnehmen ist, führt dieses dazu, daß der Zähler bei der 625-Zeilen-Norm bis 5 und bei der 525-Zeilen-Norm bis 6 zählt, bevor er zurückgesetzt wird. Den Ausgängen des Zählers 21 ist eine Logikschaltung 25 nachgeschaltet, welche am Ausgang 26 bei allen Zählerständen außer 0 einen H-Pegel und beim Zählerstand 0 einen L-Pegel abgibt. Somit entsteht bei der 625-Zeilen-Norm ein 2 1/2 Zeilen breiter V-Impuls, während bei der 525-Zeilen-Norm der V-Impuls drei Zeilen breit ist.

Die von der Norm abhängige Länge der vertikalfrequenten Komponente des Synchronsignals S wird zur Erkennung, welche Norm vorliegt, wie folgt ausgewertet. Mit Hilfe einer weiteren Logikschaltung 27 werden die Ausgangssignale des Zählers 21 derart verknüpft, daß das Ausgangssignal V 1 der Logikschaltung 27 den H-Pegel annimmt, wenn der Zählerstand M=5 beträgt. Das Signal V 1 wird dem Enable-Eingang eines D-Flip-Flops 28 zugeführt, dessen Dateneingang D mit dem Synchronsignal S und dessen Takteingang mit dem Signal C 2 beaufschlagt ist. Durch die Steuerung der Datenübernahme mit Hilfe des Signals V 1 wird lediglich bei demjenigen Impuls C 2′, der bei einem Zählerstand von M=5 auftritt, der Wert des Synchronsignals S in das Flip-Flop 28 übernommen. Am Ausgang Q des Flip-Flops 28 und damit am Ausgang 29 der in Fig. 7 dargestellten Schaltung steht daher ein Signal an, das bei der 625-Zeilen-Norm den Pegel H und bei der 525-Zeilen-Norm den Pegel L aufweist.

Bedingt durch die ungerade Zahl der Zeilen je Vollbild enthält jedes Teilbild eine halbe Zeile. Dabei beginnt das erste Teilbild am Anfang einer Zeile, während der Beginn des zweiten Teilbildes in der Mitte einer Zeile liegt. Dieses In den Fig. 9 und 10 sind jeweils Zeitdiagramme des Synchronsignals S, der horizontalfrequenten Impulse H, des Signals C 2, eines vertikalfrequenten Impulses V und des Signals 2 V zu Beginn des ersten und des zweiten Teilbildes dargestellt. Außerdem zeigen die Fig. 9 und 10 die jeweils einer Zeile zugeordneten Zeitabschnitte mit der entsprechenden Zeilennummer.

Aus den Fig. 9 und 10 ist ersichtlich, daß bei derjenigen positiven Flanke des Signals C 2, auf die der V-Impuls des ersten Teilbildes folgt, die Pegel S=0, H=1 und V=0 vorliegen. Bei der positiven Flanke von C 2, auf die der V-Impuls des zweiten Teilbildes folgt, ist dagegen H=1, während S=0 und V=0 sind. Zur Ableitung des Signals 2 V ist daher ein weiteres Flip-Flop 30 (Fig. 7) vorgesehen, das geschieht jedoch nur, wenn S und V gleich 0 sind. Dazu werden das Synchronsignal S und die vertikalfrequenten Impulse über eine Nicht-Und-Schaltung 31 einem Enable-Eingang EN des Flip-Flops 30 zugeführt. Am Ausgang 32 steht dann das Signal 2 V zur Verfügung.

Bei der Anordnung nach Fig. 8, die im übrigen der Anordnung nach Fig. 7 entspricht, wird ausgenutzt, daß bei der positiven Flanke des Impulses V zu Beginn des ersten Teilbildes das Signal H den Pegel H und zu Beginn des zweiten Teilbildes den Pegel L aufweist. Das Signal 2 V kann dann in einfacher Weise dadurch abgeleitet werden, daß das Signal H dem Dateneingang eines weiteren D-Flip-Flops 33 zugeführt wird, welches mit den vertikalfrequenten Impulsen getaktet wird. Am Ausgang 34 des weiteren D-Flip-Flops 33 steht das in den Fig. 9 und 10 dargestellte Signal 2 V zur Verfügung.

Die Anordnung nach Fig. 7 hat den Vorteil, daß der Zähler 21 und die Flip-Flops 28 und 30 das gleiche Taktsignal erhalten. Dadurch kann die Anordnung mit einem auf dem Markt erhältlichen programmierbaren Logikbaustein realisiert werden. Es werden jedoch bereits programmierbare Logikbausteine angeboten, bei denen einzelne Bereiche mit verschiedenen Frequenzen getaktet werden können, womit eine Realisierung der Anordnung nach Fig. 8 mit ebenfalls einem Baustein möglich ist. Gegebenenfalls kann auch die gesamte erfindungsgemäße Schaltungsanordnung mit einem Baustein dieser Art realisiert werden.

Claims

1. Schaltungsanordnung zur Ableitung von horizontalfrequenten und vertikalfrequenten Impulsen aus einem Synchronsignal, dadurch gekennzeichnet, daß das Synchronsignal (S) einem ersten getakteten Schaltwerk (1) zuführbar ist, welches von einem Taktsignal (C 1) mit wesentlich höherer Frequenz als die horizontalfrequente Komponente des Synchronsignals getaktet wird und welches horizontalfrequente Impulse (H) und Impulse (C 2) mit doppelter Horizontalfrequenz abgibt, und daß das Synchronsignal und die horizontalfrequenten Impulse einem zweiten getakteten Schaltwerk (2) zuführbar sind, welches mit den Impulsen mit doppelter Horizontalfrequenz getaktet wird und vertikalfrequente Impulse (V) erzeugt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite getaktete Schaltwerk (2) ferner Impulse (Vollbildimpulse, 2 V) mit halber Vertikalfrequenz erzeugt.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Schaltwerk (2) ferner ein Signal erzeugt, das bei einem 625-Zeilen-Synchronsignal einen ersten Zustand und bei einem 525-Zeilen-Synchronsignal einen zweiten Zustand einnimmt.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste getaktete Schaltwerk (1) einen Impulsformer (12) und einen Zähler (13) enthält, deren Takteingängen das Taktsignal (C 1) zuführbar ist, daß der Impulsformer (12) von den Vorderflanken des Synchronsignals (S) steuerbar ist, daß ein Ausgang des Impulsformers (12) mit einem Rücksetzeingang des Zählers (13) verbunden ist, daß Ausgänge des Zählers (13) an Eingänge einer Logikschaltung (15) angeschlossen sind, daß ein Ausgangssignal der Logikschaltung (15) und ein weiterer Ausgang des Impulsformers (12) mit einer weiteren Logikschaltung (14) zuführbar ist und daß die Logikschaltung (15) einen weiteren Aausgang aufweist, an welchem Impulse mit doppelter Horizontalfrequenz abnehmbar sind.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Zähler (13) eine Kapazität aufweist, die kleiner als das Verhältnis zwischen der Frequenz des Taktsignals (C 1) und der Horizontalfrequenz und größer als die Hälfte dieses Verhältnisses ist.

6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Impulsformer (12), der Zähler (13) , die Logikschaltung (15) und die Logikschaltung (14) von einem programmierbaren Logikbaustein gebildet sind.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Ableitung der vertikalfrequenten Impulse (V) die Impulse (C 2) mit doppelter Horizontalfrequenz und das Synchronsignal (S) dem Takteingang und dem Rücksetzeingang eines Zählers (21) zuführbar sind, dessen Ausgänge mit einer Logikschaltung (25) verbunden sind, an deren Ausgang die vertikalfrequenten Impulse (V) abnehmbar sind.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgänge des Zählers (21) über eine weitere Logikschaltung (27) mit einem Enable-Eingang eines D-Flip-Flops (28) verbunden sind, das mit den Impulsen (C 2) mit doppelter Horizontalfrequenz getaktet wird und an dessen Dateneingang das Synchronsignal (S) anliegt, und daß am Ausgang des D-Flip-Flops (28) ein Signal zur Kennzeichnung ansteht, ob das Synchronsignal entsprechend der 625-Zeilen- oder der 525-Zeilen-Norm entspricht.

9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Ausgang der Logikschaltung (25) mit dem Takteingang eines D-Flip-Flops (30) verbunden ist, an dessen Dateneingang die mit Hilfe des ersten getakteten Schaltwerks abgeleiteten horizontalfrequenten Impulse (H) anstehen und daß am Ausgang des D-Flip-Flops (30) ein Vollbildimpuls (2 V) abnehmbar ist.

10. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die vertikalfrequenten Impulse (V), das Synchronsignal (S) und die horizontalfrequenten Impulse (H) über eine Logikschaltung einem Enable-Eingang eines D-Flip-Flops zuführbar sind, daß die horizontalfrequenten Impulse (H) ferner dem Dateneingang des Flip-Flops zuführbar sind, daß das D-Flip-Flop mit den Impulsen (C 2) mit doppelter Horizontalfrequenz getaktet wird und daß am Ausgang des D-Flip-Flops ein Vollbildsignal (2 V) ansteht.

11. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß das zweite getaktete Schaltwerk (2) durch eine programmierbare Logikschaltung gebildet ist.

12. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste und das zweite Schaltwerk (1, 2) von einem programmierbaren Logikbaustein gebildet werden, der mehrere Bereiche für verschiedene Taktsignale aufweist.