DE20023755U1 - Vorrichtung zur topographieabhängigen Signalübertragung - Google Patents

Vorrichtung zur topographieabhängigen Signalübertragung Download PDF

Info

Publication number
DE20023755U1
DE20023755U1 DE20023755U DE20023755U DE20023755U1 DE 20023755 U1 DE20023755 U1 DE 20023755U1 DE 20023755 U DE20023755 U DE 20023755U DE 20023755 U DE20023755 U DE 20023755U DE 20023755 U1 DE20023755 U1 DE 20023755U1
Authority
DE
Germany
Prior art keywords
integrated circuit
data
circuit device
output driver
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE20023755U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23668529&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE20023755(U1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of DE20023755U1 publication Critical patent/DE20023755U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Transmitters (AREA)
  • Logic Circuits (AREA)

Abstract

Integrierte Schaltkreisvorrichtung (302, 320a) mit:
einem Sendemittel zum Senden von Übertragungsdaten an eine externe Signalleitung (330); und
einem Speichermittel zum Speichern eines ersten Wertes, der eine Übertragungsphaseneinstellung repräsentiert, die zum Einstellen verwendet wird, wenn die Übertragungsdaten gesendet werden.

Description

  • Die vorliegende Erfindung betrifft im allgemeinen ein Bussystem und insbesondere ein Bussystem, das zur Einstellung von Signaleigenschaften in Reaktion auf topographieabhängige Parameter in der Lage ist.
  • HINTERGRUND DER ERFINDUNG
  • Bei einem Bussystem handelt es sich um ein elektronisches Chip-zu-Chip-Kommunikationssystem, bei welchem ein oder mehrere Slave-Geräte über gemeinsam genutzte Bussignalleitungen an ein Master-Gerät angeschlossen sind und mit diesem kommunizieren. 1 zeigt in Blockschaltbildform ein Bussystem. Das Bussystem enthält ein Master-Steuerungsgerät (M), das mit einem oder mehreren Slave-Geräten (D) über einen bidirektionalen Datenbus kommuniziert. Typischerweise weist der bidirektionale Datenbus mehrere Bussignalleitungen auf, jedoch zeigt 1 aus Gründen der Vereinfachung nur eine Bussignalleitung. Die Begriffe Bussignalleitung und Kanal werden vorliegend synonym benutzt. Demnach weist der Datenbus viele Kanäle auf, und zwar einen für jedes Bit der Daten. Jede Bussignalleitung endet mit der einen Seite an einem I/O-Pin des Master-Gerätes und mit seiner anderen Seite an einem Ende eines Widerstandsanschlusses (T). Der Widerstand des Anschlusses ist eng abgestimmt auf die beanspruchte Impedanz ZL der Bussignalleitung, um Reflektionen zu minimie ren und über die Bussignalleitung zum Anschluss gesendete Signal zu absorbieren. Das entgegengesetzte Ende des Anschlusses ist mit einer Spannungsquelle verbunden, die eine AC-Masse bildet und die Anschlussgleichspannung der Bussignalleitung erzeugt. Die Stellen entlang der Bussignalleitungen, an denen durch den Master-Anschluss und die Slaves abgegriffen wird, sind mit pM, pT und p1 – pN entsprechend bezeichnet.
  • Bussysteme sind typischerweise für die Arbeit mit unterschiedlichen Konfigurationen aufgebaut, um eine Systemflexibilität zu ermöglichen. Beispielsweise kann der Bus mehrere Anschlussschlitze zum Einsetzen von individuellen Slaves oder Modulen von Slaves besitzen, und jedes Modul kann eine unterschiedliche Anzahl von Geräten besitzen. Dies erlaubt dem Benutzer, die Anzahl der Chips zu verändern, die im Bussystem arbeiten, wodurch kleine, mittlere und große Systeme ohne komplexe konstruktive Änderungen wie Änderungen am Layout von gedruckten Schaltkreisplatinen konfiguriert werden können. 2 zeigt ein Bussystem, das diese Flexibilität durch Bildung von drei Anschlüssen für drei Slave-Module ermöglicht. Diese Figur zeigt nicht notwendigerweise den physikalischen Aufbau eines aktuellen Systems, sondern zeigt die elektrischen Anschlüsse des Bussystems. Das erste Modul ist mit acht Slaves, das zweite mit vier Slaves und das dritte mit keinem Slave dargestellt. Das dritte Modul dient lediglich für die elektrische Verbindung des Anschlusses mit der Bussignalleitung. Aus Vereinfachungsgründen kann diese Konfiguration als 8-4-0-Konfiguration bezeichnet werden, und viele andere Konfigurationen durch Einsetzen verschiedener Module in die drei Anschlussschlitze sind möglich (z.B. 8-8-8, 4-0-0 etc.). Wie in 1 bezeichnet 2 die Punkte, an denen jedes Gerät die Bussignalleitung abgreift (z.B. greift Slave B2 die Bussignalleitung am Punkt pB2 ab). Das Bussystem von 2 ist sehr flexibel; jedoch führt diese Konfiguration zu konfigurationsabhängigen und positionsabhängigen Kanalkenngrößen, die zu Signalisierungskomplexitäten führen und die Zuverlässigkeit der Datenübertragung durch das System reduzieren.
  • 3 zeigt Struktureigenschaften und elektrische Eigenschaften einer Bussignalleitung in einem bestückten Modul des Bussystems von 2. Der Abstand der Bussignalleitung, der eine Verbindung mit den Slaves herstellt, bildet eine wiederholte Struktur von Signalleitungssegmenten und Slaves, die zu einer Übertragungsleitung der Länge d mit elektrischen Eigenschaften, wie dargestellt, zusammengesetzt werden können. In 3 ist LO die Induktanz pro Einheitenlänge, CO die Kapazität pro Einheitenlänge, GP die dielektrische Konduktanz pro Einheitenlänge und RS der Leitungswiderstand pro Einheitenlänge. Die verlustbarhaftete, komplexe charakteristische Impedanz einer solchen Übertragungsleitung ist gegeben durch
    Figure 00030001
  • Jedoch unter der Annahme, das RS und GP klein sind, kann die charakteristische Impedanz des Bussignalleitungssegmentes durch die einfachere Gleichung
    Figure 00030002
    näherungsweise dargestellt werden.
  • 3 zeigt ebenfalls die dominanten elektrischen Eigenschaften der I/O-Pins der Slaves, wobei LI die effektive Eingangsinduktanz, CI die Eingangskapazität und RI der effektive Eingangswiderstand ist. Dieser Eingangswiderstand umfasst sämtliche Eingangsverluste einschließlich metallische, ohmsche und auf dem Chip durch das Substrat verursachte Verluste, ist frequenzabhängig und neigt zum Anstieg mit der Frequenz. Jedoch unter der Annahme, dass die Eingangskapazität die elektrischen Eingangseigenschaften des Slaves (d.h. Xc = 1/(2πfCI) » XL = 2πfLI und Xc = 1/(2nfCI) » RI) bei der Systembetriebsfrequenz dominiert, lässt sich die effektive beanspruchte Impedanz der Bussignalleitungen näherungsweise darstellen durch
  • Figure 00030003
  • Diese Gleichung impliziert, dass die konzentrierte Kapazität der I/O-Pins der Slaves in die effektive Impedanz der Übertragungsleitungen verteilt ist. Jedoch erhält durch die wiederholte Anordnung von Slaves in Längenintervallen d entlang der Bussignalleitung die Bussignalleitung eine mehrpolige Tiefpassfiltercharakteristik. Diese Tiefpasscharakteristik begrenzt im wesentlichen die maximale Datentransfergeschwindigkeit des Bussystems. Die Grenzfrequenz des Kanals steigt, wenn die Anzahl der Geräte auf dem Kanal, der Geräteabstand d und die Eingangskapazität CI abnimmt. Die 4, 5 und 6 zeigen diese Effekte. Zusätzlich tragen Verlustquellen wie die dielektrischen des Schaltkreisplatinensubstrates des Busses, der Skineffekt-Widerstand der Metalleiter des Busses und die Eingangswiderstände RI der Slave-Geräte ebenfalls zur Tiefpasseigenschaft der Bussignalleitung bei, wodurch die benutzbare Bandbreite weiter reduziert wird. 7 zeigt dies. Für jede Anzahl von Slaves sind ein minimaler Geräteabstand d, eine minimale Eingangskapazität CI und minimale Verluste (z.B. CI) für einen Betrieb des Systems mit maximaler Frequenz eindeutig wünschenswert.
  • Aus diesen Gründen wird der Geräteabstand d im allgemeinen auf einer festen minimalen praktischen Länge gehalten, die von den räumlichen Beschränkungen und der Technologie der gedruckten Schaltkreisplatine bestimmt wird. In ähnlicher Weise wird die Eingangskapazität auf einem ziemlich festen, minimalen Bereich gehalten, der durch die Silizium-ESD-Erfordernisse und Verarbeitungsbeschränkungen bestimmt wird. Verluste werden ebenfalls typischerweise innerhalb eines spezifizierten Bereiches geregelt. Obwohl in diesen drei Faktoren eine gewisse Variation besteht, bildet ein bedeutenderes Merkmal der Kanalantwort und -bandbreite die Konfiguration und Anzahl von Geräten. Dies ist in 8 dargestellt. 8 zeigt die Kanalantwort vom Master- zum letzten Slave-Gerät auf dem Kanal (d.h. die Vorwärtsübermittlung zum Gerät DN) für drei Systemkonfigurationen 16-8-8, 8-4-0 und 4-0-0. Die durchgezogene Linie für jede Konfiguration gibt die typische Antwort an, während die Schattierung um jede Linie den Bereich von wahrscheinlichen Kanalantworten für diese Konfiguration unter Berücksichtigung von herstellungsbedingten Abweichungen des Geräteabstandes, der Eingangskapazität und der Verluste (RI- und Kanalverluste) angibt. 8 lässt erkennen, dass die Kanalkenngrößen größtenteils von der Systemkonfiguration bestimmt werden, so dass eine Übertragung von Daten durch das Bussystem (zum letzten Gerät) stark von der benutzen Konfiguration (d.h. der Anzahl und Art von benutzten Modulen) abhängt. Somit kann es möglich sein, die Leistung des Bussystems durch Einstellung der Sender- und Empfängerparameter unter Berücksichtigung der benutzten besonderen Systemkonfiguration zu verbessern, um die konfigurationsabhängigen Übertragungseigenschaften zu kompensieren.
  • 9 zeigt die Kanalantwort zwischen dem Master und dem ersten, mittleren und letzten Slave in einem N-Geräte-Bussystem. Die durchgezogenen Linien in 9 zeigen die typische Antwort für das erste, mittlere und N-te Gerät, während die Schattierung um jede Linie den Bereich von wahrscheinlichen Kanalantworten für jene Geräteposition unter Berücksichtigung von herstellungsbedingten Veränderungen des Geräteabstandes, der Eingangskapazität und der Verluste angibt. 9 lässt erkennen, dass für eine gegebene Kanalkonfiguration die Kanalkenngrößen zwischen dem Master und jedem einzelnen Slave größtenteils von der Position des Slave-Gerätes innerhalb der Bussystemkonfiguration bestimmt werden. Somit kann die Leistung des Bussystems zwischen dem Master und jedem individuellen Slave durch Einstellung bestimmter Sender- oder Empfängerparameter verbessert werden, gemäß denen ein Slave adressiert wird, wodurch die positionsabhängigen Kanalkenngrößen kompensiert werden.
  • 10 zeigt die Kanalantwort zwischen dem Master und dem Slave an jedem der drei Module eines Drei-Modul-Bussystems. Die durchgezogenen Linien von 10 geben die typische Antwort des mittleren Gerätes in jedem der drei Module an, während die Schattierung und die Linie für Modul B den Bereich vom Kanalantworten für Slaves auf diesem Modul angibt. Der Bereich der Kanalantworten berücksichtigt herstellungsbedingte Veränderungen des Geräteabstandes, der Eingangskapazität und von Verlusten sowie den Bereich von physikalischen Positionen innerhalb des Moduls. Der Bereich der Kanalantworten auf Modul A kann den Bereich von Kanalantworten für Modul B überlappen, und in ähnlicher Weise kann der Bereich der Kanalantworten auf Modul C den von Modul B überlappen. 10 lässt erkennen, dass für eine gegebene Kanalkonfiguration die Kanalkenngrößen zwischen dem Master und jedem einzelnen Slave größten teils durch das Modul bestimmt werden, auf dem der Slave angeordnet ist. Somit kann es möglich sein, die Leistung des Bussystems durch Einstellung bestimmter Sender- oder Empfängerparameter zu verbessern, gemäß denen ein Modul adressiert wird, um positionsabhängige Kanalkenngrößen des Moduls zu kompensieren.
  • Die 8 bis 10 zeigen, dass elektrische Kenngrößen hauptsächlich jeder Konfigurations-, Modul- oder Slaveposition zugeordnet werden können, obwohl Bussysteme mit derselben Konfiguration individuelle Unterschiede haben: Beispielsweise besitzt ein 4-4-0-Bussystem allgemein eine geringere Dämpfung als ein 4-8-0-Bussystem, so dass eine Signalisierung zwischen dem Master und einem Slave von den individuellen Gerätekenngrößen, dessen Position im Bussystem und der Konfiguration des Bussystems abhängt.
  • 11 zeigt den Effekt von positionsabhängigen Kanalkenngrößen bei binärer Signalisierung zwischen dem Master-Gerät und verschiedenen Slave-Geräten in einem System. 11A zeigt wie ein...101010... binäres Datenmuster aussehen kann, wenn es am Master gesendet wird. Das Signal am Master hat eine ziemlich hohe Amplitude, gegeben durch die Gleichung Vswing,M = (VOH,M – VOL,M) = (Vterm – VOL,M) = (VL + VH),M und besitzt sehr kurze Anstiegs- und Abfallzeiten, die in 11A mit tr bzw. tf bezeichnet sind. Zusätzlich ist das übertragene Signal gegenüber der Referenzspannung Vref asymmetrisch. Der Betrag der Asymmetrie wird durch die Gleichung
    Figure 00060001
    bemessen.
  • Bei Fortpflanzung des Signals entlang des Kanals wird dessen Verlauf durch das Antwortverhalten des Kanals verändert. Für einen Tiefpasskanal, wie er in den 4 bis 10 gezeigt ist, nehmen sowohl die Amplitude als auch die Flankengeschwindigkeit des Signals bei Fortpflanzung entlang des Kanals ab. Beispiels weise zeigt 11B, wie das Signal von 11A zum Zeitpunkt aussehen kann, wenn es den mittleren Slave erreicht, und 11C zeigt, wie es zum Zeitpunkt aussehen kann, wenn es das Ende des Kanals erreicht. Die verringerte Amplitude senkt den Spannungsbereich des Bussystems, während die geringeren Flankengeschwindigkeiten den zeitlichen Bereich herabsetzen. Die 11A bis 11C zeigen ebenfalls, wie sich eine Spannungsasymmetrie in Abhängigkeit von der Position des empfangenen Gerätes gegenüber dem Master verändert.
  • Wie nun 12A erkennen lässt, können konfigurationsabhängige Kanalkenngrößen unerwünschte Laufzeitunterschiede zwischen Takt- und Datensignalen während deren Fortpflanzung von dem sendenden Gerät (das der Master oder ein Slave sein kann) verursachen. Idealerweise sollten Datensignale vom empfangenen Gerät an einem Zeitpunkt t1 während des Datenauges erfasst werden. „Datenauge", wie hier verwendet, bezeichnet den mit „tbit" angegebenen Zeitbereich, während dessen sich gültige Daten auf dem Bus zwischen Datenübergangszeitabschnitten befinden. Der Zeitpunkt t1 entspricht der Mitte des Datenauges und bildet einen maximalen Zeitbereich ½ tbit für eine Datenerfassung zwischen Datenübergangszeitbereichen. Wenn der Taktübergang in der Mitte des Datenauges stattfindet, sagt man, dass ein „Zeitabschnittsmittelpunkt" vorliegt. 12A zeigt diese ideale Beziehung zwischen dem Datensignal und dem Empfangstaktsignal des empfangenen Gerätes. Ein Datensignal, das so übermittelt wird, dass es idealerweise in Bezug auf ein Empfangstaktsignal eines empfangenen Gerätes ausgerichtet ist, kann am empfangenen Gerät früh oder spät gegenüber dem Empfangstaktsignal des empfangenen Gerätes eintreffen. Bei einigen Ausführungen kann sich der beste Datenempfangszeitpunkt an einem anderen Punkt innerhalb des Datenauges als dem Mittelpunkt aufgrund bekannter oder vorhergesagter Kenngrößen des Datenkanals befinden.
  • Es ist bekannt, dass Kanalkenngrößen unerwünschte Laufzeitunterschiede zwischen dem Empfangstaktsignal und den Datensignalen zum Zeitpunkt der Erfassung verursachen, welche als eine Funktion der Position des empfangenden Gerätes gegenüber dem sendenden Gerät und der Richtung der Signalübermittlung variieren. Beispielsweise können Kanalkenngrößen dazu führen, dass der Master Daten von Slaves zu früh im Datenauge liest oder Daten an die Slaves zu spät im Datenauge schreibt. Wie früh oder spät der Master liest oder schreibt, hängt von der Systemkonfiguration und der Anordnung jedes Slave gegenüber dem Master ab. Bei 12B handelt es sich um ein Zeitdiagramm, wonach der Übergang des Empfangstaktsignals des Masters im Datenauge um einen Fehlerzeitabschnitt von δ zu früh auftritt. Bei 12C handelt es sich um ein Zeitdiagramm, wonach der Übergang des Sendetakts des Masters im Datenauge um einen Fehlerzeitabschnitt von δ zu spät auftritt.
  • Eine Bestätigung von über den Bus übermittelten Daten resultiert nicht nur aus statischen Kenngrößen, sondern ebenfalls aus einem datenabhängigen Phänomen wie Rest- und Übersprechsignalen. Restsignale auf dem Bus resultieren aus vergangenen Übertragungen auf demselben Kanal und tendieren dazu, Veränderungen der Spannungsbereiche auf dem Kanal von einem Abtastintervall zum nächsten zu verursachen. Übersprechsignale resultieren aus der induktiven Kopplung von Signalen auf benachbarten Kanälen anstelle von vergangenen Signalen auf demselben Kanal. Übersprechsignale neigen ebenfalls dazu, Veränderungen des Spannungsbereiches auf dem Kanal von einem Abtastintervall zum nächsten zu verursachen. Hier werden von Restsignalen verursachte Spannungsbereichsveränderungen als zeitliche Veränderungen bezeichnet, während von Übersprechsignalen verursachte Bereichsveränderungen als Übersprechveränderungen bezeichnet werden.
  • In 25 ist ein auf den Bus übertragener Bitstrom von 0, 1, 1, 0 dargestellt, welcher die Spannungsbereichsveränderung zeigt, die aus Restsignalen resultieren kann. Die Spannung auf dem Kanal steigt auf VHI während der Übertragung der ersten logischen 0 an. So erreicht die Spannung auf dem Kanal nicht VLO während der Übermittlung der ersten logischen 1, sondern ein lokales Minimum von 200 mV oberhalb VLO. Demgegenüber fällt die Spannung auf dem Kanal auf 100 mV unterhalb VLO während der Übermittlung der letzten logischen 1. Schließlich erreicht die Spannung auf dem Kanal ein lokales Maximum von 200 mV unterhalb VHI während der Übermittlung der letzten logischen 0. Somit illustriert 25, wie ein Ausgangssignal auf einem Kanal durch vorangegangene Übermittlung auf demselben Kanal beeinflusst wird. Im allgemeinen ist es weniger wahrscheinlich, dass eine logische 1, die einer logischen 0 folgt, VLO erreicht als eine logische 1, die einer Übermittlung einer anderen logischen 1 folgt. In ähnlicher Weise ist es weniger wahrscheinlich, dass eine logische 0, die einer logischen 1 folgt, VHI erreicht als eine logische 0, die einer Übermittlung einer anderen logischen 0 folgt. Diese beiden Effekte führen zu reduzierten Spannungsbereichen am Empfänger, was das Bussystem empfindlicher gegen Bitfehler macht, die durch Rauschen und andere den Arbeitsbereich reduzierende Effekte verursacht werden.
  • Um einige der nachteiligen Effekte des Kanals auf das Datensignal auszugleichen, haben herkömmliche Systeme eine Kombination von einstellbaren Parametern verwendet; z.B. enthalten diese Parameter eine Flanken- oder Anstiegsgeschwindigkeitssteuerung oder eine Strom- oder Hupsteuerung. Diese Parameter werden typischerweise eingestellt, um eine Kommunikation mit dem letzten Slave auf dem Kanal zu verbessern, und die Parameter werden anschließend konstant gehalten, und zwar unabhängig davon, auf welchen Slave zugegriffen wird. Diese Technik verbessert häufig die Leistung des Bussystems. Beispielsweise wird durch Einstellung der Stromsteuerung derart, dass der letzte Slave auf dem Kanal ein ausgeglichenes Vollhubsignal empfing, die Kommunikation zwischen dem Master und dem letzten Slave verbessert. Eine Kommunikation zwischen diesen beiden Geräten könnte ansonsten unzuverlässig sein. Jedoch kann eine Einstellung des Hubes der Art, dass der letzte Slave verbessert wird, eine Kommunikation zwischen dem Master und den ersten wenigen Slaves auf dem Kanal beschädigen. Beispielsweise können Reflektionen dieses großen, asymmetrischen Signals an Kanaldiskontinuitäten nahe der ersten wenigen Slaves den Spannungsbereich der ersten wenigen Slaves, insbesondere den VHI Spannungsbereich, stark beinträchtigen. Zweitens verursacht die große Asymmetrie an den ersten wenigen Slaves einen Tastverhältnisfehler, da sich Vref nicht in der Mitte der Datenwellenform befindet. Dies setzt den Zeitbereich an den ersten wenigen Geräten herab. Deshalb besteht Bedarf an einem Bussystem, das seine Sender-, Kanal- und/oder Empfänger-Parameter einstellt, um eine Kom munikation zwischen den Mastern und jedem Slave auf dem Kanal zu verbessern.
  • ABRISS DER ERFINDUNG
  • Das Gerät der vorliegenden Erfindung verbessert die Buskommunikationen durch Einstellung von Signalkenngrößen in Abhängigkeit von topographieabhängigen Parametern. Bei einer ersten Ausführung als Bussendegerät stellt das Gerät der vorliegenden Erfindung eine Sendesignalkenngröße in Abhängigkeit von einem topographieabhängigen Parameter ein. Das Bussendegerät der vorliegenden Erfindung weist einen Port, ein Register, eine Parametereinstellschaltung und einen Ausgangstreiber auf. Der Port empfängt einen topographieabhängigen Parameter, der zur Einstellung einer Sendesignalkenngröße verwendet wird. Das mit dem Port gekoppelte Register speichert den topographieabhängigen Parameter für eine spätere Verwendung durch die Parametereinstellschaltung. Die Parametereinstellschaltung antwortet auf den topographieabhängigen Parameter durch Einstellung eines Parametersteuersignals, das an den Ausgangstreiber übermittelt wird. Vor Erzeugung eines Ausgangsignals auf einem Bus stellt der Ausgangstreiber die Sendesignalkenngröße in Reaktion auf das Parametersteuersignal ein.
  • Bei einer zweiten Ausführung als Busempfangsgerät stellt das Gerät der vorliegenden Erfindung eine Empfangsignalkenngröße in Reaktion auf einen topographieabhängigen Parameter ein. Das Busempfangsgerät der vorliegenden Erfindung weist einen Port, ein Register, eine Parametereinstellschaltung und einen Eingangspuffer auf. Der Port empfängt den topographieabhängigen Parameter und speichert ihn im Register. Das Register übermittelt den topographieabhängigen Parameter an die Parametereinstellschaltung, die hierauf durch Einstellung einer Empfängerkenngröße reagiert. Der Eingangspuffer empfängt ein Eingangssignal von einem Bus, der den Empfänger mit einem Sender des Eingangssignals koppelt. Der Eingangspuffer erzeugt ein erstes Signal aus dem Ausgangssignal durch Einstellung des Empfangsparameters des Eingangssignals in Abhängigkeit von der eingestellten Empfängerkenngröße.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Zusätzliche Merkmale der Erfindung werden deutlicher aus der nachfolgend detaillierten Beschreibung und den beigefügten Ansprüchen in Verbindung mit den Zeichnungen, in denen
  • 1 ein herkömmliches Bussystem zeigt;
  • 2 ein herkömmliches Bussystem zeigt, das mehrere Anschlüsse für Module von Slaves enthält;
  • 3 ein Model der Struktur und elektrischen Eigenschaften des Bussystems von 2 ist;
  • 4 ein Graph der Kanalantwort der Geräte im Bussystem von 3 über die Gesamtanzahl von Geräten ist;
  • 5 ein Graph der Kanalantwort der Geräte im Bussystem von 3 über den Abstand zwischen den Geräten ist;
  • 6 ein Graph der Kanalantwort der Geräte im Bussystem von 3 über die Geräteeingangskapazität ist;
  • 7 ein Graph der Kanalantwort der Geräte im Bussystem von 3 über Wirkverluste ist;
  • 8 ein Graph der Kanalantwort der Geräte im Bussystem von 3 über die Anzahl der Module und ihrer Anhäufungen ist;
  • 9 ein Graph der Kanalantwort verschiedener Geräte im Bussystem von 3 ist;
  • 10 ein Graph der Kanalantwort von Modulen im Bussystem von 3 ist;
  • 11A ein Graph der Amplitude eines Signals zum Zeitpunkt der Aussendung durch einen Master des Bussystems ist;
  • 11B ein Graph der Amplitude des Signals von 11A an einem Punkt etwa in der Mitte des Buses ist;
  • 11C ein Graph der Amplitude des Signals von 11A nahe dem Ende des Buses ist;
  • 12A ein Zeitdiagramm ist, das die ideale Beziehung zwischen einem Datensignal und einem Empfangstaktsignal eines empfangenen Gerätes zeigt;
  • 12B ein Zeitdiagramm ist, das einen Übergang eines Empfangstaktsignals zeigt, welcher im Datenauge um einen Fehlerzeitabschnitt von δ früher auftritt;
  • 12C ein Zeitdiagramm ist, das einen Sendetaktübergang zeigt, der im Datenauge um einen Fehlerzeitabschnitt von δ später auftritt;
  • 13 ein Bussystem mit dem Master-Bus-Transceiver und Slave-Bus-Transceiver der vorliegenden Erfindung zeigt;
  • 14 ein Flussdiagramm eines Prozesses ist, das durch das Bussystem der vorliegenden Erfindung implementiert ist, um die Signalkenngrößen in Reaktion auf topographieabhängige Parameter zu verbessern;
  • 15 eine Blockschaltung einer Ausführung eines Slave-Bus-Transceivers der vorliegenden Erfindung ist, welche zur Einstellung verschiedener Empfangs- und Sendesignalkenngrößen in der Lage ist;
  • 16 ein Blockschaltbild einer Ausführung des dem Slave-Bus-Transceiver von 15 zugeordneten Bussendegerätes ist;
  • 17 ein schematisches Schaltbild einer Ausführung der dem Bussendegerät von 16 zugeordneten Tastverhältniskompensierschaltung ist;
  • 18 ein schematisches Schaltbild einer Ausführung des dem Bussendegerät von 16 zugeordneten Vortreibers ist;
  • 19 schematisch eine Ausführung des dem Bussendegerät von 16 zugeordneten Ausgangsstromtreibers zeigt;
  • 20 schematisch eine Ausführung der dem Bussendegerät von 16 zugeordneten Strom/Symmetrie-Steuerschaltung zeigt;
  • 21 ein Blockschaltbild einer Ausführung des Busempfangsgerätes des Slave-Bus-Transceivers von 15 ist;
  • 22 ein Blockschaltbild einer Ausführung der dem Busempfangsgerät von 21 zugeordneten Schwellwertsteuerschaltung ist;
  • 23 ein Blockschaltbild einer Ausführung der Empfangs-DLL/PLL-Schaltung des Busempfangsgerätes von 21 ist;
  • 24 ein Blockschaltbild einer Ausführung des Master-Bus-Transceivers der vorliegenden Erfindung ist;
  • 25 die Effekte von Restsignalen auf einer auf dem herkömmlichen Bus ermittelten Wellenform darstellt;
  • die 26A und 26B Blockschaltbilder eines Ausgangsstromtreibers ist, der dynamisch seine Treiberstärke einstellt, um Restsignale auf demselben Kanal zu kompensieren;
  • 27 ein Blockschaltbild eines Busempfangsgerätes mit einer Ausgleichsschaltung zur Kompensation von Restsignalen auf demselben Kanal ist.
  • DETAILLIERTE BESCHREIBUNG
  • Das Blockschaltbild von 13 zeigt ein Bussystem 300 mit einem Master-Bus-Transceiver 304 und/oder Slave-Bus-Transceivern 322 der vorliegenden Erfindung. Der Master-Bus-Transceiver 304 und die Slave-Bus-Transceiver 322 verbessern die Buskommunikationen durch Einstellung Ihrer zugehörigen Sende- und/oder Empfangskenngrößen auf der Grundlage der Topographie jedes Transceivers innerhalb des Topographie-Bussystems 300. Die Topographie kann als Slave-Positions- und Systemkonfiguration oder als Slaveposition oder Systemkonfiguration definiert werden. Im vorliegenden Zusammenhang bezieht sich der Begriff Position auf die Position jedes Slave 320 auf dem Bus 330 gegenüber dem Master 302. Demgegenüber bezieht sich die Systemkonfiguration auf die Position auf dem Bus 330 des Moduls einschließlich des Slave 320 und die Gesamtanzahl der Slaves in jedem Modul 340.
  • Der Slave-Bus-Transceiver 322 wird anhand der 15 bis 23 und der Master-Bus-Transceiver 304 anhand der 24 und 16 bis 23 im einzelnen beschrieben.
  • A. Überblick über das Bussystem
  • Das Bussystem 300 enthält ein Mastergerät (Master) 302, welches eine Mehrzahl von Slavegeräten (Slaves) 320 steuert, von denen nur eines, nämlich der Slave 320a, dargestellt ist. Der Master 302 kann ebenfalls mit (nicht dargestellten) anderen Mastern kommunizieren. Der Master 302 kann unter Verwendung eines Mikroprozessors, eines digitalen Signalprozessors, eines Graphikprozessors, eines Peripheriecontrollers, eines Eingangs/Ausgangs-(I/O)-Controllers, eines Speicherdirektzugriffs(DMA)-Controllers, eines Speichercontrollers oder eines Kommunikationsgerätes realisiert werden. Die Slaves 320 werden typischerweise als Speichergeräte wie z.B. dynamische Zufallszugriffsspeicher (DRAMs), statische Zufallszugriffspeicher (SRAMs), Videozufallszugriffsspeicher (VRAMs), elektrisch programmierbare Nurlesespeicher (EPROMs) und Flash-EPROMs realisiert.
  • Der Master 302 und die Slaves 320 kommunizieren über einen Hochgeschwindigkeitsbus 330. Aus Gründen der Vereinfachung ist der Bus 330 als einzige Linie oder Kanal dargestellt, obwohl er eine Mehrzahl von Adress-, Daten- und Steuerleitungen enthalten kann. Der Master 302 und die Slaves 320 kommunizieren synchron unter Verwendung von Taktsignalen auf Leitungen 332 und 334. Das CFM-Signal auf der Leitung 332 wird verwendet, um vom Master 304 auf Slaves 320 zu schreibende Daten zu synchronisieren. Das CTM-Signal auf der Leitung 334 wird verwendet, um vom Master 304 aus den Slaves 302 zu lesende Daten zu synchronisieren. Zur Bildung einer Systemflexibilität enthält der Bus 330 verschiedene Anschlussschlitze zum Einsetzen von individuellen Slaves 302 oder Modulen von Slaves (Module) 340, von denen nur eines dargestellt ist. Bei einer Ausführung enthält der Bus 330 drei Anschlussschlitze für drei Module 340. Jedes Modul 340 kann jede beliebige Anzahl von Slaves 302 wie z.B. keine, vier oder acht enthalten. Zusätzlich enthält jedes Modul 340 ein Ergänzungsspeichergerät, das als Serial Presence Detect (SPD) 326 bezeichnet wird und Modulanhäufungsdaten über ein zugeordnetes Modul 340 speichert. Die Modulanhäufungsdaten enthalten, sind jedoch nicht hierauf begrenzt, die Anzahl von auf dem Modul 340 enthaltenen Slaves 320. Die Module 340 können leicht hinzugefügt, entfernt oder ersetzt werden, um das Bussystem 300 neu zu konfigurieren. Eine Modifikation der Konfiguration des Bussystems 300 modifiziert ebenfalls die elektrischen Signalkenngrößen des Busses 330.
  • Zur Verbesserung der Kommunikation unterstützt das Bussystem 300 Signalkenngrößeneinstellungen in den Slave-Bus-Transceivern 322 (von denen nur eine dargestellt) und dem Master-Bus-Transceiver 304. Ein Host 308 ermittelt die Systemkonfiguration und Busanordnungen der Slavegeräte, greift auf topographieabhängige Parameter in einem Speicher zu, ermittelt aus dieser Information einen Satz von topographieabhängigen Parametern und verteilt diese an den Master 302 und die Slave-Geräte über den Master 302. Der Slave-Bus-Transceiver 322a empfängt vom Master 302 an den Slave 302a über den Bus 330 gesendete Signal und sendet Signale an den Master 302 vom Slave 320a über den Bus 330. Aufgrund von topographieabhängigen Parametern stellt der Slave-Bus-Transceiver 322 Empfangssignalkenngrößen und/oder Sendesignal kenngrößen in Abhängigkeit von der implementierten Ausführung ein. Der Slave-Bus-Transceiver 322a kann eine oder sämtliche Sendesignalkenngrößen oder eine Kombination hiervon, umfassend, jedoch nicht hierauf beschränkt, die Anstiegsgeschwindigkeit, den Stromhub, die Asymmetrie, den Übermittelungsmittenzeitpunkt und Übersprech- und Zeitausgleich, einstellen. Der Slave-Bus-Transceiver 322a kann ebenfalls eine oder sämtliche Empfangssignalkenngrößen oder eine Kombination hiervon, umfassend, jedoch nicht hierauf beschränkt, den Empfangszeitabschnittsmittelpunkt und den (die) Spannungsschwellwert(e), einstellen. Der Slave-Bus-Transceiver 322a stellt seine Signalkenngrößen in Abhängigkeit von in Steuerregistern 324 abgespeicherten topographieabhängigen Parametern ein. In Abhängigkeit von den einzustellenden Signalkenngrößen können die Steuerregister 324 ein Anstiegsgeschwindigkeitsregister, ein Stromsteuerregister zur Steuerung des Stromhubes des Sendesignals, ein Symmetriesteuerregister, ein Sendezeitabschnittsmittelpunktssteuerregister, ein Abgleichssteuerregister, ein Schwellwertsteuerregister und ein Empfangszeitabschnittsmittelpunktssteuerregister umfassen. Der Host 308 ermittelt die in jedem Steuerregister der Steuerregister 324 aufgrund der Topographie des Bussystems 300 abzuspeichernden topographieabhängigen Parameter. In anderen Worten, die Steuerregister 324 speichern topographieabhängigen Parameter, mit denen ausgewählte Sende- und/oder Empfangssignalkenngrößen modifiziert werden können. Wie der Host 308 die in dem Steuernregister 324 jedes Slave 320 abzuspeichernden topographieabhängigen Parameter ermittelt, wird nachfolgend anhand des Host 308 und 14 erörtert.
  • Der Master-Bus-Transceiver 304 empfängt von jedem Slave 320 an den Master 302 über den Bus 330 gesendete Signale und sendet Signale an jeden Slave 320 vom Master 302 über den Bus 330. Aufgrund der topographieabhängigen Parameter nimmt der Master-Bus-Transceiver 304 auf einer Slave-zu-Slave- oder Modul-zu-Modul-Basis eine Einstellung der Empfangssignalkenngrößen und/oder der Sendesignalkenngrößen in Abhängigkeit von der implementierten Ausführung vor. Wie der Slave-Bus-Transceiver 322a kann der Master-Bus-Transceiver 304 eine oder sämtliche Sendesignalkenngrößen oder eine Kombination hiervon und eine oder sämtliche Empfangssignalkenngrößen oder eine Kombination hiervon einstellen. Vorzugsweise ist die Implementierung des Master-Bus-Transceivers 304 komplementär zur Implementierung des Slave-Bus-Transceivers 322. Falls somit ein Slave-Bus-Transceiver 322 bereits seine Sendesignalkenngrößen aufgrund von topographieabhängigen Parametern vor Übertragung an den Master 302 eingestellt hat, muss der Master-Bus-Transceiver 304 seine Empfangssignalkenngrößen nicht einstellen, um topographieabhängige Kanaleffekte zu kompensieren. Der Master-Bus-Transceiver 304 stellt seine Signalkenngrößen in Abhängigkeit von topographieabhängigen Parametern für jeden Slave 320 ein. In Abhängigkeit von den einzustellenden Signalkenngrößen können die Steuerregister 306 für jeden Slave 320 innerhalb des Bussystems 300 ein Anstiegsgeschwindigkeitssteuerregister, ein Stromsteuerregister zur Steuerung des Stromhubes des Sendesignals, ein Symmetriesteuerregister, ein Sendezeitabschnittsmittelpunktssteuerregister, ein Ausgleichssteuerregister, ein Schwellwertsteuerregister und ein Empfangszeitabschnittsmittelpunktssteuerregister enthalten. Der Host 308 ermittelt die in jedem Steuerregister der Steuerregister 306 aufgrund der Konfiguration und/oder Position jedes Slaves 320 auf den Bus 330 abzuspeichernden topographieabhängigen Parameter. Wie die in den Steuerregistern 306 zu speichernden topographieabhängigen Parameter ermittelt werden, wird nachfolgend anhand des Host und 14 erläutert.
  • B. Ermittlung der topographieabhängigen Parameter
  • 14 zeigt in Flussdiagrammform einen Prozess 360 zur Ermittlung von topographieabhängigen Kenngrößen in Abhängigkeit von Topographiedaten. Der Prozess 360 beginnt in Reaktion auf einen einleitenden Vorgang wie z.B. Hinzufügung, Beseitigung oder Modifikation eines Moduls 340, Einschalten des Systems oder das Verstreichen eines gewissen Zeitraumes. Während eines Schrittes 362 ermittelt ein intelligenter Agent die Systemkonfiguration und die Anordnung jedes Slave 320 am Bus innerhalb der Topographie des Bussystems 300. Bei dem für die Durchführung des Schrittes 362 zuständigen intelligenten Agenten handelt es sich vorzugsweise um den Host 308. Falls die Topographie als Systemkonfiguration zu definieren ist, können während des Schrittes 362 die jedem Modul 340 zugeordneten SPDs 326 (vgl. 13) abgefragt werden, um die Anzahl der Module 340 und die Anzahl und Geräte-IDs sämtlicher Slaves 320 auf jedem Modul 340 zu ermitteln. In anderen Worten, während des Schrittes 362 wird die Topographie des Bussystems 300 zunächst ermittelt. Bei gegebener Topographie des Bussystems 300 kann die Anordnung jedes Slaves 320 am Bus in Bezug auf den Master 302 ermittelt werden. Beispielsweise sei der Fall angenommen, dass das Bussystem 300 drei Module an drei Buspositionen enthält. Ebenfalls sei angenommen, dass ermittelt wird, dass das erste Modul 340 acht Slaves 320, das zweite vier Slaves 320 und das dritte Modul 340 acht Slaves 320 enthält. Unter diesen Bedingungen wird ermittelt, dass die acht Slaves 320 auf dem ersten Modul 340 die erste Busposition besitzen, werden die vier Slaves auf dem zweiten Modul 340 der zweiten Busposition zugeordnet und werden die acht Slaves auf dem dritten Modul der dritten Busposition zugeordnet.
  • Falls andererseits die Topographie als Position auf dem Bus 330 in Bezug auf den Master 302 zu definieren ist, kann eine Anzahl von Verfahren während des Schrittes 362 verwendet werden, um die Topographie jedes Slaves 320 zu ermitteln. Bei einer Ausführung kann eine (nicht dargestellte) serielle Kette zum Zählen der Slaves 320 verwendet werden. Der auf der seriellen Kette vom Master 302 ausfindig gemachte erste Slave 320 ist am nächstliegenden zum Master 302 und wird einer erste Topographie- und Geräte-ID zugeordnet. Der Master 302 befiehlt dann dem ersten Slave 320, den nächsten Slave 320 auf der Kette aufzurufen. Dem antwortenden Slave 320 wird eine zweite Topographie-Geräte-ID zugeordnet. Die Aufzählung der Slaves 320 setzt sich fort, bis eine Antwort auf eine Abfrage auf der seriellen Kette empfangen wird.
  • Nach Ermittlung der Topographie jedes Slaves 320 innerhalb des Bussystems 300 verwendet der intelligente Agent die Topographie des Bussystems 300, um geeignete Werte für die in den Steuerregistern 306 und/oder Steuerregistern 324 zu speichernden topographieabhängigen Parameter zu ermitteln (Schritt 364). Eine Anzahl von Verfahren kann verwendet werden, um den Wert jedes topographieabhängigen Parameters in Übereinstimmung mit der vorliegenden Erfindung zu erhalten. Beispielsweise können geeignete topographieabhängige Parameterwerte empirisch erhalten werden, z.B. indem geeignete Werte aus einer Tabel le ermittelt und/oder die Parameterwerte in Abhängigkeit von verschiedenen zuvor definierten Funktionen berechnet und anschließend die ermittelten Parameterwerte an den Master 302 und die Slaves 320 übermittelt werden. Bei einigen Ausführungen wird ein Softwareverfahren verwendet, um Werte für die topographieabhängigen Parameter zu erzeugen, während bei anderen Ausführungen ein Verfahren zum Durchsuchen einer hardwarebasierten Tabelle verwendet wird. Beispielsweise können die am dichtesten zum Master 302 befindlichen N Slaves 320 einem Wert x, die nächsten N Slaves 320 einem Wert von x + Δ etc. zugeordnet werden. Gemäß einer anderen Methode wird der zum Master 302 am dichtesten liegende Slave 320 einem Wert von y, der zweite Slave 320 einem Wert von y + Δ, der dritte Slave einen Wert von y + 2Δ zugeordnet. Nach einer noch anderen Methode, falls das Bussystem 300 mehr als N Slaves 320 enthält, werden sämtliche Slaves 320 einem Wert von w zugeordnet, und, falls weniger als N Slaves 320 vorhanden sind, werden sämtliche Slaves 320 einem Wert von z zugeordnet.
  • Nach Ermittlung der Werte für die topographieabhängigen Parameter setzt sich der Prozess 360 mit einem Schritt 366 fort. Während des Schrittes 366 übermittelt der Master 302 die topographieabhängigen Parameter an jedes Gerät im Bussystem 300, dessen Sende- und Empfangskenngrößen einzustellen sind.
  • Während eines Schrittes 368 empfängt jedes Gerät, Master 302 oder Slave 320, topographieabhängige Parameter und speichert sie je nachdem in geeigneten Steuerregistern der Steuerregister 306 oder Steuerregister 324. Anschließend werden während eines Schrittes 370 diese topographieabhängigen Parameter von dem Gerät verwendet, um zur Verbesserung der Buskommunikation Empfangs- und/oder Sendesignalkenngrößen einzustellen. Wie die topographieabhängigen Parameter verwendet werden, wird im einzelnen nachfolgend unter Bezugnahme auf spezifische Signalkenngrößen und die 16 bis 23 erläutert.
  • C. Der Slave-Bus-Transceiver
  • 15 zeigt in Blockschaltbildform eine Ausführung eines Slave-Bus-Transceivers 322, der zur Einstellung verschiedener Empfangs- und Sendesignalkenngrößen in der Lage ist. Der Slave-Bus-Transceiver 322 enthält Steuerregister 324, ein Bussendegerät 380 und ein Busempfangsgerät 382. Im dargestellten Ausführungsbeispiel enthalten die Steuerregister 324 zwei Register zum Abspeichern von topographieabhängigen Parametern die Empfangssignalkenngrößen zugeordnet sind. Zunächst ermöglicht ein Schwellwertsteuerregister 390 eine Einstellung des Wertes von Vref für empfangene Signale, wobei Vref den Spannungspegel zwischen 0- und 1-Signalwerten ermittelt. Als zweites ermöglich ein Empfangszeitabschnittsmittelpunktssteuerregister 392 die Einstellung eines Empfangstaktsignals, so dass ein empfangenes Datensignal nahe der Mittel des Datenauges abgetastet wird. In alternativen Ausführungen können die Steuerregister 324 ein Schwellwertsteuerregister und ein Empfangszeitabschnittsregister pro Kanal des Buses 330 enthalten. Die Steuerregister 324 in der dargestellten Ausführung enthalten ebenfalls vier Register zur Abspeicherung von topographieabhängigen Parametern, die den Sendesignalkenngrößen zugeordnet sind. Ein Anstiegsgeschwindigkeitssteuerregister 394 speichert einen topographieabhängigen Parameter zur Einstellung der Anstiegsgeschwindigkeit der übermittelten Signale. Ein Stromsteuerregister 396 speichert einen topographieabhängigen Parameter zur Erzeugung von Vollhubsignalen an den Ausgangspins eines Sendegerätes. Ein Symmetriesteuersteuerregister 396 speichert einen topographieabhängigen Parameter zur Einstellung des Spannungspegels der gesendeten Signale in Bezug auf Vref. Ein Sendezeitabschnittsmittelpunktssteuerregister 400 speichert einen topographieabhängigen Parameter zur Einstellung eines Sendetaktsignals, so dass das gesendete Signal vom Master 302 in der Nähe der Mitte des Datenauges empfangen wird. Ein Ausgleichssteuerregister 401 speichert einen topographieabhängigen Parameter zum Ausgleich des gesendeten Signals, um zeitliche und/oder räumliche Veränderungen der Spannungsbereiche in Betracht zu ziehen. Bei alternativen Ausführungen können die Steuerregister an Anstiegsgeschwindigkeitssteuerregister, ein Stromsteuerregister, ein Symmetriesteuerregister, ein Sendezeitabschnittsmittelpunktssteuerregister und eine Gruppe von Ausgleichssteuerregistern pro Kanal des Buses 330 umfassen.
  • Das Bussendegerät 380 empfängt intern erzeugte Daten auf der Leitung 381, speichert sie zwischen und erzeugt die Sendedaten auf dem Bus 330. In Abhängigkeit von der Ausführung kann das Bussendegerät 380 ebenfalls die Parameter der Sendedaten in Abhängigkeit von den in den Steuerregistern 324 gespeicherten topographieabhängigen Parametern einstellen. Wie das Bussendegerät 380 die verschiedenen Parameter der Sendedaten einstellt, wird nachfolgend im einzelnen anhand der 16 bis 20 und der 26A bis 26B erläutert.
  • Das Busempfangsgerät 382 empfängt Daten vom Bus 330, speichert sie zwischen und erzeugt Empfangsdaten auf der Leitung 382 für einen internen Gebrauch durch den Slave 320. Das Busempfangsgerät 382 kann ebenfalls die Parameter der Empfangsdaten in Abhängigkeit von topographieabhängigen Parametern aus den Steuerregistern 324 einstellen, und zwar in Abhängigkeit von der Ausführung. Wie das Busempfangsgerät 382 dies bewerkstelligt, wird nachfolgend im einzelnen anhand der 21 bis 23 erläutert.
  • C1. Das Bussendegerät
  • 16 zeigt in Blockschaltbildform ein Bussendegerät 380. Das Bussendegerät 380 enthält eine Schaltung zur Einstellung des Zeitabschnittsmittelpunktes des Sendesignals, der Anstiegsgeschwindigkeit, des Stromhubes und der Symmetrie in Abhängigkeit von verschiedenen Steuersignalen. Zusätzlich entzerrt das Bussendegerät 380 Signalkenngrößen vor Übermittelung zur Erhöhung von Spannungsbereichen. Bei der dargestellten Ausführung enthält das Bussendegerät 380 eine Sende-DLL/PLL, einen Ausgangsmultiplexer (MUX) 416, einen Vortreiber 420 und einen Ausgangsstromtreiber 422. Ebenfalls enthalten im dargestellten Ausführungsbeispiel sind eine Tastverhältniskompensierschaltung 418 eine Anstiegsgeschwindigkeitsabschätzschaltung 410, welche nicht notwendig, jedoch mit der vorliegenden Erfindung kompatibel sind. Die Sende-DLL/PLL erzeugt einen Sendetakt, der an den Ausgangsmultiplexer 416 übertragen wird. Die Sen de-DLL/PLL stellt das Zeitverhalten der ansteigenden Flanke des Sendetakts ein, um zu gewährleisten, dass die vom Ausgangsstromtreiber 422 übermittelten Signale als Reaktion auf den im Sendezeitabschnittsmittelpunktssteuerregister 400 gespeicherten topographieabhängigen Parameter eintreffen. Durch Einstellung des zum Senden des Datensignals verwendeten Takts kann das Sendezeitabschnittsmittelpunktssteuerregister 400 variieren, wenn das Datensignal übermittelt wird, so dass das Datensignal von einem Empfangsgerät in der Nähe zu einer gewünschten Position innerhalb des Datenauges, z.B. der Mitte des Datenauges oder einer gegenüber der Mitte des Datenauges versetzten Stelle, abgetastet wird. Der Ausgangsmultiplexer 416 empfängt auf einer Leitung 381a zu übermittelnde ungeradzahlige Daten und geradzahlige Daten auf eine Leitung 381b und erzeugt getaktete Daten in Abhängigkeit vom Sendetaktsignal von der Sende-DLL/PLL. Der Ausgangsmultiplexer 416 gibt die getakteten Daten auf eine Leitung 417 aus.
  • Im dargestellten Ausführungsbeispiel sind zwei Quellen von Anstiegsgeschwindigkeitssteuersignalen vorgesehen, nämlich die Anstiegsgeschwindigkeitsabschätzschaltung 410 und das Anstiegsgeschwindigkeitssteuerregister 394. Bei dieser Ausführung stellt die Anstiegsgeschwindigkeitsabschätzschaltung 410 eine Basislinienanstiegsgeschwindigkeit ein, die in Abhängigkeit vom im Anstiegsgeschwindigkeitssteuerregister 394 gespeicherten topographieabhängigen Parametern verändert werden kann. Die Anstiegsgeschwindigkeitsabschätzschaltung 410 erzeugt zwei Signale SRC <3:2>, von denen jedes ein einzelnes Bit des Anstiegsgeschwindigkeitssteuersignals repräsentiert. Schaltungen zur Abschätzung der Anstiegsgeschwindigkeit sind im Stand der Technik bekannt. Der im Anstiegsgeschwindigkeitssteuerregister 394 gespeicherte topographieabhängige Parameter repräsentiert eine Einstellung auf jene Basislinienanstiegsgeschwindigkeit. In alternativen Ausführungen kann die Anstiegsgeschwindigkeitsabschätzschaltung 410 weggelassen und die Anstiegsgeschwindigkeit vollständig über das Anstiegsgeschwindigkeitssteuerregister 394 gesteuert werden.
  • Im dargestellten Ausführungsbeispiel sind sowohl die Tastverhältniskompensationsschaltung 418 als auch der Vortreiber 420 für die Anstiegsgeschwindigkeitssteuersignale verantwortlich. Die Tastverhältniskompensationsschaltung empfängt getaktete Daten auf der Leitung 417, antizipiert die Änderungen im Tastverhältnis, die vom Vortreiber 420 in Abhängigkeit von den Anstiegsgeschwindigkeitssteuersignalen verursacht werden, und vorkompensiert jene Änderung des Tastverhältnisses. Die Tastverhältniskompensationsschaltung 418 übermittelt ihr Ausgangssignal an den Vortreiber 420 auf einer Leitung 419. Die Tastverhältniskompensationsschaltung 418 wird anhand von 17 näher beschrieben. Bei alternativen Ausführungen des Bussendegerätes 380 kann die Tastverhältniskompensationsschaltung 418 weggelassen und das Signal auf der Leitung 417 direkt an den Vortreiber 420 übermittelt werden. Der Vortreiber 420 stellt die Anstiegsgeschwindigkeit der Sendedaten in Abhängigkeit von den Anstiegsgeschwindigkeitssteuersignalen ein. Der Vortreiber 420 übermittelt seine Ausgangssignale an einen q-Knoten 421. Der Vortreiber 420 wird anhand von 18 weiter beschrieben.
  • Die Strom/Symmetrie-Steuer-Bits cc werden vom Ausgangsstromtreiber 422 benutzt, um den Spannungshub der Ausgangssignale und den Durchschnittswert der Ausgangssignale in Bezug auf Vref einzustellen. Der Ausgangsstromtreiber 422 wird anhand von 19 im einzelnen beschrieben. Die Strom/Symmetriesteuerschaltung 412 erzeugt die Strom/Symmetrie-Steuerbits in Abhängigkeit von topographieabhängigen Parametern vom Stromsteuerregister 396 oder Symmetriesteuerregister 398. Die Strom/Symmetrie-Steuerschaltung 412 wird anhand von 20 im einzelnen beschrieben.
  • Der Ausgangsstromtreiber 422 verwendet vom Abgleichssteuerregister 401 erzeugte Steuersignale, um die Ausgangssignale zu entzerren und die Spannungsbereiche an einem empfangenden Gerät wie z.B. dem Master 302 zu vergrößern. Unter Verwendung eines im Abgleichssteuerregister 401 gespeicherten topographieabhängigen Parameters kann der Ausgangsstromtreiber 422 seine Treiberstärke dynamisch verändern, um auf dem Kanal noch vorhandene Rest- und Übersprechsignale zu kompensieren. Ausführungen des Ausgangsstromtrei bers 422, welche zum Ausgleich von Signalen in der Lage sind, werden nachfolgend anhand der 26A und 26B beschrieben.
  • Die Tastverhältniskompensationsschaltung
  • 17 zeigt schematisch die Tastverhältniskompensationsschaltung 418 von 16. Die Tastverhältniskompensationsschaltung 418 führt eine Vorkompensation einer Verzerrung des Tastverhältnisses durch, welche von den Anstiegsgeschwindigkeitssteuerblöcken des Vortreibers 420 verursacht wird, wenn die Anstiegsgeschwindigkeitssteuersignale SRC <1:0> aktiviert werden. In Abhängigkeit von den Anstiegsgeschwindigkeitssteuersignalen SRC <1:0> führt die Tastverhältniskompensationsschaltung 418 eine Vorkompensation der in den Vortreiber 420 eingegebenen Datensignale durch, so dass die vom Vortreiber 420 verursachte Verzerrung im q-Knoten-Signal am q-Knoten 421 beseitigt wird. In anderen Worten, die Tastverhältniskompensationsschaltung 418 modifiziert das Tastverhältnis des getakteten Datensignals auf der Leitung 417 um einen vorbestimmten Betrag in Abhängigkeit von den Anstiegsgeschwindigkeitssteuersignalen SRC <1:0>.
  • Die Tastverhältniskompensationsschaltung 418 besitzt zwei in Reihe geschaltete Inverter 430 und 432 und zwei parallele Transistorkaskaden 434 und 436. Die Transistorkaskaden 434 und 436 enthalten jeweils zwei Transistoren der n-Art, die zwischen dem Ausgang des Inverters 432 und Masse in Reihe geschaltet sind. Das Eingangssignal der oberen Transistoren T1 und T3 bildet das vom Inverter 432 ausgegebene Signal. Die Anstiegsgeschwindigkeitssteuerbits liegen am Gate der unteren Transistoren T2 und T4 an. Aufgrund eines Vorspannungspegels auf den Anstiegsgeschwindigkeitssteuerbits stellen die Transistoren 246, 248 das Tastverhältnis des getakteten Datensignals ein, indem die Anstiegsgeschwindigkeit der Übergänge vom hohen zum niedrigen Pegel am Eingang des Vortreibers 420 erhöht wird. Ein niedriger Spannungspegel auf den Anstiegsgeschwindigkeitsteuerbits deaktiviert die Transistoren 246, 248 und verhindert, dass das Tastverhältnis des getakteten Datensignals auf der Leitung 419 modifiziert wird.
  • Bei einer alternativen Ausführung können die unteren Transistoren T2 und T4 gewichtet werden, um einen zusätzlichen Bereich zu schaffen.
  • Der Vortreiber
  • 18 zeigt schematisch den Vortreiber 420 von 16, der einen Basisblock 440 und zwei Anstiegsgeschwindigkeitseitstellblöcke 442 enthält, von denen der eine der Anstiegsgeschwindigkeitsabschätzschaltung 410 und der andere dem Anstiegsgeschwindigkeitssteuerregister 394 zugeordnet ist. Der Vortreiber 420 verwendet die Anstiegsgeschwindigkeitssteuersignale von der Anstiegsgeschwindigkeitsabschätzungsschaltung, um eine Nennanstiegsgeschwindigkeit in Abhängigkeit von einem topographieabhängigen Parameter vom Anstiegsgeschwindigkeitssteuerregister 394 einzustellen.
  • Der Basisblock 440 ist stets aktiviert und gibt ein Signal an den q-Knoten 421 aus, das eine zugehörige, vorbestimmte Anstiegsgeschwindigkeit aufweist. Der Basisblock 440 enthält in Reihe geschaltete Inverter 444 und 446, die bemessen sind, um sowohl eine geeignete Anstiegsgeschwindigkeit als auch ein geeignetes Tastverhältnis zu erzeugen.
  • Im dargestellten Ausführungsbeispiel sind vier Anstiegsgeschwindigkeitseinstellblöcke 442a bis d parallel zum Basisblock 440 geschaltet, obwohl eine beliebige Anzahl in Übereinstimmung mit der vorliegenden Erfindung verwendet werden kann. Die Anstiegsgeschwindigkeitseinstellblöcke 442a und 442b sind den Anstiegsgeschwindigkeitssteuersignalen von der Anstiegsgeschwindigkeitsabschätzschaltung 410 zugeordnet. Die Anstiegsgeschwindigkeitssteuerblöcke 442c und 442d sind den Anstiegsgeschwindigkeitssteuersignalen vom Anstiegsgeschwindigkeitssteuerregister 394 zugeordnet. Die Anstiegsgeschwindigkeit des Signals auf der Leitung 421 steigt mit der Anzahl der aktivierten Anstiegsgeschwindigkeitseinstellblöcke 442. Bei einer Ausführung enthält jeder Anstiegsgeschwindigkeitseinstellblock 442 einen Steuerblock 448, der in Reihe mit einem Paar 450 von gestaffelt geschalteten Transistoren geschaltet ist. Bei Aktivierung durch ihre zugeordneten Anstiegsgeschwindigkeitssteuersignale aktivieren die Steuerblöcke 448 ihre zugeordneten Transistorpaare 450, um dem Datensignal auf der Leitung 419 zugeordnet zu sein. Jeder Steuerblock 448 enthält ein NAND-Gatter 449 und ein NOR-Gatter 451. Das NAND-Gatter 449 aktiviert den p-Kanal-Transistor T5 der Transistorkaskade 450, und das NOR-Gatter 451 aktiviert den n-Kanal-Transistor T6. Der Ausgang 452 jedes Transistorpaares 450 ist am q-Knoten 421 angeschlossen.
  • Wenn sich das Anstiegsgeschwindigkeitssteuerbit SRC <x> auf einem hohen Spannungspegel befindet, wird das NAND-Gatter 449 aktiviert, um dem Datensignal auf der Leitung 419 zugeordnet zu sein, wodurch der Transistor T5 getrieben wird. Gleichzeitig, wenn sich SRC <x> auf einem hohen Spannungspegel befindet, befindet sich /SRC <x> auf einem niedrigen Spannungspegel, welcher das NOR-Gatter 451 aktiviert, um dem Datensignal auf der Leitung 419 zugeordnet zu sein, wodurch das Datensignal den unteren n-Kanal-Transistor T6 treibt. Wenn das NAND-Gatter 449 und das NOR-Gatter 451 aktiviert sind und das Datensignal auf der Leitung 419 auf einen niedrigen Spannungspegel wechselt, erscheint ein hoher Spannungspegel am Ausgang des NOR-Gatters 451. Dadurch leitet der untere Transistor T6 der n-Art Strom zur Masse, wodurch die Geschwindigkeit erhöht wird, mit der der q-Knoten 421 gegen Masse getrieben wird. Im wesentlichen gleichzeitig, wenn ein hoher Spannungspegel am Ausgang des NOR-Gatters 451 erscheint, erscheint ein hoher Spannungspegel am Ausgang des NAND-Gatters 449, wodurch der obere p-Kanal-Transistor T5 den Stromfluss stoppt und sich ausschaltet.
  • Wenn das NAND-Gatter 449 und das NOR-Gatter 451 aktiviert sind und das Datensignal auf der Leitung 419 auf einen hohen Spannungspegel wechselt, erscheint ein niedriger Spannungspegel am Ausgang des NAND-Gatters 449. Dadurch leitet der obere p-Kanal-Transistor T5 Strom, wodurch die Geschwindigkeit ansteigt, mit der der q-Knoten 421 auf einen hohen Spannungspegel getrieben wird. Im wesentlichen gleichzeitig, wenn ein niedriger Spannungspegel am Ausgang des NAND-Gattes 449 erscheint, erscheint ein niedriger Spannungspegel am Ausgang des NOR-Gatters 451, wodurch der untere n-Kanal-Transistor T6 ausgeschaltet wird.
  • Wenn sich SRC <x> auf einem niedrigen Spannungspegel und /SRC <x> auf einem hohen Spannungspegel befindet, reagiert weder das NAND-Gatter 449, noch das NOR-Gatter 451 auf das Datensignal, sondern sind dadurch deaktiviert, wodurch jede Antwort von der Transistorkaskade 451 unterbunden wird.
  • Bei einer Ausführung erhöht ein Anstiegsgeschwindigkeitseinstellblock 442a die Anstiegsgeschwindigkeit um 0,5 gegenüber dem Basisblock 440, während der Anstiegsgeschwindigkeitseinstellblock 442b die Anstiegsgeschwindigkeit um 1,5 gegenüber dem Basisblock 440 erhöht ect. Jedoch können die Anstiegsgeschwindigkeitseinstellblöcke 204, 206 andere vorbestimmte Einstellwerte für die Anstiegsgeschwindigkeit erzeugen.
  • Die Anstiegsgeschwindigkeitseinstellblöcke 442 sind so messen, dass eine geeignete Anstiegsgeschwindigkeit unabhängig vom Tastverhältnis erzeugt wird, um den Bereich für jede Einstellung der Anstiegsgeschwindigkeitssteuerbits zu erhöhen. Deshalb wird durch die Aktivierung der Anstiegsgeschwindigkeitseinstellblöcke eine Asymmetrie im Tastverhältnis der Ausgangsspannung Vout verursacht, die von der Tastverhältniskompensationsschaltung 418 vorkompensiert wird, wie zuvor anhand von 17 erläutert wurde.
  • Der Ausgangsstromtreiber und die Strom/Symmetriesteuerung
  • 19 zeigt schematisch den Ausgangsstromtreiber 422, der sowohl den Spannungshub an den Ausgangspins des sendenden Gerätes als auch den mittleren Pegel dieses Hubes in Abhängigkeit von den Strom/Symmetrie-Steuerbits cc steuert. (Aus Gründen der Vereinfachung ist in 19 die Schaltung zum Ausgleich des Ausgangssignals vom Ausgangsstromtreiber 422 weggelassen). Der Ausgangsstromtreiber 422 enthält mehrere gestaffelte Transistoranordnungen 460 bis 472, die zwischen dem Bus 330 und der Masse parallel geschaltet sind. Jede gestaffelte Transistoranordnung 460 bis 472 enthält zwei n-Kanal-Transistoren, nämlich einen oberen Transistor und einen unteren Transistor, die in Reihe zueinander geschaltet sind. Das q-Knoten-Signal auf der Leitung 421 wird in das Gate der oberen Transistoren T10, T12, T14, T16, T18, T20 und T22 einge geben. Die Strom/Symmetrie-Steuersignale auf einer Gruppe von Strom/Symmetrie-Steuerbits cc bis cc werden in das Gate der unteren Transistoren T11, T13, T15, T17, T21 und T23 eingegeben. Wenn sich jedes der Strom/Symmetrie-Steuersignale auf Höhe der Schwellwertspannung (Vth) des unteren Transistors befindet oder diese überschreitet, wird der entsprechende untere Transistor T11, T13, T15, T17, T21 und T23 aktiviert oder „eingeschaltet". Wenn ein unterer Transistor T11, T13, T15, T17, T21 und T23 aktiviert wird und das q-Knoten-Signal auf hoch (d.h. auf seine logische hohe Spannung) wechselt, fließt eine vorbestimmte Strommenge durch die ausgewählte Transistoranordnung zur Schaltungsmasse. Deshalb wird der Ausgangstreiberstrom so eingestellt, indem eine Untergruppe der Strom/Symmetrie-Steuersignale auf einen hohen Spannungspegel gesetzt wird.
  • Um außerdem einen programmierbaren Ausgangstreiberstrom zu erzeugen, kann mindestens eine der Transistoranordnung gegenüber mindestens einer anderen Transistoranordnung binär gewichtet werden. Vorzugsweise sind die Transistorpaare in sämtlichen Transistoranordnungen des Ausgangsstromtreibers 422 so bemessen, dass die Stromtreiberfähigkeit der Transistoranordnungen 460, 462, 464, 468, 470 und 472 Stromtreiberverhältnisse von 64:32:16:8:4:2:1 entsprechend aufweisen (d.h. binär gewichtet sind).
  • Die Strom/Symmetriesteuerschaltung
  • 20 zeigt schematisch die Strom/Symmetrie-Steuerschaltung 412, die die Strom/Symmetrie-Steuerbits cc erzeugt. Die Strom/Symmetrie-Steuerschaltung 412 kann verwendet werden, um den mittleren Pegel der vom Ausgangsstromtreiber 422 über den im Symmetriesteuerregister 396 gespeicherten topographieabhängigen Parametern einzustellen oder den Ausgangsstromtreiber 422 zu veranlassen, Vollhubausgangssignale über den im Stromsteuerregister 398 gespeicherten topographieabhängigen Parameter zu erzeugen. Die Strom/Symmetrie-Steuerschaltung 413 enthält einen Multiplexer (MUX) 460, einen Komparator 464 und einen Zähler 470, dessen Zählstand in Form der Strom/Symmetrie-Steuerbits cc auf der Leitung 413 repräsentiert wird. Insbeson dere wenn ein „Cal"-Modus-Signal auf einer Leitung 671 erscheint, schließen die Schalter 414A und 414B, um ein Widerstandsnetzwerk 672 zwischen Busleitungen 330A und 330B zu koppeln. Jeder Knoten zwischen den Widerständen des Widerstandsnetzwerkes 672 ist an einen entsprechenden Eingang des MUX 460 angeschlossen. Das „Cal"-Modus-Signal auf der Leitung 671 stört ebenfalls die logischen Gatter 425A und 425B, die die Ausgangsstromtreiber 422A und 422B steuern. Wenn durch das Gatter 425A eingeschaltet, reduziert der Ausgangsstromtreiber 422A den Strom durch den Widerstand 675A, wodurch die Busleitung 330A auf ein niedriges Potenzial gezogen wird. Nahezu gleichzeitig schaltet das Gatter 425B den Ausgangsstromtreiber 422B ab, der die Busleitung 330B durch den Widerstand 675B nach oben gezogen lässt. Diese Anordnung erzeugt einen Spannungsteiler zwischen den Busleitungen 330A und 330B, wobei sukzessive eine niedrigere Spannung an jedem Eingang des MUX 460 auftritt.
  • Das Stromsteuerregister 398 kann verwendet werden, um einen Wert in den Zähler 470 zu laden, um dadurch direkt den von den Strom/Symmetrie-Steuerbits cc repräsentierten Wert zu steuern. Demgegenüber steuert das Symmetriesteuerregister 396 indirekt die Strom/Symmetrie-Steuerbits. Der im Symmetriesteuerregister 396 gespeicherte topographieabhängige Parameter wird verwendet, um einen der Eingangssignale in den MUX 460 als sein Ausgangssignal auszuwählen. Die Eingangssignale in den MUX 460 werden durch eine Reihe von Abgriffen auf einem Widerstandspannungsteiler erzeugt, welcher zwischen Masse und einer vom Ausgangsstromtreiber 422 erzeugten Ausgangsspannung, dem VOUT-Signal liegt. Das vom MUX 460 ausgegebene Signal wird in den Komparator 464 eingegeben. Der Komparator 464 vergleicht das Eingangssignal vom MUX 460 mit einer Referenzspannung Vref. Das Ausgangssignal vom Komparator 464 wird in den Aufwärts/Abwärts-Eingang des Zählers 470 eingegeben. Falls das MUX-Ausgangssignal größer als Vref ist, zwingt der Komparator 464 den Zähler 470 zur Verringerung seines Zählwertes. Der Komparator 464 treibt sein Ausgangssignal nach oben oder unten, bis das VOUT-Signal dafür sorgt, dass die Spannung am ausgewählten Abgriff des Widerstandsteilers gleich Vref ist. Wenn dieses stattfindet, hat der vom Ausgangsstromtreiber 422 ausgegebene Strom den gewünschten Wert erreicht, der vom topographieabhängigen Parameter im Symmetrie steuerregister 396 angegeben wird. Durch Einstellen des Wertes des im Symmetriesteuerregister 396 gespeicherten topographieabhängigen Parameters, um einen der unterschiedlichen Abgriffe des Widerstandsnetzwerkes 672 auszuwählen, kann ein geeigneter Grad an Asymmetrie im Ausgangsspannungshub erzeugt werden. Somit kann der im Symmetriesteuerregister 396 gespeicherte topographieabhängige Parameter verwendet werden, um den Mittelpunkt zwischen einer hohen Ausgangsspannung und einer niedrigen Ausgangsspannung nach oben oder unten gegenüber Vref zu justieren.
  • Der Ausgangsstromtreiber und der zeitliche Ausgleich
  • 26A zeigt in Blockschaltbildform eine Ausführung 700A des Ausgangsstromtreibers 422, der seine Treiberstärke dynamisch einstellt, um Spannungsbereiche zu kompensieren, die von Restsignalen auf demselben Kanal verursacht werden. Der Ausgangsstromtreiber 700A stellt seinen Treiberstrom in Abhängigkeit vom im Abgleichssteuerregister 401 gespeicherten topographieabhängigen Parameter ein. In anderen Worten, der Ausgangsstromtreiber 700A führt einen zeitlichen Ausgleich in Abhängigkeit von einem topographieabhängigen Parameter durch. Aus Gründen der Vereinfachung ist in 26A eine die Strom/Symmetrie-Steuerung betreffende Schaltung weggelassen. Zur Aufnahme des Ausgangsstromtreibers 700A ist das Ausgleichssteuerregister 401 vorzugsweise in Form einer Vielzahl von Ausgleichssteuerregistern (ECRs) ECR1 401-1 bis ECRk 401-k realisiert, von denen jedes einen topographieabhängigen Ausgleichskoeffizienten Ceq speichert. Der Ausgangsstromtreiber 700A enthält einen gewichteten Treiber 701, eine Vielzahl von Abgleichstreibern 702-1 bis 702-k und einen Datenhistoriegenerator 705. Der gewichtete Treiber 701, der unter Verwendung derselben Schaltung, wie in 19 gezeigt, implementiert sein kann, empfängt ein Datensignal Dataj vom q-Knoten 421 und gewichtet dieses Signals mit Hilfe eines vom Stromsteuerungs-CC-Parameter bestimmten Wertes, wie zuvor erläutert wurde. Wenn vom Datensignal Dataj eingeschaltet, fließt durch den gewichteten Treiber 701 ein Strom iSIG. In anderen Worten, der Betrag von iSIG ist eine Funktion von Dataj und CC. Der Datenhistoriegenerator 705 erzeugt Eingangssignale für die Abgleichstreiber 702, welche vorangegangene Datensig nale Dataj-1 bis Dataj-k repräsentieren. Der Datenhistoriegenerator 705 kann als Schieberegister realisiert sein. Wie der gewichtete Treiber 701 wichten die Abgleichstreiber 702 ihre entsprechenden vorangegangenen Datensignale mit Hilfe eines Wertes, der von einem zugehörigen ECR bestimmt wird, welcher einen topographieabhängigen Ausgleichskoeffizienten ceq speichert. Somit reduzieren die Ausgleichstreiber 702 entsprechend die Ausgleichsströme iEQ1, bis iEQ K, von denen jeder eine Funktion des vorangegangenen Datensignals, das in den individuellen Ausgleichstreiber 702 eingegeben worden ist und des zugehörigen topographieabhängigen Ausgleichskoeffizienten ist. Der vom Ausgangstromtreiber 700A ausgegebene gesamte Strom iOL lässt sich wie folgt ausdrücken: iOL = iSIG + iEQ1 + iEQ2..... + iEQK (1)
  • Durch Steuerung des Betrages von iOL bewirken somit die ECRs 401A–401K+1 ein Ausgleich von VOUT um einem bestimmten Kanal zugeordnete Restsignale zu kompensieren. Sozusagen steht VOUT in direkter Beziehung iOL.
  • Wie zuvor anhand von 19 erläutert wurde, enthält der gewichtete Treiber 701N binär gewichtete Transistoren 703A bis 703N (1x, 2x,...2N-1x). Somit ist der Strom iSIG durch den gewichteten Treiber 701 gegeben durch iSIG = Dataj × CC × IUNIT, wobei IUNIT der Strom durch den kleinsten gewichteten Transistor (T23, 19) im gewichteten Treiber 701 bei dessen Aktivierung, CC ein Stromsteuerwert und Dataj das in den gewichteten Treiber 701 eingegebene Datensignal ist.
  • Der Datenhistoriegenerator 705 empfängt das Signal Dataj und ein Sendetaktsignal tCLK und erzeugt K verzögerte Datensignale Dataj-1 und Dataj-k. Bei einer Ausführung wird ein neuer Datenwert bei jeder ansteigenden Flanke und jeder abfallenden Flanke des tCLK-Signals erzeugt, während bei einer alternativen Ausführung Daten bei nur einer Taktflanke pro Zyklus des Sendetaktes übermittelt werden.
  • 26B zeigt detaillierter einen der Ausgleichstreiber 702-y von 26A. Der Ausgleichstreiber 702-y enthält einen Multiplexer (MUX) 709, eine Gruppe von Additionslogikgattern ADD-Gatter 712A bzw. 712R, eine Gruppe von zugehörigen binär gewichteten Transistoren 710A bzw. 710R, eine Gruppe von Subtraktionslogikgattern SUB-Gatter 711A bzw. 711R und eine Gruppe von zugehörigen binär gewichteten Transistoren 713A bzw. 713R. Im dargestellten Ausführungsbeispiel repräsentiert jeder ECR 401A bis 401K+1 seinen Ausgleichskoeffizienten über ein Vorzeichenbit (S-Bit) und mehrere Betragsbits. Im dargestellten Ausführungsbeispiel wird der Ausgleichskoeffizient von drei Betragsbits repräsentiert; jedoch befinden sich auch andere Ausführungen mit weniger oder mehr Betragsbits in Übereinstimmung mit der vorliegenden Erfindung. Besonderen Bezug nehmend auf die dargestellte Ausführung des Ausgleichstreibers 702-y in 26B wählt das S-Bit vom MUX 709 entweder die invertierte oder nicht invertierte Version des Dataj-y-Signal aus, während jedes Bit des Koeffizientenbetrages in ein „ADD"-UND-Gatter 712 und ein „SUB"-UND-Gatter 711 eingegeben wird. Die paarweise angeordneten ADD-Gatter 712 und SUB-Gatter 711, die einem besonderen Betragsbit zugeordnet sind, sind jeweils einem ähnlich gewichteten binär, gewichteten Transistor zugeordnet. Insbesondere wird Bit 1 des Koeffizientenbetrages in das ADD-Gatter 712A bzw. das SUB-Gatter 711A eingegeben wird, welches in Abhängigkeit vom Zustand des Dataj-y-Signals den Transistor 710A (1x) bzw. den Transistor 713A (–1x) aktiviert. Es sei darauf hingewiesen, dass die binäre Wichtung der Transistoren 710A und 713A hinsichtlich des Betrages gleich, jedoch hinsichtlich des Vorzeichens entgegengesetzt ist. In ähnlicher Weise wird das Bit 2 des Koeffizientenbetrages in das ADD-Gatter 712B bzw. SUB-Gatter 711B eingegeben, welcher den Transistor 710B bzw. Transistor 713B aktivieren kann.
  • Betrachtet wird der Betrieb des Ausgleichstreibers 702-y, wenn die im ECRy 401-y gespeicherten Koeffizientenbetragsbits Null repräsentieren. In dieser Situation aktiviert jedes SUB-Gatter 711A bis 711R seinen zugeordneten binär gewichteten Transistor 713A bis 713R, während kein ADD-Gatter 712A bis 712R seinen zugeordneten binär gewichteten Transistor 710A bis 710R aktiviert. Dies ist der Fall unabhängig vom Zustand des Dataj-1-Signals oder vom Zustand des S-Bit vom ECR2 401B. Somit beträgt der vom Ausgleichstreiber 702-y reduzierte Strom iEQy etwa (2R – 1) × IUNIT, wobei IUNIT der Strom durch den 1x-Transistor 710A bei dessen Aktivierung ist.
  • Als nächstes wird Betrieb des Ausgleichstreibers 702-y betrachtet, wenn sich der Ausgleichskoeffizient auf einem positiven Maximum anstelle eines Minimums befindet; d.h. sämtliche Koeffizientenbits sind gesetzt, und das S-Bit ist positiv. In dieser Situation aktiviert jedes ADD-Gatter 712A bzw. 712R seinen zugeordnet binär gewichteten Transistor 710A bis R, und kein SUB-Gatter 711A bis 711R aktiviert seinen zugeordneten binär gewichteten Transistor 713A bis R. Somit beträgt der vom Ausgleichstreiber 702-1 reduzierte Strom iEG1 etwa (2R+1 – 2) × IUNIT, Schließlich sei der Betrieb des Ausgleichstreibers 702-y betrachtet, wenn sich der Ausgleichskoeffizient auf einem negativen Maximum befindet; d.h. sämtliche Betragsbits sind gesetzt, und das S-Bit ist negativ. Wenn dieses stattfindet, sind sämtliche ADD-Gatter 712A bzw. 712R und sämtliche SUB-Gatter 711A bzw. 711R ausgeschaltet, und keiner der binär gewichteten Transistoren 710A bzw. 701R und 713A bzw. 713R ist aktiviert. Somit reduziert in dieser Situation der Ausgleichstreiber 702-y keinen Strom. Der vom Ausgleichstreiber 702-y reduzierte Strom wird im allgemeinen wie folgt ausgedrückt: iEQ1 = 2R × IUNIT + (cEQ1 × 2R) × Polarität (Dataj-1) × IUNIT, wobei Polarität (Dataj-1) 1 ist, falls Dataj-1 = 1 und –1 falls Dataj-1 = 0 ist (3).
  • Die Ausgleichstreiber 702-1 bis 702-k arbeiten in ähnlicher Weise in Abhängigkeit von ihren zugeordneten Datensignalen und Ausgleichskoeffizienten, wodurch ihr Ausgangssignal gegenüber 2R × IUNIT angehoben oder abgesenkt werden kann. Somit wird der vom Ausgangsstromtreiber 700A ausgegebene gesamte Strom iOL durch folgende Gleichung ausgedrückt: iOL = ISIG + iEQ, wobei iEQ = 2R × K × IUNIT + (cEQ1 × 2R) × Polarität (Dataj-1) × IUNIT + (cEQ2 × 2R) × Polarität (Dataj-2) × IUNIT + (cEQK × 2R) × Polarität (Dataj-k) × IUNIT (4)
  • Durch Gleichsetzung des Terms (2R × K × IUNIT) mit dem gewünschten hohen Spannungspegel VHI auf dem Kanal können die in den ECRs 401A – 401K gespeicherten Ausgleichskoeffizienten cEQ1 bis cEQK verwendet werden, um einen Stromhub oberhalb und unterhalb des Nennstroms, der zur Erzeugung von VHI verwendet wird, und oberhalb und unterhalb des Nennstroms, der zur Erzeugung des gewünschten niedrigen Spannungspegels VLO verwendet wird, zu bewirken. Diese Stromhübe können wiederum dazu verwendet werden, um den Kanal zu übersteuern oder untersteuern, wodurch die Ausgangsspannung für die vergangenen Ausgangspegel kompensiert wird. Es sei angemerkt, dass der Strom IUNIT, der von den dem gewichteten Treiber 701 zugeordneten 1x-Transistor (T23, 19) gezogen wird, sich vom Strom IUNIT unterscheiden kann, der vom dem Ausgleichstreiber 702-y zugeordneten 1x-Transistor 712A gezogen wird.
  • Obwohl die 26A und 26B eine Pull-Down-Schaltung für die Ausgleichskanalspannung zeigen, kann eine Kombination von Pull-Up- und Pull-Down-Schaltungen in einer alternativen Ausführung verwendet werden. Beispielsweise kann eine Gruppe von gewichteten Transistoren, die zwischen VTERM und dem Ausgang des Ausgangsstromtreibers 700 geschaltet sind, dazu verwendet werden, dass Ausgangssignal zu einem positiven Ausgleichskoeffizienten auf höheres Potenzial zu ziehen. Im allgemeinen kann jede Schaltung zur Einstellung von Kanalspannungen verwendet werden, ohne vom Gegenstand der vorliegenden Erfindung abzuweichen.
  • Der Ausgangsstromtreiber und der Übersprechausgleich
  • Die Schaltung der 26A und 26B kann modifiziert werden, um ein Kanalübersprechen auszugleichen. Der Übersprechausgleich umfasst eine Änderung einer Kanalspannung zur Kompensation von Übersprechsignalen aus benachbarten Kanälen. Unter Bezugnahme auf 26A kann beispielsweise der Datenhistoriegenerator 705 entfernt und der Ausgang der benachbarten Kanäle mit den Eingängen der Ausgleichstreiber 702-1 bis 702-k gekoppelt werden. Auf diese Weise können die Ausgleichsströme iEQ1 bis iEQK aufgrund des Zustandes von benachbarten Kanälen erzeugt und durch topographieabhängige Parameter ge wichtet werden. Wie beim zeitlichen Ausgleich kann eine Kombination von gewichteten Pull-Up- und Pull-Down-Schaltungen oder anderen Schaltungen zur Einstellung von Ausgleichskanalspannungen verwendet werden, um einen Übersprechausgleich zu erzielen. Wie zuvor erläutert wurde, kann eine gegebene Vorrichtung sowohl eine Schaltung für einen räumlichen Ausgleich als auch eine Schaltung für einen zeitlichen Ausgleich enthalten.
  • Empfängerseitiger Ausgleich
  • 27 zeigt ein Busempfangsgerät 800 mit einer Ausgleichsschaltung gemäß einer Ausführung. Zu den eintreffenden Daten Dataj wird von einem analogen Addierer 817 ein Ausgleichs-Offset 816 hinzuaddiert, wodurch ein ausgeglichener Datenwert DEQ gebildet wird, welcher von einem Komparator 830 mit Vref verglichen wird. Der Ausgleichs-Offset 816 wird durch Addition und Subtraktion von Ausgleichskoeffizienten C1EQ bis CKEQ in Abhängigkeit vom Zustand der zuvor empfangenen Datenwerte Dataj-1 bis Dataj-1 entsprechend gebildet.
  • Ein Datenhistoriegenerator 705, der vorzugsweise als Schieberegister implementiert ist, empfängt das Ausgangssignal des Komparators 830 und erzeugt die Datenhistoriewerte Dataj-1 bis Dataj-k. Die Datenhistoriewerte werden verwendet, um über Multiplexer 811-1 bis 811-k zwischen positiven und negativen Versionen der entsprechenden Ausgleichskoeffizienten C1EQ bis CKEQ auszuwählen, welche in Ausgleichsregistern 804-1 bis 804-k gespeichert sind. Wie bei den zuvor anhand von 26B erläuterten Ausgleichskoeffizienten können die Ausgleichskoeffizienten C1EQ bis CKEQ positive oder negative Werte sein. Wie in 27 gezeigt ist, wird eine negative Version des Inhaltes jedes Ausgleichsregisters 804 von einem entsprechenden 2er-Komplement-Generator 809 erzeugt. Jede Anzahl von Schaltungen zur Erzeugung negativer Versionen von Ausgleichskoeffizienten kann in alternativen Ausführungen verwendet werden. Ebenfalls kann eine 1er-Komplement-Schaltung in alternativen Ausführungen anstelle einer 2er-Komplement-Schaltung verwendet werden.
  • Eine digitale Addierschaltung 814 empfängt das Ausgangssignal von jedem der Multiplexer 811-1 bis 811-k und erzeugt eine Summe der Koeffizienten, welche sie an einen Digital-Analog-Wandler (DAC) 815 übermittelt. Der DAC 815 erzeugt einen analogen Ausgleichsoffset-Wert 816, der vom analogen Addierer zum eintreffenden Datenwert Dataj hinzuaddiert wird.
  • Bei alternativen Ausführungen werden separate Digital-Analog-Wandler verwendet, um die Ausgangssignale der Multiplexer 811-1 – 811-k in entsprechende Analogwerte zu wandeln. Der analoge Wert oder die analogen Werte werden dann mit dem eintreffenden Datenwert Dataj mit Hilfe des analogen Addierers 817 kombiniert. Bei dieser Ausführung kann die Addierstufe 814 weggelassen werden, wodurch die für die Erzeugung eines gültigen Offset-Wertes am Addierer 817 benötigte Zeit reduziert wird. Bei einer alternativen Ausführung wird der Addierer 817 verwendet, um den Ausgleichsoffset Vindex anstelle zu dem eintreffenden Datenwert hinzuzuaddieren. In diesem Fall wird der Ausgleichsoffset mit umgekehrter Polarität erzeugt.
  • Bei einer noch weiteren alternativen Ausführung eines Busempfangesgerätes wird anstelle einer digitalen eine analoge Schaltung zur Durchführung eines Ausgleiches verwendet. Eine Abtasthalteschaltung wird verwendet, um vergangene Datensignale Dataj-1 bis Dataj-k aufzuzeichnen. Die Amplitude der aufgezeichneten Signale wird mit Hilfe von Ausgleichskoeffizienten C1EQ bis CKEQ von den Registern 894-1 bis 804-k gewichtet und anschließend in den analogen Addierer 817 eingegeben. Ein Übersprechausgleich wird ebenfalls auf diese Weise erzielt, ausgenommen dass benachbarte Signale mit Hilfe der Ausgleichskoeffizienten anstelle vergangener Datensignale auf demselben Signalpfad gewichtet werden.
  • C2. Das Busempfangsgerät
  • 21 zeigt in Blockschaltbildform eine Ausführung eines Busempfangsgerätes 382, das zur Einstellung von zwei Empfangssignalkenngrößen, und zwar dem Empfangszeitabschnittsmittelpunkt und den Spannungsschwellwert, in der Lage ist. Das Busempfangsgerät 382 enthält einen Komparator 480 und eine Zeitsteu erschaltung 486. Die Komparator 480 vergleicht die eintreffenden Datensignale vom Bus 330 mit einem Referenzspannungspegel Vindex, der von einer Schwellwertsteuerschaltung 490 eingestellt wird. Die Schwellwertsteuerschaltung 490 reagiert auf einen in einem Schwellwertsteuerregister 390 gespeicherten topographieabhängigen Parameter. Die Schwellwertsteuerschaltung 490 wird anhand von 22 im Einzelnen beschrieben.
  • Die Zeitsteuerschaltung 486 nimmt das Ausgangssignal vom Komparator 480 und synchronisiert es mit dem internen Empfangstaktsignal RCLK, das aus dem CFM-Signal auf der Leitung 332 (in 13 gezeigt) erzeugt wird. Die Zeitsteuerschaltung 486 gibt die synchronisierten Empfangssignale an den Rest des Slave 320 auf einer Leitung 488 aus. Eine Empfangsverzögerungsregelschleife/Phasenregelschleife (DLL/PLL) 496 erzeugt das RCLK-Signal auf der Leitung 498 und nimmt eine Einstellung vor, wenn die ansteigende Flanke des RCLK-Signals in Reaktion auf einen im Empfangszeitabschnittsmittelpunktssteuerregister 392 gespeicherten topographieabhängigen Parameter auftritt, so dass die empfangenen Daten in der Nähe der Mitte des Datenauges abgetastet werden. Die Empfangs-DLL/PLL wird in Bezug auf 23 im einzelnen beschrieben.
  • Schwellwertsteuerschaltung
  • 22 zeigt in Blockschaltbildform eine Schwellwertsteuerschaltung 490 und ihre Beziehung zum Schwellwertsteuerregister 390 und dem Komparator 480. Die Schwellwertsteuerschaltung 490 verändert den Pegel von Vref gegenüber einem Grundlinienpegel in Abhängigkeit vom im Schwellwertsteuerregister 390 gespeicherten topographieabhängigen Parameter. Beim Ausgangssignal der Schwellwertsteuerschaltung 490 handelt es sich um eine eingestellte Referenzspannung VrefAdj auf einer Leitung 392, die an einen Eingang des Komparators 480 angeschlossen ist. Die Schwellwertsteuerschaltung 490 enthält einen Digital-Analog-Wandler (DAC) 494 und einen Summierverstärker 496. Der DAC 494 erzeugt eine analoge Spannung in Abhängigkeit vom im Schwellwertsteuerregister 390 gespeicherten, digital repräsentierten topographieabhängigen Parameter. Der DAC 494 überträgt diese analoge Spannung an den Summierverstärker 496 auf einer Leitung 495. Der Summierverstärker 496 addiert die Spannung auf der Leitung 495 mit dem systemweiten Referenzspannungspegel Vref zur Erzeugung von VrefAdj, die an den Komparator 480 auf der Leitung 392 übermittelt wird.
  • Die Empfangs-DLL/PLL
  • 23 zeigt in Blockschaltbildform eine Ausführung der Empfangs-DLL/PLL 496, die hinsichtlich der Verarbeitung der Signale die gleichen Vorteile hat wie typischerweise herkömmliche DLL/PLL-Schaltungen. Die Empfangs-DLL/PLL 496 kann unter Verwendung anderer Verzögerungsregelschleifen/Phasenregelungsschleifen-Architekturen in Übereinstimmung mit der vorliegenden Erfindung ausgeführt sein. In der dargestellten Ausführung enthält die Empfangs-DLL/PLL 496 eine DLL/PLL-Referenzschleife 500, eine abgestimmte Verzögerung 508, einen Digital-Analog-Wandler (DAC) 514, einen Phasenmischer 516 und einen Feinschleifenmischer 520. Die DLL/PLL-Referenzschleife 500 empfängt als Eingangssignal ein Referenztaktsignal C0 vom Feinschleifenmischer 520. Das Referenztaktsignal C0 bildet eine um 45 ° frühere Version des RCLK-Signals. Mit diesem Eingangssignal erzeugt die DLL/PLL-Referenzschleife 500 zwei zusätzliche Taktsignale C1 und C2. Das C1-Taktsignal ist um 45° gegenüber dem C0-Signal verschoben und befindet sich somit in Phase mit RCLK, während das C2-Signal um 90 ° gegenüber dem C0-Signal verschoben ist. Alle drei Taktsignale C0, C1 und C2 werden zum Phasenmischer 516 übertragen, welcher ein Offset-Rückkopplungssignal FBCLK erzeugt, das gegenüber RCLK zwischen –45 ° und 45 ° variiert. Der Betrag der Verschiebung des FBCLK-Signals wird vom im Empfangszeitabschnittsmittelpunktssteuerregister 392 gespeicherten topographieabhängigen Parameter bestimmt. Der DAC 514 erzeugt eine analoge Spannung, die die gewünschte zeitliche Verschiebung repräsentiert, in Abhängigkeit vom Ausgangssignal des Empfangszeitabschnittsmittelpunktssteuerregisters 392. Der DAC 514 übermittelt seine Ausgangsspannung an den Phasenmischer 516. Das C1-Taktsignal wird von der abgestimmten Verzögerung 508 als das RCLK-Signal ausgegeben.
  • D. Der Master-Bus-Transceiver
  • 24 zeigt in Blockschaltbildform einen Master-Bus-Transceiver 304, der zur Einstellung von unterschiedlichen Empfangs- und Sendesignalkenngrößen für jeden Slave 320 in Abhängigkeit von der Topographie des Slave 320 in der Lage ist. Der Master-Bus-Transceiver 304 enthält Steuerregister 306, ein Busempfangsgerät 382, ein Bussendegerät 380, Multiplexer (MUXs) 530 bis 540 und eine Geräte-ID-Tabelle 510. Die Tabelle 510 wählt einen von N Steuerregistern in jeder von unterschiedlichen Gruppen von Steuerregistern 512 bis 522 aufgrund einer Adresse oder einer anderen Identifizierung in jeder Zugriffsanforderung aus.
  • Die Steuerregister 306 enthalten verschiedene Gruppen von Steuerregistern 512 bis 522, und zwar eine Gruppe von Steuerregistern für jede in Abhängigkeit von einem topographieabhängigen Parameter einzustellende Signalkenngröße. Jede Gruppe von Steuerregistern 512 bis 522 enthält N Steuerregister, wobei N die Anzahl von Slaves 320 im Bussystem 300, die Anzahl von Modulen 340 oder eine andere Anzahl einer Gruppierung von Slaves 320 oder Modulen 340 repräsentiert, welche denselben Werten für topographieabhängige Parameter zuzuordnen sind. Somit enthält die Gruppe 512N Schwellwertsteuerregister, von denen jedes einen topographieabhängigen Parameter für eine Untergruppe von Slaves 320 oder Modulen 340 speichert. Jedes Schwellwertsteuerregister speichert denselben Typ eines topographieabhängigen Parameters, welcher zuvor in Bezug auf das Schwellwertsteuerregister 390 erörtert wurde. Die Gruppe 514 enthält N Empfangszeitabschnittsmittelpunktssteuerregister, von denen jedes denselben Typ eines topographieabhängigen Parameters speichert, welcher zuvor in Bezug auf das Empfangszeitabschnittsmittelpunktssteuerregister 392 erörtert wurde. Die Gruppe 516 enthält N Anstiegsgeschwindigkeitssteuerregister, von denen jedes für eine besondere Untergruppe von Slaves 320 oder Modulen 340 denselben Typ eines topographieabhängigen Parameters speichert, welcher zuvor anhand des Anstiegsgeschwindigkeitssteuerregisters 394 erörtert wurde. Die Gruppe 518 enthält N Stromsteuerregister, von denen jedes denselben Typ eines topographieabhängigen Parameters speichert, der zuvor in Bezug auf das Stromsteuerregister 396 erörtert wurde. Die Gruppe 520 weist N Symmetriesteuerregister auf, von denen jedes denselben Typ eines topographienabhängigen Parameters speichert, welcher zuvor in Bezug auf das Symmetriesteuerregister 398 erörtert wurde. In ähnlicher Weise weist die Gruppe 522N Sendezeitabschnittsmittelpunktssteuerregister auf, von denen jedes denselben Typ eines topographieabhängigen Parameters speichert, der zuvor in Bezug auf das Sendezeitabschnittsmittelpunktssteuerregister 400 erörtert wurde. Die Gruppe 524 weist X Ausgleichssteuerregister auf, von denen jedes dieselben topographieabhängigen Ausgleichskoeffizienten speichert, welche zuvor in Bezug auf das Ausgleichssteuerregister 401 erörtert wurde.
  • In alternativen Ausführungen können die Steuerregister 326 eine von jeder Art einer Steuerregistergruppe pro Kanal des Busses 330 enthalten. Diese Ausführungen stehen in Kontrast zur dargestellten Ausführung, die eine Gruppe von jeder Art eines Steuerregisters enthält.
  • Zugeordnet zu jeder Gruppe der Steuerregister 512 bis 552 ist ein MUX 530, 532, 536, 538 oder 540 zur Auswahl des topographieabhängigen Parameters, der einem einzigen Steuerregister der Gruppe zugeordnet ist. Der ausgewählte topographieabhängige Parameter von der Gruppe wird dann entweder an das Busempfangsgerät 382 oder das Bussendegerät 380 übermittelt. Beispielsweise übermittelt der MUX 530 den topographieabhängigen Parameter von einem einzigen Schwellwertsteuerregister der Gruppe 512 an das Busempfangsgerät 382, während der MUX 538 den topographieabhängigen Parameter von einem einzigen Symmetriesteuerregister der Gruppe 520 an das Bussendegerät 380 übermittelt. Jeder MUX 530 bis 540 wählt aus, welches eingegebene Signal in Abhängigkeit von einem auf der Leitung 511 von der Geräte-ID-Tabelle 510 erzeugten Geräte-ID-Signal auszugeben ist. Die Geräte-ID-Tabelle 510 analysiert empfangenen Speicheranforderungen und identifiziert den bestimmten Slave 320, mit den Daten ausgetauscht werden sollen. Die Geräte-ID-Tabelle 510 nennt den identifizierten Slave 320 über ihr Geräte-ID-Signal. Die Geräte-ID-Tabelle 510 kann als eine Speichervorrichtung realisiert sein, die eine Tabelle speichert, welche Systemadressen auf Geräte-IDs abbildet.
  • Das Busempfangsgerät 382 ist anhand der 21 bis 23 und das Bussendegerät 380 anhand der 16 und 20 zuvor beschrieben worden.
  • Alternative Ausführungen
  • Während die vorliegende Erfindung unter Bezugnahme auf wenige besondere Ausführungen beschrieben worden ist, bildet die Beschreibung eine Darstellung der Erfindung und hat keine beschränkende Wirkung. Verschiedene Modifikationen können vom Fachmann vorgenommen werden, ohne vom Schutzgegenstand der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen definiert ist.

Claims (89)

  1. Integrierte Schaltkreisvorrichtung (302, 320a) mit: einem Sendemittel zum Senden von Übertragungsdaten an eine externe Signalleitung (330); und einem Speichermittel zum Speichern eines ersten Wertes, der eine Übertragungsphaseneinstellung repräsentiert, die zum Einstellen verwendet wird, wenn die Übertragungsdaten gesendet werden.
  2. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 1, wobei die integrierte Schaltkreisvorrichtung (302) eine erste integrierte Schaltkreisvorrichtung ist, die Übertragungsdaten von der ersten integrierten Schaltkreisvorrichtung (302) zu einer Übertragungszeit an eine zweite integrierte Schaltkreisvorrichtung (320a) gesendet werden und die Übertragungsphaseneinstellung derart auf die Übertragungszeit angewendet wird, dass Empfangsdaten im wesentlichen zentriert in einem Datenauge der Empfangsdaten durch die zweite integrierte Schaltkreisvorrichtung (320a) abgetastet werden, wobei der erste Wert durch Abfragen eines Ergänzungsspeichergerätes bestimmt wird, das Informationen speichert, die die zweite integrierte Schaltkreisvorrichtung (320a) betreffen.
  3. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 1, wobei die integrierte Schaltkreisvorrichtung (302, 320a) mit einer Vielzahl von anderen integrierten Schaltkreisvorrichtungen (320a) kommuniziert, das Sendemittel eine Sendeschaltung (380) und das Speichermittel ein erstes Register (306, 324) ist, wobei der erste Wert basierend auf einer Information bestimmt wird, die eine Konfiguration der Vielzahl von anderen integrierten Schaltkreisvorrichtung (320a) spezifiziert.
  4. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 3, wobei die Übertragungsdaten in Antwort auf ein internes Übertragungssignal gesendet werden, wobei das interne Übertragungssignal basierend auf dem ersten Wert angepasst wird, um anzupassen, wann die Daten gesendet werden.
  5. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 4, ferner umfassend eine Regelschleifenschaltung zum Generieren des internen Übertragungssignal.
  6. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 4, wobei der erste Wert derart ausgewählt wird, dass die Übertragungsdaten im wesentlichen zentriert in einem Datenauge von Empfangsdaten in Bezug auf das interne Empfangssignal an einem Empfangsgerät der Vielzahl von anderen integrierten Schaltkreisvorrichtungen (320a) gesendet werden.
  7. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 3, wobei die Information, die die Konfiguration der Vielzahl von anderen integrierten Schaltkreisvorrichtungen (320a) spezifiziert, in einem Ergänzungsspeichergerät gespeichert wird, wobei der erste Wert durch Zugriff auf das Ergänzungsspeichergerät bestimmt wird.
  8. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 7, wobei das Ergänzungsspeichergerät ein serial presence detect Speichergerät (326) ist.
  9. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 8, wobei das serial presence detect Speichergerät (326) einem Speichermodul (340a) zugeordnet ist, wobei wenigstens eine Untergruppe der Vielzahl von anderen integrierten Schaltkreisvorrichtungen (320a) Speichergeräte (320a) sind, die auf dem Speichermodul (340a) angeordnet sind.
  10. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 3, wobei die integrierte Schaltkreisvorrichtung (302) ein Speichercontrollergerät ist.
  11. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 3, wobei die integrierte Schaltkreisvorrichtung (320a) ein Speichergerät ist.
  12. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 3, ferner umfassend: eine Empfangsschaltung (382) zum Abtasten von Empfangsdaten in Antwort auf ein internes Empfangssignal; und ein zweites Register (306, 324) zum Speichern eines zweiten Wertes, der eine Empfangszeiteinstellung repräsentiert, die auf das interne Empfangssignal angewendet wird.
  13. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 12, ferner umfassend ein drittes Register (306, 324) zum Speichern eines dritten Wertes, der eine Referenzspannungspegeleinstellung repräsentiert, die auf eine Referenzspannung angewendet wird, um einen modifizierten Referenzspannungspegel zu erhalten, wobei die Empfangsschaltung (382) die Empfangsdaten unter Verwendung des modifizierten Referenzspannungspegels abtastet.
  14. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 3, ferner umfassend ein zusätzliches Register (306, 324) zum Speichern eines Wertes, der eine Treiberstärkeneinstellung repräsentiert, die auf die Sendeschaltung (380) angewendet wird.
  15. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 3, ferner umfassend ein zusätzliches Register (306, 324) zum Speichern eines Wertes, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die auf die Sendeschaltung (380) angewendet wird.
  16. Integrierte Schaltkreisvorrichtung (302, 320a), mit: einer Sendeschaltung (380) zum Senden von Daten in Antwort auf ein internes Sendesignal; und einem ersten Register (306, 324) zum Speichern eines ersten Wertes, der eine Sendephaseneinstellung repräsentiert, die auf das interne Sendesignal angewendet wird.
  17. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 16, ferner umfassend: eine Regelschleifenschaltung (306, 324) zum Generieren des internen Sendesignals basierend auf einem externen Taktsignal, wobei die Sendephaseneinstellung, die auf das interne Sendesignal angewendet wird, derart ist, dass eine Zeit, zu der die Übertragungsdaten gesendet werden, im wesentlichen zentriert in einem Datenauge von Empfangsdaten in Bezug auf eine Abtastzeit einer anderen integrierten Schaltkreisvorrichtung (320a, 302), die die Übertragungsdaten empfängt, eingestellt wird, wobei der erste Wert in dem ersten Register (306, 324) während einer Initialisierung der integrierten Schaltkreisvorrichtung (302, 320a) gespeichert wird.
  18. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 17, wobei die Regelschleifenschaltung eine Phaseregelschleifenschaltung ist.
  19. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 17, wobei die Regelschleifenschaltung eine Verzögerungsregelschleifenschaltung ist.
  20. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 17, ferner umfassend ein zweites Register (306, 324) zum Speichern eines zweiten Wertes, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die auf die Übertragungsdaten angewendet wird.
  21. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 17, ferner umfassend: eine Empfangsschaltung (382) zum Abtasten der Empfangsdaten; und ein zusätzliches Register (306, 324) zum Speichern eines Wertes, der eine Parametereinstellung repräsentiert, die auf die Empfangsschaltung (382) angewendet wird.
  22. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 16, wobei die Sendeschaltung (380) einen Ausgangstreiber (422) zum Senden von Signalen in Antwort auf das interne Sendesignal aufweist und die integrierte Schaltkreisvorrichtung (302, 320a) weiterhin aufweist: ein zweites Register (306, 324) zum Speichern eines zweiten Wertes, der eine Treiberstärkeneinstellung repräsentiert, die der Sendeschaltung (380) derart zugeordnet ist, dass der Ausgangstreiber (422) Sendesignale in Abhängigkeit von der Treiberstärkeneinstellung sendet.
  23. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 22, ferner umfassend eine Phasenregelschleifenschaltung zum Generieren des internen Sendesignals.
  24. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 22, ferner umfassend ein drittes Register (306, 324) zum Speichern eines dritten Wertes, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die auf die Sendeschaltung (380) angewendet wird.
  25. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 22, ferner umfassend ein zusätzliches Register (306, 324) zum Speichern eines Wertes, der eine Tastverhältniseinstellung repräsentiert, die auf die Sendesignale angewendet wird.
  26. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 22, ferner umfassend ein zusätzliches Register (306, 324) zum Speichern eines Wertes, der einen Ausgleich repräsentiert, der auf die Sendesignale angewendet wird.
  27. Integrierte Schaltkreisvorrichtung (302, 320a) mit: einer Sendeschaltung (380) mit einem Ausgangstreiber (422) zum Ausgeben von Daten; und einem Register (306, 324) zum Speichern eines Wertes, der eine Ausgleichskoeffizienteneinstellung des Ausgangstreibers (422) repräsentiert, wobei der Wert basierend auf einer Information, die in einem Speichergerät gespeichert ist, bestimmt wird.
  28. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 27, wobei das Speichergerät ein Ergänzungsspeichergerät ist.
  29. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 28, wobei der Wert durch Zugriff auf das Ergänzungsspeichergerät bestimmt wird.
  30. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 29, wobei das Ergänzungsspeichergerät ein serial presence detect Speichergerät (326) ist.
  31. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 30, wobei der Ausgangstreiber (422) die Daten an ein Speichergerät (320a) ausgibt, welches auf einem Speichermodul (340a) angeordnet ist, wobei das serial presence detect Speichergerät (326) dem Speichermodul (340a) zugeordnet ist.
  32. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 28, wobei die Ausgleichskoeffizienteneinstellung ein Übersprechsignal kompensiert, welches auf einer externen Signalleitung (330) vorhanden ist.
  33. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 28, wobei die Daten auf eine externe Signalleitung (330) ausgegeben werden, wobei die Ausgleichskoeffizienteneinstellung Restsignale kompensiert, die auf der externen Signalleitung (330) vorhanden sind.
  34. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 28, ferner umfassend eine Datenhistoriegeneratorschaltung, die mit der Sendeschaltung (380) gekoppelt ist, zum Einstellen der Sendeschaltung (380) basierend auf vorangegangene Daten, die von dem Ausgangstreiber (422) ausgegeben sind.
  35. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 28, wobei die integrierte Schaltkreisvorrichtung (302, 320a) eine Regelschleifenschaltung zum Generieren eines internen Taktsignals aufweist, wobei: der Ausgangstreiber (422) einen ersten Datenwert der Daten an einem ansteigenden Flankenübergang des internen Taktsignals ausgibt; und der Ausgangstreiber (422) einen zweiten Datenwert der Daten an einem abfallenden Flankenübergang des internen Taktsignals ausgibt.
  36. Integrierte Schaltkreisvorrichtung (302) nach Anspruch 28, wobei der Ausgangstreiber (422) die Daten an ein Speichergerät (320a) ausgibt, welches auf einem Speichermodul (340a) angeordnet ist, und wobei ein serial presence detect Speichergerät (326) dem Speichermodul (340a) zugeordnet ist.
  37. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 28, ferner umfassend: eine Regelschleifenschaltung zum Generieren eines internes Sendesignals, wobei die Sendeschaltung (380) die Daten in Antwort auf das interne Sendesignal ausgibt; ein Register (306, 324) zum Speichern eines Wertes, der eine Sendezeitverschiebung zum Anwenden auf das interne Sendesignal repräsentiert; und ein Register (306, 324) zum Speichern eines Wertes, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die auf die Sendeschaltung (380) angewendet wird.
  38. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 27, wobei die integrierte Schaltkreisvorrichtung (320a) auf einem Speichermodul (340a) entlang mit einer Vielzahl von integrierten Schaltkreisvorrichtungen angeordnet ist und das Speichergerät ein erstes Speichergerät der Vielzahl von integrierten Schaltkreisvorrichtungen ist.
  39. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 38, wobei die integrierte Schaltkreisvorrichtung (320a) eine Regelschleifenschaltung zum Generieren eines Sendetaktsignals aufweist, wobei die Daten auf eine externe Signalleitung (330) unter Verwendung des Sendetaktsignals ausgegeben werden.
  40. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 38, wobei der Wert aus einer Nachschlagetabelle erhalten wird.
  41. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 38, wobei die Vielzahl von integrierten Schaltkreisvorrichtungen dynamische Zufallszugriffsspeichergeräte und ein serial presence detect Speichergerät (326) aufweist, wobei das serial presence detect Speichergerät (326) das erste Speichergerät ist, welches die Information speichert.
  42. Integrierte Schaltkreisvorrichtung (302, 320a) mit: einer Sendeschaltung (380) mit einem Ausgangstreiber (422) zum Ausgeben von Daten; einem ersten Register (306, 324) zum Speichern eines Wertes, der eine Treiberstärkeneinstellung repräsentiert, die der Sendeschaltung (380) derart zugeordnet ist, dass der Ausgangstreiber (422) die Daten in Abhängigkeit von der Treiberstärkeneinstellung ausgibt; und einem zweiten Register (306, 324) zum Speichern eines Wertes, der eine Ausgleichseinstellung repräsentiert, die der Sendeschaltung (380) derart zugeordnet ist, dass der Ausgangstreiber (422) die Daten in Abhängigkeit von der Ausgleichseinstellung ausgibt.
  43. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 42, wobei die Daten auf eine externe Signalleitung (330) ausgegeben werden, wobei die Ausgleichseinstellung Übersprechsignale kompensiert, die auf der externen Signalleitung (330) vorhanden sind.
  44. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 42, ferner umfassend eine Datenhistoriegeneratorschaltung, die mit der Sendeschaltung (380) gekoppelt ist, zum Bereitstellen einer Einstellung zu der Treiberstärkeneinstellung basierend auf Daten, die zuvor durch den Ausgangstreiber (422) ausgegeben wurden.
  45. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 44, wobei der Datenhistoriegenerator ein Schieberegister zum Speichern der Daten aufweist, die zuvor durch den Ausgangstreiber (422) ausgegeben wurden, wobei eine Spannungshubeinstellung des Ausgangstreibers (422) basierend auf den Daten modifiziert wird, die zuvor durch den Ausgangstreiber (422) ausgegeben wurden.
  46. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 42, wobei die integrierte Schaltkreisvorrichtung (320a) ein Speichergerät ist.
  47. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 42, wobei die integrierte Schaltkreisvorrichtung (302, 320a) eine Regelschleifenschaltung zum Generieren eines Sendetaktsignals aufweist, wobei die Daten unter Verwendung des Sendetaktsignals ausgegeben werden.
  48. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 47, ferner umfassend ein Register (302, 320a) zum Speichern eines Wertes, der eine Sendezeiteinstellung repräsentiert, die auf das Sendetaktsignal angewendet wird.
  49. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 42, wobei die Treiberstärkeneinstellung des Ausgangstreiber (422) einen Spannungshub der Daten anzeigt, die ausgegeben werden.
  50. Integrierte Schaltkreisvorrichtung (420a) nach Anspruch 42, ferner umfassend einen Zähler, der mit dem Ausgangstreiber (422) gekoppelt ist, zum Halten eines Zählwertes, der zum Einstellen des Spannungshubs des Ausgangstreibers (422) in Abhängigkeit von einem Signal verwendet wird, das eine Richtung zum Einstellen des Zählwertes anzeigt.
  51. Integrierte Schaltkreisvorrichtung (302, 320a) mit: einer Sendeschaltung (380) mit einem Ausgangstreiber (422) zum Ausgeben von Daten synchron in Bezug auf ein externes Taktsignal; und ein erstes Register (306, 324) zum Speichern eines Wertes, der eine Treiberstärkeneinstellung des Ausgangstreibers (422) repräsentiert, wobei der Wert basierend auf einer Information bestimmt wird, die in einem Ergänzungsspeichergerät gespeichert ist.
  52. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, wobei der Wert durch Zugriff auf das Ergänzungsspeichergerät bestimmt wird.
  53. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 52, wobei das Ergänzungsspeichergerät ein serial presence detect Speichergerät (326) ist.
  54. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 52, wobei das serial presence detect Speichergerät (326) einem Speichermodul (340a) zugeordnet ist, wobei die integrierte Schaltkreisvorrichtung (320a) auf dem Speichermodul (340a) angeordnet ist.
  55. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, wobei die Daten auf eine externe Signalleitung (330) ausgegeben werden, wobei die Treiberstärkeneinstellung des Ausgangstreibers (422) eine Ausgleichseinstellung zum Kompensieren eines Übersprechsignal aufweist, welches auf der externen Signalleitung (330) vorhanden ist.
  56. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, wobei die Daten auf eine externe Signalleitung (330) ausgegeben werden, wobei die Treiberstärkeneinstellung des Ausgangstreibers (422) eine Ausgleichseinstellung zum Kompensieren für Restsignale aufweist, die auf der externen Signalleitung (330) vorhanden sind.
  57. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, ferner umfassend eine Datenhistoriegeneratorschaltung, die an die Sendeschaltung (380) gekoppelt ist, zum Einstellen der Sendeschaltung (380) basierend auf vorangegangenen Daten, die durch den Ausgangstreiber (422) ausgegeben sind.
  58. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, wobei die integrierte Schaltkreisvorrichtung (302, 320a) eine Regelschleifenschaltung zum Generieren eines internen Taktsignals aufweist, wobei: der Ausgangstreiber (422) einen ersten Datenwert der Daten an einem ansteigenden Flankenübergang des Sendetaktsignals ausgibt; und der Ausgangstreiber (422) einen zweiten Datenwert der Daten an einem abfallenden Flankenübergang des Sendetaktsignals ausgibt.
  59. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, wobei die Treiberstärkeneinstellung des Ausgangstreibers (422) einen Spannungshub der Daten anzeigt, die ausgegeben werden.
  60. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 59, wobei der Ausgangstreiber (422) konfigurierbar ist, um durch den Wert auf einen vollen Spannungshub eingestellt zu werden.
  61. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 51, wobei die integrierte Schaltkreisvorrichtung (320a) ein dynamisches Zufallszugriffsspeichergerät ist.
  62. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 51, wobei die integrierte Schaltkreisvorrichtung (320a) ein statisches Zufallszugriffspeichergerät ist.
  63. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, ferner umfassend: eine Regelschleifenschaltung zum Generieren eines internen Sendesignals, wobei die Sendeschaltung (380) die Daten in Antwort auf das interne Sendesignal ausgibt; und ein zweites Register (306, 324) zum Speichern eines Wertes, der eine Sendezeitverschiebung zum Anwenden auf das interne Sendesignal repräsentiert.
  64. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, ferner umfassend ein zweites Register (306, 324) zum Speichern eines Wertes, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die auf die Sendeschaltung (380) angewendet wird.
  65. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 51, ferner umfassend: ein Eingangsempfangsgerät zum Abtasten von Daten zu einer Abtastzeit; und ein zweites Register (306, 324) zum Speichern eines Wertes, der eine Zeitverschiebung zum Anwenden auf die Abtastzeit repräsentiert.
  66. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 65, wobei das Eingangsempfangsgerät Daten unter Verwendung einer Referenzspannung abtastet, wobei die integrierte Schaltkreisvorrichtung (302, 320a) ferner ein drittes Register zum Speichern eines Wertes aufweist, der eine Referenzspannungspegeleinstellung repräsentiert, die auf die Referenzspannung angewendet wird.
  67. Integrierte Schaltkreisvorrichtung (302, 320a) mit: einer Sendeschaltung (380) mit einem Ausgangstreiber (422) zum Ausgeben von Daten; einem ersten Register (306, 324) zum Speichern eines Wertes, der eine Treiberstärkeneinstellung repräsentiert, die der Sendeschaltung (380) derart zugeordnet ist, dass der Ausgangstreiber (422) die Daten in Abhängigkeit von der Treiberstärkeneinstellung ausgibt; und einem zweitem Register (306, 324) zum Speichern eines Wertes, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die der Sendeschaltung (380) derart zugeordnet ist, dass der Ausgangstreiber (422) die Daten in Abhängigkeit von der Anstiegsgeschwindigkeitseinstellung ausgibt.
  68. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 67, wobei die Daten auf eine externe Signalleitung (330) ausgegeben werden, wobei die Treiberstärkeneinstellung des Ausgangstreibers (422) eine Ausgleichseinstellung zum Kompensieren eines Übersprechsignals aufweist, welches auf der externen Signalleitung (330) vorhanden ist.
  69. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 67, wobei die Daten auf eine externe Signalleitung (330) ausgegeben werden, wobei die Treiberstärkeneinstellung des Ausgangstreiber (422) eine Ausgleichseinstellung zum Kompensieren von Restsignalen aufweist, die auf der externen Signalleitung (330) vorhanden sind.
  70. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 67, ferner umfassend eine Datenhistoriegeneratorschaltung, die an die Sendeschaltung (380) gekoppelt ist, zum Bereitstellen einer Einstellung für die Treiberstärkeneinstellung basierend auf Daten, die zuvor durch den Ausgangstreiber (422) ausgegeben wurden.
  71. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 70, wobei die Datenhistoriegeneratorschaltung ein Schieberegister zum Speichern der Daten aufweist, die zuvor durch den Ausgangstreiber (422) ausgegeben wurden, wobei eine Spannungshubeinstellung des Ausgangstreibers (422) basierend auf den Daten modifiziert wird, die zuvor durch den Ausgangstreiber (422) ausgegeben wurden.
  72. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 67, wobei die integrierte Schaltkreisvorrichtung (320a) ein Speichergerät ist.
  73. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 67, wobei die integrierte Schaltkreisvorrichtung (302, 320a) eine Regelschleifenschaltung zum Generieren eines Sendetaktsignals aufweist, wobei die Daten unter Verwendung des Sendetaktsignals ausgegeben werden.
  74. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 73, wobei: der Ausgangstreiber (422) einen ersten Datenwert der Daten an einem ansteigenden Flankenübergang des Sendetaktsignals ausgibt; und der Ausgangstreiber (422) einen zweiten Datenwert der Daten an einem abfallenden Flankenübergang des Sendetaktsignals ausgibt.
  75. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 73, ferner umfassend ein drittes Register zum Speichern eines Wertes, der eine Sendezeiteinstellung repräsentiert, die auf das Sendetaktsignal angewendet wird.
  76. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 67, wobei die Sendeschaltung (380) weiterhin eine Vortreiberschaltung aufweist, wobei die Vortreiberschaltung einen ersten Transistor zum Variieren der Rate aufweist, zu der eine Eingabe an den Ausgangstreiber (422) gegeben wird, in Antwort auf den Wert, der die Anstiegsgeschwindigkeitseinstellung repräsentiert.
  77. Integrierte Schaltkreisvorrichtung (302, 320a) nach Anspruch 67, wobei die Treiberstärkeneinstellung des Ausgangstreibers (422) einen Spannungshub der Daten anzeigt, die ausgegeben werden.
  78. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 77, ferner umfassend einen Zähler, der an den Ausgangstreiber (422) gekoppelt ist, zum Halten eines Zählwertes, der zum Einstellen des Spannungshubs des Ausgangstreibers (420) in Abhängigkeit von einem Signal verwendet wird, das eine Richtung zum Einstellen des Zählwertes anzeigt.
  79. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 78, ferner umfassend ein drittes Register zum Speichern eines Wertes, der einen Mittelpunkt zwischen einer hohen Ausgangsspannung des Ausgangstreibers (422) und einer niedrigen Ausgangsspannung des Ausgangstreibers (422) repräsentiert, wobei der Spannungshub durch eine Differenz zwischen der hohen Ausgangsspannung und der niedrigen Ausgangsspannung definiert ist.
  80. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 79, ferner umfassend: einen Komparator, der an den Zähler gekoppelt ist, zum Generieren des Signals, das die Richtung zum Einstellen des Wertes basierend auf einem Vergleich zwischen einer Referenzspannung und dem Mittelpunkt anzeigt; und einen Spannungsteiler, der über einen ersten Transistor an den Ausgangstreiber (422) gekoppelt ist, zum Erhalten des Mittelpunktes aus einem Spannungspegel, der durch den Ausgangstreiber (422) ausgegeben ist.
  81. Integrierte Schaltkreisvorrichtung (320a) nach Anspruch 80, ferner umfassend: eine Widerstandsteilerschaltung, die an den Ausgangstreiber (422) gekoppelt ist; und einen Multiplexer, der an das dritte Register und den Widerstandsteiler gekoppelt ist, zum Auswählen eines Widerstandteilerverhältnisses des Widerstandteilers basierend auf dem Wert, der den Mittelpunkt repräsentiert.
  82. Ein Speichermodul (340a) mit: einem serial presence detect Speichergerät (326); und einer Vielzahl von Speichergeräten mit einem ersten Speichergerät (320a), wobei das erste Speichergerät (320a) aufweist: eine Sendeschaltung (380) mit einem Ausgangstreiber (422); und ein erstes Register (324) zum Speichern eines Wertes, der eine Treiberstärkeneinstellung des Ausgangstreibers (422) repräsentiert, wobei der Wert basierend auf einer Information bestimmt wird, die in dem serial presence detect Speichergerät (326) gespeichert ist.
  83. Speichermodul (340a) nach Anspruch 82, wobei das erste Speichergerät (320a) weiterhin ein erstes Register (324) zum Speichern eines Wertes aufweist, der eine Anstiegsgeschwindigkeitseinstellung repräsentiert, die auf die Sendeschaltung (380) angewendet wird.
  84. Speichermodul (340a) nach Anspruch 82, wobei das erste Speichergerät (320a) weiterhin aufweist: ein Eingangsempfangsgerät zum Abtasten von Daten zu einer Abtastzeit; und ein zweites Register (324) zum Speichern eines Wertes, der eine Abtastzeitverschiebung zum Anwenden auf die Abtastzeit des Eingangsempfangsgerätes repräsentiert.
  85. Speichermodul (340a) nach Anspruch 82, wobei die Information Anhäufungsdaten des Speichermoduls (340a) umfasst.
  86. Speichermodul (340a) nach Anspruch 82, wobei der Ausgangstreiber (422) zum Treiben von Daten auf eine externe Signalleitung (330) verwendet wird, wobei die Treiberstärkeneinstellung des Ausgangstreibers (422) eine Ausgleichseinstellung zum Kompensieren eines Übersprechsignals aufweist, welches auf der externen Signalleitung (330) vorhanden ist.
  87. Speichermodul (340a) nach Anspruch 82, wobei das erste Speichergerät (320a) weiterhin eine Regelschleifenschaltung, die an die Sendeschaltung (380) gekoppelt ist, zum Generieren eines Sendetaktsignals aufweist, wobei: der Ausgangstreiber (422) ein erstes Datenbit an einer ansteigenden Flanke des Sendetaktsignals ausgibt; und der Ausgangstreiber (422) ein zweites Datenbit an einer abfallenden Flanke des Sendetaktsignals ausgibt.
  88. Speichermodul (340a) nach Anspruch 82, wobei der Wert eine Anzahl von Steuerbits umfasst, die eine Spannungshubeinstellung zum Anwenden auf den Ausgangstreiber (422) repräsentieren.
  89. Speichermodul (340a) nach Anspruch 88, ferner umfassend einen Zähler, der an das Register und den Ausgangstreiber (422) gekoppelt ist, zum Halten eines Zählwertes, der zum Einstellen der Spannungshubeinstellung des Ausgangstreibers (422) verwendet wird, wobei in einer ersten Betriebsart, der Zähler ein Signal empfängt, welches eine Richtung zum Einstellen des Zählwertes anzeigt.
DE20023755U 1999-10-19 2000-10-16 Vorrichtung zur topographieabhängigen Signalübertragung Expired - Lifetime DE20023755U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/420,949 US6321282B1 (en) 1999-10-19 1999-10-19 Apparatus and method for topography dependent signaling
US420949 1999-10-19
EP00975263.5A EP1151387B2 (de) 1999-10-19 2000-10-16 Gerät und verfahren um von der topografie abhängig zu signalisieren

Publications (1)

Publication Number Publication Date
DE20023755U1 true DE20023755U1 (de) 2006-03-09

Family

ID=23668529

Family Applications (6)

Application Number Title Priority Date Filing Date
DE20023746U Expired - Lifetime DE20023746U1 (de) 1999-10-19 2000-10-16 Vorrichtung zur topographieabhängigen Signalübertragung
DE60036457.7T Expired - Lifetime DE60036457T3 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um von der Topografie abhängig zu signalisieren
DE60045881T Expired - Lifetime DE60045881D1 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um topografische Abhängigkeit zu signalisieren
DE60044828T Expired - Lifetime DE60044828D1 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um topografische Abhängigkeit zu signalisieren
DE20023755U Expired - Lifetime DE20023755U1 (de) 1999-10-19 2000-10-16 Vorrichtung zur topographieabhängigen Signalübertragung
DE60041424T Expired - Lifetime DE60041424D1 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um topografische Abhängigkeit zu signalisieren

Family Applications Before (4)

Application Number Title Priority Date Filing Date
DE20023746U Expired - Lifetime DE20023746U1 (de) 1999-10-19 2000-10-16 Vorrichtung zur topographieabhängigen Signalübertragung
DE60036457.7T Expired - Lifetime DE60036457T3 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um von der Topografie abhängig zu signalisieren
DE60045881T Expired - Lifetime DE60045881D1 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um topografische Abhängigkeit zu signalisieren
DE60044828T Expired - Lifetime DE60044828D1 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um topografische Abhängigkeit zu signalisieren

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60041424T Expired - Lifetime DE60041424D1 (de) 1999-10-19 2000-10-16 Gerät und Verfahren um topografische Abhängigkeit zu signalisieren

Country Status (5)

Country Link
US (24) US6321282B1 (de)
EP (8) EP2273379B1 (de)
AU (1) AU1333901A (de)
DE (6) DE20023746U1 (de)
WO (1) WO2001029678A1 (de)

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870419B1 (en) * 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
US6471635B1 (en) 2000-02-10 2002-10-29 Obtech Medical Ag Anal incontinence disease treatment with controlled wireless energy supply
US6464628B1 (en) 1999-08-12 2002-10-15 Obtech Medical Ag Mechanical anal incontinence
US6646953B1 (en) 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US6987823B1 (en) * 2000-02-07 2006-01-17 Rambus Inc. System and method for aligning internal transmit and receive clocks
DE60128971T2 (de) 2000-02-10 2008-02-07 Potencia Medical Ag Mechanische Vorrichtung zur Impotenzbehandlung
CN101803965B (zh) 2000-02-10 2014-02-26 厄罗洛吉卡股份公司 控制小便失禁的治疗
ATE380006T1 (de) 2000-02-11 2007-12-15 Potencia Medical Ag Kontrollierte impotenzbehandlung
AU2001232586A1 (en) 2000-02-14 2001-07-09 Potencia Medical Ag Penile prosthesis
MXPA02007823A (es) 2000-02-14 2004-09-10 Potencia Medical Ag Aparato de protesis para la impotencia masculina con suministro de energia inalambrica.
US6976114B1 (en) * 2001-01-25 2005-12-13 Rambus Inc. Method and apparatus for simultaneous bidirectional signaling in a bus topology
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US6895522B2 (en) * 2001-03-15 2005-05-17 Micron Technology, Inc. Method and apparatus for compensating duty cycle distortion in a data output signal from a memory device by delaying and distorting a reference clock
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US20020171898A1 (en) * 2001-05-15 2002-11-21 Patton Charles Milan Method and apparatus for using strategically located reflectors to create pathways for networking of line-of-sight computing devices
US7152125B2 (en) * 2001-09-25 2006-12-19 Intel Corporation Dynamic master/slave configuration for multiple expansion modules
US6781416B1 (en) 2001-12-19 2004-08-24 Rambus Inc. Push-pull output driver
US6952123B2 (en) 2002-03-22 2005-10-04 Rambus Inc. System with dual rail regulated locked loop
US7135903B2 (en) * 2002-09-03 2006-11-14 Rambus Inc. Phase jumping locked loop circuit
US6911853B2 (en) * 2002-03-22 2005-06-28 Rambus Inc. Locked loop with dual rail regulation
US6922091B2 (en) 2002-09-03 2005-07-26 Rambus Inc. Locked loop circuit with clock hold function
US6759881B2 (en) * 2002-03-22 2004-07-06 Rambus Inc. System with phase jumping locked loop circuit
US7231306B1 (en) 2002-04-30 2007-06-12 Rambus Inc. Method and apparatus for calibrating static timing offsets across multiple outputs
KR100487653B1 (ko) * 2002-09-12 2005-05-03 삼성전자주식회사 보호기능을 갖는 지연동기 루프 회로
US7112204B2 (en) * 2003-02-06 2006-09-26 Medicinelodge, Inc. Tibial tubercle osteotomy for total knee arthroplasty and instruments and implants therefor
US7127622B2 (en) 2003-03-04 2006-10-24 Micron Technology, Inc. Memory subsystem voltage control and method
US7072355B2 (en) * 2003-08-21 2006-07-04 Rambus, Inc. Periodic interface calibration for high speed communication
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP2005192194A (ja) * 2003-12-05 2005-07-14 Yazaki Corp 通信装置及び通信システム
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US7400670B2 (en) * 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US8422568B2 (en) 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US7095789B2 (en) 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7158422B2 (en) * 2004-02-27 2007-01-02 Micron Technology, Inc. System and method for communicating information to a memory device using a reconfigured device pin
US6961862B2 (en) 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US20050259692A1 (en) * 2004-05-19 2005-11-24 Zerbe Jared L Crosstalk minimization in serial link systems
US7978754B2 (en) * 2004-05-28 2011-07-12 Rambus Inc. Communication channel calibration with nonvolatile parameter store for recovery
US7142018B2 (en) 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7304503B2 (en) 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7656212B1 (en) 2004-06-08 2010-02-02 Robert Paul Masleid Configurable delay chain with switching control for tail delay elements
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7336103B1 (en) * 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7119580B2 (en) * 2004-06-08 2006-10-10 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode
US7635992B1 (en) 2004-06-08 2009-12-22 Robert Paul Masleid Configurable tapered delay chain with multiple sizes of delay elements
US7173455B2 (en) 2004-06-08 2007-02-06 Transmeta Corporation Repeater circuit having different operating and reset voltage ranges, and methods thereof
US7405597B1 (en) 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7516029B2 (en) 2004-06-09 2009-04-07 Rambus, Inc. Communication channel calibration using feedback
US7535958B2 (en) * 2004-06-14 2009-05-19 Rambus, Inc. Hybrid wired and wireless chip-to-chip communications
US7071747B1 (en) 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US7065135B2 (en) * 2004-06-16 2006-06-20 Fujitsu Limited System and method for equalizing high-speed data transmission
KR100604893B1 (ko) * 2004-08-14 2006-07-28 삼성전자주식회사 호스트 시스템과 주변 장치 사이의 통신 파라메터 설정 방법
US20060044926A1 (en) * 2004-08-27 2006-03-02 Nokia Corporation Method and system for accessing performance parameters in memory devices
US7301831B2 (en) * 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7489739B2 (en) 2004-09-17 2009-02-10 Rambus, Inc. Method and apparatus for data recovery
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7236894B2 (en) * 2004-12-23 2007-06-26 Rambus Inc. Circuits, systems and methods for dynamic reference voltage calibration
US7592842B2 (en) * 2004-12-23 2009-09-22 Robert Paul Masleid Configurable delay chain with stacked inverter delay elements
US7711975B2 (en) * 2004-12-30 2010-05-04 Intel Corporation Universal serial bus adaptive signal rate
KR100703728B1 (ko) * 2005-01-11 2007-04-05 삼성전자주식회사 전자 기기
US7199728B2 (en) * 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
US7061406B1 (en) 2005-01-21 2006-06-13 Rambus, Inc. Low power, DC-balanced serial link transmitter
US7088270B1 (en) * 2005-01-21 2006-08-08 Rambus, Inc. Low power, DC-balanced serial link
US7215161B2 (en) * 2005-02-28 2007-05-08 Rambus Inc. Wave shaping output driver to adjust slew rate and/or pre-emphasis of an output signal
US7417459B2 (en) * 2005-04-06 2008-08-26 Intel Corporation On-die offset reference circuit block
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7802212B2 (en) * 2005-04-15 2010-09-21 Rambus Inc. Processor controlled interface
US20060244478A1 (en) * 2005-04-29 2006-11-02 Kent Smith Systems and methods for reducing signal ringing
US7266463B2 (en) * 2005-05-10 2007-09-04 International Business Machines Corporation Signal identification method and apparatus for analogue electrical systems
US8065475B2 (en) * 2005-05-11 2011-11-22 Stec, Inc. Registered dual in-line memory module having an extended register feature set
US20070013425A1 (en) * 2005-06-30 2007-01-18 Burr James B Lower minimum retention voltage storage elements
US7307863B2 (en) * 2005-08-02 2007-12-11 Inphi Corporation Programmable strength output buffer for RDIMM address register
US20070055898A1 (en) * 2005-09-06 2007-03-08 Goh Ban H Control of signal line voltages on a bus
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7394681B1 (en) 2005-11-14 2008-07-01 Transmeta Corporation Column select multiplexer circuit for a domino random access memory array
CN101310314B (zh) * 2005-11-14 2010-08-25 株式会社恩尼怀尔 控制和监视信号传送系统
TWI312963B (en) * 2005-11-23 2009-08-01 Mitac Int Corp Computer system and method for selectively supporting at least one registered dual inline memory module or at least one unbuffered dual inline memory module
DE102005055886B4 (de) * 2005-11-23 2015-03-26 Austriamicrosystems Ag Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren
US20070121496A1 (en) * 2005-11-30 2007-05-31 Sinykin Joshua P System and method for amplitude optimization in high-speed serial transmissions
US7650526B2 (en) * 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
US20070132485A1 (en) * 2005-12-09 2007-06-14 Elad Alon Four-wire signaling system
US7642866B1 (en) 2005-12-30 2010-01-05 Robert Masleid Circuits, systems and methods relating to a dynamic dual domino ring oscillator
US7414485B1 (en) 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
JP4836592B2 (ja) * 2006-02-09 2011-12-14 ソニー株式会社 ロボット装置及びその制御方法
US7506222B1 (en) * 2006-03-06 2009-03-17 Advanced Micro Devices, Inc. System for phase tracking and equalization across a byte group for asymmetric control of high-speed bidirectional signaling
US7729465B2 (en) * 2006-03-06 2010-06-01 Globalfoundries Inc. Asymmetric control of high-speed bidirectional signaling
US7505332B1 (en) 2006-03-06 2009-03-17 Advanced Micro Devices, Inc. Input offset correction for asymmetric control of high-speed bidirectional signaling
US20070247194A1 (en) * 2006-04-24 2007-10-25 Inphi Corporation Output buffer to drive AC-coupled terminated transmission lines
US7673185B2 (en) 2006-06-08 2010-03-02 Dot Hill Systems Corporation Adaptive SAS PHY configuration
US7536584B2 (en) 2006-06-08 2009-05-19 Dot Hill Systems Corporation Fault-isolating SAS expander
US7710153B1 (en) * 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US8131644B2 (en) 2006-08-29 2012-03-06 Sap Ag Formular update
US20080055200A1 (en) * 2006-09-01 2008-03-06 Dong Young Lee High voltage gate driver ic with multi-function gating
US7783954B2 (en) * 2006-09-11 2010-08-24 Globalfoundries Inc. System for controlling high-speed bidirectional communication
US20080104352A1 (en) * 2006-10-31 2008-05-01 Advanced Micro Devices, Inc. Memory system including a high-speed serial buffer
US7861140B2 (en) * 2006-10-31 2010-12-28 Globalfoundries Inc. Memory system including asymmetric high-speed differential memory interconnect
US20080148003A1 (en) * 2006-12-19 2008-06-19 Brandyberry Mark A Spatial based dynamic transceiver adjustment
US7902885B2 (en) * 2006-12-28 2011-03-08 Stmicroelectronics Pvt. Ltd. Compensated output buffer for improving slew control rate
US8125243B1 (en) 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
JP5171934B2 (ja) * 2007-03-31 2013-03-27 サンディスク スリーディー，エルエルシー 空間分布増幅回路
WO2008138926A1 (en) * 2007-05-14 2008-11-20 Texas Instruments Deutschland Gmbh Single-ended and matched complementary output driver with configurable driver strength, slew rate and propagation delay times
WO2010042045A1 (en) 2008-10-10 2010-04-15 Milux Holding S.A. A system, an apparatus, and a method for treating a sexual dysfunctional female patient
US8412105B2 (en) * 2007-11-26 2013-04-02 Apple Inc. Electronic devices with radio-frequency collision resolution capabilities
WO2009070633A1 (en) * 2007-11-30 2009-06-04 Bae Systems Information And Electronic Systems Integration Inc. Read reference circuit for a sense amplifier within a chalcogenide memory device
CA2999337C (en) * 2008-01-28 2023-03-07 Implantica Patent Ltd. An implantable drainage device
EP3421015A3 (de) 2008-01-29 2019-05-01 Kirk Promotion LTD. Instrumente zur behandlung von refluxösophagitis
US20090302887A1 (en) * 2008-06-10 2009-12-10 Tad Kwasniewski Apparatus for power consumption reduction in programmable logic devices and associated methods
KR101535224B1 (ko) * 2008-09-22 2015-07-08 삼성전자주식회사 듀티 제어회로 및 이를 구비하는 반도체 장치
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) * 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
US8135659B2 (en) * 2008-10-01 2012-03-13 Sap Ag System configuration comparison to identify process variation
CN102177687B (zh) 2008-10-09 2014-04-23 Nxp股份有限公司 总线驱动器电路
EP3851076A1 (de) 2008-10-10 2021-07-21 MedicalTree Patent Ltd. Verbesserte künstliche herzklappe
EP2349385B1 (de) 2008-10-10 2019-12-11 MedicalTree Patent Ltd. Herzunterstützungsgerät, system und verfahren
EP2349383B1 (de) 2008-10-10 2021-07-21 MedicalTree Patent Ltd. Herzunterstützungsgerät und system
EP2349078B1 (de) 2008-10-10 2024-07-31 Implantica Patent Ltd. Befestigungsvorrichtung für eine implantierbare medizinische steuerungsanordnung
US8600510B2 (en) 2008-10-10 2013-12-03 Milux Holding Sa Apparatus, system and operation method for the treatment of female sexual dysfunction
US8396893B2 (en) 2008-12-11 2013-03-12 Sap Ag Unified configuration of multiple applications
US8255429B2 (en) 2008-12-17 2012-08-28 Sap Ag Configuration change without disruption of incomplete processes
US7915923B1 (en) * 2009-03-09 2011-03-29 Pericom Semiconductor Serial link driver interface for a communication system
US8125211B2 (en) * 2009-06-09 2012-02-28 Apple Inc. Apparatus and method for testing driver writeability strength on an integrated circuit
US9949812B2 (en) 2009-07-17 2018-04-24 Peter Forsell Vaginal operation method for the treatment of anal incontinence in women
US10952836B2 (en) 2009-07-17 2021-03-23 Peter Forsell Vaginal operation method for the treatment of urinary incontinence in women
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise
KR101642831B1 (ko) * 2009-07-31 2016-07-26 삼성전자주식회사 등화기 및 이를 구비하는 반도체 메모리 장치
EP2333673B1 (de) * 2009-12-07 2014-04-16 STMicroelectronics (Research & Development) Limited Signalabtastung und Übertragung
EP2339475A1 (de) * 2009-12-07 2011-06-29 STMicroelectronics (Research & Development) Limited Inter-Chip Kommunikationsschnittstelle für ein Multi-Chip-Gehäuse
EP2339795B1 (de) * 2009-12-07 2013-08-14 STMicroelectronics (Research & Development) Limited Inter-Chip Kommunikationsschnittstelle für ein Multi-Chip-Gehäuse
EP2339476B1 (de) * 2009-12-07 2012-08-15 STMicroelectronics (Research & Development) Limited Schnittstelle zum Verbinden von Halbleiterchips innerhalb eines IC-Gehäuses
EP2330514B1 (de) 2009-12-07 2018-12-05 STMicroelectronics (Research & Development) Limited Verpackung von integrierten Schaltungen
EP2333830B1 (de) * 2009-12-07 2014-09-03 STMicroelectronics (Research & Development) Limited Verpackung bestehend aus einem ersten und einem Siliziumwürfel zusammengekoppelt durch eine Multiplex-Bus
US20110161532A1 (en) * 2009-12-30 2011-06-30 Fairchild Semiconductor Corporation Transceiver for wired serial communication
US8423814B2 (en) * 2010-03-19 2013-04-16 Netlogic Microsystems, Inc. Programmable drive strength in memory signaling
US8300479B2 (en) * 2010-03-25 2012-10-30 Infinera Corporation Temporal alignment of data unit groups in a switch
US8488657B2 (en) * 2010-06-04 2013-07-16 Maxim Integrated Products, Inc. Data interface with delay locked loop for high speed digital to analog converters and analog to digital converters
TWI425364B (zh) * 2010-06-22 2014-02-01 Mstar Semiconductor Inc 記憶體共享系統及方法
KR20120027928A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 송수신 시스템의 모델링 방법 및 이를 이용한 송수신 시스템의 설계 방법
JP5541373B2 (ja) * 2011-01-13 2014-07-09 富士通株式会社 メモリコントローラ、及び情報処理装置
US8521937B2 (en) 2011-02-16 2013-08-27 Stmicroelectronics (Grenoble 2) Sas Method and apparatus for interfacing multiple dies with mapping to modify source identity
US8542046B2 (en) * 2011-05-04 2013-09-24 Intel Corporation Apparatus, system, and method for voltage swing and duty cycle adjustment
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US9009520B2 (en) * 2011-08-29 2015-04-14 International Business Machines Corporation Closed-loop multiphase slew rate controller for signal drive in a computer system
US8653445B2 (en) 2011-10-11 2014-02-18 Eastman Kodak Company Method for viewing invisible indicia
WO2013055493A1 (en) 2011-10-11 2013-04-18 Eastman Kodak Company Compact viewer for invisible indicia
US8947941B2 (en) * 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US9536626B2 (en) * 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing
KR102041372B1 (ko) * 2013-05-23 2019-11-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP2015056129A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 メモリコントローラ及び印刷装置
US9141541B2 (en) 2013-09-20 2015-09-22 Advanced Micro Devices, Inc. Nested channel address interleaving
US9189163B2 (en) * 2013-12-10 2015-11-17 Sandisk Technologies Inc. Dynamic interface calibration for a data storage device
JP6311164B2 (ja) * 2013-12-23 2018-04-18 インテル・コーポレーション 統合コンポーネント相互接続
US9674598B2 (en) 2014-04-15 2017-06-06 Fairchild Semiconductor Corporation Audio accessory communication with active noise cancellation
US9965408B2 (en) 2015-05-14 2018-05-08 Micron Technology, Inc. Apparatuses and methods for asymmetric input/output interface for a memory
US10114788B2 (en) * 2015-07-08 2018-10-30 International Business Machines Corporation Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
TWI653536B (zh) 2015-07-08 2019-03-11 美商萬國商業機器公司 用於調整最佳化參數以自訂用於共用匯流排上目標晶片之信號眼之方法、系統及電腦程式產品
US10423545B2 (en) * 2015-07-08 2019-09-24 International Business Machines Corporation Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
US10241937B2 (en) 2015-07-08 2019-03-26 International Business Machines Corporation Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
KR20170024807A (ko) * 2015-08-26 2017-03-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 수신회로
US9601193B1 (en) 2015-09-14 2017-03-21 Intel Corporation Cross point memory control
US10622032B2 (en) 2015-12-08 2020-04-14 Rambus Inc. Low power signaling interface
US10558388B2 (en) * 2016-03-03 2020-02-11 Samsung Electronics Co., Ltd. Memory system and method of controlling the same
US10592114B2 (en) 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
WO2017166153A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Technologies for error handling for high speed i/o data transfer
US10489337B2 (en) * 2016-06-30 2019-11-26 Intel Corporation Method, apparatus and system for dynamic optimization of signal integrity on a bus
US10095421B2 (en) 2016-10-21 2018-10-09 Advanced Micro Devices, Inc. Hybrid memory module bridge network and buffers
CN106898373B (zh) * 2017-01-10 2020-12-04 西安紫光国芯半导体有限公司 一种dram数据接收电路
CN108630268A (zh) * 2017-03-24 2018-10-09 瑞昱半导体股份有限公司 双倍数据率同步动态随机存取存储器及其输出驱动电路
US10445270B2 (en) 2017-06-09 2019-10-15 Qualcomm Incorporated Configuring optimal bus turnaround cycles for master-driven serial buses
CN107679000B (zh) * 2017-11-02 2023-08-08 四川易冲科技有限公司 一种接收端信号占空比自适应调整的电路和方法
KR20210000740A (ko) 2018-05-29 2021-01-05 마이크론 테크놀로지, 인크. 클럭 듀티 사이클 개선을 위한 듀티 사이클 조절기 설정 장치 및 방법
TWI668632B (zh) * 2018-10-08 2019-08-11 新唐科技股份有限公司 控制方法
US11189334B2 (en) 2018-11-21 2021-11-30 Micron Technology, Inc. Apparatuses and methods for a multi-bit duty cycle monitor
US10715127B2 (en) 2018-11-21 2020-07-14 Micron Technology, Inc. Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation
US10991416B1 (en) * 2020-02-27 2021-04-27 Micron Technology, Inc. Capacitance-based compensation circuitry
US20240020243A1 (en) * 2020-04-29 2024-01-18 Hewlett-Packard Development Company, L.P. Modification of audio signals based on ambient noise collected by speakers
US11340831B2 (en) 2020-08-28 2022-05-24 Micron Technology, Inc. Systems and methods for adaptive read training of three dimensional memory
US11388690B1 (en) * 2021-01-04 2022-07-12 Qualcomm Incorporated Dynamic timing advance adjustment schemes
US11989430B2 (en) 2021-04-15 2024-05-21 Rambus Inc. Memory module with persistent calibration

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039976B1 (de) * 1968-11-20 1975-12-20
US4192005A (en) * 1977-11-21 1980-03-04 Kulite Semiconductor Products, Inc. Compensated pressure transducer employing digital processing techniques
US4329600A (en) * 1979-10-15 1982-05-11 Rca Corporation Overload protection circuit for output driver
US4315210A (en) * 1980-01-07 1982-02-09 Santek, Inc. Bridge-balancing system for measuring extremely low currents
US4414480A (en) * 1981-12-17 1983-11-08 Storage Technology Partners CMOS Circuit using transmission line interconnections
DE3207068C2 (de) * 1982-02-26 1994-02-24 Kaltenbach & Voigt Schaltungsanordnung zur Steuerung der Bewegung einer Einstellvorrichtung, insbesondere eines Patientenstuhles
JPS6134619A (ja) * 1984-07-26 1986-02-18 Mitsubishi Electric Corp Ｍｏｓトランジスタ回路
DE3427743A1 (de) 1984-07-27 1986-02-06 Keller AG für Druckmeßtechnik, Winterthur Verfahren zur temperaturkompensation und messschaltung hierfuer
US4627080A (en) * 1984-11-23 1986-12-02 At&T Bell Laboratories Adaptive timing circuit
NL8403693A (nl) * 1984-12-05 1986-07-01 Philips Nv Adaptief electronisch buffersysteem.
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
JPS6234830U (de) * 1985-08-19 1987-02-28
NL8503394A (nl) * 1985-12-10 1987-07-01 Philips Nv Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen.
GB8604125D0 (en) * 1986-02-19 1986-03-26 Rowlands S L Resistance element simulator
US4707620A (en) * 1986-07-22 1987-11-17 Tektronix, Inc. Adjustable impedance driver network
US5209546A (en) * 1986-07-25 1993-05-11 Kinugawa Rubber Industrial Co., Ltd. Structure for draining liquid for a vehicle and method for forming the structure
US4765188A (en) * 1986-11-24 1988-08-23 Bourns Instruments, Inc. Pressure transducer with integral digital temperature compensation
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
JP2656537B2 (ja) 1988-04-13 1997-09-24 株式会社日立製作所 電力用半導体装置
JPH01300714A (ja) * 1988-05-30 1989-12-05 Norio Akamatsu 負荷電流制御型論理回路
US5118971A (en) * 1988-06-29 1992-06-02 Texas Instruments Incorporated Adjustable low noise output circuit responsive to environmental conditions
US4939389A (en) * 1988-09-02 1990-07-03 International Business Machines Corporation VLSI performance compensation for off-chip drivers and clock generation
US4894562A (en) * 1988-10-03 1990-01-16 International Business Machines Corporation Current switch logic circuit with controlled output signal levels
CH674293B5 (de) * 1988-12-21 1990-11-30 Ebauchesfabrik Eta Ag
GB8830283D0 (en) * 1988-12-28 1989-02-22 Astec Int Ltd Variable resistors
JP2928526B2 (ja) * 1989-02-10 1999-08-03 株式会社日本自動車部品総合研究所 電源回路及び前記回路を備えるブリッジ型測定器出力補償回路
US5075569A (en) 1989-03-17 1991-12-24 Tektronix, Inc. Output device circuit and method to minimize impedance fluctuations during crossover
JP2776549B2 (ja) * 1989-04-03 1998-07-16 日本電気アイシーマイコンシステム 株式会社 半導体集積回路
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
US5477541A (en) 1989-09-29 1995-12-19 White; Richard E. Addressing technique for storing and referencing packet data
US4958520A (en) * 1989-11-01 1990-09-25 Bourns Instruments, Inc. Digital piezoresistive pressure transducer
US5029272A (en) * 1989-11-03 1991-07-02 Motorola, Inc. Input/output circuit with programmable input sensing time
US5165046A (en) * 1989-11-06 1992-11-17 Micron Technology, Inc. High speed CMOS driver circuit
US5387824A (en) * 1989-12-01 1995-02-07 Vlsi Technology, Inc. Variable drive output buffer circuit
US5045730A (en) * 1989-12-22 1991-09-03 Gte Laboratories Incorporated Electrical circuitry providing compatibility between different logic levels
US5228064A (en) * 1989-12-22 1993-07-13 Universal Data Systems, Inc. Data timing recovery apparatus and method
US4992724A (en) * 1990-02-20 1991-02-12 Yamatake-Honeywell Co., Ltd. Bridge balancing circuit
US5206546A (en) * 1990-03-16 1993-04-27 Hitachi, Ltd. Logic circuit including variable impedance means
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
US5097148A (en) * 1990-04-25 1992-03-17 At&T Bell Laboratories Integrated circuit buffer with improved drive capability
US5117130A (en) * 1990-06-01 1992-05-26 At&T Bell Laboratories Integrated circuits which compensate for local conditions
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
JP3031419B2 (ja) * 1990-06-13 2000-04-10 三菱電機株式会社 半導体集積回路
US5237214A (en) * 1990-08-18 1993-08-17 Hitachi, Ltd. High speed logic circuit and semiconductor integrated circuit device including variable impedance to provide reduced power consumption
US5121064A (en) * 1990-08-31 1992-06-09 Allied-Signal, Inc. Method and apparatus for calibrating resistance bridge-type transducers
DE4034043A1 (de) 1990-10-26 1992-04-30 Standard Elektrik Lorenz Ag Schaltungsanordnung zur bereitstellung eines ausgangsstromes fuer einen datentreiber
US5107230A (en) * 1991-04-26 1992-04-21 Hewlett-Packard Company Switched drivers providing backmatch impedance for circuit test systems
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
DE69115898T2 (de) 1991-07-20 1996-07-11 Ibm Quasisynchronen Informationsübertragung mit Phasenausgleichvorrichtung
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
JP2901434B2 (ja) * 1992-09-30 1999-06-07 シャープ株式会社 直流安定化電源装置
US5296756A (en) * 1993-02-08 1994-03-22 Patel Hitesh N Self adjusting CMOS transmission line driver
FR2709217B1 (fr) * 1993-08-19 1995-09-15 Bull Sa Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre.
US5628027A (en) † 1993-10-29 1997-05-06 Compaq Computer Corporation Method of determining the configuration of devices installed on a computer bus
US5497119A (en) * 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
US5457407A (en) * 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
US5724517A (en) † 1994-09-27 1998-03-03 International Business Machines Corporation Method for generating a topology map for a serial bus
US5504757A (en) 1994-09-27 1996-04-02 International Business Machines Corporation Method for selecting transmission speeds for transmitting data packets over a serial bus
MY121210A (en) 1995-02-24 2006-01-28 Intel Corp Nonvolatile memory with output mode configuration
US5578940A (en) 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination
JP3640703B2 (ja) * 1995-05-24 2005-04-20 株式会社ルネサステクノロジ バス駆動回路、レシーバ回路およびバスシステム
JP3547854B2 (ja) * 1995-06-08 2004-07-28 株式会社ルネサステクノロジ 駆動電流調整機能付きバッファ回路
US5926651A (en) * 1995-07-28 1999-07-20 Intel Corporation Output buffer with current paths having different current carrying characteristics for providing programmable slew rate and signal strength
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US5684421A (en) 1995-10-13 1997-11-04 Credence Systems Corporation Compensated delay locked loop timing vernier
US5668468A (en) * 1996-01-11 1997-09-16 Harris Corporation Common mode stabilizing circuit and method
US5860080A (en) 1996-03-19 1999-01-12 Apple Computer, Inc. Multicasting system for selecting a group of memory devices for operation
DE69623754T2 (de) * 1996-05-31 2003-05-08 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Spannungsregler mit schneller Reaktionszeit und niedrigem Verbrauch und dazugehöriges Verfahren
US5892981A (en) † 1996-10-10 1999-04-06 Hewlett-Packard Company Memory system and device
JP3195256B2 (ja) * 1996-10-24 2001-08-06 株式会社東芝 半導体集積回路
US5872736A (en) 1996-10-28 1999-02-16 Micron Technology, Inc. High speed input buffer
US5949254A (en) 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
JP3455040B2 (ja) 1996-12-16 2003-10-06 株式会社日立製作所 ソースクロック同期式メモリシステムおよびメモリユニット
JP3311260B2 (ja) * 1996-12-17 2002-08-05 富士通株式会社 半導体装置及び半導体記憶装置
US5732027A (en) † 1996-12-30 1998-03-24 Cypress Semiconductor Corporation Memory having selectable output strength
US5838177A (en) 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5841296A (en) * 1997-01-21 1998-11-24 Xilinx, Inc. Programmable delay element
US5852378A (en) 1997-02-11 1998-12-22 Micron Technology, Inc. Low-skew differential signal converter
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5920518A (en) 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US5959481A (en) * 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US5870347A (en) 1997-03-11 1999-02-09 Micron Technology, Inc. Multi-bank memory input/output line selection
US5831929A (en) 1997-04-04 1998-11-03 Micron Technology, Inc. Memory device with staggered data paths
US5996043A (en) 1997-06-13 1999-11-30 Micron Technology, Inc. Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US6014759A (en) 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
US5825711A (en) 1997-06-13 1998-10-20 Micron Technology, Inc. Method and system for storing and processing multiple memory addresses
US6032274A (en) 1997-06-20 2000-02-29 Micron Technology, Inc. Method and apparatus for compressed data testing of more than one memory array
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US5872347A (en) * 1997-06-24 1999-02-16 Industrial Technology Research Institute Method and device for controlling discharging current slope of wire cut electrical discharge machine
US5887150A (en) † 1997-06-25 1999-03-23 Adaptec, Inc. SCSI controller having output driver with slew rate control
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US5953284A (en) 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
US6032220A (en) 1997-07-18 2000-02-29 Micron Technology, Inc. Memory device with dual timing and signal latching control
CA2302466A1 (en) * 1997-07-31 1999-02-11 Stanford Syncom Inc. Means and method for a synchronous network communications system
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6134638A (en) * 1997-08-13 2000-10-17 Compaq Computer Corporation Memory controller supporting DRAM circuits with different operating speeds
US5926034A (en) 1997-08-14 1999-07-20 Micron Technology, Inc. Fuse option for multiple logic families on the same die
US6011732A (en) 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US5940609A (en) 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US6094075A (en) * 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
US6870419B1 (en) * 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
US5905403A (en) * 1997-09-29 1999-05-18 Credence Systems Corporation Multiple output programmable reference voltage source
US6513103B1 (en) 1997-10-10 2003-01-28 Rambus Inc. Method and apparatus for adjusting the performance of a synchronous memory system
US6000022A (en) 1997-10-10 1999-12-07 Micron Technology, Inc. Method and apparatus for coupling signals between two circuits operating in different clock domains
KR100278650B1 (ko) * 1997-11-07 2001-03-02 윤종용 패킷방식의명령을사용하는반도체메모리장치
US5889726A (en) 1997-11-17 1999-03-30 Micron Electronics, Inc. Apparatus for providing additional latency for synchronously accessed memory
US5959929A (en) 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
US5977797A (en) 1997-12-30 1999-11-02 Lsi Logic Corporation Method and apparatus for transferring data on a voltage biased data line
US6298426B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Controller configurable for use with multiple memory organizations
US6028451A (en) * 1997-12-31 2000-02-22 Intel Corporation Method and apparatus for topology dependent slew rate control
JPH11203864A (ja) 1998-01-14 1999-07-30 Mitsubishi Electric Corp 同期型半導体記憶装置
US6047346A (en) * 1998-02-02 2000-04-04 Rambus Inc. System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6029252A (en) 1998-04-17 2000-02-22 Micron Technology, Inc. Method and apparatus for generating multi-phase clock signals, and circuitry, memory devices, and computer systems using same
JP3727778B2 (ja) * 1998-05-07 2005-12-14 株式会社東芝 データ高速転送同期システム及びデータ高速転送同期方法
US6016282A (en) 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
TW466395B (en) * 1998-07-16 2001-12-01 Via Tech Inc Signal conversion circuit having dynamically adjusted reference voltage and chipset using the same
US6029250A (en) 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6496911B1 (en) 1998-10-02 2002-12-17 International Business Machines Corporation Apparatus for memory bus tuning and methods therefor
US6198307B1 (en) * 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
US6151262A (en) * 1998-10-28 2000-11-21 Texas Instruments Incorporated Apparatus, system and method for control of speed of operation and power consumption of a memory
DE19851866C1 (de) 1998-11-10 2000-03-23 Siemens Ag Speicherzellenanordnung
US6163178A (en) * 1998-12-28 2000-12-19 Rambus Incorporated Impedance controlled output driver
US5986955A (en) 1999-01-19 1999-11-16 Micron Technology , Inc. Method and apparatus for hiding data path equilibration time
US6463392B1 (en) * 1999-08-16 2002-10-08 Agilent Technologies, Inc. System and method for adjusting a sampling time in a logic analyzer
US7051130B1 (en) * 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6321282B1 (en) * 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
DE19950728A1 (de) 1999-10-21 2001-04-26 Ivo Edward Ruzek Superabsorbierende Fibrillen, aus ihnen gebildete fasrige Schichten und Verfahren zu ihrer Herstellung
US6462588B2 (en) * 2000-04-03 2002-10-08 Rambus, Inc. Asymmetry control for an output driver
US6333639B1 (en) * 2000-06-23 2001-12-25 Micron Technology, Inc. Method and apparatus for independent output driver calibration
US6782438B1 (en) 2000-08-31 2004-08-24 Hewlett-Packard Development Company, L.P. IO speed and length programmable with bus population
US6995627B2 (en) * 2002-12-20 2006-02-07 Intel Corporation Transmitter equalization method and apparatus
US7748236B2 (en) 2005-12-27 2010-07-06 Corning Incorporated Overflow downdraw glass forming method and apparatus

Also Published As

Publication number Publication date
EP1610225A2 (de) 2005-12-28
US8458385B2 (en) 2013-06-04
US20150213852A1 (en) 2015-07-30
US7032057B2 (en) 2006-04-18
US20040243753A1 (en) 2004-12-02
US9152581B2 (en) 2015-10-06
EP1151387B1 (de) 2007-09-19
EP1630681A2 (de) 2006-03-01
US9135967B2 (en) 2015-09-15
US9852105B2 (en) 2017-12-26
US7539802B2 (en) 2009-05-26
EP1630683A3 (de) 2006-08-16
US7546390B2 (en) 2009-06-09
DE60041424D1 (de) 2009-03-05
US20150006771A1 (en) 2015-01-01
EP1883018A2 (de) 2008-01-30
EP2284719B1 (de) 2012-08-22
US9110828B2 (en) 2015-08-18
US20050251602A1 (en) 2005-11-10
US20150220270A1 (en) 2015-08-06
US7032058B2 (en) 2006-04-18
US7024502B2 (en) 2006-04-04
US9323711B2 (en) 2016-04-26
US20040139257A1 (en) 2004-07-15
US8775705B2 (en) 2014-07-08
US20030120848A1 (en) 2003-06-26
US10366045B2 (en) 2019-07-30
EP1151387A4 (de) 2005-02-09
DE60044828D1 (de) 2010-09-23
EP1883018A3 (de) 2008-03-19
US20170031864A1 (en) 2017-02-02
EP1610225A3 (de) 2006-08-16
EP1630682A2 (de) 2006-03-01
US20080071951A1 (en) 2008-03-20
US9135186B2 (en) 2015-09-15
US20090248971A1 (en) 2009-10-01
US7174400B2 (en) 2007-02-06
EP1151387A1 (de) 2001-11-07
US20160026599A1 (en) 2016-01-28
EP2284719A3 (de) 2011-03-09
EP1610225B1 (de) 2010-08-11
US7565468B2 (en) 2009-07-21
DE60036457D1 (de) 2007-10-31
US20040199690A1 (en) 2004-10-07
DE60036457T2 (de) 2008-06-12
DE20023746U1 (de) 2006-02-16
AU1333901A (en) 2001-04-30
EP1630683A2 (de) 2006-03-01
US20130227214A1 (en) 2013-08-29
US20150212954A1 (en) 2015-07-30
US20190163661A9 (en) 2019-05-30
US20070239914A1 (en) 2007-10-11
EP2273379B1 (de) 2012-09-19
US20180157615A1 (en) 2018-06-07
US20080052440A1 (en) 2008-02-28
EP2273379A1 (de) 2011-01-12
US6516365B2 (en) 2003-02-04
US9411767B2 (en) 2016-08-09
EP2284719A2 (de) 2011-02-16
EP1630681A3 (de) 2006-08-16
US20150212968A1 (en) 2015-07-30
US6321282B1 (en) 2001-11-20
US6684263B2 (en) 2004-01-27
DE60036457T3 (de) 2014-11-20
US20080052434A1 (en) 2008-02-28
EP1630683B1 (de) 2009-01-14
US20120268199A1 (en) 2012-10-25
US20050149659A1 (en) 2005-07-07
US7051129B2 (en) 2006-05-23
US20020056016A1 (en) 2002-05-09
EP1630682A3 (de) 2006-08-16
DE60045881D1 (de) 2011-06-01
US20110289245A1 (en) 2011-11-24
US8001305B2 (en) 2011-08-16
US8214570B2 (en) 2012-07-03
EP1883018B1 (de) 2011-04-20
WO2001029678A1 (en) 2001-04-26
EP1151387B2 (de) 2014-07-23

Similar Documents

Publication Publication Date Title
DE60036457T2 (de) Gerät und verfahren um von der topographie abhängig zu signalisieren
DE60027038T2 (de) Bussystem optimierung
DE69737731T2 (de) Integrierte Schaltung mit adaptivem Eingangs/Ausgangstor
DE69936097T2 (de) Hochgeschwindigkeitssignalisierung zur schnittstellenbildung von vlsi cmos-schaltungsanordnungen
DE69522866T2 (de) Richtungsabhängiger und asymmetrischer Signalhub in Bussystem für Schaltungsmodularchitektur
DE69837689T2 (de) Zeitgeberschaltung, Vorrichtung und System für integrierten Halbleiterschaltkreis unter deren Anwendung und Signalübertragungssystem
DE112006003478B4 (de) Konfigurierbare Auf-Chip-Terminierung
DE69718221T2 (de) Treiberschaltungsvorrichtung
DE69113083T2 (de) Digitale Taktpufferschaltung mit regelbarer Verzögerung.
DE69716970T2 (de) Einstellbare Ausgangstreiberschaltung
DE69330219T2 (de) Integrierte Halbleiterschaltung mit für einen Betrieb mit geringer Amplitude angepasster Eingangs/Ausgangs-Schnittstelle
DE602004008308T2 (de) Leitungstreiber auf dac-basis mit wählbaren präemphase-signalpegeln
DE4426841B4 (de) Signalübertragungseinrichtung
DE69231612T2 (de) Integrierte Schaltung mit programmierbarem Ausgang
DE10151745B4 (de) Impedanzanpassungsvorrichtung für eine Abschlussschaltung und Impedanzanpassungsverfahren dafür
DE102007030117B4 (de) Programmierbare Verzögerung für Taktphasen-Fehlerkorrektur
DE20221511U1 (de) Vorrichtung zur Signalisierung zwischen Komponenten eines Speichersystems
DE102004025900A1 (de) Leselatenz-Steuerschaltung
DE112006001541T5 (de) Systeme mit variablen Breiten von Verbindungen
DE102007060805A1 (de) Modulare Speichersteuerungstaktungsarchitektur
DE69935303T2 (de) Vollduplexübertragung
DE10085350B3 (de) Bezugsspannungsverteilung für Multilast-I/O-Systeme
DE102005052747B4 (de) Schaltung zum Senden eines Signals
DE102009019440A1 (de) Signalübertragungsschaltung
DE60008800T2 (de) Programmierbare pufferschaltung

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20060413

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20060309

R151 Utility model maintained after payment of second maintenance fee after six years

Effective date: 20061115

R152 Utility model maintained after payment of third maintenance fee after eight years

Effective date: 20081124

R071 Expiry of right