JP5171934B2 - 空間分布増幅回路 - Google Patents
空間分布増幅回路 Download PDFInfo
- Publication number
- JP5171934B2 JP5171934B2 JP2010501287A JP2010501287A JP5171934B2 JP 5171934 B2 JP5171934 B2 JP 5171934B2 JP 2010501287 A JP2010501287 A JP 2010501287A JP 2010501287 A JP2010501287 A JP 2010501287A JP 5171934 B2 JP5171934 B2 JP 5171934B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- amplifier
- memory array
- coupled
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Description
異なる図面における同じ参照記号の使用は、同様または同一の事項を示す。
他の実施形態では、両方のコアを同時に読み出すことができるように、2つ以上の読み出し増幅器が設けられてもよい。同様に、両方のコアを同時に書き込むことができるように、2つ以上の書き込み増幅器が設けられてもよい。
LE_B信号のいずれかによってイネーブルされて、増幅器入力ノードに結合されたノード303上に単一VREF出力を生成する。VREF出力の電圧の大きさは、2つの増幅器モードのどちらがイネーブルされるかに依存する。フィードバック回路304は、ENABLE_A信号またはENABLE_B信号のいずれかによってイネーブルされる場合、参照電圧VREFに対して増幅器出力ノード306の電圧を比較し、したがって、増幅器出力ノード306の電圧を、VREF303の電圧を一致させるように駆動するのに十分な共有された制御ノード305の電圧を生成する。そのようなフィードバック回路は、1つ以上の差動増幅器、コンパレータ、前置増幅器、スイッチ、および/または制御ノードが増幅器出力ノード電圧および参照電圧に応答して駆動されるようにする他の要素を含んでいてもよい。「A」増幅器のための分布最終増幅段321、323、325、および「B」増幅器のための分布最終増幅段320、322、324は、1つ以上の他の信号ノード310(例えば、電源電圧、バイアス電圧など)に結合されている。
本願明細書に記載されているように、ある実施形態が、受動素子メモリアレイを考慮する。いくつかの実施形態では、本願明細書に記載されているように、受動素子メモリアレイは、可変抵抗メモリセルを含む。
本願明細書のブロック図は、ブロックを接続する単一のノードの用語を用いて記載されてもよい。とはいえ、コンテキストによって必要とされる場合、そのような「ノード」が差分信号を伝えるための1対のノードを実際に表し、またはいくつかの関連付けられた信号を運ぶため、またはデジタルワードを形成する複数の信号を運ぶための複数の別個のワイヤ(たとえば、バス)を表し得ることが認識されるべきである。
Claims (15)
- 回路であって、
増幅器制御ノードと、
増幅器出力ノードと、
複数の第1の空間分布最終増幅段であって、各々が増幅器制御ノードに結合されたそれぞれの入力を有し、増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第1の回路構成を備える複数の第1の空間分布最終増幅段と、
複数の第2の空間分布最終増幅段であって、各々が増幅器制御ノードに結合されたそれぞれの入力を有し、増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第1の回路構成とは異なる第2の回路構成を備える複数の第2の空間分布最終増幅段と、
第1の操作モードにおいて増幅器制御ノード上に第1の信号を生成するために、および第2の操作モードにおいて増幅器制御ノード上に第2の信号を生成するために、増幅器出力ノードに応答する第1のフィードバック手段と、
第1の操作モードにおいて複数の第1の最終増幅段をイネーブルし、第2の操作モードにおいて複数の第2の最終増幅段をイネーブルするための手段と、
を備える回路。 - 請求項1記載の回路において、
前記第1のフィードバック手段は、
第1の操作モードにおいてイネーブルされた場合、増幅器制御ノード上に第1の信号を生成するための第1の前置増幅器回路と、
第2の操作モードにおいてイネーブルされた場合、増幅器制御ノード上に第2の信号を生成するための第2の前置増幅器回路と、
を備える回路。 - 請求項1〜2のいずれか記載の回路において、
アレイ線を含む第1のメモリアレイをさらに備え、
複数の第1および第2の最終増幅段は、第1のメモリアレイにわたって空間分布され、 増幅器出力ノードは、第1の操作モードにおいて第1のメモリアレイ内のあるアレイ線に第1の電圧を供給し、第2の操作モードにおいて第1のメモリアレイ内のあるアレイ線に第2の電圧を供給するために結合される回路。 - 請求項3記載の回路において、
アレイ線を備える第2のメモリアレイと、
第2の増幅器制御ノードと、
第2の増幅器出力ノードと、
複数の第3の空間分布最終増幅段であって、各々が第2の増幅器制御ノードに結合されたそれぞれの入力を有し、第2の増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第1の回路構成を備える複数の第3の空間分布最終増幅段と、
複数の第4の空間分布最終増幅段であって、各々が第2の増幅器制御ノードに結合されたそれぞれの入力を有し、第2の増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第2の回路構成を備える複数の第4の空間分布最終増幅段と、
第2のメモリアレイのための第1の操作モードにおいて第2の増幅器制御ノード上に第1の信号を生成するために、および第2のメモリアレイのための第2の操作モードにおいて第2の増幅器制御ノード上に第2の信号を生成するために、第2の増幅器出力ノードに応答する第2のフィードバック手段と、
第2のメモリアレイのための第1の操作モードにおいて複数の第3の最終増幅段をイネーブルし、第2のメモリアレイのための第2の操作モードにおいて複数の第4の最終増幅段をイネーブルするための手段と、をさらに備え、
複数の第3および第4の最終増幅段は、第2のメモリアレイにわたって空間分布され、 第2の増幅器出力ノードは、第2のメモリアレイのための第1の操作モードにおいて第2のメモリアレイ内のあるアレイ線に第1の電圧を供給し、第2のメモリアレイのための第2の操作モードにおいて第2のメモリアレイ内のあるアレイ線に第2の電圧を供給するために結合され、
同時に、第1のメモリアレイは第1および第2の操作モードのうちの一方のためにイネーブルされ、第2のメモリアレイは第1および第2の操作モードのうちの他方のためにイネーブルされる回路。 - 請求項4記載の回路において、
前記第1および第2のフィードバック手段は、
第1および第2の増幅器出力ノードのうちの一方に選択的に結合された第1の入力を有し、第1および第2の増幅器制御ノードのうちの一方の上に、第1の操作モードのための第1の信号を生成するために、第1および第2の増幅器制御ノードのうちの一方に選択的に結合された出力を有する第1の前置増幅器回路と、
第1および第2の増幅器出力ノードのうちの一方に選択的に結合された第1の入力を有し、第1および第2の増幅器制御ノードのうちの他方の上に、第2の操作モードのための第2の信号を生成するために、第1および第2の増幅器制御ノードのうちの一方に選択的に結合された出力を有する第2の前置増幅器回路と、
をともに備える回路。 - 請求項3〜5のいずれか記載の回路において、
第1のメモリアレイは、基板上に形成された3次元メモリアレイを備え、
複数の第1および第2の最終増幅段は、第1のメモリアレイの下に配置される回路。 - 請求項1〜6のいずれか記載の回路において、
複数の第1の最終増幅段の各々は、それぞれ、
増幅器制御ノードに応答するソースフォロワ素子と、
第1のイネーブル信号に応答するスイッチ素子と、を備え、
前記ソースフォロワ素子および前記スイッチ素子は、関連付けられた電圧供給ノードと増幅器出力ノードとの間で直列に結合され、
複数の第2の最終増幅段の各々は、それぞれ、
増幅器制御ノードに応答する共通ゲート素子と、
第2のイネーブル信号に応答するスイッチ素子と、を備え、
前記共通ゲート素子および前記スイッチ素子は、関連付けられた電圧供給ノードと増幅器出力ノードとの間で直列に結合される回路。 - 請求項1〜6のいずれか記載の回路において、
複数の第1および第2の最終増幅段の各々は、それぞれ、
増幅器制御ノードに結合された制御端末を有し、増幅器出力ノードに結合された第1の電流処理端末を有し、第1の内部ノードに結合された第2の電流処理端末を有する第1のトランジスタと、
関連付けられたイネーブル信号ノードに結合された制御端末を有し、第1の内部ノードに結合された第1の電流処理端末を有し、関連付けられた電圧供給ノードに結合された第2の電流処理端末を有する第2のトランジスタと、を備え、
複数の第1の最終増幅段の第1および第2のトランジスタのうちの1つは、複数の第2の最終増幅段の対応する第1または第2のトランジスタの導電型とは反対の導電型を備え、
複数の第1の最終増幅段と関連付けられた電圧供給ノードは、複数の第2の最終増幅段と関連付けられた電圧供給ノードと同一である回路。 - 方法であって、
第1の操作モードにおいて、各々が増幅器制御ノードに応答し、かつ増幅器出力ノードを駆動するために結合された、第1の回路構成を有する複数の第1の空間分布最終増幅段をイネーブルするステップと、
第2の操作モードにおいて、各々が増幅器制御ノードに応答し、かつ増幅器出力ノードを駆動するために結合された、第1の回路構成とは異なる第2の回路構成を有する複数の第2の空間分布最終増幅段をイネーブルするステップと、
増幅器出力ノードに応答して、第1の操作モードにおいて増幅器制御ノードを増幅器出力ノード上に第1の電圧を生成するための適切な電圧に駆動し、第2の操作モードにおいて増幅器制御ノードを増幅器出力ノード上に第2の電圧を生成するための適切な電圧に駆動するステップと、
を含む方法。 - 請求項9記載の方法において、
第1の操作モードにおいて、増幅器出力ノードに応答して増幅器制御ノード上に第1の信号を生成するために、第1の前置増幅器回路をイネーブルするステップと、
第2の操作モードにおいて、増幅器出力ノードに応答して増幅器制御ノード上に第2の信号を生成するために、第2の前置増幅器回路をイネーブルするステップと、
をさらに含む方法。 - 請求項10記載の方法において、
複数の第1および第2の最終増幅段は、アレイ線を有する第1のメモリアレイにわたって空間分布され、前記方法は、
第1の操作モードにおいて増幅器出力ノードを第1のメモリアレイ内のあるアレイ線に結合して第1の電圧をアレイ線上に供給し、第2の操作モードにおいて増幅器出力ノードを第1のメモリアレイ内のあるアレイ線に結合して第2の電圧をアレイ線上に供給するステップをさらに含む方法。 - 請求項11記載の方法において、
第2のメモリアレイのための第1の操作モードにおいて、各々が第1の回路構成を有し、第2の増幅器制御ノードに応答し、かつ第2の増幅器出力ノードを駆動するために結合された、第2のメモリアレイにわたって分布された複数の第3の空間分布最終増幅段をイネーブルするステップと、
第2のメモリアレイのための第2の操作モードにおいて、各々が第2の回路構成を有し、第2の増幅器制御ノードに応答し、かつ第2の増幅器出力ノードを駆動するために結合された、第2のメモリアレイにわたって分布された複数の第4の空間分布最終増幅段をイネーブルするステップと、
第2のメモリアレイのための第1の操作モードにおいて第2の増幅器制御ノードを第2の増幅器出力ノード上に第1の電圧を生成するための適切な電圧に駆動し、第2のメモリアレイのための第2の操作モードにおいて第2の増幅器制御ノードを第2の増幅器出力ノード上に第2の電圧を生成するための適切な電圧に駆動するステップと、
第2のメモリアレイのための第1の操作モードにおいて第2の増幅器出力ノードを第2のメモリアレイ内のあるアレイ線に結合して第1の電圧をアレイ線上に供給し、第2のメモリアレイのための第2の操作モードにおいて第2の増幅器出力ノードを第2のメモリアレイ内のあるアレイ線に結合して第2の電圧をアレイ線上に供給するステップと、
第1および第2の操作モードのうちの一方のための第1のメモリアレイをイネーブルし、第1および第2の操作モードの他方のための第2のメモリアレイを同時にイネーブルするステップと、
をさらに含む方法。 - 請求項12記載の方法において、
第1の前置増幅器回路の第1の入力を第1および第2の増幅器出力ノードのうちの一方に結合し、第1の前置増幅器回路の出力を第1および第2の増幅器制御ノードのうちの一方に結合し、第1の操作モードのための第1の信号を増幅器制御ノード上に生成するステップと、
第2の前置増幅器回路の第1の入力を第1および第2の増幅器出力ノードの他方に結合し、第2の前置増幅器回路の出力を第1および第2の増幅器制御ノードの他方に結合し、第2の操作モードのための第2の信号を増幅器制御ノード上に生成するステップと、
をさらに含む方法。 - 請求項11〜13のいずれか記載の方法において、
第1のメモリアレイは、基板上に形成された3次元メモリアレイを含み、
複数の第1および第2の最終増幅段は、第1のメモリアレイの下に配置される方法。 - 回路であって、
アレイ線を含む第1のメモリアレイと、
増幅器制御ノードと、
増幅器出力ノードと、
複数の第1の空間分布最終増幅段であって、各々が増幅器制御ノードに結合されたそれぞれの入力を有し、増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第1の回路構成を備える複数の第1の空間分布最終増幅段と、
複数の第2の空間分布最終増幅段であって、各々が増幅器制御ノードに結合されたそれぞれの入力を有し、増幅器出力ノードに結合されたそれぞれの出力を有し、かつ第1の回路構成とは異なる第2の回路構成を備える複数の第2の空間分布最終増幅段と、
第1の操作モードにおいて複数の第1の最終増幅段をイネーブルし、第2の操作モードにおいて複数の第2の最終増幅段をイネーブルするための手段と、を備え、
複数の第1および第2の最終増幅段は、第1のメモリアレイにわたって空間分布され、
増幅器出力ノードは、第1の操作モードにおいて第1のメモリアレイ内のあるアレイ線に第1の電圧を供給し、第2の操作モードにおいて第1のメモリアレイ内のあるアレイ線に第2の電圧を供給するために結合される回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/695,015 | 2007-03-31 | ||
US11/695,017 | 2007-03-31 | ||
US11/695,017 US7554406B2 (en) | 2007-03-31 | 2007-03-31 | Spatially distributed amplifier circuit |
US11/695,015 US7558140B2 (en) | 2007-03-31 | 2007-03-31 | Method for using a spatially distributed amplifier circuit |
PCT/US2008/058937 WO2008121979A1 (en) | 2007-03-31 | 2008-03-31 | Spatially distributed amplifier circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010524304A JP2010524304A (ja) | 2010-07-15 |
JP2010524304A5 JP2010524304A5 (ja) | 2010-08-26 |
JP5171934B2 true JP5171934B2 (ja) | 2013-03-27 |
Family
ID=39808716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010501287A Expired - Fee Related JP5171934B2 (ja) | 2007-03-31 | 2008-03-31 | 空間分布増幅回路 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP2132747B1 (ja) |
JP (1) | JP5171934B2 (ja) |
KR (1) | KR101459312B1 (ja) |
CN (1) | CN101715594B (ja) |
TW (1) | TWI378466B (ja) |
WO (1) | WO2008121979A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437824B (zh) * | 2011-12-05 | 2015-03-11 | 北京大学 | 一种直冷式高集成度电荷灵敏前置放大器 |
CN104240746B (zh) * | 2013-06-24 | 2017-07-28 | 华邦电子股份有限公司 | 读取电路及具有读取电路的记忆装置 |
WO2019168752A1 (en) * | 2018-02-27 | 2019-09-06 | Micron Technology, Inc | Three dimensional memory devices |
CN110648706B (zh) * | 2019-09-02 | 2021-03-23 | 中国科学院微电子研究所 | 三维阻变存储器及其读出电路 |
US11276469B2 (en) * | 2020-06-15 | 2022-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | One time programmable memory |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3185248B2 (ja) * | 1991-05-28 | 2001-07-09 | 日本電気株式会社 | センスアンプ回路 |
US5572474A (en) * | 1995-07-18 | 1996-11-05 | Cypress Semiconductor Corporation | Pseudo-differential sense amplifier |
US6154064A (en) * | 1998-12-30 | 2000-11-28 | Proebsting; Robert J. | Differential sense amplifier circuit |
US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US6321282B1 (en) * | 1999-10-19 | 2001-11-20 | Rambus Inc. | Apparatus and method for topography dependent signaling |
JP2001155486A (ja) * | 1999-11-25 | 2001-06-08 | Nec Corp | 半導体スタティックメモリ |
US6191989B1 (en) * | 2000-03-07 | 2001-02-20 | International Business Machines Corporation | Current sensing amplifier |
JP3617816B2 (ja) * | 2000-11-29 | 2005-02-09 | シャープ株式会社 | インピーダンス変換装置とそれを備えた表示装置の駆動装置 |
US7009278B2 (en) * | 2003-11-24 | 2006-03-07 | Sharp Laboratories Of America, Inc. | 3d rram |
JP4220982B2 (ja) * | 2005-06-08 | 2009-02-04 | 富士通株式会社 | 分布型増幅器 |
-
2008
- 2008-03-31 EP EP08744808.0A patent/EP2132747B1/en not_active Not-in-force
- 2008-03-31 WO PCT/US2008/058937 patent/WO2008121979A1/en active Application Filing
- 2008-03-31 CN CN200880018235.6A patent/CN101715594B/zh not_active Expired - Fee Related
- 2008-03-31 TW TW097111716A patent/TWI378466B/zh not_active IP Right Cessation
- 2008-03-31 JP JP2010501287A patent/JP5171934B2/ja not_active Expired - Fee Related
- 2008-03-31 KR KR1020097022690A patent/KR101459312B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI378466B (en) | 2012-12-01 |
EP2132747A4 (en) | 2011-03-16 |
TW200907999A (en) | 2009-02-16 |
WO2008121979A1 (en) | 2008-10-09 |
CN101715594A (zh) | 2010-05-26 |
EP2132747A1 (en) | 2009-12-16 |
KR20100016058A (ko) | 2010-02-12 |
JP2010524304A (ja) | 2010-07-15 |
KR101459312B1 (ko) | 2014-11-10 |
EP2132747B1 (en) | 2013-04-24 |
CN101715594B (zh) | 2014-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4625510B2 (ja) | 半導体記憶装置 | |
US7177181B1 (en) | Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics | |
JP4939528B2 (ja) | メモリラインドライバのノンバイナリグループ用のデコーディング回路 | |
US6522594B1 (en) | Memory array incorporating noise detection line | |
US7463546B2 (en) | Method for using a passive element memory array incorporating reversible polarity word line and bit line decoders | |
US7486587B2 (en) | Dual data-dependent busses for coupling read/write circuits to a memory array | |
JP4153901B2 (ja) | 半導体記憶装置 | |
US7554832B2 (en) | Passive element memory array incorporating reversible polarity word line and bit line decoders | |
US20110299354A1 (en) | Memory array circuit incorporating multiple array block selection and related method | |
JP2008535267A (ja) | タイトピッチのメモリアレイ線のためのトランジスタレイアウト構成 | |
JP2013539152A (ja) | メモリアレイの動作に順方向モードおよび逆方向モードをもたらすデコーダ回路、ならびにこれにバイアスを加える方法 | |
US8947920B2 (en) | Memory device | |
US20080025094A1 (en) | Method for using a hierarchical bit line bias bus for block selectable memory array | |
JP5171934B2 (ja) | 空間分布増幅回路 | |
US7554406B2 (en) | Spatially distributed amplifier circuit | |
JP4177818B2 (ja) | 半導体記憶装置 | |
US7558140B2 (en) | Method for using a spatially distributed amplifier circuit | |
KR101478193B1 (ko) | 가역 극성 워드 라인과 비트 라인 디코더를 결합한 패시브 엘리먼트 메모리 어레이용 방법과 장치 | |
JP5279139B2 (ja) | メモリアレイブロック選択のための2本のデータバスを組込んだメモリアレイのための方法および装置 | |
KR101465557B1 (ko) | 메모리 어레이에 판독/기입 회로를 결합하기 위한 듀얼 데이터 종속 버스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121018 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5171934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |