CN106898373B - 一种dram数据接收电路 - Google Patents

一种dram数据接收电路 Download PDF

Info

Publication number
CN106898373B
CN106898373B CN201710018600.4A CN201710018600A CN106898373B CN 106898373 B CN106898373 B CN 106898373B CN 201710018600 A CN201710018600 A CN 201710018600A CN 106898373 B CN106898373 B CN 106898373B
Authority
CN
China
Prior art keywords
compensation voltage
data
receivers
data receivers
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710018600.4A
Other languages
English (en)
Other versions
CN106898373A (zh
Inventor
张晓晨
卫秦啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201710018600.4A priority Critical patent/CN106898373B/zh
Publication of CN106898373A publication Critical patent/CN106898373A/zh
Application granted granted Critical
Publication of CN106898373B publication Critical patent/CN106898373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Abstract

本发明涉及一种DRAM数据接收电路，该电路包括数据接收器和补偿电压产生模块，数据接收器为多个，所述补偿电压产生模块为一个或多个，补偿电压产生模块为一个时，多个数据接收器均与该补偿电压产生模块连接，补偿电压产生模块为多个时，两个或两个以上数据接收器构成一组数据接收器，一组数据接收器与一个补偿电压产生模块连接。本发明极大的节省了功耗，在性能要求不是特别高而对功耗要求比较严的设计中，可以达到很好的效果。

Description

一种DRAM数据接收电路
技术领域
本发明涉及一种DRAM数据接收电路，尤其涉及一种省电的DRAM数据接收电路。
背景技术
在DRAM系统中，控制器所发出的命令、地址与数据都需要有特定的数据接收器(receiver)接收，并将其转化为内部全摆幅的数字逻辑信号。receiver种类有很多，有简单的CMOS反相器类型的receiver，施密特触发器类型的receiver，还有补偿型CMOS反相器类型的receiver，多级放大器类型的receiver等等。其中，补偿型CMOS反相器由于其结构简单，较小的耗电与较好的数据识别能力，被广泛应用在SDRAM，DDR1，以及DDR2的芯片中。
参见图1，补偿型CMOS反相器型的数据接收器由四个CMOS反相器组成，其原理如下：
I1输入接参考电压(VREF)，VREF通常为0.5倍的外部电源电压；I3输入输出首尾相接并与I1的输出相接。这样，I3中NMOS管PMOS管就组成了两个二极管连接的形式，并且会存在从电源到地的贯通电流，通过调整I3中PMOS管与NMOS管的尺寸，可以令VCOM电平等于0.5倍的电源电压。
此时I3中除了电源到地的贯通电流，还会产生I3到I1的补偿电流(IC1)，IC1有可能为正向电流，即I3的P管到I1的N管的电流；也有可能为负向电流，即I1的P管到I3的N管的电流。
令I2尺寸与I1相同，I4尺寸与I3相同，并且I2输入接输入电压(VINP)，I4的输入接VCOM。此时，在I4的输出到I2的输出之间，就会产生与IC1相同大小及极性的补偿电流(IC2)。
当输入电压(VINP)等于VREF时，I2与I4的工作状态与I1与I3的工作状态完全相同，因此输出(VOUT)等于VCOM，等于0.5倍的电源电压。
当VINP高于VREF时，I2中N管下拉能力变强，P管上拉能力变弱，而来自I4的补偿电流保持不变，因此输出VOUT被I2的N管拉低。
相反，当VINP低于VREF时，I2中N管下拉能力变弱，P管上拉能力变强，而来自I4的补偿电流保持不变，因此输出VOUT被I2的P管拉高。
简单来讲，CMOS反相器I2的翻转阈值被补偿到了VREF，当VREF变化时，翻转阈值也会随之变化。
参见图2，传统的DRAM数据接收电路中，I1与I3仅用于产生补偿电压VCOM，而且无论输入电平的高低，I1与I3始终存在耗电。因此在整个receiver的耗电中，补偿电压产生部分占了几乎50％的动态耗电与超过70％静态耗电。
并且在传统的receiver布局中，补偿部分(I1,I3)与接收部分(I2，I4)会成对使用，也就是说假设有N个数据接收器，就会存在N个补偿单元。这种布局无疑存在很大功耗浪费。
发明内容
本发明为解决背景技术中存在的上述技术问题而提供一种省电的DRAM数据接收电路。
本发明的技术解决方案是：本发明为一种DRAM数据接收电路，其特殊之处在于：该电路包括数据接收器和补偿电压产生模块，数据接收器为多个，所述补偿电压产生模块为一个或多个，补偿电压产生模块为一个时，多个数据接收器均与该补偿电压产生模块连接，补偿电压产生模块为多个时，两个或两个以上数据接收器构成一组数据接收器，一组数据接收器与一个补偿电压产生模块连接。
上述每一数据接收器设置在对应的输入端口近侧。
上述补偿电压产生模块接去耦合电容，所述补偿电压产生模块两侧设置保护线。
上述多个数据接收器设置在多个PAD的中心区位置。
上述数据接收器为补偿型CMOS反相器型的数据接收器。
本发明提供的DRAM数据接收电路，将所有或者部分的receiver删掉自身的对应的补偿电压产生模块，转而使用同一个或者几个补偿电压产生模块，极大的节省了功耗，在性能要求不是特别高而对功耗要求比较严的设计中，可以达到很好的效果。
附图说明
图1为现有的补偿型CMOS反相器型的数据接收器的结构示意图；
图2为现有的DRAM数据接收电路的结构示意图；
图3为本发明实施例一的结构示意图；
图4为本发明实施例二的结构示意图；
图5为本发明实施例三的结构示意图。
具体实施方式
本发明提供的一种DRAM数据接收电路，包括数据接收器和补偿电压产生模块，数据接收器为多个，补偿电压产生模块为一个或多个，补偿电压产生模块为一个时，多个数据接收器均与该补偿电压产生模块连接，补偿电压产生模块为多个时，两个或两个以上数据接收器构成一组数据接收器，一组数据接收器与一个补偿电压产生模块连接，每一数据接收器设置在对应的输入端口(PAD)近侧，补偿电压产生模块接去耦合电容，补偿电压产生模块两侧设置保护线。多个数据接收器也可设置在多个PAD的中心区位置，数据接收器采用补偿型CMOS反相器型的数据接收器。
下面结合具体实施例对本发明做进一步的详细说明：
参见图3，假设有N个输入信号需要接收，N个receiver共用一个补偿电压产生模块，将补偿电压VCOM传送至各个receiver中。各个receiver仍然各自放在输入PAD附近。补偿电压产生模块放置在所有receiver的中心位置，并将VCOM信号由补偿电压产生模块送至各个receiver。这种结构让receiver距离PAD很近，PAD接收到的模拟信号可以直接被receiver接收，减小了各个receiver接收到的模拟信号之间的不匹配。但是由于各个PAD距离很远，所以要防止VCOM受到干扰。因此在VCOM信号两侧加保护线(shielding)，以及在VCOM上面加去耦合(decoupling)电容。由于各个receiver距离较远，造成各个receiver的电源地的具体值不同，而补偿电压相同，因此会造成各个receiver的翻转点不同。receiver的电源及地可采用专门的走线，这样就降低了由于局部电源地不稳定造成receiver接收器误差。
参见图4，若N比较大，还可以采用折中的方式，将所有输入信号分为几组，各组receiver分别共用一个补偿电压产生模块。
参见图5，将所有的receiver放在一起，通常在所有PAD中心的位置附近，同时所有的receiver共用一个或几个补偿电压产生模块。此实施例的优点在于所有receiver之间的器件适配比较小，且receiver距离较近，因此各个receiver的电源地几乎相同，就会降低电源噪声的影响。但如果各个PAD到receiver的距离不同，会造成数据接收的不匹配，可采用绕线的方式将所有PAD到receiver的走线长度调整到相同的值。

Claims (4)

1.一种DRAM数据接收电路，该电路包括数据接收器和补偿电压产生模块，所述数据接收器为补偿型CMOS反相器型的数据接收器；
所述补偿电压产生模块包括两个反相器I1和I3；I1的输入接参考电压VREF；I3的输入输出首尾相接并与I1的输出相接；I3中NMOS管PMOS管就组成两个二极管连接的形式；所述反相器I3的输入为VCOM；
所述数据接收器包括两个反相器I2和I4；I2的输入接输入电压VINP，I4的输入接VCOM；I2和I4的输出接输出电压VOUT；其特征在于：
所述数据接收器为多个，所述补偿电压产生模块为一个或多个；
所述补偿电压产生模块为一个时，多个数据接收器均与该补偿电压产生模块连接；
所述补偿电压产生模块为多个时，两个或两个以上数据接收器构成一组数据接收器，一组数据接收器与一个补偿电压产生模块连接；
所述数据接收器各自放在输入端口附近；
所述补偿电压产生模块放置在所有数据接收器的中心位置。
2.根据权利要求1所述的DRAM数据接收电路，其特征在于：每一数据接收器设置在对应的输入端口近侧。
3.根据权利要求2所述的DRAM数据接收电路，其特征在于：所述补偿电压产生模块接去耦合电容，所述补偿电压产生模块两侧设置保护线。
4.根据权利要求3所述的DRAM数据接收电路，其特征在于：多个数据接收器设置在多个PAD的中心区位置。
CN201710018600.4A 2017-01-10 2017-01-10 一种dram数据接收电路 Active CN106898373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710018600.4A CN106898373B (zh) 2017-01-10 2017-01-10 一种dram数据接收电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710018600.4A CN106898373B (zh) 2017-01-10 2017-01-10 一种dram数据接收电路

Publications (2)

Publication Number Publication Date
CN106898373A CN106898373A (zh) 2017-06-27
CN106898373B true CN106898373B (zh) 2020-12-04

Family

ID=59198829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710018600.4A Active CN106898373B (zh) 2017-01-10 2017-01-10 一种dram数据接收电路

Country Status (1)

Country Link
CN (1) CN106898373B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209630A (zh) * 1997-08-25 1999-03-03 日本电气株式会社 半导体存储装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321282B1 (en) * 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US7123046B2 (en) * 2002-02-13 2006-10-17 Micron Technology, Inc Apparatus for adaptively adjusting a data receiver
JP2004192714A (ja) * 2002-12-10 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置
KR20140112892A (ko) * 2013-03-14 2014-09-24 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209630A (zh) * 1997-08-25 1999-03-03 日本电气株式会社 半导体存储装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Single-Loop SS-LMS Algorithm With;Hyung-Joon Chi等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20110512;全文 *

Also Published As

Publication number Publication date
CN106898373A (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
US10839863B2 (en) Forwarding signal supply voltage in data transmission system
US9515544B2 (en) Voltage compensation circuit and control method thereof
US11670348B2 (en) Semiconductor memory device with power gating circuit for data input/output control block and data input/output block and semiconductor system including the same
US10439486B2 (en) Ripple compensator, data driving circuit including the ripple compensator, and semiconductor device including the ripple compensator
US20140266450A1 (en) Method and apparatus for implementing wide data range and wide common-mode receivers
JP5585923B2 (ja) シグナリングシステム、前置増幅器、メモリデバイスおよび方法。
US7688104B2 (en) On-die termination device to compensate for a change in an external voltage
CN106898373B (zh) 一种dram数据接收电路
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
US20210305954A1 (en) Differential amplifier
US20220208253A1 (en) Systems and methods for common gate input buffers
US20120262202A1 (en) Output Buffer
US9154092B2 (en) Amplification circuit of semiconductor apparatus
US9621165B2 (en) Transmitting/receiving system
US20120170671A1 (en) Integrated circuit chip, system including master chip and slave chip, and operation method thereof
US11955963B2 (en) Output driving circuit for generating output voltage based on plurality of bias voltages and operating method thereof
US9191153B2 (en) Transmitter/receiver for supporting differential signaling and semiconductor transmitter/receiver system including the same
KR20240002480A (ko) 신호 입출력 회로 및 신호 입출력 회로의 동작 방법
US20100164605A1 (en) Semiconductor integrated circuit
US9515640B2 (en) Apparatuses and devices for bias level correction
US8624672B2 (en) Integrated circuit
Papi et al. Reduced-sized voltage-mode driver for high-speed I/O utilizing dynamic current-driven bulk biasing
US20160349784A1 (en) Internal voltage generation device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant