-
Die
vorliegende Erfindung bezieht sich auf Schaltungen und Verfahren
zum Senden eines Signals, und insbesondere auf Schaltungen und Verfahren,
die zum Senden eines Signals innerhalb eines Chips, innerhalb eines
Schaltungsmoduls oder einer PLL-Schaltung verwendet werden können. Grundlegend
bezieht sich die vorliegende Erfindung auf einstellbare Verzögerungsschaltungen,
die verbreitet in einem modernen Chip- und System-Entwurf verwendet werden,
wie zum Beispiel einer PLL, DLL (Delay Locked Loop = verzögerte Regelschleife)
oder einem OCD (Off Chip Driver = Treiber außerhalb des Chips).
-
Gegenwärtige Halbleiterchips
oder Schaltungsplatinen weisen eine Mehrzahl von Hochgeschwindigkeitssignalen
auf. Für
die ordnungsgemäße Funktionalität einer
Schaltung ist eine genaue Ankunftszeit eines Signals an einem Empfänger sehr wichtig.
Die Ankunftszeit hängt
zum Beispiel von der Länge
eines Signalwegs, Kapazitäten
oder Nebensprechen zwischen benachbarten Signalleitungen ab.
-
Bei
modernen integrierten Schaltungen oder Systementwürfen entsteht
sehr häufig
das Problem einer genauen Ausrichtung von Daten- und Strobe-Signalen
bzw. Übernahmesignalen,
um eine optimale Empfangsbedingung zu schaffen. Die optimale Empfangsbedingung
bedeutet üblicherweise
das Platzieren eines Strobe-Signals in der Mitte der Bit-Zeit von
binären
Daten. Um die Ausrichtung des Strobe-Signals in der Mitte der Bitzeit
von binären Daten
zu erreichen, ist häufig
eine Zeitverschiebung notwendig. Normalerweise wird die Einfügung einer zusätzlichen
Kapazität
in einen Signalweg oder eine Layoutoption, die das Passieren eines
Signals durch Spuren mit unterschiedlichen Längen ermöglicht, für eine Zeitverschiebung eines
Signals verwendet. Eine andere Möglichkeit
für eine
Zeitverschiebung eines Signals ist das Einfügen einer Inverterkette in
den Signalweg. Inverter ermöglichen
eine Zeitverzögerung durch
Schritte von ungefähr
50 ps, was für
viele Entwürfe
nicht fein genug ist.
-
Die
vorliegenden Verfahren zum Verschieben eines Signals sind häufig schwierig
zu realisieren, haben einen schlechten Einfluss auf die Signalqualität, sind
schwierig einzustellen oder liefern keine Möglichkeit, eine Zeitverschiebung
des Signals während
der Operation einer Schaltung einzustellen. Daher ist die Ankunftszeit
eines Signals an einem Empfänger
häufig
nicht genau genug, um eine sicher Übertragung von Signalinformationen
zu schaffen.
-
Aus
der
US 2003/0141915
A1 ist bereits eine Schaltung mit zwei benachbarten Signalleitungen
bekannt, zwischen denen eine Signalwechselwirkung stattfindet, welche
einen ersten Treiber zum Treiben eines Signals auf die erste Signalleitung
und einen zweiten Treiber zum Treiben eines zweiten Signals auf
die zweite Signalleitung aufweist. Der zweite Treiber treibt das
zweite Signal, abhängig
von der Verzögerung
des ersten Signals derart, dass die Verzögerung des ersten Signals aufgrund
der Wechselwirkung zwischen den Signalen eingestellt wird.
-
Aus
der
US 2004/0032002
A1 ist bereits eine Verbindungsstruktur mit einer Signalleitung
und einer aktiven Abschirmleitung bekannt, die benachbart zu der
Signalleitung angeordnet ist. Ein Signaltreiber treibt einen Puls
auf die Signalleitung. Ein Treiber für die Abschirmungsleitung erzeugt
ein Signal im Wesentlichen gleichzeitig mit dem Puls. Durch die gleichzeitigen
Signale auf der Signalleitung und auf der Abschirmleitung wird die
Wirkung von Lateralkapazitäten
zwischen den Leitungen minimiert.
-
Es
ist die Aufgabe der vorliegenden Erfindung, eine Schaltung zum Senden
eines Signals, die eine sichere Übertragung
des Signals ermöglicht, und
eine Möglichkeit
zum Variieren einer Signalausbreitungsverzögerung zu schaffen.
-
Diese
Aufgabe wird gelöst
durch eine Schaltung gemäß Anspruch
1 oder 2.
-
Die
vorliegende Erfindung basiert auf der Erkenntnis, dass es möglich ist,
eine Verzögerung
eines Signals zu ändern
durch Anlegen eines invertierten oder nicht invertierten Signals
mit demselben Datenstrom an benachbarte Abschirmspuren.
-
Der
erfinderische Ansatz hat den Vorteil, dass er eine Möglichkeit
schafft, eine Verzögerung
eines Signals zu ändern,
nur durch ein digitales Schalten von benachbarten Treibern in einen
invertierten oder nicht invertierten Modus. Wenn die Zeitverschiebung
erreicht wird durch Stimulieren benachbarter Treiber, ist es möglich, die
Verzögerung
oder Laufzeit eines Signals „während des
Betriebs" während einer Operation
einer Schaltung einzustellen. Durch Verwenden von angepassten Treibern
in demselben Chip und auf Grund von relativ stabilen Platinenparametern
sind die Verzögerungs abweichungen
relativ gering über
Temperatur- und Prozess-Abweichungen.
Daher ist eine sehr genaue Einstellung der Verzögerungszeit eines Signals möglich. Ferner
kann die Verzögerungszeit
in sehr winzigen Schritten eingestellt werden. Dies stellt eine
sichere Übertragung von
Signalinformationen sicher und ermöglicht noch sogar höhere Übertragungsfrequenzen.
-
Der
erfinderische Ansatz ermöglicht
eine Synchronisation von Signalen mit einem digitalen implementierbaren
Algorithmus. Es besteht kein Bedarf nach einer analogen Analysierschaltung.
Eine Synchronisation von Signalen, zum Beispiel Datensignalen, kann
notwendig sein, wenn die Signalausbreitung von unterschiedlichen
Signalen auf Grund einer technischen Fehlanpassung unterschiedlich
ist. Einige der Signale benötigen
vielleicht eine weitere Verzögerung,
andere Signale sollen vielleicht schneller sein. Der erfinderische
Ansatz ermöglicht
das Verschieben der Verzögerung
eines Signals sogar nachdem der Entwurf abgeschlossen ist. Ferner
ermöglicht
der erfinderische Ansatz das Synchronisieren von Signalen mit einem
Strobe-Signal.
-
Ein
weiterer Vorteil ist, dass der erfindungsgemäße Ansatz nicht auf einen bestimmten
Schaltungsentwurf beschränkt
ist, sondern auch für In-Chip-Anwendungen
funktioniert sowie für
die Verbindungen von integrierten Schaltungen auf einer Schaltungsplatine.
-
Der
erfinderische Ansatz kann in Verbindung mit der so genannten „Abschirmspur"-Technik verwendet
werden, bei der Daten- und/oder Strobesignal-Spuren auf einer gedruckten
Schaltungsplatine oder auf einer integrierten Schaltung verschachtelt sind,
durch mit Masse verbundene oder abgeschlossene Spuren, um ein gegenseitiges
Koppeln zu reduzieren. Wenn eine Spur bereits durch solche benachbarten
Spuren abgeschirmt ist, können
diese Spuren verwendet werden, um ein invertiertes oder nicht invertiertes
Signal zu senden, gemäß dem erfinderischen
Ansatz.
-
Gemäß einem
Ausführungsbeispiel
ist eine Signalleitung in der Nachbarschaft von zwei weiteren Signalleitungen.
Während
eines Schaltereignisses findet eine kapazitive und induktive Wechselwirkung zwischen
den Spuren statt. Wenn Signale auf den drei Leitungen gleichzeitig
schalten, wird die Verzögerung
des mittleren Signals durch das Schaltereignis auf den benachbarten
Leitungen beeinflusst.
-
Gemäß einem
weiteren Ausführungsbeispiel wird
die Wechselwirkung der benachbarten Signalleitungen weiter verbessert
durch Einfügen
eines Kopplungselements, zum Beispiel einer Kapazität oder einer
Induktivität,
zwischen den benachbarten Leitungen.
-
Im
Prinzip gibt es fünf
mögliche
Kombinationen zum Schalten. Im Gerade-Modus werden drei Signale
gleichzeitig mit derselben Phase getrieben. Im Ungerade-Modus wird
die mittlere Signalspur gegenphasig zu den benachbarten zwei Spuren
getrieben. In einem „Nachbarn-Aus"-Modus werden die
benachbarten Signalspuren durch eine statische „0" oder „1" getrieben.
-
Im
Gerade-Modus wird die Verzögerung
des Signals auf der mittleren Spur verringert. Im Ungerade-Modus
wird die Verzögerung
des Signals auf der mittleren Spur erhöht. Im Nachbarn-Aus-Modus ist die
Verzögerung
des Signals auf der mittleren Spur unverändert.
-
Im „Halb-Gerade"- oder „Halb-Ungerade"-Modus wird eines
der benachbarten Signale phasengleich mit dem mittleren Signal getrieben
und die andere benachbarte Spur wird durch eine statische „0" oder „1" getrieben. In dem
Halb-Gerade- und Halb-Ungerade-Modus ist die Wirkung einer Zeitverschiebung
auf dem mittleren Signal weniger stark als die Wirkung in dem Gerade-Modus
oder in dem Ungerade-Modus, da bei dem Halb-Gerade- und Halb-Ungerade-Modus
nur eines der benach barten Signale gleichzeitig mit dem mittleren
Signal schaltet.
-
Jeder
dieser fünf
Fälle liefert
einen individuellen Betrag einer Verzögerung für das Signal in der Mitte,
auf Grund einer kapazitiven und/oder induktiven Wechselwirkung,
Kopplung oder Nebensprechen zwischen den Spuren.
-
Während die
Auswahl eines Halb-Gerade- und Halb-Ungerade-Modus bereits eine feine Einstellung
der Verzögerung
des mittleren Signals liefert, ist eine noch feinere Einstellung
möglich
durch Ändern der
Treiberwiderstände
der benachbarten Treiber. Eine Einstellung der Treiberwiderstände macht
es möglich,
sogar noch kleinere Verzögerungsänderungsschritte
zu haben.
-
Da
eine solche feine Einstellung der Verzögerung des mittleren Signals
möglich
ist, kann der erfinderische Ansatz vorteilhaft für die Einstellung der Verzögerung bei
Takt-PLL-Rückkopplungsschleifen (PLL;
PLL = phase locked loop = Phasenregelschleife), DLLs (DLL; DLL =
delay locked loop = verzögerte Regelschleife)
oder OCDs (OCD; OCD = off chip driver = Außerchiptreiber) verwendet werden.
Der erfinderische Ansatz kann für
DLLs verwendet werden, die Datensignale mit einem Strobe-Signal
oder PLL-Rückkopplungsschleifen
auf registrierten DDR-DIMM-Speichermodulen synchronisieren, wo normalerweise
viele Layout- und Einzelkondensator-Optionen für die Einstellung der Verzögerung verwendet
werden.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:
-
1a eine
schematische Ansicht einer Schaltung zum Senden eines Signals gemäß einem ersten
Ausführungsbeispiel
der vorliegenden Erfindung;
-
1b eine
schematische Ansicht einer Schaltung zum Senden eines Signals gemäß einem zweiten
Ausführungsbeispiel
der vorliegenden Erfindung;
-
2 eine
schematische Ansicht einer Schaltung zum Senden eines Signals gemäß einem dritten
Ausführungsbeispiel
der vorliegenden Erfindung;
-
3 ein
vereinfachtes Ersatzschema der Schaltung, die in 2 gezeigt
ist;
-
4 eine
graphische Ansicht der Wechselwirkung gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung;
-
5 ein
Simulationsschema für
die Ergebnisse, die in 4 gezeigt sind; und
-
6 eine
schematische Ansicht einer Platinenaufstapelung, die für die Simulation
des Ausführungsbeispiels
verwendet wird, gezeigt in 4.
-
Bei
der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele
der vorliegenden Erfindung werden gleiche oder ähnliche Bezugszeichen für ähnliche
Elemente verwendet, die in unterschiedlichen Figuren gezeigt sind,
wobei eine wiederholte Beschreibung dieser Elemente weggelassen
wird.
-
1a zeigt
eine schematische Ansicht einer Schaltung zum Senden eines Signals
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung. Die Schaltung weist einen ersten Treiber 102, einen
zweiten Treiber 104, einen ersten Empfänger 112 und einen
zweiten Empfänger 114 auf.
Der zweite Empfänger 114 kann
als eine Empfänger-Kopie bzw.
ein -Replica realisiert sein.
-
Der
erste Treiber 102 ist konfiguriert, um ein erstes Signal
auf die erste Signalleitung 122 zu treiben. Die erste Signalleitung 122 sendet
das erste Signal zu dem Empfänger 112.
Der zweite Treiber 104 ist konfiguriert, um ein zweites
Signal auf die zweite Signalleitung 124 zu treiben, die
das zweite Signal zu der Empfängerkopie 114 sendet.
Die Empfängerkopie 114 stellt
sicher, dass beide, das erste und das zweite Signal, dieselbe Umgebung
aufweisen. Dieselbe Umgebung ist wichtig, um die notwendige Wechselwirkung
zwischen den zwei Signalen zu erreichen. Die Empfängerkopie 114 muss
keine Nachbildung eines normalen Empfängers sein, sondern muss die
elektrischen Eingangseigenschaften imitieren, wie zum Beispiel R,
L, C, eines normalen Empfängers.
Die Empfängerkopie 114 weist
keinen Datenausgang auf, da das zweite Signal kein Datensignal ist,
sondern nur zum Einstellen der Verzögerung des ersten Signals verwendet
wird. Üblicherweise weist
der Empfänger 112 ein
Paar von Transistoren auf. Die Empfängerkopie 114 wird
als eine Last verwendet, um den echten Empfänger zu imitieren. Bei einem
idealen Ausführungsbeispiel
ist die zweite Signalleitung 124 mit einem weiteren Vorrichtungsstift verbunden.
Wenn kein Vorrichtungsstift für
die Empfängerkopie 114 verfügbar ist,
kann eine Kapazität oder
ein Widerstand verwendet werden, um die Eigenschaft der Vorrichtung
zu imitieren. Die erste Signalleitung ist benachbart zu den zweiten
Signalleitungen angeordnet, derart, dass eine Wechselwirkung oder
ein Nebensprechen zwischen Signalen, die auf der ersten Signalleitung
und der zweiten Signalleitung gesendet werden, stattfindet. Die
Signale 122, 124 können die gesamte Distanz zwischen
den Treibern 102, 104 und den Empfängern 112, 114 oder
nur für
einen Teil der Distanz benachbart geleitet werden. In 1a ist
die Region, in der die erste und die zweite Leitung 122, 124 nahe
beieinander geleitet werden, derart, dass eine Wechselwirkung stattfindet, der
mittlere Teil der Leitungen 122, 124.
-
Der
erste Treiber ist konfiguriert, um das erste Signal auf der ersten
Signalleitung 122 von einem hohen Zustand in ei nen niedrigen
Zustand oder von einem niedrigen Zustand in einen hohen Zustand
zu schalten. Das erste Signal kommt an dem ersten Empfänger 112 mit
einer Verzögerungszeit
an, die zum Beispiel von der Länge
der Signalspur 122 oder von Kapazitäten zwischen der ersten Signalspur 122 und
benachbarten Signalspuren 124 oder einer Masseebene abhängt.
-
Die
Verzögerung
des ersten Signals auf der ersten Signalleitung 122 kann
beeinflusst werden durch ein Schalten des elektrischen Potentials
der zweiten Signalleitung 124 von einem hohen zu einem niedrigen
Zustand oder von einem niedrigen zu einem hohen Zustand. Wenn der
erste Treiber 102 und der zweite Treiber 104 Signale
gleichzeitig auf den Signalleitungen 122, 124 treiben,
hängt die
Verzögerungszeit
des ersten Signals auf der ersten Signalleitung 122 von
dem Schalten des zweiten Signals auf der zweiten Signalleitung 124 ab.
Wenn das zweite Signal phasengleich mit dem ersten Signal schaltet, wird
die Verzögerungszeit
des ersten Signals verringert. Anders ausgedrückt kommt das erste Signal
früher
an dem ersten Empfänger 112 an
oder die Übertragung
des ersten Signals wird beschleunigt. Wenn das zweite Signal gegenphasig
zu dem ersten Signal schaltet, wird die Verzögerungszeit des ersten Signals
erhöht.
Anders ausgedrückt
wird das erste Signal verlangsamt. In dem Fall, dass das zweite
Signal statisch auf einem hohen oder niedrigen Pegel ist, bleibt
die Verzögerungszeit
des ersten Signals unverändert.
-
Die
Signalleitungen 122, 124 sind derart angeordnet,
dass eine Wechselwirkung der Signale stattfinden kann. Die Wechselwirkung
hängt von
der Distanz zwischen den zwei Leitungen 122, 124 und von
der Länge
der zwei Leitungen 122, 124, die nahe zueinander
geleitet werden, ab. Je näher
die zwei Leitungen sind, desto stärker ist die Wirkung des Nebensprechens
zwischen den zwei Signalen. Dasselbe gilt für die Distanz, für die die
zwei Leitungen nahe beieinander geleitet werden. Somit kann die
Wirkung des kapazitiven und/oder induktiven Koppelns zwischen den
zwei Leitungen durch die Distanz der zwei Leitungen und die Länge, die
die zwei Leitungen nahe aneinander geleitet werden, eingestellt
werden. In dem Fall von Spuren auf einer PCB, wird ein Koppeln kapazitiv/induktiv
gemischt. In dem Fall von Auf-Chip-Metallspuren spielt hauptsächlich kapazitives
Koppeln eine Rolle.
-
Der
zweite Treiber 104 ist konfiguriert, um das zweite Signal
auf der zweiten Signalleitung 124 phasengleich oder gegenphasig
mit dem ersten Signal auf der ersten Signalleitung 122 oder
auf einem statischen Pegel zu treiben. Die Entscheidung des Treibmodus
des zweiten Signals hängt
von der Verzögerungszeit
des ersten Signals ab. Daher ist der zweite Treiber 104 mit
Verzögerungsinformationen 132 versehen,
an denen die Entscheidung des Treibmodus des zweiten Signals getroffen
wird. Die Verzögerung
des ersten Signals auf der ersten Signalleitung 122 kann
auf einer Prototyp-Platine gemessen werden, während eines Konfigurationsmodus
oder „während des
Betriebs" während einer
Operation der Schaltung. Daher können
Verzögerungsinformationen 132 fest
in der Schaltung, vorauswählbar,
innerhalb der Schaltung gespeichert sein, zum Beispiel in einer
Speichereinheit, die ein Ändern
der Verzögerungsinformationen
ermöglicht,
oder können
zu dem zweiten Treiber 104 durch eine Rückkopplungsschaltung geliefert
werden (nicht gezeigt in 1a). Vorprogrammierte
Verzögerungsinformationen
sind nützlich,
wenn nur leichte Unterschiede zwischen Chips vorliegen. Üblicherweise
gilt dies für
Chips, die von demselben Wafer genommen werden. In diesem Fall kann
ein einzelner Chip getestet werden und die gemessenen Verzögerungsinformationen
können
in Chips derselben Ladung vorprogrammiert werden. Alternativ ist
das Einstellen der Verzögerungsinformationen
während
einer Operation der Schaltung nützlich,
wenn Änderungen
bei der Verzögerung während einer
Operation vorliegen, zum Beispiel auf Grund von Spannungs- oder Temperatur-Änderungen.
In diesem Fall kann die Verzögerung
der Signale überwacht
werden und die Verzögerungsinformationen
können
periodisch eingestellt werden, zum Bei spiel nach jedem Zyklus oder
nach 100 Zyklen. Eine solche Operationsrückkopplung kann für DLLs verwendet
werden. In dem Fall einer DLL können
die Verzögerungsinformationen
eine Zeitdifferenz zwischen einem Daten- und einem Strobe-Signal sein. Ansonsten
kann die Verzögerung
die Zeit zwischen einem Daten- oder einem Takt-Signal oder zwischen zwei
anderen Signalen sein.
-
Gemäß dem Ausführungsbeispiel,
das in 1a gezeigt ist, werden der erste
Treiber 102 und der zweite Treiber 104 durch eine
Steuereinheit 142 ausgelöst. Die Steuereinheit 142 kann
eine Speichersteuerung sein, die ein Speichersignal liefert, um durch
den ersten Treiber 102 ausgegeben zu werden. In 1a ist
die Steuereinheit 142 konfiguriert, um ein „data in" Signal (Dateneingabe-Signal)
zu empfangen, das durch den ersten Treiber 102 gesendet
werden soll. Abgesehen von dem ersten Treiber 102 triggert
die Steuereinheit 142 den zweiten Treiber 104 derart,
dass der zweite Treiber eingestellt wird, um das zweite Signal zu
treiben, gleichzeitig zu dem ersten Treiber 102, der das
erste Signal treibt. Gemäß diesem
Ausführungsbeispiel
empfängt
die Steuereinheit 142 die Verzögerungsinformationen 132 des
ersten Signals. Abhängig
von den Verzögerungsinformationen 132 ist
die Steuereinheit 142 konfiguriert, um den zweiten Treiber 104 zu
stimulieren, um das zweite Signal phasengleich, gegenphasig oder
auf einem statischen Pegel zu treiben.
-
Die
Wirkung der Einstellung der Verzögerung
des ersten Signals auf der ersten Signalleitung 122 kann
ferner erhöht
werden durch ein drittes oder weitere Signale, die nahe zu der ersten
Signalleitung 122 angeordnet sind. Die weiteren Signale
hängen von
der Verzögerung
des ersten Signals ab und werden entsprechend dem zweiten Signal
gesteuert. Die Signalleitungen können
auf einer gemeinsamen Ebene nebeneinander oder aufeinander angeordnet sein.
Ferner ist es möglich,
eine Mehrzahl von Signalleitungen nebeneinander auf einer ersten
Signalschicht und eine Mehrzahl von weite ren Signalleitungen auf
anderen Signalschichten anzuordnen, die über oder unter der Signalschicht
der ersten Signalleitung sein können.
-
Gemäß einem
weiteren Ausführungsbeispiel kann
die Wechselwirkung zwischen dem ersten und dem zweiten Signal weiter
eingestellt werden durch Treiben des zweiten Signals nicht genau
zur gleichen Zeit wie das erste Signal durch Auswählen unterschiedlicher
Längen
für die
erste und zweite Signalleitung.
-
1b zeigt
eine schematische Ansicht einer Schaltung zum Senden eines Signals
gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung. Die erste und zweite Signalleitung 122, 124 sind
durch ein Kopplungselement gekoppelt. Bei diesem Ausführungsbeispiel
ist das Kopplungselement eine Kapazität, die die erste und die zweite
Signalleitung 122, 124 verbindet. Alternativ kann
eine Induktivität
zum Koppeln der Signalleitungen 122, 124 verwendet
werden. Die gerade Verbindung der Signalleitungen 122, 124 durch
die Kapazität
richtet eine Wechselwirkung zwischen den benachbarten Signalleitungen 122, 124 ein.
Eine Kopplung mit Hilfe eines diskreten Kopplungselements kann verwendet werden,
um die Kopplung zwischen benachbarten Leitungen 122, 124 zu
erhöhen,
zum Beispiel wenn die Länge
der Leitungen 122, 124 nicht lang genug ist, um
eine Wechselwirkung einer erforderlichen Stärke einzurichten.
-
2 zeigt
ein Beispiel einer typischen Chip-Zu-Chip-Kommunikation, wobei ein erster Chip als
ein Treiber funktioniert und ein zweiter Chip als ein Empfänger funktioniert.
Gemäß diesem
Ausführungsbeispiel
sind der Chip 1 und der Chip 2 beide integrierte Schaltungen, die
auf einer gedruckten Schaltungsplatine angeordnet sind. Der Chip
1 weist einen ersten Treiber 202, einen zweiten Treiber 204 und
einen dritten Treiber 206 auf. Der Chip 2 weist einen ersten
Empfänger 212,
einen zweiten Empfänger 214 und
einen dritten Empfänger 216 auf.
Der Chip 1 und der Chip 2 sind durch eine erste Signalleitung 222,
eine zweite Signalleitung 224 und eine dritte Signalleitung 226 verbunden.
Die erste Signalleitung 222 verbindet den ersten Treiber 202 mit
dem ersten Empfänger 212,
die benachbarten Signalleitungen 224, 226 verbinden
den zweiten und dritten Treiber 204, 206 mit dem
entsprechenden zweiten und dritten Empfänger 214, 216.
-
Gemäß diesem
Ausführungsbeispiel
ist der erste Treiber 202 konfiguriert, um ein erstes Informationssignal
zu senden, wie zum Beispiel ein Speicherdatensignal, auf der ersten
Signalleitung 222 zu dem ersten Empfänger 212, der zweite
und dritte Treiber 204, 206 werden nicht verwendet,
um ein Informationssignal zu senden, sondern um ein Einstellsignal
zu senden. Die Einstellsignale auf den benachbarten Signalleitungen 224, 226 werden
verwendet, um die Verzögerung
des ersten Informationssignals auf der ersten Signalleitung 222 einzustellen.
Gemäß diesem
Ausführungsbeispiel
wird die erste Signalleitung 222 zwischen der zweiten und
dritten Signalleitung 224, 226 geleitet und die
drei Signalleitungen sind auf einer gemeinsamen Signalebene einer
gedruckten Schaltungsplatine derart angeordnet, dass ein Nebensprechen
zwischen den drei Leitungen 222, 224, 226 stattfindet.
-
3 zeigt
ein vereinfachtes Ersatzschema des Ausführungsbeispiels, das in 2 gezeigt
ist. Gemäß diesem
Ausführungsbeispiel
weist der Treiber-Chip drei Treiber 302, 304, 306 auf
und der Empfänger-Chip
weist einen ersten Empfänger 312 und einen
gemeinsamen zweiten Empfänger 314 auf.
Die Treiber und der Empfänger
sind durch Signalleitungen 322, 324, 326 auf
einer gedruckten Schaltungsplatine verbunden. Die Treiber 302, 304, 306 weisen Treiberwiderstände 352, 354, 356 auf.
Der erste Empfänger 312 weist
einen ersten Abschlusswiderstand 362 auf, und die benachbarten
Signalspuren 324, 326 sind durch Abschlusswiderstände 364, 366 abgeschlossen,
die die benachbarten Signalleitungen 324, 326 zu
einem Spannungspegel Vdd/2 abschlie ßen, der der Hälfte der
Versorgungsspannung der Schaltung entspricht.
-
Gemäß diesem
Ausführungsbeispiel
sind die zweite und dritte Signalleitung 324, 326 zu
demselben Spannungspegel abgeschlossen. Da die Signale auf der zweiten
und dritten Signalleitung 324, 326 nicht zum Senden
von Informationen verwendet werden, sondern für die Einstellung des ersten
Signals auf der ersten Signalleitung 322, kann der Empfänger 314 als
ein Abschluss der zweiten und dritten Signalleitung 324, 326 realisiert
sein.
-
Wie
durch die Pfeile zwischen den Signalleitungen 322, 324, 326 angezeigt
ist, erfolgt eine Wechselwirkung zwischen benachbarten Signalleitungen
während
der Schaltereignisse.
-
Gemäß diesem
Ausführungsbeispiel
sind der Treiber- und Empfänger-Chip
Teil einer Speicherschaltung. Zum Beispiel kann der Treiber-Chip
eine Speichersteuerung sein, und der Empfänger-Chip kann ein Speicher-Chip
auf einem Speichermodul sein. Die Mittelspur 322 kann zum
Beispiel zum Liefern eines Strobe-Signals zu dem Empfänger-Chip verwendet
werden. Die Spuren 324, 326 in 3 oben
und unten von der Mittelspur 322 können zum Abschirmen verwendet
werden und für
die Einstellung der Verzögerung
des Strobe-Signals der Mittelspur 322.
-
Gemäß einem
weiteren Ausführungsbeispiel ist
die erste Signalleitung 322 eine bidirektionale Übertragungsleitung.
Daher müssen
die zweite und dritte Übertragungsleitung 324, 326 ebenfalls
bidirektional sein.
-
4 zeigt
ein Simulationsschema des Ausführungsbeispiels,
das in 3 gezeigt ist. Die Simulation basiert auf einem
Agilent-ADS-Simulator. Die Signalleitungen 322, 324, 326 sind
als PCB-Spuren mit einer charakteristischen Impedanz von 60 Ohm simuliert.
Eine solche Impedanz ist ty pisch für eine DDR-Speichermodul-PCB
(PCB = Printed Circuit Board = gedruckte Schaltungsplatine).
-
Die
Spurlängen
der Signalleitungen 322, 324, 326 ist
500 mil (12,7 mm), die Breite ist 4 mil (0,1 mm) und eine Kante-Zu-Kante-Beabstandung
ist 4 mil. Eine Querschnittsansicht durch eine gedruckte Schaltungsplatine,
wie sie für
die Simulation verwendet wird, gezeigt in 6. Die Bitrate,
die für
eine Simulation verwendet wird ist 1,6 Gbps (Giga bit pro Sekunde).
Der Spannungshub zwischen Niedrigspannung und Hochsignalspannung
ist 0 V bis 1,8 V.
-
Die
Anstiegs-/Abfall-Zeit ist 150 ps und der Treiberwiderstand der Widerstände R1,
R2, R3 ist 40 Ohm. Der Empfängerabschluss
R4, R5, R6 ist 60 Ohm. Die Treiber-/Empfänger-Kapazität C1, C3, C5, C6, C7, C8 ist
2,5 pF. Für
eine Simulation wird eine einfache 36 Bit lange Pseudozufallsbitsequenz
verwendet „010100110001110000111101111000010000".
-
5 zeigt
das resultierende Datenauge der Simulation basierend auf dem Simulationsschema, das
in 4 gezeigt ist. Die Datenaugen, die in 4 präsentiert
sind, sind von Signalen in allen Modi, d. h. die zweite und dritte
Signalleitung 324, 326 werden phasengleich, gegenphasig
oder auf einem statischen Pegel im Vergleich zu dem ersten Signal auf
der ersten Signalleitung 322 getrieben.
-
In
dem Nachbar-Aus-Modus sind das zweite und dritte Signal auf einem
statischen Pegel. Daher wird das erste Signal auf der ersten Signalleitung 322 nicht
durch die benachbarten Signalleitungen beeinflusst. Wie in 5 gezeigt
ist, ist der Kreuzungspunkt des ersten Signals bei 0,9 V bei 173,0
psek.
-
Durch
Stimulieren der Schaltung in, dem Ungerade-Modus oder in dem Halb-Ungerade-Modus kann
der Kreuzungspunkt nach links verschoben werden, was bedeutet, dass
die Verzögerung
des ersten Signals reduziert wird. Durch Stimulieren der Schaltung
mit dem Halb-Gerade-Modus oder dem Gerade-Modus kann der Kreuzungspunkt
nach rechts verschoben werden, was bedeutet, dass die Verzögerung des
ersten Signals erhöht
wird.
-
In
dem Ungerade-Modus werden das zweite und dritte Signal gegenphasig
zu dem ersten Signal getrieben. Der Kreuzungspunkt des ersten Signals
in dem Ungerade-Modus ist bei 152,2 psek. Durch Wählen des
Ungerade-Modus kann die Verzögerung des
ersten Signals um 20,8 psek reduziert werden. In dem Halb-Ungerade-Modus,
was bedeutet, dass eines des zweiten oder des dritten Signals gegenphasig
zu dem ersten Signal getrieben wird und das andere auf einem statischen
Pegel getrieben wird, ist der Kreuzungspunkt des ersten Signals
bei 160,5 psek, was bedeutet, dass die Verzögerung des ersten Signals um
12,5 psek reduziert wird.
-
In
dem Gerade-Modus, was bedeutet, dass das zweite und dritte Signal
gleichphasig mit dem ersten Signal getrieben werden, ist der Kreuzungspunkt
des ersten Signals bei 206,5 psek, was bedeutet, dass die Verzögerung des
ersten Signals um 33,4 psek erhöht
wird. In dem Halb-Gerade-Modus, was bedeutet, dass eines des zweiten
oder des dritten Signals gleichphasig mit dem ersten Signal getrieben wird
und das andere auf einem statischen Pegel getrieben wird, ist der
Kreuzungspunkt des ersten Signals bei 189,7 psek, was bedeutet,
dass die Verzögerung
des ersten Signals um 16,7 psek erhöht wird.
-
Dies
zeigt, dass eine Länge
von 12,7 mm von Spuren in Wechselwirkung eine Verzögerungseinstellung
im Bereich von ungefähr
+/– 27
psek mit einem Schritt von ungefähr
13,5 psek ermöglicht.
Der Einstellbereich könnte
verbreitert werden durch Verwenden längerer Spuren oder einer geringeren
Kante-Zu-Kante-Spurbeabstandung.
-
6 zeigt
eine Querschnittsansicht durch eine gedruckte Schaltungsplatine,
wie sie für
die Simulation verwendet wird, die in 4 und 5 beschrieben
ist. Die gedruckte Schaltungsplatine weist ein Fr 4 Dielektrikum 670 auf.
Das Dielektrikum 670 weist eine Dicke von 3,55 mil (0,087
mm) und eine dielektrische Konstante von E = 4,2 auf. Eine untere Oberfläche des
Dielektrikums 670 ist durch eine Masseebene 671 abgedeckt,
die aus Kupfer hergestellt ist. Auf der gegenüberliegenden Oberfläche der
Masseebene 671 sind die drei Signalspuren 322, 324, 326 angeordnet.
Die Signalspuren sind aus Kupfer. Die Signalspuren weisen eine Höhe von 1,8
mil (0,045 mm) und eine Breite von 4 mil (0,1 mm) auf. Es besteht
eine Distanz von 4 mil (0,1 mm) zwischen den drei Spuren 322, 324, 326.
-
Abhängig von
den Bedingungen kann das erfindungsgemäße Verfahren zum Senden eines
Signals in Hardware oder in Software implementiert sein. Die Implementierung
kann auf einem digitalen Speichermedium ausgeführt werden, insbesondere einer Diskette
oder einer CD unter Verwendung von Steuersignalen, die elektronisch
ausgelesen werden können,
die somit mit dem programmierbaren Computersystem zusammenarbeiten
können,
so dass das Verfahren ausgeführt
wird. Im Allgemeinen ist die Erfindung ebenfalls vorhanden in einem
Computerprogrammprodukt, das einen Programmcode aufweist, der auf
einem maschinenlesbaren Träger
gespeichert ist zum Ausführen
des erfindungsgemäßen Verfahrens
zum Verschlüsseln
von Originaldaten, wenn das Computerprogrammprodukt auf einem Computer
läuft.
Anders ausgedrückt
kann die Erfindung auch als ein Computerprogramm realisiert sein, das
einen Programmcode aufweist zum Ausführen des Verfahrens zum Verschlüsseln von
Originaldaten, wenn das Computerprogramm auf einem Computer läuft.
-
Während diese
Erfindung im Hinblick auf verschiedene bevorzugte Ausführungsbeispiele
beschrieben wurde, gibt es Änderungen,
Vertauschungen und Entsprechungen, die in den Schutzbereich der
vorliegenden Erfindung fallen. Es sollte ebenfalls darauf hingewiesen
werden, dass es viele alternative Möglichkeiten zum Implementieren
der Verfahren und Zu sammensetzungen der vorliegenden Erfindung gibt.
Es ist daher beabsichtigt, dass die nachfolgenden Patentansprüche derart
interpretiert werden, dass sie alle derartigen Änderungen, Vertauschungen und
Entsprechungen, die in das wahre Wesen und den Schutzbereich der
vorliegenden Erfindung fallen, umfassen.
-
- 102
- erster
Treiber
- 104
- zweiter
Treiber
- 112
- erster
Empfänger
- 114
- zweiter
Empfänger
- 122
- erste
Signalleitung
- 124
- zweite
Signalleitung
- 132
- Verzögerungsinformationen
- 142
- Steuereinheit
- 202
- erster
Treiber
- 204
- zweiter
Treiber
- 206
- dritter
Treiber
- 212
- erster
Empfänger
- 214
- zweiter
Empfänger
- 216
- dritter
Empfänger
- 222
- erste
Signalleitung
- 224
- zweite
Signalleitung
- 226
- dritte
Signalleitung
- 302
- erster
Treiber
- 304
- zweiter
Treiber
- 306
- dritter
Treiber
- 312
- erster
Empfänger
- 314
- zweiter
Empfänger
- 322
- erste
Signalleitung
- 324
- zweite
Signalleitung
- 326
- dritte
Signalleitung
- 352,
354, 356
- Treiberwiderstand
- 362,
364, 366
- Abschlusswiderstand
- 670
- Dielektrikum
- 671
- Masseebene