DE112008001550T5 - Leistungshalbleitervorrichtung, Verfahren zur Fertigung einer Leistungshalbleitervorrichtung und Motoransteuervorrichtung - Google Patents

Leistungshalbleitervorrichtung, Verfahren zur Fertigung einer Leistungshalbleitervorrichtung und Motoransteuervorrichtung Download PDF

Info

Publication number
DE112008001550T5
DE112008001550T5 DE112008001550T DE112008001550T DE112008001550T5 DE 112008001550 T5 DE112008001550 T5 DE 112008001550T5 DE 112008001550 T DE112008001550 T DE 112008001550T DE 112008001550 T DE112008001550 T DE 112008001550T DE 112008001550 T5 DE112008001550 T5 DE 112008001550T5
Authority
DE
Germany
Prior art keywords
region
area
power semiconductor
conductivity type
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112008001550T
Other languages
English (en)
Other versions
DE112008001550B8 (de
DE112008001550B4 (de
Inventor
Satoshi Hirose
Daigo Kikuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112008001550T5 publication Critical patent/DE112008001550T5/de
Application granted granted Critical
Publication of DE112008001550B4 publication Critical patent/DE112008001550B4/de
Publication of DE112008001550B8 publication Critical patent/DE112008001550B8/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Leistungshalbleitervorrichtung mit:
– einer ersten und einer zweiten Hauptelektrode (65, 66), die auf einer ersten bzw. einer zweiten Hauptoberfläche eines Halbleitersubstrats gebildet sind;
– einem Leistungshalbleiterelement (Q3), das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode (65, 66) verbunden ist; und
– einem Widerstandselement, das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode (65, 66) parallel zum Leistungshalbleiterelement (Q3) verbunden ist.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Leistungshalbleitervorrichtung, ein Verfahren zur Fertigung einer Leistungshalbleitervorrichtung und eine Motoransteuervorrichtung. Die vorliegende Erfindung betrifft insbesondere eine technische Ausführung, die es ermöglicht, die Kosten für eine einen Inverter aufweisende Motoransteuervorrichtung zu verringern.
  • Stand der Technik
  • Bekannt ist eine Art von Motoransteuervorrichtung, die einen von einer Gleichstromenergiequelle (DC-Energiequelle), wie beispielsweise einer Batterie, bereitgestellten Gleichstrom mit Hilfe eines Inverters wandelt und die gewandelte elektrische Energie dazu verwendet, einen Motor anzutreiben und zu steuern. Solch eine Motoransteuervorrichtung weist für gewöhnlich einen Glättungskondensator auf, der zwischen eine Energieversorgungsleitung und eine Masseleitung geschaltet ist und dazu dient, eine an den Inverter gelegte Gleichspannung zu stabilisieren.
  • Bei der obigen Motoransteuervorrichtung ist es aus Sicherheitsgründen erforderlich, die im Glättungskondensator gespeicherte elektrische Ladung zu entladen, wenn die Versorgung einer Last mit elektrischer Energie stoppt. Folglich wird oftmals ein Entladungswiderstand zum Entladen des Glättungskondensators zwischen die Energieversorgungsleitung und die Masseleitung parallel zum Glättungskondensator geschaltet.
  • Um den Glättungskondensator so schnell wie möglich zu entladen, ist es erforderlich, einen Widerstandswert des Entladungswiderstands zu minimieren. Demgegenüber wird dann, wenn der Widerstandswert des Entladungswiderstands gering ist, ein über den Entladungswiderstand fließender Strom erhöht, wenn eine Energieversorgungsvorrichtung die Last mit elektrischer Energie versorgt. Folglich wird der Energieverbrauch des Entladungswiderstands erhöht.
  • Die JP 7-170776 offenbart ein Verfahren zum Entladen elektrischer Ladung in einer Hauptschaltung eines Inverters, das dazu ausgelegt ist, solche unvereinbaren Probleme zu lösen. Die in diesem Dokument offenbarte Hauptschaltung des Inverters weist auf: einen Gleichrichter, der mit einem Motor verbunden ist und einen Ausgang einer Wechselstromenergiequelle (AC-Energiequelle) gleichrichtet; eine Schaltvorrichtung zum Einschalten/Ausschalten eines Gleichspannungsausgangs des Gleichrichters; einen Kondensator zum Glätten des Gleichspannungsausgangs des Gleichrichters; ein Schaltelement zum Wandeln der Gleichspannung in eine Drehstromimpulsspannung, die durch eine annähern sinusförmige PWM (Pulsbreitenmodulation) erhalten wird, und zum Geben der Impulsspannung auf den Motor; und einen Entladungswiderstand, der parallel zum Kondensator geschaltet ist. Zum Zeitpunkt eines Entladens des Kondensators wird der Schalter zunächst ausgeschaltet und das Schaltelement anschließend eingeschaltet. Dies führt dazu, dass ein Strom in der Hauptschaltung über eine Erregerwicklung des Motors fließt, so dass das Kondensator selbst dann schnell entladen werden kann, wenn ein Widerstandswert des Entladungswiderstands einen hohen Wert beibehält.
  • Da der Entladungswiderstand für den Inverter bereitgestellt wird, treten dahingehend Probleme auf, dass sich die Anzahl von für die Motoransteuervorrichtung erforderlichen Komponenten erhöht und das Erfordernis eines Installationsschritts auftritt. Diese Probleme werden zu einem Hindernis, was eine Verringerung der Kosten für die Motoransteuervorrichtung anbelangt.
  • Offenbarung der Erfindung
  • Es ist Aufgabe der vorliegenden Erfindung, eine Leistungshalbleitervorrichtung bereitzustellen, die eine Verringerung der Kosten für eine Motoransteuervorrichtung ermöglicht.
  • Zusammengefasst kann gesagt werden, dass die vorliegende Erfindung auf eine Leistungshalbleitervorrichtung ausgerichtet ist, mit: einer ersten und einer zweiten Hauptelektrode, die auf einer ersten bzw. einer zweiten Hauptoberfläche eines Halbleitersubstrats gebildet sind; einem Leistungshalbleiterelement, das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode verbunden ist; und einem Widerstandselement, das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode parallel zum Leistungshalbleiterelement verbunden ist.
  • Vorzugsweise weist das Leistungshalbleiterelement eine erste Steuerelektrode auf, die dazu ausgelegt ist, einen zwischen der ersten und der zweiten Hauptelektrode fließenden Strom in Übereinstimmung mit einer ersten Steuerspannung zu steuern.
  • Ferner vorzugsweise ist das Leistungshalbleiterelement ein Bipolartransistor mit isolierter Gate-Elektrode. Das Widerstandselement ist ein Festwiderstand.
  • Ferner vorzugsweise ist das Leistungshalbleiterelement ein Bipolartransistor mit isolierter Gate-Elektrode. Das Widerstandselement ist ein MOSFET vom Verarmungstyp. Der MOSFET vom Verarmungstyp weist eine zweite Steuerelektrode auf, die dazu ausgelegt ist, einen Widerstandswert des MOSFET vom Verarmungstyp selbst in Übereinstimmung mit einer zweiten Steuerspannung zu ändern.
  • Ferner vorzugsweise weist das Halbleitersubstrat einen ersten Leitfähigkeitstyp auf. Das Leistungshalbleiterelement weist ferner auf: einen ersten Bereich eines zweiten Leitfähigkeitstyps, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, einen zweiten Bereich des zweiten Leitfähigkeitstyps, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet und einen Bereich geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich und dem ersten Bereich anordnet, und einen dritten Bereich des ersten Leitfähigkeitstyps, der derart gebildet ist, dass er den ersten Bereich in der ersten Hauptoberfläche überlappt. Ein erster Graben, der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich zum Bereich geringer Konzentration erstreckt, sowie ein zweiter Gaben, der einen vorbestimmten Bereich in der ersten Hauptoberfläche umgibt und tiefer als der erste Graben gebildet ist, sind im Halbleitersubstrat gebildet. Die erste Steuerelektrode ist derart innerhalb des ersten Grabens gebildet, dass sie dem ersten Bereich, dem dritten Bereich und dem Bereich geringer Konzentration mit einem Isolierfilm dazwischen liegend gegenüberliegt. Das Widerstandselement weist auf: einen vierten Bereich des ersten Leitfähigkeitstyps, der im vorbestimmten Bereich gebildet ist, und einen fünften Bereich des ersten Leitfähigkeitstyps, der unterhalb des vierten Bereichs eingebettet und derart gebildet ist, dass ein Widerstandswert pro Volumeneinheit über dem des Bereichs geringer Konzentration liegt. Die erste Hauptelektrode ist elektrisch mit dem ersten, dritten und vierten Bereich verbunden. Die zweite Hauptelektrode ist elektrisch mit dem zweiten Bereich verbunden.
  • Ferner vorzugsweise weist die Leistungshalbleitervorrichtung ferner eine Isolierschicht auf, die derart gebildet ist, dass sie den zweiten Graben füllt.
  • Ferner vorzugsweise weist das Halbleitersubstrat einen ersten Leitfähigkeitstyp auf. Das Leistungshalbleiterelement weist ferner auf: einen ersten Bereich eines zweiten Leitfähigkeitstyps, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, einen zweiten Bereich des zweiten Leitfähigkeitstyps, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet und einen Bereich geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich und dem ersten Bereich anordnet, und einen dritten Bereich des ersten Leitfähigkeitstyps, der derart gebildet ist, dass er den ersten Bereich in der ersten Hauptoberfläche überlappt. Ein erster Graben, der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich zum Bereich geringer Konzentration erstreckt, sowie ein zweiter Gaben, der einen vorbestimmten Bereich in der ersten Hauptoberfläche umgibt und tiefer als der erste Graben gebildet ist, sind im Halbleitersubstrat gebildet. Die erste Steuerelektrode ist derart innerhalb des ersten Grabens gebildet, dass sie dem ersten Bereich, dem dritten Bereich und dem Bereich geringer Konzentration mit einem ersten Isolierfilm dazwischenliegend gegenüberliegt. Das Widerstandselement ist ein MOSFET vom Verarmungstyp. Das Widerstandselement weist auf: einen vierten Bereich des ersten Leitfähigkeitstyps, der im vorbestimmten Bereich gebildet ist, einen fünften Bereich des ersten Leitfähigkeitstyps, der einem Abschnitt entspricht, der vom zweiten Graben im Bereich geringer Konzentration umgeben wird, einen zweiten Isolierfilm, der derart gebildet ist, dass er wenigstens eine Seitenwand des zweiten Grabens bedeckt, und eine zweite Steuerelektrode, die derart gebildet ist, dass sie dem vierten und dem fünften Bereich mit dem zweiten Isolierfilm dazwischen liegend gegenüberliegt. Die erste Hauptelektrode ist elektrisch mit dem ersten, dritten und vierten Bereich verbunden. Die zweite Hauptelektrode ist elektrisch mit dem zweiten Bereich verbunden.
  • Ferner vorzugsweise weist das Halbleitersubstrat einen ersten Leitfähigkeitstyp auf. Das Leistungshalbleiterelement weist ferner auf: einen ersten Bereich eines zweiten Leitfähigkeitstyps, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, einen zweiten Bereich des zweiten Leitfähigkeitstyps, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet und einen Bereich geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich und dem ersten Bereich anordnet, und einen dritten Bereich des ersten Leitfähigkeitstyps, der derart gebildet ist, dass er den ersten Bereich in der ersten Hauptoberfläche überlappt. Ein erster Graben, der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich zum Bereich geringer Konzentration erstreckt, ein Isolierbereich des zweiten Leitfähigkeitstyps, der einen vorbestimmten Bereich in der ersten Hauptoberfläche umgibt und sich von der ersten Hauptoberfläche durch den ersten Bereich zum Bereich geringer Konzentration erstreckt, und ein zweiter Gaben, der sich von der ersten Hauptoberfläche durch den ersten Bereich zum Bereich geringer Konzentration innerhalb des vorbestimmten Bereichs erstreckt, sind im Halbleitersubstrat gebildet. Die erste Steuerelektrode ist derart innerhalb des ersten Grabens gebildet, dass sie dem ersten Bereich, dem dritten Bereich und dem Bereich geringer Konzentration mit einem ersten Isolierfilm dazwischen liegend gegenüberliegt. Das Widerstandselement ist ein MOSFET vom Verarmungstyp. Das Widerstandselement weist auf: einen vierten Bereich des ersten Leitfähigkeitstyps, der im vorbestimmten Bereich gebildet ist, einen fünften Bereich des ersten Leitfähigkeitstyps, der einem Abschnitt entspricht, der vom Isolierbereich im Bereich geringer Konzentration umgeben wird, einen zweiten Isolierfilm, der derart gebildet ist, dass er wenigstens eine Seitenwand des zweiten Grabens bedeckt, und eine zweite Steuerelektrode, die derart gebildet ist, dass sie dem vierten und dem fünften Bereich mit dem zweiten Isolierfilm dazwischen liegend gegenüberliegt. Die erste Hauptelektrode ist elektrisch mit dem ersten, dritten und vierten Bereich verbunden. Die zweite Hauptelektrode ist elektrisch mit dem zweiten Bereich verbunden.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung ist die vorliegende Erfindung auf eine Motoransteuervorrichtung zur Ansteuerung eines Motors durch Anlegen einer Wechselspannung an den Motor ausgerichtet. Die Motoransteuervorrichtung weist eine Invertervorrichtung, eine Energieversorgung, eine Energieversorgungsleitung und einen Kondensator auf. Die Invertervorrichtung wandelt eine Gleichspannung in die Wechselspannung und legt die Wechselspannung an den Motor. Die Invertervorrichtung weist mehrere Leistungshalbleitervorrichtungen auf. Jede der mehreren Leistungshalbleitervorrichtungen weist auf: eine erste und eine zweite Hauptelektrode, die auf einer ersten bzw. einer zweiten Hauptoberfläche eines Halbleitersubstrats gebildet sind, ein Leistungshalbleiterelement, das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode verbunden ist, und ein Widerstandselement, das im Halbleitersubstrat gebildet und parallel zum Leistungshalbleiterelement elektrisch mit der ersten und der zweiten Hauptelektrode verbunden ist. Die Energieversorgung legt die Gleichspannung an die Invertervorrichtung. Die Energieversorgungsleitung ist zwischen der Invertervorrichtung und der Energieversorgung vorgesehen. Der Kondensator ist mit der Energieversorgungsleitung verbunden.
  • Vorzugsweise weist das Leistungshalbleiterelement eine erste Steuerelektrode auf, die dazu ausgelegt ist, einen zwischen der ersten und der zweiten Hauptelektrode fließenden Strom in Übereinstimmung mit einer ersten Steuerspannung zu steuern.
  • Ferner vorzugsweise ist das Leistungshalbleiterelement ein Bipolartransistor mit isolierter Gate-Elektrode. Das Widerstandselement ist ein Festwiderstand.
  • Ferner vorzugsweise ist das Leistungshalbleiterelement ein Bipolartransistor mit isolierter Gate-Elektrode. Das Widerstandselement ist ein MOSFET vom Verarmungstyp. Der MOSFET vom Verarmungstyp weist eine zweite Steuerelektrode auf, die dazu ausgelegt ist, einen Widerstandswert des MOSFET vom Verarmungstyp selbst in Übereinstimmung mit einer zweiten Steuerspannung zu ändern.
  • Ferner vorzugsweise weist die Motoransteuervorrichtung ferner einen Controller auf, der dazu ausgelegt ist, einen Leitungszustand und einen Nichtleitungszustand des MOSFET vom Verarmungstyp zu steuern, indem er die zweite Steuerspannung an die zweite Steuerelektrode legt.
  • Ferner vorzugsweise setzt der Controller den in jeder der mehreren Leistungshalbleitervorrichtungen enthaltenen MOSFET vom Verarmungstyp in den Nichtleitungszustand, wenn die Invertervorrichtung normal arbeitet, und den in jeder der mehreren Leistungshalbleitervorrichtungen enthaltenen MOSFET vom Verarmungstyp in den Leitungszustand, wenn die Invertervorrichtung fehlerhaft arbeitet.
  • Ferner vorzugsweise weist der Motor mehrere Spulen auf, die jeweils mehreren Phasen entsprechen. Jede der mehreren Leistungshalbleitervorrichtungen bildet jeweils irgendeinen von mehreren Armen, die entsprechend den mehreren Spulen vorgesehen sind. Die Motoransteuervorrichtung weist ferner mehrere Temperatursensoren auf, die entsprechend den mehreren Armen vorgesehen sind und eine Temperatur eines entsprechenden Arms erfassen. Der Controller bestimmt einen Arm, welcher die geringste Temperatur unter den mehreren Armen aufweist, auf der Grundlage eines Erfassungsergebnisses von jedem der mehreren Temperatursensoren, und setzt den MOSFET vom Verarmungstyp, der in der Leistungshalbleitervorrichtung enthalten ist, welche den einen Arm bildet, in den Leitungszustand, und den MOSFET vom Verarmungstyp, der in der Leistungshalbleitervorrichtung enthalten ist, die einen anderen Arm bildet, in den Nichtleitungszustand.
  • Gemäß noch einer weiteren Ausgestaltung der vorliegenden Erfindung ist die vorliegende auf ein Verfahren zur Fertigung einer Leistungshalbleitervorrichtung ausgerichtet, welches die folgenden Schritte aufweist: Bilden, auf einer ersten Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps, eines ersten Bereichs eines zweiten Leitfähigkeitstyps; Bilden eines zweiten Bereichs des zweiten Leitfähigkeitstyps auf einer zweiten Hauptoberfläche des Halbleitersubstrats, um einen Bereich geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich und dem ersten Bereich anzuordnen; Bilden eines dritten Bereichs des ersten Leitfähigkeitstyps im ersten Bereich in der ersten Hauptoberfläche durch selektive Ionenimplantation; Bilden eines vierten Bereichs des ersten Leitfähigkeitstyps im ersten Bereich in der ersten Hauptoberfläche durch selektive Ionenimplantation; Bilden eines Gitterfehlerbereichs in einem Abschnitt, der sich unmittelbar unterhalb des vierten Bereichs im Bereich geringer Konzentration befindet, durch Bestrahlung mit Elektronenstrahlen oder Ionen; Bilden eines ersten Grabens, der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich zum Bereich geringer Konzentration erstreckt, durch selektives anisotropes Ätzen des dritten Bereichs in der ersten Hauptoberfläche; Bilden eines zweiten Grabens derart, dass er den vierten Bereich und den Gitterfehlerbereich umgibt, durch selektives anisotropes Ätzen der ersten Hauptoberfläche; Bilden einer Steuerelektrodenschicht derart innerhalb des ersten Grabens, dass sie dem ersten Bereich, dem dritten Bereich und dem Bereich geringer Konzentration mit einem Isolierfilm dazwischen liegend gegenüberliegt; Bilden einer ersten Hauptelektrode derart, dass sie elektrisch mit dem ersten, dritten und vierten Bereich verbunden wird; und Bilden einer zweiten Hauptelektrode derart, dass sie elektrisch mit dem zweiten Bereich verbunden wird.
  • Vorzugsweise weist das Verfahren zur Fertigung einer Leistungshalbleitervorrichtung ferner den Schritt Bilden einer Isolierschicht zum Füllen des zweiten Grabens auf.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung ist die vorliegende Erfindung auf ein Verfahren zur Fertigung einer Leistungshalbleitervorrichtung ausgerichtet, welches die folgenden Schritte aufweist: Bilden, auf einer ersten Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps, eines ersten Bereichs eines zweiten Leitfähigkeitstyps; Bilden eines zweiten Bereichs des zweiten Leitfähigkeitstyps auf einer zweiten Hauptoberfläche des Halbleitersubstrats, um einen Bereich geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich und dem ersten Bereich anzuordnen; Bilden eines dritten Bereichs des ersten Leitfähigkeitstyps im ersten Bereich in der ersten Hauptoberfläche durch selektive Ionenimplantation; Bilden eines vierten Bereichs des ersten Leitfähigkeitstyps im ersten Bereich in der ersten Hauptoberfläche durch selektive Ionenimplantation; Bilden eines ersten Grabens, der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich zum Bereich geringer Konzentrati on erstreckt, durch selektives anisotropes Ätzen des dritten Bereichs in der ersten Hauptoberfläche; Bilden eines zweiten Grabens, welcher den vierten Bereich umgibt und sich von der ersten Hauptoberfläche durch den ersten Bereich zum Bereich geringer Konzentration erstreckt, durch selektives anisotropes Ätzen der ersten Hauptoberfläche; Bilden einer ersten Steuerelektrodenschicht derart innerhalb des ersten Grabens, dass sie dem ersten Bereich, dem dritten Bereich und dem Bereich geringer Konzentration mit einem ersten Isolierfilm dazwischen liegend gegenüberliegt; Bilden einer zweiten Steuerelektrodenschicht derart innerhalb des zweiten Grabens, dass sie dem vierten Bereich und dem Bereich geringer Konzentration mit einem zweiten Isolierfilm dazwischen liegend gegenüberliegt; Bilden einer ersten Hauptelektrode derart, dass sie elektrisch mit dem ersten, dritten und vierten Bereich verbunden wird; und Bilden einer zweiten Hauptelektrode derart, dass sie elektrisch mit dem zweiten Bereich verbunden wird.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung ist die vorliegende Erfindung auf ein Verfahren zur Fertigung einer Leistungshalbleitervorrichtung ausgerichtet, welches die folgenden Schritte aufweist: Bilden, auf einer ersten Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps, eines ersten Bereichs eines zweiten Leitfähigkeitstyps; Bilden eines zweiten Bereichs des zweiten Leitfähigkeitstyps auf einer zweiten Hauptoberfläche des Halbleitersubstrats, um einen Bereich geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich und dem ersten Bereich anzuordnen; Bilden eines dritten Bereichs des ersten Leitfähigkeitstyps im ersten Bereich in der ersten Hauptoberfläche durch selektive Ionenimplantation; Bilden eines vierten Bereichs des ersten Leitfähigkeitstyps im ersten Bereich in der ersten Hauptoberfläche durch selektive Ionenimplantation; Bilden eines ersten Grabens, der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich zum Bereich geringer Konzentration erstreckt, durch selektives anisotropes Ätzen des dritten Bereichs in der ersten Hauptoberfläche; Bilden eines Isolierbereichs des zweiten Leitfähigkeitstyps derart, dass er den vierten Bereich umgibt, durch selektive Ionenimplantation in die erste Hauptoberfläche; Bilden eines zweiten Grabens, der sich von der ersten Hauptoberfläche durch den vierten Bereich zum Bereich geringer Konzentration erstreckt, durch selektives anisotropes Ätzen des vierten Bereichs in der ersten Hauptoberfläche; Bilden einer ersten Steuerelektrodenschicht derart innerhalb des ersten Grabens, dass sie dem ersten Bereich, dem dritten Bereich und dem Bereich geringer Konzentration mit einem ersten Isolierfilm dazwischen liegend gegenüberliegt; Bilden einer zweiten Steuerelektrodenschicht derart innerhalb des zweiten Grabens, dass sie dem vierten Bereich und dem Bereich geringer Konzentration mit einem zweiten Isolierfilm dazwischen liegend gegenüberliegt; Bilden einer ersten Hauptelektrode derart, dass sie elektrisch mit dem ersten, dritten und vierten Bereich verbunden wird; und Bilden einer zweiten Hauptelektrode derart, dass sie elektrisch mit dem zweiten Bereich verbunden wird.
  • Folglich können gemäß der vorliegenden Erfindung die Kosten für die Motoransteuervorrichtung verringert werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein schematisches Blockdiagramm einer Motoransteuervorrichtung einer ersten Ausführungsform.
  • 2 zeigt einen Aufbau eines in der 1 gezeigten Inverters 14.
  • 3 zeigt Merkmale der vorliegenden Ausführungsform.
  • 4 zeigt eine Draufsicht einer in der 2 gezeigten Leistungshalbleitervorrichtung 41.
  • 5 zeigt eine Querschnittsansicht entlang der Linie V-V in der 4.
  • 6 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines ersten Schritts eines Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 7 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zweiten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 8 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines dritten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 9 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines vierten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 10 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines fünften Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 11 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines sechsten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 12 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines siebten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 13 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines achten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 14 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines neunten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 15 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zehnten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform.
  • 16 zeigt ein schematisches Blockdiagramm einer Motoransteuervorrichtung einer zweiten Ausführungsform.
  • 17 zeigt einen näheren Aufbau eines in der 16 gezeigten Inverters 14A.
  • 18 zeigt eine Draufsicht einer in der 17 gezeigten Leistungshalbleitervorrichtung 41A.
  • 19 zeigt eine Querschnittsansicht entlang der Linie XIX-XIX in der 18.
  • 20 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines ersten Schritts eines Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 21 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zweiten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 22 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines dritten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 23 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines vierten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 24 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines fünften Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 25 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines sechsten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 26 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines siebten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 27 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines achten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 28 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines neunten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform.
  • 29 zeigt eine Modifikation der Leistungshalbleitervorrichtung der zweiten Ausführungsform.
  • 30 zeigt eine Querschnittsansicht entlang der Linie XXX-XXX in der 29.
  • 31 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines ersten Schritts eines Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 32 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zweiten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 33 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines dritten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 34 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines vierten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 35 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines fünften Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 36 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines sechsten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 37 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines siebten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 38 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines achten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 39 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines neunten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 40 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zehnten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform.
  • 41 zeigt eine Steuerung der Transistoren Tr1 bis Tr6.
  • 42 zeigt ein Ablaufdiagramm zur Veranschaulichung eines von einer Entladungswiderstandssteuereinheit 32 ausgeführten Prozesses.
  • 43 zeigt ein Ablaufdiagramm zur Veranschaulichung eines von jeder der Entladungswiderstandssteuerschaltungen 81 bis 86 ausgeführten Prozesses.
  • 44 zeigt eine Steuerung der Transistoren Tr1 bis Tr6 gemäß einer dritten Ausführungsform.
  • 45 zeigt ein Ablaufdiagramm zur Veranschaulichung eines von der Entladungswiderstandssteuereinheit 32 in der 44 ausgeführten Prozesses.
  • Beste Arten zum Ausführen der Erfindung
  • Nachstehend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In der nachfolgenden Beschreibung sind gleiche Komponenten mit den gleichen Bezugszeichen versehen. Deren Bezeichnungen und Funktionen entsprechen sich ebenso. Folglich werden diese Komponenten nur einmal detailliert beschrieben.
  • (Erste Ausführungsform)
  • 1 zeigt ein schematisches Blockdiagramm einer Motoransteuervorrichtung gemäß einer ersten Ausführungsform. Eine Motoransteuervorrichtung 100 weist, wie in 1 gezeigt, eine DC-Energieversorgung B, Systemrelais SR1 und SR2, eine Energieversorgungsleitung 1, eine Masseleitung 2, Spannungssensoren 10, 11 und 13, Kondensatoren C1 und C2, einen Aufwärtswandler 12, einen Inverter 14, einen Stromsensor 24 und einen Controller 30 auf.
  • Ein AC-Motor M1 ist ein Antriebsmotor, der ein Drehmoment zum Antreiben von Antriebsrädern (nicht gezeigt) eines Hybridfahrzeugs oder eines Elektrofahrzeugs erzeugt. Alternativ kann ein AC-Motor M1 als Motorgenerator in einem Hybridfahrzeug integriert sein, der als Generator dient, der von einer Brennkraftmaschine betrieben wird und als Motor dient, welcher die Brennkraftmaschine starten kann. Der AC-Motor M1 weist ein U-Phasen-Spule, eine V-Phasen-Spule und eine W-Phasen-Spule auf.
  • Die DC-Energieversorgung B gibt eine Gleichspannung aus. Die DC-Energieversorgung B weist beispielsweise eine Sekundärbatterie, wie beispielsweise eine Nickelhybridbatterie oder eine Lithiumionenbatterie, auf. Der Spannungssensor 10 erfasst eine von der DC-Energieversorgung B ausgegebene Spannung Vb und gibt die erfasste Spannung Vb an den Controller 30.
  • Die Systemrelais Sr1 und SR2 werden durch ein Signal SE des Controllers 30 eingeschaltet. Wenn die Systemrelais SR1 und SR2 eingeschaltet werden, wird die Gleichspannung von der DC-Energieversorgung B an den Kondensator C1 gegeben. Der Kondensator C1 glättet die von der DC-Energieversorgung B über die Systemrelais SR1 und SR2 gelieferte Gleichspannung und gibt die geglättete Gleichspannung an den Aufwärtswandler 12. Der Spannungssensor 11 erfasst eine Spannung Vc über dem Kondensator C1 und gibt die erfasste Spannung Vc an den Controller 30.
  • Der Aufwärtswandler 12 weist eine Drosselspule L1, IGBT-(Bipolartransistor mit isolierter Gate-Elektrode)-Elemente Q1 und Q2 und Dioden D1 und D2 auf. Das eine Ende der Drosselspule L1 ist mit der Energieversorgungsleitung der DC-Energieversorgung B verbunden und das andere Ende mit einem Zwischenpunkt zwischen dem IGBT-Element Q1 und dem IGBT-Element Q2, d. h. zwischen einem Emitter des IGBT-Elements Q1 und einem Kollektor des IGBT-Elements Q2. Die IGBT-Elemente Q1 und Q2 sind in Reihe zwischen die Energieversorgungsleitung 1 und die Masseleitung 2 geschaltet. Das IGBT-Element Q1 weist einen Kollektor auf, der mit der Energieversorgungsleitung 1 verbunden ist, und das IGBT-Element Q2 weist einen Emitter auf, der mit der Masseleitung 2 verbunden ist. Ferner sind die Dioden D1 und D2 zum Durchlassen eines Stroms von der Emitterseite zur Kollektorseite zwischen den Kollektoren und den Emittern der IGBT-Elemente Q1 bzw. Q2 geschaltet.
  • Im Ansprechen auf ein Einschalten/Ausschalten der IGBT-Elemente Q1 und Q2 durch den Controller 30 verstärkt der Aufwärtswandler 12 die vom Kondensator C1 gelieferte Gleichspannung und gibt die Ausgangsspannung an den Kondensator C2. Ferner setzt der Aufwärtswandler 12, während eines regenerativen Bremsens des Hybridfahrzeugs oder des Elektrofahrzeugs, eine vom AC-Motor M1 erzeugte und vom Inverter 14 gewandelte Gleichspannung herunter und gibt die Gleichspannung an den Kondensator C1.
  • Der Kondensator C2 ist zwischen die Energieversorgungsleitung 1 und die Masseleitung 2 geschaltet. Der Kondensator C2 glättet die vom Aufwärtswandler 12 gelieferte Gleichspannung und gibt die geglättete Gleichspannung an den Inverter 14. Der Spannungssensor 13 erfasst eine Spannung über dem Kondensator C2, d. h. eine Ausgangsspannung Vm des Aufwärtswandlers 12.
  • Wenn die Gleichspannung vom Kondensator C2 bereitgestellt wird, wandelt der Inverter 14 die Gleichspannung auf der Grundlage eines Signals DRV1 des Controllers 30 in eine Wechselspannung und gibt die Wechselspannung an den AC-Motor M1, um den AC-Motor M1 anzusteuern. Auf diese Weise wird der AC-Motor M1 angesteuert, um ein durch einen Drehmomentbefehlswert TR1 bestimmtes Drehmoment zu erzeugen. Ferner wandelt der Inverter 14, während eines regenerativen Bremsens des Hybridfahrzeugs (oder des Elektrofahrzeugs) mit der daran befestigten Motoransteuervorrichtung 100, eine vom AC-Motor M1 erzeugte Wechselspannung auf der Grundlage des Signals DRV1 des Controllers 30 in eine Gleichspannung und gibt die gewandelte Gleichspannung über den Kondensator C2 an den Aufwärtswandler 12.
  • Eine Drehwinkelerfassungseinheit 32A ist am AC-Motor M1 angeordnet. Die Drehwinkelerfassungseinheit 32A ist mit einer Rotationswelle des AC-Motors M1 verbunden. Die Drehwinkelerfassungseinheit 32A erfasst einen Drehwinkel θ1 auf der Grundlage einer Drehposition eines Rotors des AC-Motors M1 und gibt den erfassten Drehwinkel θ1 an den Controller 30.
  • Der Controller 30 empfängt den Drehmomentbefehlswert TR1 und die Motordrehzahl MRN1 von einer extern vorgesehenen ECU (elektronische Steuereinheit). Der Controller 30 empfängt ferner die Spannung Vb vom Spannungssensor 10, die Spannung Vc vom Spannungssensor 11, die Spannung Vm vom Spannungssensor 13 und einen Motorstrom MCRT1 vom Stromsensor 24. Der Controller 30 empfängt ferner den Drehwinkel θ1 von der Drehwinkelerfassungseinheit 32A.
  • Der Controller 30 erzeugt ein Signal DRV1 zur Steuerung eines Schaltens einer im Inverter 14 enthaltenen Leistungshalbleitervorrichtung, wenn der Inverter 14 den AC-Motor M1 ansteuert, auf der Grundlage der Spannung Vm, des Motorstroms MCRT1, des Drehmomentbefehlswerts TR1 und des Drehwinkels θ1. Der Controller 30 gibt das erzeugte Signal DRV1 an den Inverter 14.
  • Wenn der Inverter 14 den AC-Motor M1 ansteuert bzw. antreibt, erzeugt der Controller 30 ein Signal PWMU zur Steuerung eines Schaltens der IGBT-Elemente Q1 und Q2 im Aufwärtswandler 12 auf der Grundlage der Spannungen Vb und Vm, des Drehmomentbefehlswerts TR1 und der Motordrehzahl MRN1. Der Controller 30 gibt das erzeugte Signal PWMU an den Aufwärtswandler 12.
  • Während eines regenerativen Bremsens des Hybridfahrzeugs (oder des Elektrofahrzeugs) mit der daran befestigten Motoransteuervorrichtung 100 erzeugt der Controller 30 das Signal DRV1 zum Wandeln einer vom AC-Motor M1 erzeugten Wechselspannung in eine Gleichspannung. Der Controller 30 gibt das Signal DRV1 an den Inverter 14. In diesem Fall wird ein Schalten der Leistungshalbleitervorrichtung im Inverter 14 durch das Signal DRV1 gesteuert. Dies führt dazu, dass der Inverter 14 die vom AC-Motor M1 erzeugte Wechselspannung in die Gleichspannung wandelt und die Gleichspannung an den Aufwärtswandler 12 gibt.
  • Ferner erzeugt der Controller 30 ein Signal PWMD zum Herabsetzen der vom Inverter 14 gelieferten Gleichspannung und gibt das erzeugte Signal PWMD an den Aufwärtswandler 12. Dies führt dazu, dass die vom AC-Motor M1 erzeugte Wechselspannung in die Gleichspannung gewandelt und die Gleichspannung heruntergesetzt und an die DC-Energieversorgung B gegeben wird.
  • Ferner erzeugt der Controller 30 dann, wenn der Betrieb des Aufwärtswandlers 12 stoppt, ein Signal STP1 und gibt das erzeugte Signal STP1 an den Aufwärtswandler 12. Dies führt dazu, dass der Schaltbetrieb der im Aufwärtswandler 12 enthaltenen IGBT-Elemente Q1 und Q2 stoppt.
  • 2 zeigt einen Aufbau des in der 1 gezeigten Inverters 14. Der Inverter 14 weist, wie in 2 gezeigt, einen U-Phasen-Arm 15, einen V-Phasen-Arm 16 und einen W-Phasen-Arm 17 auf. Der U-Phasen-Arm 15, der V-Phasen-Arm 16 und der W-Phasen-Arm 17 sind zwischen der Energieversorgungsleitung 1 und der Masseleitung 2 parallel geschaltet. Es sollte beachtet werden, dass der U-Phasen-Arm 15, der V-Phasen-Arm 16 und der W-Phasen-Arm 17 entsprechend der U-Phasen-Spule bzw. der V-Phasen-Spule bzw. der W-Phasen-Spule des AC-Motors M1 vorgesehen sind.
  • Der U-Phasen-Arm 15 weist Leistungshalbleitervorrichtungen 41 und 42 auf, die zwischen der Energieversorgungsleitung 1 und der Masseleitung 2 in Reihe geschaltet sind. Der V-Phasen-Arm 16 weist Leistungshalbleitervorrichtungen 43 und 44 auf, die zwischen der Energieversorgungsleitung 1 und der Masseleitung 2 in Reihe geschaltet sind. Der W-Phasen-Arm 17 weist Leistungshalbleitervorrichtungen 45 und 46 auf, die zwischen der Energieversorgungsleitung 1 und der Masseleitung 2 in Reihe geschaltet sind.
  • Ein Zwischenpunkt jedes Phasenarms des Inverters 14 ist mit einem jeweiligen Phasenende einer jeweiligen Phasenspule des AC-Motors M1 verbunden. D. h., ein Zwischenpunkt zwischen den Leistungshalbleitervorrichtungen 41 und 42 ist mit einem Ende der U-Phasen-Spule des AC-Motors M1 verbunden, ein Zwischenpunkt zwischen den Leistungshalbleitervorrichtungen 43 und 44 ist mit einem Ende der V-Phasen-Spule verbunden, und ein Zwischenpunkt zwischen den Leistungshalbleitervorrichtungen 45 und 46 ist mit einem Ende der W-Phasen-Spule verbunden.
  • Die Leistungshalbleitervorrichtungen 41 bis 46 weisen den gleichen Aufbau auf. Folglich werden nachstehen die Leistungshalbleitervorrichtungen 41 und 42, welche den U-Phasen-Arm bilden, als typisches Beispiel näher beschrieben, und wird jede der Leistungshalbleitervorrichtungen 43 bis 46 hauptsächlich auf die Unterschiede zwischen den Leistungshalbleitervorrichtungen 43 bis 46 und der Leistungshalbleitervorrichtung 41 (oder 42) ausgerichtet beschrieben.
  • Die Leistungshalbleitervorrichtung 41 weist ein IGBT-Element Q3, Dioden D3 und D13 und einen Widerstand R3 auf. Das IGBT-Element Q3 weist einen Kollektor auf, der mit der Energieversorgungsleitung 1 verbunden ist, und einen Emitter, der mit einem Ende der U-Phasen-Spule verbunden ist. Die Diode D3 zum Durchlassen eines Stroms von der Emitterseite zur Kollektorseite ist zwischen dem Kollektor und dem Emitter des IGBT-Elements Q3 angeordnet.
  • Die Diode D13 und der Widerstand R3 sind zwischen dem Kollektor und dem Emitter des IGBT-Elements Q3 in Reihe geschaltet. Die Diode D13 weist eine Anode auf, die mit der Kollektorseite des IGBT-Elements Q3 verbunden ist, und eine Kathode, die mit einem Ende des Widerstands R3 verbunden ist. Das andere Ende des Widerstands R3 ist mit dem Emitter des IGBT-Elements Q3 verbunden. Dies führt dazu, dass das eine Ende und das andere Ende des Widerstands R3 elektrisch mit dem Kollektor bzw. dem Emitter des IGBT-Elements Q3 verbunden sind.
  • Die Leistungshalbleitervorrichtung 42 weist ein IGBT-Element Q4, Dioden D4 und D14 und einen Widerstand R4 auf. Das IGBT-Element Q4 weist einen Kollektor auf, der mit dem einem Ende der U-Phasen-Spule verbunden ist, und einen Emitter, der mit der Masseleitung 2 verbunden ist. Die Diode D4 zum Durchlassen eines Stroms von der Emitterseite zur Kollektorseite ist zwischen dem Kollektor und dem Emitter des IGBT-Elements Q4 angeordnet.
  • Die Diode D14 und der Widerstand R4 sind zwischen den Kollektor und den Emitter des IGBT-Elements Q4 in Reihe geschaltet. Die Diode D14 weist eine Anode auf, die mit dem Kollektor des IGBT-Elements Q4 verbunden ist, und eine Kathode, die mit dem einem Ende des Widerstands R4 verbunden ist. Das andere Ende des Widerstands R4 ist mit dem Emitter des IGBT-Elements Q3 verbunden. Dies führt dazu, dass das eine Ende und das andere Ende des Widerstands R4 elektrisch mit dem Kollektor bzw. dem Emitter des IGBT-Elements Q3 verbunden sind.
  • Die Leistungshalbleitervorrichtung 43 weist einen Aufbau auf, bei welchem das IGBT-Element Q3, die Diode D3, die Diode D13 und der Widerstand R3, die in der Leistungshalbleitervorrichtung 41 enthalten sind, durch ein IGBT-Element Q5, eine Diode D5, eine Diode D15 und einen Widerstand R5 ersetzt sind. Das IGBT-Element Q5 weist einen Emitter auf, der mit einem Ende der V-Phasen-Spule verbunden ist.
  • Die Leistungshalbleitervorrichtung 44 weist einen Aufbau auf, bei welchem das IGBT-Element Q4, die Diode D4, die Diode D14 und der Widerstand R4, die in der Leistungshalbleitervorrichtung 42 enthalten sind, durch ein IGBT-Element Q6, eine Diode D6, eine Diode D16 und einen Widerstand R6 ersetzt sind. Das IGBT-Element Q6 weist einen Kollektor auf, der mit einem Ende der V-Phasen-Spule verbunden ist.
  • Die Leistungshalbleitervorrichtung 45 weist einen Aufbau auf, bei welchem das IGBT-Element Q3, die Diode D3, die Diode D13 und der Widerstand R3, die in der Leistungshalbleitervorrichtung 41 enthalten sind, durch ein IGBT-Element Q7, eine Diode D7, eine Diode D17 und einen Widerstand R7 ersetzt sind. Das IGBT-Element Q7 weist einen Emitter auf, der mit einem Ende der W-Phasen-Spule verbunden ist.
  • Die Leistungshalbleitervorrichtung 46 weist einen Aufbau auf, bei welchem das IGBT-Element Q4, die Diode D4, die Diode D14 und der Widerstand R4, die in der Leistungshalbleitervorrichtung 42 enthalten sind, durch ein IGBT-Element Q8, eine Diode D8, eine Diode D18 und einen Widerstand R8 ersetzt sind. Das IGBT-Element Q8 weist einen Kollektor auf, der mit einem Ende der W-Phasen-Spule verbunden ist.
  • Nachstehend werden die Widerstände R3 bis R8 näher beschrieben. Die Widerstände R3 und R4 sind zwischen der Energieversorgungsleitung 1 und der Masseleitung 2 in Reihe geschaltet. Der Kondensator C2 ist, wie in 1 gezeigt, zwischen die Energieversorgungsleitung 1 und die Masseleitung 2 geschaltet. Folglich dienen die in Reihe geschalteten Widerstände R3 und R4 als Entladungswiderstand des Kondensators C2.
  • In gleicher Weise sind die Widerstände R5 und R6 und ferner die Widerstände R7 und R8 zwischen der Energieversorgungsleitung 1 und der Masseleitung 2 in Reihe geschaltet. Folglich dienen die in Reihe geschalteten Widerstände R3 und R4 sowie die in Reihe geschalteten Widerstände R5 und R6 als Entladungswiderstand des Kondensators C2.
  • 3 zeigt Merkmale der vorliegenden Ausführungsform. Der Inverter 14 ist, wie in 3 gezeigt, mit der Energieversorgungsleitung 1 und der Masseleitung 2 verbunden. Der Kondensator C2 ist zwischen die Energieversorgungsleitung 1 und die Masseleitung 2 geschaltet.
  • Der Widerstand R1 dient als Entladungswiderstand zum Entladen des Kondensators C2 und ist zwischen die Energieversorgungsleitung 1 und die Masseleitung 2 geschaltet. In vielen Fällen ist ein Entladungswiderstand, wie beispielsweise der Widerstand R1, getrennt vom Inverter vorgesehen. Damit verbunden tritt jedoch das Problem auf, dass sich die Anzahl von für die Motoransteuervorrichtung erforderlichen Komponenten erhöht, da es erforderlich ist, den Entladungswiderstand getrennt vom Inverter bereitzustellen. Ferner tritt das Problem auf, dass ein Operationsschritt erforderlich ist, um den Entladungswiderstand zwischen die Energieversorgungsleitung 1 und die Masseleitung 2 zu schalten.
  • Bei der vorliegenden Ausführungsform ist der Widerstand, der elektrisch zwischen den Kollektor und den Emitter des IGBT-Elements geschaltet ist, wie in 2 gezeigt, in die Leistungshalbleitervorrichtung integriert bzw. eingebaut. Die Leistungshalbleitervorrichtung bildet entweder den U-Phasen-Arm, den V-Phasen-Arm oder den W-Phasen-Arm des Inverters 14. Dies führt dazu, dass der Entladungswiderstand im Inverter 14 integriert bzw. eingebaut und es folglich nicht erforderlich ist, den Entladungswiderstand separat vorzusehen. Folglich können die Anzahl von für die Motoransteuervorrichtung erforderlichen Komponenten und die Anzahl von Operationsschritten verringert werden, so dass die Kosten für die Motoransteuervorrichtung verringert werden können.
  • Während eines Entladens des Kondensators C2 fließt ein Strom über den Entladungswiderstand, so dass der Entladungswiderstand Wärme erzeugt. Dies führt dazu, dass die Temperatur des Entladungswiderstands steigt. Der Anstieg der Temperatur des Entladungswiderstands kann eine Beschädigung des Entladungswiderstands selbst hervorrufen oder dessen Umgebung beeinflussen. Gemäß der vorliegenden Ausführungsform kann dann, wenn eine Kühlvorrichtung zum Kühlen des Inverters vorgesehen ist, die Kühlvorrichtung den Entladungswiderstand kühlen. Auf diese Weise kann das Auftreten dieser Probleme verhindert werden.
  • Ferner sind gemäß der vorliegenden Ausführungsform während eines Entladens des Glättungskondensators sechs Leitungen von Entladungspfaden durch die Widerstände R3 bis R8 gebildet, so dass eine Redundanz der Entladungspfade erhöht werden kann. Durch die Erhöhung der Redundanz der Entladungspfade kann ein Strom, der nur über einen bestimmten Widerstand fließt, während eines Entladens des Kondensators verhindert werden. Folglich kann ein Anstieg der Temperatur jedes Widerstands unterdrückt werden, so dass ein Einfluss auf die Motoransteuervorrichtung verringert werden kann.
  • Nachstehend wird ein Aufbau der Leistungshalbleitervorrichtung 41 der vorliegenden Ausführungsform näher beschrieben.
  • 4 zeigt eine Draufsicht der in der 2 gezeigten Leistungshalbleitervorrichtung 41. Die Leistungshalbleitervorrichtung 41 weist, wie in 4 gezeigt, einen Widerstandsbereich 50 auf, der in einem Halbleitersubstrat in Form eines Chips gebildet ist. In diesem Halbleitersubstrat ist ein IGBT-Element Q3 (in der 4 nicht gezeigt) in einem Bereich um den Widerstandsbereich herum gebildet. Es sollte beachtet werden, dass jede der Leistungshalbleitervorrichtungen 42 bis 46 einen Aufbau ähnlich dem der Leistungshalbleitervorrichtung 41 aufweist.
  • In der 4 ist der Widerstandsbereich 50 im Wesentlichen in der Mitte einer Hauptoberfläche des Halbleitersubstrats gebildet. Eine Anordnung des Widerstandsbereichs 50 ist jedoch nicht auf die in der 4 gezeigte Anordnung beschränkt. Es können beispielsweise mehrere Widerstandsbereiche diskret in der Hauptoberfläche des Halbleitersubstrats angeordnet sein. In diesem Fall kann eine Konzentration eines Stroms im Halbleitersubstrat verhindert werden, so dass ein lokaler Anstieg der Temperatur des Halbleitersubstrats verhindert werden kann. Dies führt dazu, dass die Wahrscheinlichkeit einer Beschädigung der Leistungshalbleitervorrichtung 41 verringert werden kann.
  • 5 zeigt eine Querschnittsansicht entlang der Linie V-V in der 4. Die Leistungshalbleitervorrichtung 41 weist, wie in den 4 und 5 gezeigt, Hauptelektroden 65 und 66, die auf einer ersten bzw. einer zweiten Hauptoberfläche des Halbleitersubstrats gebildet sind, das im Halbleitersubstrat gebildet IGBT-Element Q3 und den im Halbleitersubstrat gebildeten und zwischen die Hauptelektroden 65 und 66 parallel zum IGBT-Element Q3 geschalteten Widerstand R3 auf. Es sollte beachtet werden, dass die Hauptelektroden 65 und 66 Elektroden sind, die mit dem Emitter bzw. dem Kollektor des IGBT-Elements verbunden sind.
  • Das IGBT-Element Q3 weist einen n-leitenden Bereich 52, der einem Halbleitersubstrat eines ersten Leitfähigkeitstyps entspricht, einen p–-leitenden Bereich 58 (einen ersten Bereich), der einem Bereich eines zweiten Leitfähigkeitstyps entspricht, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, und einen p-leitenden Bereich 51 (einen zweiten Bereich) auf, der einem Bereich des zweiten Leitfähigkeitstyps entspricht, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet ist.
  • Der p-leitende Bereich 51 ist derart gebildet, dass er den n-leitenden Bereich 52 (Bereich geringer Konzentration) zwischen dem p-leitenden Bereich 51 und dem p–-leitenden Bereich 58 anordnet. Der p-leitende Bereich 51 entspricht dem Kollektor des IGBT-Elements Q3. Der p-leitende Bereich 51 ist elektrisch mit der Hauptelektrode 66 verbunden.
  • Ein Graben 60 (ein erster Graben), der sich von der ersten Hauptoberfläche über den p–-leitenden Bereich 58 zum n-leitenden Bereich 52 erstreckt, sowie ein Graben 55 (ein zweiter Graben), der eine größere Tiefe von der ersten Hauptoberfläche zum Boden aufweist als der Graben 60 und den Widerstandsbereich 50 umgibt, sind im Halbleitersubstrat gebildet.
  • Ein Isolierfilm 56 und eine Isolierschicht 57 sind innerhalb des Grabens 55 gebildet. Es sollte beachtet werden, dass das Bilden des Isolierfilms 56 und der Isolierschicht 57 innerhalb des Grabens 55 nicht zwangsläufig erforderlich ist. Das Bilden des Isolierfilms 56 und der Isolierschicht 57 innerhalb des Grabens ermöglicht jedoch eine Verbesserung des Effekts einer Verhinderung eines Entweichens von Strom, der durch den Widerstandsbereich 50 in das IGBT-Element Q3 fließt.
  • Das IGBT-Element Q3 weist ferner einen n-leitenden Emitter-Bereich 59 (einen dritten Bereich) auf, der derart gebildet ist, dass er den p–-leitenden Bereich 58 in der ersten Hauptoberfläche des Halbleitersubstrats überlappt und an eine Seitewand des Grabens 60 grenzt. Der p–-leitende Bereich 58 und der n-leitende Emitter-Bereich 59 sind elektrisch mit der Hauptelektrode 65 verbunden.
  • Eine Steuerelektrodenschicht 62 ist derart innerhalb des Grabens 60 gebildet, dass sie einem n-leitenden Emitter-Bereich 59, dem p–-leitenden Bereich 58 und dem n-leitenden Bereich 52 mit einem Isolierfilm 61 dazwischen liegend gegenüberliegt. Der Isolierfilm 61 dient als Gate-Isolierfilm des IGBT-Elements Q3. Das IGBT-Element Q3 steuert einen zwischen den Hauptelektroden 65 und 66 fließenden Strom in Übereinstimmung mit einer vom Controller 30 in der 1 gelieferten Steuerspannung, um die Elektrodenschicht 62 zu steuern.
  • Der Widerstandsbereich 50 weist einen n-leitenden Widerstandsbereich 53 und einen n+-leitenden Kontaktbereich 54 auf. Der n+-leitende Kontaktbereich 54 (ein vierter Bereich) grenzt an den n-leitenden Widerstandsbereich 53 und die Hauptelektrode 65. Der n-leitende Widerstandsbereich 53 (ein fünfter Bereich) ist derart gebildet, dass er an den n-leitenden Bereich 52 grenzt. D. h., der n-leitende Widerstandsbereich 53 ist derart gebildet, dass er unmittelbar unterhalb des n+-leitenden Kontaktbereich 54 eingebettet ist. Ein Widerstandswert pro Volumeneinheit des n-leitenden Widerstandsbereichs 53 liegt über dem des n-leitenden Bereichs 52.
  • Es sollte beachtet werden, dass der p-leitende Bereich 51 und der n-leitende Bereich 52 die Diode D13 bilden, die mit dem Widerstand R1 verbunden ist (siehe 2).
  • Nachstehend werden die Schritte zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform unter Bezugnahme auf die 6 bis 15 beschrieben.
  • 6 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines ersten Schritts eines Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Es werden beispielsweise, wie in 6 gezeigt, p-leitende Fremdionen (beispielsweise Bor-(B)-Ionen) auf der Seite der zweiten Hauptoberfläche eines n-leitenden Halbleitersubstrats implantiert, woraufhin das Halbleitersubstrat einer Wärmebehandlung unterzogen wird, um den p-leitenden Bereich 51 und den n-leitenden Bereich 52 zu bilden. Es sollte beachtet werden, dass der p-leitende Bereich 51 und der n-leitende Beriech 52 gebildet werden können, indem eine n-leitende Epitaxialschicht auf der Oberfläche eines p-leitenden Substrats gebildet wird. Anschließend werden die p-leitenden Fremdionen in die ersten Hauptoberfläche des Halbleitersubstrats implantiert.
  • 7 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zweiten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Die Wärmebehandlung des Halbleitersubstrats bewirkt, wie in 7 gezeigt, dass die in der ersten Hauptoberfläche implantierten p-leitenden Fremdionen diffundieren. Auf diese Weise wird der p–-leitende Bereich 58 gebildet.
  • 8 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines dritten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. N-leitende Fremdionen (beispielsweise Phosphor-(P)-Ionen) werden, wie in 8 gezeigt, unter Verwendung einer Maske 71 selektiv auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats implantiert. Es sollte beachtet werden, dass ein Photolack anstelle der Maske verwendet werden kann. Durch die anschließende Wärmebehandlung wird ein n+-leitender Kontaktbereich 54 derart gebildet, dass er sich durch den p–-leitenden Bereich 58 erstreckt. In der 8 sind der Implantationsschritt und der Wärmebehandlungsschritt zusammen gezeigt, um die Bildung des n+-leitenden Kontaktbereichs 54 verständlich aufzuzeigen.
  • 9 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines vierten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Ein Bereich auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats, welcher den n+-leitenden Kontaktbereich 54 überlappt, wird, wie in 9 gezeigt, unter Verwendung einer Maske 72 selektiv mit Elektronenstrahlen oder Helium-(He)-Ionen bestrahlt. Die Bestrahlungsenergie der Elektronen oder Helium-Ionen wird derart bestimmt, dass die Elektronen oder Helium-Ionen den n-leitenden Bereich 52 durch den n+-leitenden Kontaktbereich 54 erreichen. Durch die Bestrahlung mit Elektronenstrahlen oder Helium-Ionen wird der n-leitende Widerstandsbereich 53 unterhalb des n+-leitenden Kontaktbereichs 54 gebildet. Der n+-leitende Kontaktbereich 54 und der n-leitende Widerstandsbereich 53 bilden den Widerstandsbereich 50.
  • Im n-leitenden Widerstandsbereich 53 tritt bedingt durch die Bestrahlung mit Elektronenstrahlen oder Helium-Ionen ein Gitterfehler auf. Die Beweglichkeit der Träger, die sich in einem Bereich bewegen, in welchem der Gitterfehler auftritt, ist geringer als die von Trägern, die sich im n-leitenden Bereich 52 bewegen. Folglich liegt der Widerstandswert pro Volumeneinheit des n-leitenden Widerstandsbereichs 53 (Gitterfehlerbereich) verglichen mit dem Widerstandswert pro Volumeneinheit des n-leitenden Bereichs 52 höher.
  • Es sollte beachtet werden, dass der Schritt zum Bilden des n-leitenden Widerstandsbereichs 53 und der Schritt zum Bilden des n+-leitenden Kontaktbereich 54 in umgekehrter Reihenfolge ausgeführt werden können.
  • Ferner kann der n-leitende Widerstandsbereich 53 gebildet werden, indem die eine hohe Energie aufweisenden p-leitenden Fremdionen im Boden des n+-leitenden Kontaktbereich 54 implantiert werden.
  • 10 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines fünften Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Durch ein selektives anisotropes Ätzen eines Abschnitt (p–-leitender Bereich 58) um den n+-leitenden Kontaktbereich 54 in der ersten Hauptoberfläche des Halbleitersubstrats herum wird, wie in 10 gezeigt, der Graben 55 derart gebildet, dass er sich von der ersten Hauptoberfläche des Halbleitersubstrats durch den p–-leitenden Bereich 58 zum n-leitenden Bereich 52 erstreckt.
  • Es sollte beachtet werden, dass der Graben 55 vorzugsweise tiefer als der n-leitende Widerstandsbereich 53 (Gitterfehlerbereich) gebildet wird. Dies führt dazu, dass ein Entweichen eines Stroms, der durch den n-leitenden Widerstandsbereich 53 in eine Driftschicht (n-leitender Bereich 52) des IGBT-Elements Q3 fließt, verhindert werden kann. Folglich kann ein Einfluss auf das IGBT-Element Q3 (wie beispielsweise ein unerwünschtes Sperren oder dergleichen) verhindert werden.
  • 11 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines sechsten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Eine Innenoberfläche des Grabens 55 wird, wie in 11 gezeigt, oxidiert, um einen Oxidfilm innerhalb des Grabens 55 zu bilden. Dieser Oxidfilm bildet einen Isolierfilm 56. Ferner wird ein polykristallines Silizium, das nicht mit Störstellen dotiert ist, innerhalb des Grabens 55 abgeschieden. Die Isolierschicht 57 wird durch dieses polykristalline Silizium gebildet.
  • 12 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines siebten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Die n-leitenden Fremdionen werden, wie in 12 gezeigt, selektiv in den p–-leitenden Bereich 58 implantiert. Anschließend wird das Halbleitersubstrat einer Wärmebehandlung unterzogen. Dies führt dazu, dass der n-leitende Emitter-Bereich 59 gebildet wird.
  • 13 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines achten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Durch ein anisotropes Ätzen eines Bereichs, in welchem der n-leitende Emitter-Bereich 59 gebildet ist, in der ersten Hauptoberfläche des Halbleitersubstrats, wird, wie in 13 gezeigt, der Graben 60 derart gebildet, dass er sich von der ersten Hauptoberfläche des Halbleitersubstrats durch den n-leitenden Emitter-Bereich 59 und den p–-leitenden Bereich 58 zum n-leitenden Bereich 52 erstreckt.
  • 14 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines neunten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Eine Innenoberfläche des Grabens 60 wird, wie in 14 gezeigt, oxidiert, um einen Oxidfilm innerhalb des Grabens 60 zu bilden. Dieser Oxidfilm bildet einen Isolierfilm 61, der als Gate-Isolierfilm des IGBT-Elements Q3 dient. Ferner wird ein polykristallines Silizium, das mit n-leitenden Störstellen, wie beispielsweise Phosphor-(P)-Ionen dotiert ist, innerhalb des Grabens 60 abgeschieden. Die Steuerelektrodenschicht 62 wird durch dieses polykristalline Silizium gebildet.
  • 15 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zehnten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform. Die Hauptelektrode 65 wird, wie in 15 gezeigt, auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats gebildet, um den p–-leitenden Beriech 58, den n-leitenden Emitter-Bereich 59 und den n+-leitenden Kontaktbereich 54 elektrisch zu verbinden. Demgegenüber wird die Hauptelektrode 66 auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats gebildet, um den p-leitenden Bereich 51 elektrisch zu verbinden. Auf diese Weise wird die Leistungshalbleitervorrichtung 41 fertig gestellt.
  • Gemäß der ersten Ausführungsform weist die Leistungshalbleitervorrichtung, wie vorstehend beschrieben, die erste und die zweite Hauptelektrode, die auf der ersten bzw. der zweiten Hauptoberfläche des Halbleitersubstrats gebildet sind, das Leistungshalbleiterelement, das im Halbleitersubstrat gebildet und elektrisch zwischen die erste und die zweite Hauptelektrode geschaltet ist, und das Widerstandselement, das elektrisch zwischen die erste und die zweite Hauptelektrode parallel zum Leistungshalbleiterelement geschaltet ist, auf. Ferner weist die Motoransteuervorrichtung gemäß der ersten Ausführungsform den Inverter auf, der, wie vorstehend beschrieben, mehrere Leistungshalbleitervorrichtungen aufweist. Dies führt dazu, dass der Entladungswiderstand außerhalb des Inverters (der getrennt vom Inverter vorgesehen ist) nicht erforderlich ist, so dass die Kosten für die Motoransteuervorrichtung verringert werden können.
  • (Zweite Ausführungsform)
  • 16 zeigt ein schematisches Blockdiagramm einer Motoransteuervorrichtung gemäß einer zweiten Ausführungsform. Eine Motoransteuervorrichtung 100A unterschiedet sich, wie in den 16 und 1 gezeigt, dahingehend von der Motoransteuervorrichtung 100, dass die Motoransteuervorrichtung 100A einen Inverter 14A und einen Controller 30A anstelle des Inverters 14 bzw. des Controllers 30 aufweist.
  • Der Inverter 14A unterscheidet sich dahingehend vom Inverter 14, dass der Inverter 14A einen variablen Widerstand R10 aufweist. Der Controller 30A gibt ein Signal SR an den variablen Widerstand R10. Der variable Widerstand R10 ändert einen Widerstandswert im Ansprechen auf das Signal SR.
  • Es sollte beachtet werden, dass ein Aufbau der weiteren Komponenten in der Motoransteuervorrichtung 100A dem der weiteren Komponenten in der Motoransteuervorrichtung 100 ähnelt, so dass deren Beschreibung nachstehend nicht wiederholt wird.
  • Nachstehend werden ein Aufbau des Inverters 14A und ein Aufbau einer im Inverter 14A enthaltenen Leistungshalbleitervorrichtung näher beschrieben.
  • 17 zeigt den näheren Aufbau des in der 16 gezeigten Inverters 14A. Der Inverter 14A unterscheidet sich, wie in den 17 und 2 gezeigt, dahingehend vom Inverter 14, dass der Inverter 14A Leistungshalbleitervorrichtungen 41A bis 46A anstelle der Leistungshalbleitervorrichtungen 41 bis 46 aufweist.
  • Die Leistungshalbleitervorrichtung 41A unterscheidet sich dahingehend von der Leistungshalbleitervorrichtung 41, dass die Leistungshalbleitervorrichtung 41A einen Transistor Tr1 anstelle des Widerstands R3 aufweist. Der Transistor Tr1 weist eine Elektrode auf, die mit der Kathode der Diode D13 verbunden ist, und eine andere Elektrode, die mit dem Emitter des IGBT-Elements Q3 verbunden ist.
  • Insbesondere ist der Transistor Tr1 ein n-leitender MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) und ein FET vom Verarmungstyp. In diesem Fall bezieht sich der FET vom Verarmungstyp auf einen FET, der selbst dann in einen leitenden Zustand versetzt wird, wenn keine Spannung an eine Gate-Elektrode gelegt wird.
  • Mit einer Änderung eines Absolutwerts einer an die Gate-Elektrode gelegten Steuerspannung kann jeder der Transistoren Tr1 bis Tr6 einen Widerstandswert zwischen einem Drain und einer Source ändern. D. h., jeder der Transistoren Tr1 bis Tr6 dient als variabler Widerstand. Ferner wird jeder der Transistoren Tr1 bis Tr6 dann, wenn der Absolutwert der Steuerspannung einen vorbestimmten Betrag aufweist, aus dem leitenden Zustand versetzt.
  • In gleicher Weise unterscheidet sich eine Leistungshalbleitervorrichtung 42A dahingehend von der Leistungshalbleitervorrichtung 42, dass die Leistungshalbleitervorrichtung 42A den Transistor Tr2 anstelle des Widerstands R4 aufweist. Eine Leistungshalbleitervorrichtung 43A unterscheidet sich dahingehend von der Leistungshalbleitervorrichtung 43, dass die Leistungshalbleitervorrichtung 43A den Transistor Tr3 anstelle des Widerstands R5 aufweist. Eine Leistungshalbleitervorrichtung 44A unterscheidet sich dahingehend von der Leistungshalbleitervorrichtung 44, dass die Leistungshalbleitervorrichtung 44A den Transistor Tr4 anstelle des Widerstands R6 aufweist. Eine Leistungshalbleitervorrichtung 45A unterscheidet sich dahingehend von der Leistungshalbleitervorrichtung 45, dass die Leistungshalbleitervorrichtung 45A den Transistor Tr5 anstelle des Widerstands R7 aufweist. Eine Leistungshalbleitervorrichtung 46A unterscheidet sich dahingehend von der Leistungshalbleitervorrichtung 46, dass die Leistungshalbleitervorrichtung 46A den Transistor Tr6 anstelle des Widerstands R8 aufweist. Jeder der Transistoren Tr2 bis Tr6 ist, ähnlich dem Transistoren Tr1, n-leitend und ein MOSFET vom Verarmungstyp.
  • Der Inverter 14A weist ferner Entladungswiderstandsansteuerschaltungen 81 bis 86 zur jeweiligen Ansteuerung der Transistoren Tr1 bis Tr6 auf. Jede der Entladungswiderstandsansteuerschaltungen 81 bis 86 legt im Ansprechen auf ein Signal vom in der 16 gezeigten Controller 30A eine Steuerspannung an eine Gate-Elektrode eines entsprechenden Transistors. Es sollte beachtet werden, dass das an jede der Entladungswiderstandsansteuerschaltungen 81 bis 86 gegebene Signal im Signal SR der 16 enthalten ist. Die Transistoren Tr1 bis Tr6 bilden den in der 16 gezeigten variablen Widerstand R10.
  • 18 zeigt eine Draufsicht einer in der 17 gezeigten Leistungshalbleitervorrichtung 41A. Die Leistungshalbleitervorrichtung 41A weist, wie in 18 gezeigt, den Widerstandsbereich 50 auf, der in einem Halbleitersubstrat in Form eines Chips gebildet ist. Ähnlich der ersten Ausführungsform ist das IGBT-Element Q3 in einem Bereich um den Widerstandsbereich 50 in diesem Halbleitersubstrat herum gebildet. Es sollte beachtet werden, dass jede der Leistungshalbleitervorrichtung 42A bis 46A einen Aufbau ähnlich dem der Leistungshalbleitervorrichtung 41A aufweist.
  • 19 zeigt eine Querschnittsansicht entlang der Linie XIX-XIX in der 18. Die Leistungshalbleitervorrichtung 41A unterscheidet sich, wie in den 19 und 5 gezeigt, dahingehend von der Leistungshalbleitervorrichtung 41, dass ein n-leitender Bereich 53A anstelle des n-leitenden Widerstandsbereichs 53 gebildet ist, und dass eine Steuerelektrodenschicht 57A anstelle der Isolierschicht 57 gebildet ist.
  • Der n-leitende Bereich 53A ist ein Teil des n-leitenden Bereichs 52 (Bereich geringer Konzentration), der vom Graben 55 umgeben wird. Der Isolierfilm 56 bildet einen Gate-Isolierfilm des Transistors Tr1. Die Steuerelektrodenschicht 57A bildet eine Gate-Elektrode des Transistors Tr1. Ein Abschnitt im Nahbereich einer Grenzfläche zwischen dem n-leitenden Bereich 53A und dem Isolierfilm 56 entspricht einem Kanal des Transistors Tr1. Ein Anlegen einer Spannung an die Steuerelektrodenschicht 57A bewirkt eine Widerstandsänderung des Kanals. Auf diese Weise kann ein Widerstandswert des Transistors Tr1 geändert werden. Es sollte beachtet werden, dass ein Aufbau der weiteren Komponenten in der Leistungshalbleitervorrichtung 41A dem der weiteren Komponenten in der Leistungshalbleitervorrichtung 41 ähnelt, so dass eine Beschreibung dieser Komponenten nachstehend nicht wiederholt wird.
  • Nachstehend werden die Schritte zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform unter Bezugnahme auf die 20 bis 28 beschrieben. Eine detaillierte Beschreibung der Schritte, welche den Schritten zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform entsprechen, wird nachstehend jedoch nicht wiederholt.
  • 20 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines ersten Schritts eines Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Ein p-leitender Bereich 51 und ein n-leitender Bereich 52 werden, wie in 20 gezeigt und ähnlich der ersten Ausführungsform, auf dem Halbleitersubstrat gebildet. Anschließend werden die p-leitenden Fremdionen in die erste Hauptoberfläche des Halbleitersubstrats implantiert.
  • 21 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zweiten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Die Wärmebehandlung des Halbleitersubstrats bewirkt, wie in 21 gezeigt, dass die in die erste Hauptoberfläche implantierten p-leitenden Fremdionen diffundieren. Dies führt dazu, dass der p–-leitende Bereich 58 gebildet wird.
  • 22 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines dritten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Die n-leitenden Fremdionen werden, wie in 22 gezeigt, unter Verwendung der Maske 71 (der Photolack kann verwendet werden) selektiv auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats implantiert. Durch die anschließende Wärmebehandlung wird der n+-leitende Kontaktbereich 54 derart gebildet, dass er sich durch den p–-leitenden Bereich 58 erstreckt.
  • 23 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines vierten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Durch ein selektives anisotropes Ätzen eines Abschnitts (p–-leitender Bereich 58) um den n+-leitenden Kontaktbereich 54 in der ersten Hauptoberfläche des Halbleitersubstrats herum wird, wie in 23 gezeigt, der Graben 55 derart gebildet, dass er sich von der ersten Hauptoberfläche des Halbleitersubstrats durch den p–-leitenden Bereich 58 zum n-leitenden Bereich 52 erstreckt. Ferner wird der n-leitende Bereich 53A durch den Graben 55 gebildet.
  • 24 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines fünften Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Eine Innenoberfläche des Grabens 55 wird, wie in 24 gezeigt, oxidiert, um den Isolierfilm 56 (Oxidfilm) innerhalb des Grabens 55 zu bilden. Ferner wird polykristallines Silizium, das beispielsweise mit n-leitenden Störstellen dotiert ist, innerhalb des Grabens 55 abgeschieden. Die Steuerelektrodenschicht 57A wird durch dieses polykristalline Silizium gebildet.
  • 25 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines sechsten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Die n-leitenden Fremdionen werden, wie in 25 gezeigt, selektiv in den p–-leitenden Bereich 58 implantiert. Anschließend wird das Halblei tersubstrat einer Wärmebehandlung unterzogen. Dies führt dazu, dass der n-leitende Emitter-Bereich 59 gebildet wird.
  • 26 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines siebten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Durch ein anisotropes Ätzen eines Bereichs, in welchem der n-leitende Emitter-Bereich 59 in der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, wird, wie in 26 gezeigt, der Graben 60 derart gebildet, dass er sich von der ersten Hauptoberfläche des Halbleitersubstrats durch den n-leitenden Emitter-Bereich 59 und den p–-leitenden Bereich 58 zum n-leitenden Bereich 52 erstreckt.
  • 27 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines achten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Eine Innenoberfläche des Grabens 60 wird, wie in 27 gezeigt, oxidiert, um einen Oxidfilm (Isolierfilm 61) innerhalb des Grabens 60 zu bilden. Dieser Oxidfilm dient als Gate-Isolierfilm des IGBT-Elements Q3. Ferner wird beispielsweise das polykristalline Silizium, das mit den n-leitenden Störstellen dotiert ist, innerhalb des Grabens 60 abgeschieden. Die Steuerelektrodenschicht 62 wird durch dieses polykristalline Silizium gebildet.
  • 28 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines neunten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform. Die Hauptelektrode 65 wird, wie in 28 gezeigt, auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats gebildet, um den p–-leitenden Bereich 58, den n-leitenden Emitter-Bereich 59 und den n+-leitenden Kontaktbereich 54 elektrisch zu verbinden. Demgegenüber wird die Hauptelektrode 66 auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats gebildet, um den p-leitenden Bereich 51 elektrisch zu verbinden. Auf diese Weise wird die Leistungshalbleitervorrichtung 41A fertig gestellt.
  • (Modifikation der Leistungshalbleitervorrichtung)
  • Nachstehend wird ein Beispiel beschrieben, bei welchem die im Inverter 14A in der 17 enthaltenen Leistungshalbleitervorrichtungen 41A bis 46A durch Leistungshalbleitervorrichtungen 41B bis 46B ersetzt werden (siehe 17). Die Leistungshalbleitervorrichtungen 41B bis 46B sind jeweils gleichbedeutend mit den Leistungshalbleitervorrichtungen 41A bis 46A. Die Leistungshalbleitervorrichtungen 41B bis 46B unterscheiden sich jedoch dahingehend von den Leistungshalbleitervorrichtungen 41A bis 46A, dass ein Störstellendiffusionsbereich zur Isolierung des IGBT-Elements und des variablen Widerstands (MOSFET vom Verarmungstyp) im Halbleitersubstrat gebildet ist.
  • 29 zeigt eine Modifikation der Leistungshalbleitervorrichtung der zweiten Ausführungsform.
  • 30 zeigt eine Querschnittsansicht entlang der Linie XXX-XXX in der 29.
  • Die Leistungshalbleitervorrichtung 416 unterscheidet sich, wie in den 29 und 30 gezeigt, dahingehend von der Leistungshalbleitervorrichtung 41A, dass mehrere Gräben 55 innerhalb des Widerstandsbereichs 50 gebildet sind, und dass ein p-leitender Bereich 90 derart gebildet ist, dass er den Widerstandsbereich 50 umgibt. Der p-leitende Bereich 90 ist der Störstellendiffusionsbereich (Isolierbereich) zur Isolierung des IGBT-Elements und des variablen Widerstands.
  • Nachstehend werden die Schritte zur Fertigung der Leistungshalbleitervorrichtung 41A der zweiten Ausführungsform unter Bezugnahme auf die 31 bis 40 beschrieben. Eine detaillierte Beschreibung der Schritte, welche den Schritten zur Fertigung der Leistungshalbleitervorrichtung der ersten Ausführungsform entsprechen, wird nachstehend jedoch nicht wiederholt.
  • 31 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines ersten Schritts eines Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Der p-leitende Bereich 51 und der n-leitende Bereich 52 werden, wie in 31 gezeigt und ähnlich der ersten Ausführungsform, auf dem Halbleitersubstrat gebildet. Anschließend werden die p-leitenden Fremdionen in die erste Hauptoberfläche des Halbleitersubstrats implantiert.
  • 32 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zweiten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Die Wärmebehandlung des Halbleitersubstrats bewirkt, wie in 32 gezeigt, dass die in die erste Hauptoberfläche implantierten p-leitenden Fremdionen diffundieren. Dies führt dazu, dass der p–-leitende Bereich 58 gebildet wird.
  • 33 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines dritten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Die p-leitenden Fremdionen werden, wie in 33 gezeigt, unter Verwendung einer Maske 71A (der Photolack kann verwendet werden) selektiv auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats implantiert. Durch die anschließende Wärmebehandlung wird der p-leitende Bereich 90 derart gebildet, dass er sich durch den p–-leitenden Bereich 58 erstreckt. Ferner wird der n-leitende Bereich 53A durch den p-leitenden Bereich 90 gebildet.
  • 34 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines vierten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Die n-leitenden Fremdionen werden, wie in 34 gezeigt, unter Verwendung der Maske 71 (der Photolack kann verwendet werden) selektiv auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats implantiert. Durch die anschließende Wärmebehandlung wird der n+-leitende Kontaktbereich 54 in einem Bereich gebildet, der vom p-leitenden Bereich 90 in der ersten Hauptoberfläche des Halbleitersubstrats umgeben wird.
  • 35 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines fünften Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Durch selektives anisotropes Ätzen von mehreren Abschnitten des n+-leitenden Kontaktbereichs 54 in der ersten Hauptoberfläche des Halbleitersubstrats wird, wie in 35 gezeigt, der Graben 55 derart gebildet, dass er sich von der ersten Hauptoberfläche des Halbleitersubstrats durch den n+-leitenden Kontaktbereich 54 zum n-leitenden Bereich 53A erstreckt.
  • 36 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines sechsten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Eine Innenoberfläche des Grabens 55 wird, wie in 36 gezeigt, oxidiert, um einen Isolierfilm 56 (Oxidfilm) innerhalb des Grabens 55 zu bilden. Ferner wird das polykristalline Silizium, das beispielsweise mit den n-leitenden Störstellen dotiert ist, innerhalb des Grabens 55 abgeschieden. Die Steuerelektrodenschicht 57A wird durch dieses polykristalline Silizium gebildet.
  • 37 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines siebten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Die n-leitenden Fremdionen werden, wie in 37 gezeigt, selektiv in den p–-leitenden Bereich 58 implantiert. Anschließend wird das Halbleitersubstrat einer Wärmebehandlung unterzogen. Auf diese Weise wird der n-leitende Emitter-Bereich 59 gebildet.
  • 38 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines achten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Durch ein anisotropes Ätzen eines Bereichs, in welchem der n-leitende Emitter-Bereich 59 in der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, wird, wie in 38 gezeigt, der Graben 60 derart gebildet, dass er sich von der ersten Hauptoberfläche des Halbleitersubstrats durch den n-leitenden Emitter-Bereich 59 und den p–-leitenden Bereich 58 zum n-leitenden Bereich 52 erstreckt.
  • 39 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines neunten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Eine Innenoberfläche des Grabens 60 wird, wie in 39 gezeigt, oxidiert, um einen Oxidfilm (Isolierfilm 61) innerhalb des Grabens 60 zu bilden. Ferner wird ein polykristallines Silizium, das beispielsweise mit den n-leitenden Störstellen dotiert ist, innerhalb des Grabens 60 abgeschieden. Die Steuerelektrodenschicht 62 wird durch dieses polykristalline Silizium gebildet.
  • 40 zeigt eine schematische Querschnittsansicht zur Veranschaulichung eines zehnten Schritts des Verfahrens zur Fertigung der Leistungshalbleitervorrichtung 41B der zweiten Ausführungsform. Die Hauptelektrode 65 wird, wie in 40 gezeigt, auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats gebildet, um den p–-leitenden Bereich 58, den n-leitenden Emitter-Bereich 59, den n+-leitenden Kontaktbereich 54 und den p-leitenden Bereich 90 elektrisch zu verbinden. Demgegenüber wird die Hauptelektrode 66 auf der Seite der zweiten Hauptoberfläche des Halbleitersubstrats gebildet, um den p-leitenden Bereich 51 elektrisch zu verbinden. Auf diese Weise wird die Leistungshalbleitervorrichtung 41B fertig gestellt.
  • (Verfahren zur Steuerung des MOSFET vom Verarmungstyp)
  • 41 zeigt eine Steuerung der Transistoren Tr1 bis Tr6. Der Controller 30A weist, wie in 41 gezeigt, eine Invertersteuereinheit 31 und eine Entladungswiderstandssteuereinheit 32 auf. Die Invertersteuereinheit 31 empfängt die Ausgangsspannung Vm des Aufwärtswandlers 12, die vom Spannungssensor 13 erfasst wird (siehe 16), den Drehmomentbefehlswert TR1, die Motordrehzahl MRN1, den Motorstrom MCRT1 und den Drehwinkel θ1 und steuert die IGBT-Elemente Q3 bis Q8. Ferner erfasst die Invertersteuereinheit 31 einen Fehler des Inverters 14A auf der Grundlage der Spannung Vm, des Drehmomentbefehlswerts TR1, der Motordrehzahl MRN1, des Motorstroms MCRT1 und des Drehwinkels θ1. Auf die Erfassung eines Fehlers des Inverters 14A folgend gibt die Invertersteuereinheit 31 ein Fehlersignal, das anzeigt, dass der Fehler des Inverters 14A aufgetreten ist, an die Entladungswiderstandssteuereinheit 32.
  • Auf den Empfang des Fehlersignals folgend gibt die Entladungswiderstandssteuereinheit 32 ein Entladungssignal Sdu an die Entladungswiderstandsansteuerschaltungen 81 und 82, ein Entladungssignal Sdv an die Entladungswiderstandsansteuerschaltungen 83 und 84 und ein Entladungssignal Sdw an die Entladungswiderstandsansteuerschaltungen 85 und 86.
  • Im Ansprechen auf das Entladungssignal Sdu schalten die Entladungswiderstandsansteuerschaltungen 81 und 82 die Transistoren Tr1 bzw. Tr2 ein (setzen die Transistoren Tr1 und Tr2 in den leitenden Zustand). Insbesondere legt die Entladungswiderstandsansteuerschaltung 81 (82) im Ansprechen auf das Entladungssignal Sdu eine Steuerspannung zum Einschalten des Transistors Tr1 (Tr2) an das Gate des Transistors Tr1 (Tr2).
  • In gleicher Weise schalten die Entladungswiderstandsansteuerschaltungen 83 und 84 im Ansprechen auf das Entladungssignal Sdv die Transistoren Tr3 bzw. Tr4 ein. Die Entladungswiderstandsansteuerschaltungen 83 und 84 schalten die Transistoren Tr5 bzw. Tr6 im Ansprechen auf das Entladungssignal Sdw ein.
  • Demgegenüber gibt die Entladungswiderstandssteuerschaltung 32 die Entladungssignale Sdu, Sdv und Sdw nicht aus, wenn die Entladungswiderstandssteuerschaltung 32 das Fehlersignal nicht empfängt. In diesem Fall legen die Entladungswiderstandsansteuerschaltungen 81 bis 86 eine Steuerspannung zum Ausschalten der Transistoren Tr1 bis Tr6 jeweils an das Gate des entsprechenden Transistors (d. h. sie sperren die Transistoren Tr1 bis Tr6). Auf diese Weise werden die Transistoren Tr1 bis Tr6 ausgeschaltet.
  • Es sollte beachtet werden, dass der Inverter 14A derart gezeigt ist, dass er die Leistungshalbleitervorrichtung 41A bis 46A in der 41 aufweist. Der Inverter 14A kann jedoch derart aufgebaut sein, dass er die Leistungshalbleitervorrichtungen 41B bis 46B aufweist.
  • 42 zeigt ein Ablaufdiagramm zur Veranschaulichung eines von der Entladungswiderstandssteuerschaltung 32 ausgeführten Prozesses. Die Entladungswiderstandssteuerschaltung 32 bestimmt, wie in 42 gezeigt, ob das Fehlersignal eingegeben wird oder nicht (oder ob das Fehlersignal empfangen wird oder nicht)(Schritt S1). Wenn das Fehlersignal eingegeben wird (JA in Schritt S1), gibt die Entladungswiderstandssteuerschaltung 32 die Entladungssignale an die Entladungswiderstandsansteuerschaltungen (Entladungswiderstandsansteuerschaltungen 81 bis 86) von allen Phasen der U-, der V- und der W-Phase (Schritt S2). Wenn das Fehlersignal nicht eingegeben wird (NEIN in Schritt S1), oder wenn der Prozess in Schritt S2 endet, kehrt der gesamte Prozess zu Schritt S1 zurück.
  • 43 zeigt ein Ablaufdiagramm zur Veranschaulichung eines von jeder der Entladungswiderstandsansteuerschaltungen 81 bis 86 ausgeführten Prozesses. Jede der Entladungswiderstandsansteuerschaltungen 81 bis 86 führt den Prozess in Übereinstimmung mit dem in der 43 gezeigten Ablaufdiagramm aus. Nachstehend wird jedoch angenommen, dass die 43 das Ablaufdiagramm darstellt, welches den von der Entladungswiderstandsansteuerschaltung 81 ausgeführten Prozess zeigt, um die Beschreibung zu vereinfachen. Die Entladungswiderstandsansteuerschaltung 81 bestimmt, wie in 43 gezeigt, ob das Entladungssignal Sdu eingegeben wird oder nicht (ob das Entladungssignal Sdu empfangen wird oder nicht)(Schritt S11). Wenn das Entladungssignal Sdu eingegeben wird (JA in Schritt S11), legt die Entladungswiderstandsansteuerschaltung 81 eine Gate-Spannung zum Einschalten des Transistors Tr1 (in der 43 als „MOSFET” gezeigt) an das Gate des Transistors Tr1 (Schritt S12). Demgegenüber legt die Entladungswiderstandsansteuerschaltung 81 dann, wenn das Entladungssignal Sdu nicht eingegeben wird (NEIN in Schritt S11), eine Gate-Spannung zum Ausschalten des Transistors Tr1 an das Gate des Transistors Tr1 (Schritt S13). Wenn der Prozess in Schritt S12 oder in Schritt S13 endet, endet der gesamte Prozess.
  • Gemäß der zweiten Ausführungsform kann ein Effekt ähnlich dem der ersten Ausführungsform hervorgebracht werden. Ferner können gemäß der zweiten Ausführungsform die folgenden Effekte erzielt werden.
  • Zunächst kann der durch den Entladungswiderstand bedingte Energieverlust verglichen mit dem der ersten Ausführungsform verringert werden. Der Entladungswiderstand der ersten Ausführungsform ist ein Festwiderstand. Folglich wird die Energie am Entladungswiderstand während eines Betriebs des Inverters konstant verbraucht. Bei der zweiten Ausführungsform können jedoch dann, wenn der Inverter normal arbeitet, alle der Transistoren Tr1 bis Tr6 von der Entladungswiderstandssteuereinheit 32 und den Entladungswiderstandsansteuerschaltungen 81 bis 86 ausgeschaltet werden. Dies führt dazu, dass der Energieverlust des Entladungswiderstands während eines Betriebs des Inverters verringert werden kann.
  • Ferner kann der Kondensator C2 gemäß der zweiten Ausführungsform schnell entladen werden, so dass die Sicherheit während eines Austauschs des Inverters ver bessert werden kann. Für gewöhnlich wird ein Widerstandswert des Entladungswiderstands zur Minimierung des Energieverlusts im Entladungswiderstand auf einen verhältnismäßig hohen Wert gesetzt (der Widerstandswert wird beispielsweise auf einen Wert von einigen zehn kΩ gesetzt). Je höher der Widerstandswert des Entladungswiderstands eingestellt wird, desto länger wird die Entladungszeit des Kondensators C2. Folglich ist es dann, wenn der Widerstandswert des Entladungswiderstands hoch ist, schwierig, die Spannung des Kondensators C2 in kurzer Zeit zu verringern. Gemäß der zweiten Ausführungsform wird der Widerstandswert des Entladungswiderstands verringert, da die Transistoren Tr1 bis Tr6 zum Zeitpunkt eines Fehlers des Inverters eingeschaltet werden. Dies führt dazu, dass der Kondensator C2 schnell entladen werden kann. Auf diese Weise kann die Sicherheit während eines Austauschs des Inverters erhöht werden.
  • Ferner wird der MOSFET vom Verarmungstyp gemäß der zweiten Ausführungsform als der Entladungswiderstand verwendet. Der MOSFET vom Verarmungstyp wird selbst dann in den leitenden Zustand versetzt, wenn keine Spannung an die Gate-Elektrode gelegt wird. Folglich können die Transistoren Tr1 bis Tr6 den Entladungswiderstand selbst dann bilden, wenn die Entladungswiderstandssteuereinheit 32 und die Entladungswiderstandsansteuerschaltungen 81 bis 86 nicht betrieben werden. Folglich kann der Kondensator C2 selbst dann sich entladen werden, wenn einige Fehler bzw. Abnormitäten in der Entladungswiderstandssteuereinheit 32 oder den Entladungswiderstandsansteuerschaltungen 81 bis 86 auftreten.
  • (Dritte Ausführungsform)
  • Ein schematisches Blockdiagramm einer Motoransteuervorrichtung gemäß einer dritten Ausführungsform ähnelt dem in der 16 gezeigten Blockdiagramm. Ferner ähnelt ein Aufbau einer Leistungshalbleitervorrichtung gemäß der dritten Ausführungsform dem der Leistungshalbleitervorrichtung 41A oder 41B der zweiten Ausführungsform. Es sollte beachtet werden, dass die Leistungshalbleitervorrichtungen 41A bis 46A nachstehend im Inverter 14A enthalten sind.
  • Bei der dritten Ausführungsform wird der Entladungswiderstand (MOSFET vom Verarmungstyp) auf der Grundlage der Temperatur des Arms jeder Phase des Inverters gesteuert.
  • 44 zeigt eine Steuerung der Transistoren Tr1 bis Tr6 der dritten Ausführungsform. Der Inverter 14A der dritten Ausführungsform unterscheidet sich, wie in den 44 und 41 gezeigt, dahingehend vom Inverter 14A der zweiten Ausführungsform, dass der Inverter 14A der dritten Ausführungsform ferner einen Temperatursensor 95u zur Erfassung der Temperatur des U-Phasen-Arms, einen Temperatursensor 95v zur Erfassung der Temperatur des V-Phasen-Arms und einen Temperatursensor 95w zur Erfassung der Temperatur des W-Phasen-Arms aufweist. Der Temperatursensor 95u sendet einen Temperaturwert Tu entsprechend einem Erfassungsergebnis des Temperatursensors 95u an die Entladungswiderstandssteuereinheit 32. Der Temperatursensor 95v sendet einen Temperaturwert Tv entsprechend einem Erfassungsergebnis des Temperatursensors 95v an die Entladungswiderstandssteuereinheit 32. Der Temperatursensor 95w sendet einen Temperaturwert Tw entsprechend einem Erfassungsergebnis des Temperatursensors 95w an die Entladungswiderstandssteuereinheit 32.
  • Es sollte beachtet werden, dass gemäß der dritten Ausführungsform jede der Leistungshalbleitervorrichtungen 41A bis 41A einen integrierten Temperatursensor aufweist. Wenn die Leistungshalbleitervorrichtung auf diese Weise aufgebaut ist, bestimmt die Entladungswiderstandssteuereinheit 32 beispielsweise den geringeren Wert eines von einem Temperatursensor der Leistungshalbleitervorrichtung 41A erfassten Werts und eines von einem Temperatursensor der Leistungshalbleitervorrichtung 42A erfassten Werts als die Temperatur des U-Phasen-Arms. Ferner ähneln die Verfahren zur Bestimmung der Temperatur des V-Phasen-Arms und der Temperatur des W-Phasen-Arms dem Verfahren zur Bestimmung der Temperatur des U-Phasen-Arms.
  • Die Entladungswiderstandssteuereinheit 32 vergleicht die Temperaturwerte Tu, Tv und Tw in Übereinstimmung mit einem Entladungsbefehl von der Invertersteuereinheit 31. Die Entladungswiderstandssteuereinheit 32 bestimmt einen Arm entsprechend dem niedrigsten Wert unter den Temperaturwerten Tu, Tv und Tw. Anschließend bewirkt die Entladungswiderstandssteuereinheit 32 ein Entladen des Kondensators C2 unter Verwendung des Entladungswiderstands entsprechend dem bestimmten Arm.
  • 45 zeigt ein Ablaufdiagramm zur Veranschaulichung eines von der Entladungswiderstandssteuereinheit 32 in der 44 ausgeführten Prozesses. In Schritt S21 bestimmt die Entladungswiderstandssteuereinheit 32, wie in den 44 und 45 gezeigt, ob ein Entladungsbefehl eingegeben wird oder nicht (ob ein Entladungsbefehl empfangen wird oder nicht)(Schritt S21). Wenn der Entladungsbefehl nicht eingegeben wird (NEIN in Schritt S21), kehrt der gesamte Prozess zu Schritt S21 zurück. Wenn der Entladungsbefehl eingegeben wird (JA in Schritt S21), empfängt die Entladungswiderstandssteuereinheit 32 die Temperaturwerte Tu, Tv und Tw, welche den Temperaturwerten des U- bzw. des V- bzw. des W-Phasen-Arms entsprechen. Anschließend vergleicht die Entladungswiderstandssteuereinheit 32 die Temperaturwerte Tu, Tv und Tw (Schritt S22).
  • Die Entladungswiderstandssteuereinheit 32 bestimmt auf der Grundlage der Temperaturwerte Tu, Tv und Tw, ob die Temperatur des U-Phasen-Arms die niedrigste Temperatur ist oder nicht (Schritt S23). Wenn die Temperatur des U-Phasen-Arms die niedrigste Temperatur ist (JA in Schritt S23), gibt die Entladungswiderstandssteuereinheit 32 ein Entladungssignal Sdu an die Entladungswiderstandsansteuerschaltungen 81 und 82 des U-Phasen-Arms (Schritt S24). Im Ansprechen auf das Entladungssignal Sdu schalten die Entladungswiderstandsansteuerschaltungen 81 und 82 die Transistoren Tr1 bzw. Tr2 ein. In diesem Fall bilden die Transistoren Tr1 und Tr2 den Entladungswiderstand.
  • Wenn die Temperatur des U-Phasen-Arms nicht die niedrigste Temperatur ist (NEIN in Schritt S23), bestimmt die Entladungswiderstandssteuereinheit 32, ob die Temperatur des V-Phasen-Arms die niedrigste Temperatur ist oder nicht (Schritt S25). Wenn die Temperatur des V-Phasen-Arms die niedrigste Temperatur ist (JA in Schritt S25), gibt die Entladungswiderstandssteuereinheit 32 ein Entladungssignal Sdv an die Entladungswiderstandsansteuerschaltungen 83 und 84 des V-Phasen-Arms (Schritt S26). Im Ansprechen auf das Entladungssignal Sdv schalten die Entladungswider standsansteuerschaltungen 83 und 84 die Transistoren Tr3 bzw. Tr4 ein. In diesem Fall bilden die Transistoren Tr3 und Tr4 den Entladungswiderstand des Kondensators C2.
  • Wenn die Temperatur des V-Phasen-Arms nicht die niedrigste Temperatur ist (NEIN in Schritt S25), bestimmt die Entladungswiderstandssteuereinheit 32, dass die Temperatur des W-Phasen-Arms die niedrigste Temperatur ist (Schritt S27). In Schritt S27 gibt die Entladungswiderstandssteuereinheit 32 ferner ein Entladungssignal Sdw an die Entladungswiderstandsansteuerschaltungen 85 und 86 der W-Phase (Schritt S27). Im Ansprechen auf das Entladungssignal Sdw schalten die Entladungswiderstandsansteuerschaltungen 85 und 86 die Transistoren Tr5 bzw. Tr6 ein. Folglich bilden die Transistoren Tr5 und Tr6 den Entladungswiderstand des Kondensators C2.
  • In jedem der Schritte S24, S26 und S27 wird der Entladungswiderstand dazu verwendet, den Kondensator C2 zu entladen. Es sollte beachtet werden, dass der gesamte Prozess dann, wenn der Prozess in einem der Schritte S24, S26 und S27 endet, zu Schritt S21 zurückkehrt.
  • Gemäß der dritten Ausführungsform wird der Entladungswiderstand entsprechend dem Arm mit der niedrigsten Temperatur unter den mehreren Armen, wie vorstehend beschrieben, dazu verwendet, den Kondensator zu entladen. Wenn die Temperatur des IGBT-Elements oder die Temperatur des Entladungswiderstands übermäßig ansteigt, können das IGBT-Element oder der Entladungswiderstand beschädigt werden. Gemäß der dritten Ausführungsform wird jedoch der Entladungswiderstand entsprechend dem Arm mit der niedrigsten Temperatur dazu verwendet, den Kondensator zu entladen, so dass das Auftreten eines solchen Problems verhindert werden kann.
  • Obgleich der IGBT als Beispiel für das Leistungshalbleiterelement der vorliegenden Ausführungsformen gezeigt ist, kann die vorliegende Erfindung ebenso in geeigneter Weise für ein Leistungshalbleiterelement verwendet werden, das sich vom IGBT unterscheidet (wie beispielsweise für einen MOSFET, einen Bipolartransistor oder dergleichen).
  • Es sollte beachtet werden, dass die vorstehend beschriebenen Ausführungsformen zur Veranschaulichung dienen und nicht als beschränkend anzusehen sind. Der Schutzumfang der vorliegenden Erfindung wird eher durch die Ansprüche als durch die obige Beschreibung bestimmt und soll derart verstanden werden, dass er jegliche Modifikation innerhalb des Schutzumfangs und Äquivalenzbereichs der Ansprüche umfasst.
  • Zusammenfassung
  • LEISTUNGSHALBLEITERVORRICHTUNG, VERFAHREN ZUR FERTIGUNG EINER LEISTUNGSHALBLEITERVORRICHTUNG UND MOTORANSTEUERVORRICHTUNG
  • Ein Inverter (14) zur Ansteuerung eines Motors weist mehrere Leistungshalbleitervorrichtungen (41 bis 46) auf. Die mehreren Leistungshalbleitervorrichtungen (41 bis 46) weisen einen Widerstand auf, der elektrisch zwischen einen Kollektor und einen Emitter eines IGBT-Elements geschaltet ist. Jede der Leistungshalbleitervorrichtungen (41 bis 46) bildet entweder einen U-Phasen-Arm (15), einen V-Phasen-Arm (16) oder einen W-Phasen-Arm (17) des Inverters (14). Dies führt dazu, dass ein Entladungswiderstand im Inverter (14) gebildet wird, so dass es nicht erforderlich ist, den Entladungswiderstand separat bereitzustellen. Folglich können die Anzahl von für eine Motoransteuervorrichtung erforderlichen Komponenten und die Anzahl von Operationsschritten verringert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 7-170776 [0005]

Claims (19)

  1. Leistungshalbleitervorrichtung mit: – einer ersten und einer zweiten Hauptelektrode (65, 66), die auf einer ersten bzw. einer zweiten Hauptoberfläche eines Halbleitersubstrats gebildet sind; – einem Leistungshalbleiterelement (Q3), das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode (65, 66) verbunden ist; und – einem Widerstandselement, das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode (65, 66) parallel zum Leistungshalbleiterelement (Q3) verbunden ist.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Leistungshalbleiterelement (Q3) eine erste Steuerelektrode (62) aufweist, die dazu ausgelegt ist, einen zwischen der ersten und der zweiten Hauptelektrode (65, 66) fließenden Strom in Übereinstimmung mit einer ersten Steuerspannung zu steuern.
  3. Leistungshalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass – das Leistungshalbleiterelement (Q3) ein Bipolartransistor mit isolierter Gate-Elektrode ist; und – das Widerstandselement ein Festwiderstand (R3) ist.
  4. Leistungshalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass – das Leistungshalbleiterelement (Q3) ein Bipolartransistor mit isolierter Gate-Elektrode ist; – das Widerstandselement ein MOSFET (Tr1) vom Verarmungstyp ist; und – der MOSFET (Tr1) vom Verarmungstyp eine zweite Steuerelektrode (57A) aufweist, die dazu ausgelegt ist, einen Widerstandswert des MOSFET (Tr1) vom Ver armungstyp selbst in Übereinstimmung mit einer zweiten Steuerspannung zu ändern.
  5. Leistungshalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass – das Halbleitersubstrat einen ersten Leitfähigkeitstyp aufweist; – das Leistungshalbleiterelement (Q3) ferner aufweist: – einen ersten Bereich (58) eines zweiten Leitfähigkeitstyps, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, – einen zweiten Bereich (51) des zweiten Leitfähigkeitstyps, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet und einen Bereich (52) geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich (51) und dem ersten Bereich (58) anordnet, und – einen dritten Bereich (59) des ersten Leitfähigkeitstyps, der derart gebildet ist, dass er den ersten Bereich (58) in der ersten Hauptoberfläche überlappt, – ein erster Graben (60), der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich (59, 58) zum Bereich (52) geringer Konzentration erstreckt, sowie ein zweiter Gaben (55), der einen vorbestimmten Bereich (50) in der ersten Hauptoberfläche umgibt und tiefer als der erste Graben (60) gebildet ist, im Halbleitersubstrat gebildet sind; – die erste Steuerelektrode (62) derart innerhalb des ersten Grabens (60) gebildet ist, dass sie dem ersten Bereich (58), dem dritten Bereich (59) und dem Bereich (52) geringer Konzentration mit einem Isolierfilm (61) dazwischen liegend gegenüberliegt; – das Widerstandselement (R3) aufweist: – einen vierten Bereich (54) des ersten Leitfähigkeitstyps, der im vorbestimmten Bereich (50) gebildet ist, und – einen fünften Bereich (53) des ersten Leitfähigkeitstyps, der unterhalb des vierten Bereichs (54) eingebettet und derart gebildet ist, dass ein Widerstandswert pro Volumeneinheit über dem des Bereichs (52) geringer Konzentration liegt, – die erste Hauptelektrode (65) elektrisch mit dem ersten, dritten und vierten Bereich (58, 59, 54) verbunden ist; und – die zweite Hauptelektrode (66) elektrisch mit dem zweiten Bereich (51) verbunden ist.
  6. Leistungshalbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass sie ferner eine Isolierschicht (56, 57) aufweist, die derart gebildet ist, dass sie den zweiten Graben (55) füllt.
  7. Leistungshalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass – das Halbleitersubstrat einen ersten Leitfähigkeitstyp aufweist; – das Leistungshalbleiterelement (Q3) ferner aufweist: – einen ersten Bereich (58) eines zweiten Leitfähigkeitstyps, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, – einen zweiten Bereich (51) des zweiten Leitfähigkeitstyps, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet und einen Bereich (52) geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich (51) und dem ersten Bereich (58) anordnet, und – einen dritten Bereich (59) des ersten Leitfähigkeitstyps, der derart gebildet ist, dass er den ersten Bereich (58) in der ersten Hauptoberfläche überlappt, – ein erster Graben (60), der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich (59, 58) zum Bereich (52) geringer Konzentration erstreckt, sowie ein zweiter Gaben (55), der einen vorbestimmten Bereich (50) in der ersten Hauptoberfläche umgibt und tiefer als der erste Graben (60) gebildet ist, im Halbleitersubstrat gebildet sind; – die erste Steuerelektrode (62) derart innerhalb des ersten Grabens (60) gebildet ist, dass sie dem ersten Bereich (58), dem dritten Bereich (59) und dem Bereich (52) geringer Konzentration mit einem ersten Isolierfilm (61) dazwischen liegend gegenüberliegt; – das Widerstandselement ein MOSFET (Tr1) vom Verarmungstyp ist und aufweist: – einen vierten Bereich (54) des ersten Leitfähigkeitstyps, der im vorbestimmten Bereich (50) gebildet ist, – einen fünften Bereich (53A) des ersten Leitfähigkeitstyps, der einem Abschnitt entspricht, der vom zweiten Graben (55) im Bereich (52) geringer Konzentration umgeben wird, – einen zweiten Isolierfilm (56), der derart gebildet ist, dass er wenigstens eine Seitenwand des zweiten Grabens (55) bedeckt, und – eine zweite Steuerelektrode (57A), die derart gebildet ist, dass sie dem vierten und dem fünften Bereich (54, 53A) mit dem zweiten Isolierfilm (56) dazwischen liegend gegenüberliegt, – die erste Hauptelektrode (65) elektrisch mit dem ersten, dritten und vierten Bereich (58, 59, 54) verbunden ist; und – die zweite Hauptelektrode (66) elektrisch mit dem zweiten Bereich (51) verbunden ist.
  8. Leistungshalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass – das Halbleitersubstrat einen ersten Leitfähigkeitstyp aufweist; – das Leistungshalbleiterelement (Q3) ferner aufweist: – einen ersten Bereich (58) eines zweiten Leitfähigkeitstyps, der auf der ersten Hauptoberfläche des Halbleitersubstrats gebildet ist, – einen zweiten Bereich (51) des zweiten Leitfähigkeitstyps, der auf der zweiten Hauptoberfläche des Halbleitersubstrats gebildet und einen Bereich (52) geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersub strat entspricht, zwischen dem zweiten Bereich (51) und dem ersten Bereich (58) anordnet, und – einen dritten Bereich (59) des ersten Leitfähigkeitstyps, der derart gebildet ist, dass er den ersten Bereich (58) in der ersten Hauptoberfläche überlappt, – ein erster Graben (60), der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich (59, 58) zum Bereich (52) geringer Konzentration erstreckt, ein Isolierbereich (90) des zweiten Leitfähigkeitstyps, der einen vorbestimmten Bereich (50) in der ersten Hauptoberfläche umgibt und sich von der ersten Hauptoberfläche durch den ersten Bereich (58) zum Bereich (52) geringer Konzentration erstreckt, und ein zweiter Gaben (55), der sich von der ersten Hauptoberfläche durch den ersten Bereich (58) zum Bereich (52) geringer Konzentration innerhalb des vorbestimmten Bereichs (50) erstreckt, im Halbleitersubstrat gebildet sind; – die erste Steuerelektrode (62) derart innerhalb des ersten Grabens (60) gebildet ist, dass sie dem ersten Bereich (58), dem dritten Bereich (59) und dem Bereich (52) geringer Konzentration mit einem ersten Isolierfilm (61) dazwischen liegend gegenüberliegt; – das Widerstandselement ein MOSFET (Tr1) vom Verarmungstyp ist und aufweist: – einen vierten Bereich (54) des ersten Leitfähigkeitstyps, der im vorbestimmten Bereich (50) gebildet ist, – einen fünften Bereich (53A) des ersten Leitfähigkeitstyps, der einem Abschnitt entspricht, der vom Isolierbereich (90) im Bereich (52) geringer Konzentration umgeben wird, – einen zweiten Isolierfilm (56), der derart gebildet ist, dass er wenigstens eine Seitenwand des zweiten Grabens (55) bedeckt, und – eine zweite Steuerelektrode (57A), die derart gebildet ist, dass sie dem vierten und dem fünften Bereich (54, 53A) mit dem zweiten Isolierfilm (56) dazwischen liegend gegenüberliegt, – die erste Hauptelektrode (65) elektrisch mit dem ersten, dritten und vierten Bereich (58, 59, 54) verbunden ist; und – die zweite Hauptelektrode (66) elektrisch mit dem zweiten Bereich (51) verbunden ist.
  9. Motoransteuervorrichtung zur Ansteuerung eines Motor durch Anlegen einer Wechselspannung an den Motor, mit: – einer Invertervorrichtung (14) zum Wandeln einer Gleichspannung in die Wechselspannung und zum Anlegen der Wechselspannung an den Motor, wobei die Invertervorrichtung (14) aufweist: – mehrere Leistungshalbleitervorrichtungen, die jeweils eine erste und eine zweite Hauptelektrode (65, 66), die auf einer ersten bzw. einer zweiten Hauptoberfläche eines Halbleitersubstrats gebildet sind, ein Leistungshalbleiterelement (Q3), das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode (65, 66) verbunden ist, und ein Widerstandselement, das im Halbleitersubstrat gebildet und elektrisch mit der ersten und der zweiten Hauptelektrode (65, 66) parallel zum Leistungshalbleiterelement (Q3) verbunden ist, aufweist, wobei die Motoransteuervorrichtung ferner aufweist: – eine Energieversorgung (B) zum Anlegen der Gleichspannung an die Invertervorrichtung (14); – eine Energieversorgungsleitung (1, 2), die zwischen der Invertervorrichtung (14) und der Energieversorgung (B) vorgesehen ist; und – einen Kondensator (C2), der mit der Energieversorgungsleitung (1, 2) verbunden ist.
  10. Motoransteuervorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass das Leistungshalbleiterelement (Q3) eine erste Steuerelektrode (62) aufweist, die dazu ausgelegt ist, einen zwischen der ersten und der zweiten Hauptelektrode (65, 66) fließenden Strom in Übereinstimmung mit einer ersten Steuerspannung zu steuern.
  11. Motoransteuervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass – das Leistungshalbleiterelement (Q3) ein Bipolartransistor mit isolierter Gate-Elektrode ist; und – das Widerstandselement ein Festwiderstand (R3) ist.
  12. Motoransteuervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass – das Leistungshalbleiterelement (Q3) ein Bipolartransistor mit isolierter Gate-Elektrode ist; – das Widerstandselement ein MOSFET vom Verarmungstyp ist; und – der MOSFET (Tr1) vom Verarmungstyp eine zweite Steuerelektrode (57A) aufweist, die dazu ausgelegt ist, einen Widerstandswert des MOSFET vom Verarmungstyp selbst in Übereinstimmung mit einer zweiten Steuerspannung zu ändern.
  13. Motoransteuervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass sie ferner einen Controller (30A) aufweist, der dazu ausgelegt ist, einen Leitungszustand und einen Nichtleitungszustand des MOSFET vom Verarmungstyp zu steuern, indem er die zweite Steuerspannung an die zweite Steuerelektrode (57A) gibt.
  14. Motoransteuervorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Controller (30A) den in jeder der mehreren Leistungshalbleitervorrichtungen enthaltenen MOSFET vom Verarmungstyp in den Nichtleitungszustand setzt, wenn die Invertervorrichtung (14) normal arbeitet, und den in jeder der mehreren Leistungshalbleitervorrichtungen enthaltenen MOSFET vom Verarmungstyp in den Leitungszustand setzt, wenn die Invertervorrichtung (14) fehlerhaft arbeitet.
  15. Motoransteuervorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass – der Motor mehrere Spulen aufweist, die jeweils mehreren Phasen entsprechen; – jede der mehreren Leistungshalbleitervorrichtungen jeweils irgendeinen von mehreren Armen (15 bis 17) bildet, die entsprechend den mehreren Spulen vorgesehen sind; – die Motoransteuervorrichtung ferner mehrere Temperatursensoren (95u, 95v, 95w) aufweist, die entsprechend den mehreren Armen vorgesehen sind und eine Temperatur eines entsprechenden Arms erfassen; und – der Controller (30A) einen Arm, welcher die geringste Temperatur unter den mehreren Armen aufweist, auf der Grundlage eines Erfassungsergebnisses von jedem der mehreren Temperatursensoren (95u, 95v, 95w) bestimmt, und den MOSFET vom Verarmungstyp, der in der Leistungshalbleitervorrichtung enthalten ist, welche den einen Arm bildet, in den Leitungszustand setzt, und den MOSFET vom Verarmungstyp, der in der Leistungshalbleitervorrichtung enthalten ist, die einen anderen Arm bildet, in den Nichtleitungszustand setzt.
  16. Verfahren zur Fertigung einer Leistungshalbleitervorrichtung, mit den Schritten: – Bilden, auf einer ersten Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps, eines ersten Bereichs (58) eines zweiten Leitfähigkeitstyps; – Bilden eines zweiten Bereichs (51) des zweiten Leitfähigkeitstyps auf einer zweiten Hauptoberfläche des Halbleitersubstrats, um einen Bereich (52) geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich (51) und dem ersten Bereich (58) anzuordnen; – Bilden eines dritten Bereichs (59) des ersten Leitfähigkeitstyps im ersten Bereich (58) in der ersten Hauptoberfläche durch selektive Ionenimplantation; – Bilden eines vierten Bereichs (54) des ersten Leitfähigkeitstyps im ersten Bereich (58) in der ersten Hauptoberfläche durch selektive Ionenimplantation; – Bilden eines Gitterfehlerbereichs (53) in einem Abschnitt, der sich unmittelbar unterhalb des vierten Bereichs (54) im Bereich (52) geringer Konzentration befindet, durch Bestrahlung mit Elektronenstrahlen oder Ionen; – Bilden eines ersten Grabens (60), der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich (59, 58) zum Bereich (52) geringer Konzentra tion erstreckt, durch selektives anisotropes Ätzen des dritten Bereichs (59) in der ersten Hauptoberfläche; – Bilden eines zweiten Grabens (55) derart, dass er den vierten Bereich (54) und den Gitterfehlerbereich (53) umgibt, durch selektives anisotropes Ätzen der ersten Hauptoberfläche; – Bilden einer Steuerelektrodenschicht (62) derart innerhalb des ersten Grabens (60), dass sie dem ersten Bereich (58), dem dritten Bereich (59) und dem Bereich (52) geringer Konzentration mit einem Isolierfilm (61) dazwischen liegend gegenüberliegt; – Bilden einer ersten Hauptelektrode (65) derart, dass sie elektrisch mit dem ersten, dritten und vierten Bereich (58, 59, 54) verbunden wird; und – Bilden einer zweiten Hauptelektrode (66) derart, dass sie elektrisch mit dem zweiten Bereich (51) verbunden wird.
  17. Verfahren zur Fertigung einer Leistungshalbleitervorrichtung nach dem Anspruch 16, dadurch gekennzeichnet, dass es ferner den Schritt Bilden einer Isolierschicht (56, 57) zum Füllen des zweiten Grabens (55) aufweist.
  18. Verfahren zur Fertigung einer Leistungshalbleitervorrichtung, mit den Schritten: – Bilden, auf einer ersten Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps, eines ersten Bereichs (58) eines zweiten Leitfähigkeitstyps; – Bilden eines zweiten Bereichs (51) des zweiten Leitfähigkeitstyps auf einer zweiten Hauptoberfläche des Halbleitersubstrats, um einen Bereich (52) geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich (51) und dem ersten Bereich (58) anzuordnen; – Bilden eines dritten Bereichs (59) des ersten Leitfähigkeitstyps im ersten Bereich (58) in der ersten Hauptoberfläche durch selektive Ionenimplantation; – Bilden eines vierten Bereichs (54) des ersten Leitfähigkeitstyps im ersten Bereich (58) in der ersten Hauptoberfläche durch selektive Ionenimplantation;. – Bilden eines ersten Grabens (60), der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich (59, 58) zum Bereich (52) geringer Konzentra tion erstreckt, durch selektives anisotropes Ätzen des dritten Bereichs (59) in der ersten Hauptoberfläche; – Bilden eines zweiten Grabens (55), welcher den vierten Bereich (54) umgibt und sich von der ersten Hauptoberfläche durch den ersten Bereich (58) zum Bereich (52) geringer Konzentration erstreckt, durch selektives anisotropes Ätzen der ersten Hauptoberfläche; – Bilden einer ersten Steuerelektrodenschicht (62) derart innerhalb des ersten Grabens (60), dass sie dem ersten Bereich (58), dem dritten Bereich (59) und dem Bereich (52) geringer Konzentration mit einem ersten Isolierfilm (61) dazwischen liegend gegenüberliegt; – Bilden einer zweiten Steuerelektrodenschicht (57A) derart innerhalb des zweiten Grabens (55), dass sie dem vierten Bereich (54) und dem Bereich (52) geringer Konzentration mit einem zweiten Isolierfilm (56) dazwischen liegend gegenüberliegt; – Bilden einer ersten Hauptelektrode (65) derart, dass sie elektrisch mit dem ersten, dritten und vierten Bereich (58, 59, 54) verbunden wird; und – Bilden einer zweiten Hauptelektrode (66) derart, dass sie elektrisch mit dem zweiten Bereich (51) verbunden wird
  19. Verfahren zur Fertigung einer Leistungshalbleitervorrichtung, mit den Schritten: – Bilden, auf einer ersten Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps, eines ersten Bereichs (58) eines zweiten Leitfähigkeitstyps; – Bilden eines zweiten Bereichs (51) des zweiten Leitfähigkeitstyps auf einer zweiten Hauptoberfläche des Halbleitersubstrats, um einen Bereich (52) geringer Konzentration, der einem Bereich des ersten Leitfähigkeitstyps im Halbleitersubstrat entspricht, zwischen dem zweiten Bereich (51) und dem ersten Bereich (58) anzuordnen; – Bilden eines dritten Bereichs (59) des ersten Leitfähigkeitstyps im ersten Bereich (58) in der ersten Hauptoberfläche durch selektive Ionenimplantation; – Bilden eines vierten Bereichs (54) des ersten Leitfähigkeitstyps im ersten Bereich (58) in der ersten Hauptoberfläche durch selektive Ionenimplantation; – Bilden eines ersten Grabens (60), der sich von der ersten Hauptoberfläche durch den dritten und den ersten Bereich (59, 58) zum Bereich (52) geringer Konzentration erstreckt, durch selektives anisotropes Ätzen des dritten Bereichs (59) in der ersten Hauptoberfläche; – Bilden eines Isolierbereichs (90) des zweiten Leitfähigkeitstyps derart, dass er den vierten Bereich (54) umgibt, durch selektive Ionenimplantation in die erste Hauptoberfläche; – Bilden eines zweiten Grabens (55), der sich von der ersten Hauptoberfläche durch den vierten Bereich (54) zum Bereich (52) geringer Konzentration erstreckt, durch selektives anisotropes Ätzen des vierten Bereichs (54) in der ersten Hauptoberfläche; – Bilden einer ersten Steuerelektrodenschicht (62) derart innerhalb des ersten Grabens (60), dass sie dem ersten Bereich (58), dem dritten Bereich (59) und dem Bereich (52) geringer Konzentration mit einem ersten Isolierfilm (61) dazwischen liegend gegenüberliegt; – Bilden einer zweiten Steuerelektrodenschicht (57A) derart innerhalb des zweiten Grabens (55), dass sie dem vierten Bereich (54) und dem Bereich (52) geringer Konzentration mit einem zweiten Isolierfilm (56) dazwischen liegend gegenüberliegt; – Bilden einer ersten Hauptelektrode (65) derart, dass sie elektrisch mit dem ersten, dritten und vierten Bereich (58, 59, 54) verbunden wird; und – Bilden einer zweiten Hauptelektrode (66) derart, dass sie elektrisch mit dem zweiten Bereich (51) verbunden wird.
DE112008001550.3T 2007-06-12 2008-06-11 Leistungshalbleitervorrichtung, Verfahren zur Fertigung einer Leistungshalbleitervorrichtung und Motoransteuervorrichtung Expired - Fee Related DE112008001550B8 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-155454 2007-06-12
JP2007155454A JP2008311300A (ja) 2007-06-12 2007-06-12 パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
PCT/JP2008/061082 WO2008153195A1 (ja) 2007-06-12 2008-06-11 パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置

Publications (3)

Publication Number Publication Date
DE112008001550T5 true DE112008001550T5 (de) 2010-04-29
DE112008001550B4 DE112008001550B4 (de) 2014-04-10
DE112008001550B8 DE112008001550B8 (de) 2014-06-18

Family

ID=40129792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008001550.3T Expired - Fee Related DE112008001550B8 (de) 2007-06-12 2008-06-11 Leistungshalbleitervorrichtung, Verfahren zur Fertigung einer Leistungshalbleitervorrichtung und Motoransteuervorrichtung

Country Status (5)

Country Link
US (1) US8324691B2 (de)
JP (1) JP2008311300A (de)
CN (1) CN101689546B (de)
DE (1) DE112008001550B8 (de)
WO (1) WO2008153195A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014113557A1 (de) * 2014-09-19 2016-03-24 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
DE112011105802B4 (de) 2011-11-04 2022-07-21 Denso Corporation Leistungsmodul, elektrischer Leistungswandler und Elektrofahrzeug

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5169092B2 (ja) * 2007-09-11 2013-03-27 株式会社デンソー 電力変換装置
JP5422167B2 (ja) * 2008-09-29 2014-02-19 株式会社日立製作所 半導体装置
JP5476747B2 (ja) * 2009-03-05 2014-04-23 日産自動車株式会社 半導体装置
JP5610930B2 (ja) 2010-08-30 2014-10-22 三菱電機株式会社 半導体装置
JP5370448B2 (ja) * 2011-09-19 2013-12-18 株式会社デンソー 電力変換装置
FR2981200B1 (fr) * 2011-10-10 2017-01-13 Centre Nat De La Rech Scient (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
JP5618963B2 (ja) * 2011-10-26 2014-11-05 三菱電機株式会社 半導体装置
JP5505451B2 (ja) * 2012-04-13 2014-05-28 株式会社デンソー 電力変換装置
JP5772842B2 (ja) 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6640639B2 (ja) * 2016-03-31 2020-02-05 ルネサスエレクトロニクス株式会社 半導体デバイス及び半導体装置
JP6693986B2 (ja) * 2018-03-12 2020-05-13 ファナック株式会社 モータ駆動装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
JP6873368B2 (ja) * 2019-09-24 2021-05-19 日立Astemo株式会社 電力変換装置
EP4106952A4 (de) 2020-02-17 2024-04-10 Milwaukee Electric Tool Corporation Elektronisches spindelschloss für ein elektrowerkzeug
CN114094866A (zh) * 2021-11-15 2022-02-25 深圳云潼科技有限公司 一种功率模块和电机控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170776A (ja) 1993-12-13 1995-07-04 Yaskawa Electric Corp インバータの主回路電荷放電方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062149A (ja) 1983-09-14 1985-04-10 Nec Kansai Ltd 半導体装置
JPS61180472A (ja) * 1985-02-05 1986-08-13 Mitsubishi Electric Corp 半導体装置
JPH053289A (ja) 1991-01-09 1993-01-08 Nec Corp 電力用半導体装置
SE9500761D0 (sv) * 1995-03-02 1995-03-02 Abb Research Ltd Skyddskrets för seriekopplade krafthalvledare
JP3444045B2 (ja) * 1995-09-20 2003-09-08 株式会社日立製作所 半導体回路およびその駆動方法並びに半導体素子
US6204717B1 (en) 1995-05-22 2001-03-20 Hitachi, Ltd. Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus
JPH08335522A (ja) 1995-06-08 1996-12-17 Hitachi Ltd 内燃機関用点火装置
JP3168147B2 (ja) * 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
US5721148A (en) * 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
JP3096260B2 (ja) * 1997-07-22 2000-10-10 エス・オー・シー株式会社 リセッタブル過電流保護回路素子
US6646491B2 (en) * 2001-05-18 2003-11-11 Eugene Robert Worley, Sr. LED lamp package for packaging an LED driver with an LED
US6563158B1 (en) * 2001-11-16 2003-05-13 Texas Instruments Incorporated Method and apparatus for voltage stiffening in an integrated circuit
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP4676125B2 (ja) * 2002-07-03 2011-04-27 ルネサスエレクトロニクス株式会社 トレンチゲート型絶縁ゲートバイポーラトランジスタ
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US7038295B2 (en) * 2003-07-18 2006-05-02 Semiconductor Components Industries, L.L.C. DC/DC converter with depletion mode compound semiconductor field effect transistor switching device
JP2005073399A (ja) 2003-08-25 2005-03-17 Toyota Motor Corp 電源装置およびそれを搭載した自動車
JP4432463B2 (ja) 2003-11-10 2010-03-17 トヨタ自動車株式会社 負荷駆動装置およびその動作をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4765000B2 (ja) * 2003-11-20 2011-09-07 富士電機株式会社 絶縁ゲート型半導体装置
JP4418318B2 (ja) 2004-07-26 2010-02-17 株式会社日立製作所 電力変換装置及びそれを用いた電気車
JP2006042498A (ja) 2004-07-27 2006-02-09 Denso Corp 電力変換装置
JP4797445B2 (ja) * 2005-05-24 2011-10-19 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170776A (ja) 1993-12-13 1995-07-04 Yaskawa Electric Corp インバータの主回路電荷放電方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105802B4 (de) 2011-11-04 2022-07-21 Denso Corporation Leistungsmodul, elektrischer Leistungswandler und Elektrofahrzeug
DE102014113557A1 (de) * 2014-09-19 2016-03-24 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
US9691887B2 (en) 2014-09-19 2017-06-27 Infineon Technologies Ag Semiconductor device with variable resistive element
DE102014113557B4 (de) 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element

Also Published As

Publication number Publication date
JP2008311300A (ja) 2008-12-25
DE112008001550B8 (de) 2014-06-18
CN101689546A (zh) 2010-03-31
US8324691B2 (en) 2012-12-04
DE112008001550B4 (de) 2014-04-10
US20100219785A1 (en) 2010-09-02
WO2008153195A1 (ja) 2008-12-18
CN101689546B (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
DE112008001550B4 (de) Leistungshalbleitervorrichtung, Verfahren zur Fertigung einer Leistungshalbleitervorrichtung und Motoransteuervorrichtung
DE102004035788B4 (de) Verfahren zum Herstellen eines Isolierschicht-Bipolartransistors mit eingebauter Freilaufdiode
DE112018001001B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE4102574C2 (de) Steuersystem für einen Wechselstrommotor
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE112015004751B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017223101A1 (de) Halbleitervorrichtung, Halbleitervorrichtungsfertigungsverfahren und Leistungskonvertierungsvorrichtung
DE112015005397B4 (de) Halbleitervorrichtung, Verfahren zum Herstellen derselben, Leistungsumsetzer, Dreiphasenmotorsystem, Kraftfahrzeug und Eisenbahnfahrzeug
DE112017005529T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112013005341B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung mit derselben
DE112017000224T5 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsunlwandlungsvorrichtung
DE102018132111A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung, Leistungswandlungsvorrichtung, Automobil und Schienenfahrzeug
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE102018200628B4 (de) Halbleiteranordnung, Verfahren zum Herstellen einer Halbleiteranordnung und Leistungsumrichteranordnung
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112019001054T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102018212720B4 (de) Halbleitervorrichtung und Leistungswandler
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE102022128620A1 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0029739000

Effective date: 20120813

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029739000

Ipc: H01L0027060000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029739000

Ipc: H01L0027060000

Effective date: 20131213

R020 Patent grant now final
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20150113

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee