DE102008021430A1 - SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode - Google Patents

SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode Download PDF

Info

Publication number
DE102008021430A1
DE102008021430A1 DE102008021430A DE102008021430A DE102008021430A1 DE 102008021430 A1 DE102008021430 A1 DE 102008021430A1 DE 102008021430 A DE102008021430 A DE 102008021430A DE 102008021430 A DE102008021430 A DE 102008021430A DE 102008021430 A1 DE102008021430 A1 DE 102008021430A1
Authority
DE
Germany
Prior art keywords
conductivity type
layer
semiconductor device
schottky
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008021430A
Other languages
English (en)
Other versions
DE102008021430B4 (de
Inventor
Eiichi Kariya Okuno
Takeo Kariya Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008021430A1 publication Critical patent/DE102008021430A1/de
Application granted granted Critical
Publication of DE102008021430B4 publication Critical patent/DE102008021430B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode weist auf: ein SiC-Substrat (1) eines ersten Leitfähigkeitstyps; eine Driftschicht (2) auf dem Substrat; einen Isolierfilm (3) auf der Driftschicht mit einer Öffnung (3a) in einem Zellbereich; eine Schottky-Sperrschichtdiode (10) mit einer Schottky-Elektrode (4), die über die Öffnung des Isolierfilms an die Driftschicht grenzt, und einer ohmschen Elektrode (5) auf dem Substrat; eine Abschlussstruktur (6, 7) mit einer den Zellbereich umgebenden RESURF-Schicht (6); und eine Mehrzahl von Schichten (8) eines zweiten Leitfähigkeitstyps an einer Innenseite der RESURF-Schicht. Die Schichten des zweiten Leitfähigkeitstyps und die Driftschicht bilden eine p-n-Diode. Die Schottky-Elektrode weist eine erste Schottky-Elektrode (4a), die mit einem ohmschen Kontakt an die Schichten des zweiten Leitfähigkeitstyps grenzt, und eine zweite Schottky-Elektrode (4b) auf, die mit einem Schottky-Kontakt an die Driftschicht grenzt.

Description

  • Die vorliegende Erfindung betrifft eine SiC-Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode.
  • Eine Schottky-Sperrschichtdiode (d. h. SBD) weist eine Schottky-Elektrode auf, die an eine Halbleiterschicht grenzt. Eine Grenzfläche zwischen der Schottky-Elektrode und der Halbleiterschicht weist eine geringe Austrittsarbeit zwischen einem die Schottky-Elektrode bildenden metallischen Material und einem die Halbleiterschicht bildenden Halbleitermaterial auf. Folglich ist ein Leckstrom in der SBD dann, wenn die Diode in Sperrrichtung vorgespannt wird, größer als in einer p-n-Diode.
  • Die JP-2000-294804 offenbart einen Aufbau mit einem Schottky-Übergang und einer p-n-Diode. Insbesondere ist die p-n-Diode in einem Teil des Schottky-Übergangs gebildet, so dass ein Leckstrom verringert wird, wenn der Aufbau in Sperrrichtung vorgespannt wird. D. h., eine Schottky-Elektrode grenzt an einem Kontaktbereich an eine n–-leitende Driftschicht, wodurch eine Abschlussstruktur gebildet wird (d. h. ein Außenumfangsdurchbruchbereich). Die Abschlussstruktur weist eine RESURF-Schicht auf. Ein Oberflächenabschnitt der Driftschicht und eine p-leitende Schicht mit einem konzentrischen Muster sind an einer Innenseite der RESURF-Schicht angeordnet. Folglich ist die p-n-Diode in einem Teil des Schottky-Übergangs gebildet.
  • Dies entspricht einer Schottky-Sperrschichtstruktur (JBS-Struktur), die zwei Arten von elektronischen Eigenschaften aufweist, die Eigenschaft einer Schottky-Diode und die Eigenschaft einer p-n-Diode. Die Eigenschaft der Schottky-Diode liefert eine I-V-(d. h. Strom-Spannung)-Kennlinie, bei welcher die Diode bei einer verhältnismäßig geringen Spannung durchbricht, woraufhin der Strom mit einer vorbestimmten Steigung bezüglich einer Spannungserhöhung zunimmt. Die Eigenschaft der p-n-Diode liefert eine I-V-Kennlinie, bei welcher die Diode bei einer verhältnismäßig hohen Spannung durchbricht, woraufhin der Strom schnell in Form einer Stoßentladung zunimmt.
  • Bei einer herkömmlichen JBS-Struktur muss die Schottky-Elektrode mit einem Schottky-Kontakt an die n–-leitende Driftschicht grenzen. Folglich ist die Schottky-Elektrode aus einem metallischen Material aufgebaut, mit dem eine Schottkysche Sperrschicht gebildet werden kann. Deshalb ist es schwierig, einen ohmschen Kontakt mit der p-leitenden Schicht zu bilden, so dass es schwierig ist, den Vorteil der JBS-Struktur effizient zu nutzen.
  • Es ist folglich erforderlich, die Schottky-Elektrode und eine Störstellenschicht, welche die p-n-Diode bilden, mit dem ohmschen Kontakt zu verbinden.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine SiC-Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode auf: ein SiC-Substrat eines ersten Leitfähigkeitstyps, das eine erste und eine zweite Oberfläche aufweist; eine Driftschicht des ersten Leitfähigkeitstyps, die auf der ersten Oberfläche des Substrats angeordnet ist, aus SiC aufgebaut ist und eine Störstellenkonzentration aufweist, die geringer als die des Substrats ist; einen Isolierfilm, der auf der Driftschicht angeordnet ist und eine Öffnung in einem Zellbereich aufweist; eine Schottky-Sperrschichtdiode mit einer Schottky-Elektrode und einer ohmschen Elektrode, wobei die Schottky-Elektrode im Zellbereich angeordnet ist und über die Öffnung des Isolierfilms mit einem Schottky-Kontakt an die Driftschicht grenzt bzw. mit der Driftschicht in Verbindung steht und die ohmsche Elektrode auf der zweiten Oberfläche des Substrats angeordnet ist; eine Abschlussstruktur, die eine RESURF-Schicht aufweist und an einem Außenumfang des Zellbereichs angeordnet ist, wobei die RESURF-Schicht einen zweiten Leitfähigkeitstyp aufweist, den Zellbereich umgibt und in einem Oberflächenabschnitt der Driftschicht angeordnet ist; und eine Mehrzahl von Schichten des zweiten Leitfähigkeitstyps, von denen jede in einem anderen Oberflächenabschnitt der Driftschicht an einer Innenseite der RESURF-Schicht angeordnet ist und an die Schottky-Elektrode grenzt, wobei die Schichten des zweiten Leitfähigkeitstyps durch einen vorbestimmten Abstand voneinander getrennt sind. Die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps und die Driftschicht bilden eine p-n-Diode. Die Schottky-Elektrode weist eine erste Schottky-Elektrode und eine zweite Schottky-Elektrode auf. Die erste Schottky-Elektrode grenzt mit einem ohmschen Kontakt an jede der Schichten des zweiten Leitfähigkeitstyps. Die zweite Schottky-Elektrode grenzt mit dem Schottky-Kontakt an die Driftschicht.
  • Die obige Vorrichtung weist sowohl die Eigenschaft einer Schottky-Diode als auch die Eigenschaft einer p-n-Diode auf.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode auf: ein SiC-Substrat eines ersten Leitfähigkeitstyps, das eine erste und eine zweite Oberfläche aufweist; eine Driftschicht des ersten Leitfähigkeitstyps, die auf der ersten Oberfläche des Substrats angeordnet ist, aus SiC aufgebaut ist und eine Störstellenkonzentration aufweist, die geringer als die des Substrats ist; einen Isolierfilm, der auf der Driftschicht angeordnet ist und eine Öffnung in einem Zellbereich aufweist; eine Schottky-Sperrschichtdiode mit einer Schottky-Elektrode und einer ohmschen Elektrode, wobei die Schottky-Elektrode im Zellbereich angeordnet ist und über die Öffnung des Isolierfilms mit einem Schottky-Kontakt an die Driftschicht grenzt bzw. mit der Driftschicht in Verbindung steht und die ohmsche Elektrode auf der zweiten Oberfläche des Substrats angeordnet ist; eine Abschlussstruktur, die eine RESURF-Schicht aufweist und an einem Außenumfang des Zellbereichs angeordnet ist, wobei die RESURF-Schicht einen zweiten Leitfähigkeitstyp aufweist, den Zellbereich umgibt und in einem Oberflächenabschnitt der Driftschicht angeordnet ist; und eine Mehrzahl von Schichten des zweiten Leitfähigkeitstyps, von denen jede in einem anderen Oberflächenabschnitt der Driftschicht an einer Innenseite der RESURF-Schicht angeordnet ist und an die Schottky-Elektrode grenzt, wobei die Schichten des zweiten Leitfähigkeitstyps durch einen vorbestimmten Abstand voneinander getrennt sind. Die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps und die Driftschicht bilden eine p-n-Diode. Jede der Schichten des zweiten Leitfähigkeitstyps weist einen Oberflächenabschnitt und einen tieferen Abschnitt auf. Der Oberflächenabschnitt von jeder Schicht des zweiten Leitfähigkeitstyps ist auf einer Seite der ersten Oberfläche des Substrats angeordnet, und der tiefere Abschnitt ist auf einer Seite der zweiten Oberfläche des Substrats angeordnet. Der Oberflächenabschnitt von jeder Schicht des zweiten Leitfähigkeitstyps weist eine Störstellenkonzentration auf, die über der des tieferen Abschnitts liegt; und die Schottky-Elektrode grenzt mit einem ohmschen Kontakt an jede der Schichten des zweiten Leitfähigkeitstyps (d. h. steht mit einem ohmschen Kontakt mit jeder der Schichten des zweiten Leitfähigkeitstyps in Verbindung).
  • Die obige Vorrichtung weist sowohl die Eigenschaft einer Schottky-Diode als auch die Eigenschaft einer p-n-Diode auf.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 eine Querschnittsansicht einer SiC-Halbleitervorrichtung mit einer JBS-Struktur gemäß einer ersten Ausführungsform;
  • 2 eine Draufsicht eines Layouts der in der 1 gezeigten SiC-Halbleitervorrichtung;
  • 3 eine teilweise vergrößerte Querschnittsansicht der JBS-Struktur der SiC-Halbleitervorrichtung;
  • 4A bis 4D teilweise vergrößerte Querschnittsansichten eines Verfahrens zur Fertigung der SiC-Halbleitervorrichtung;
  • 5A bis 5C teilweise vergrößerte Querschnittsansichten des Verfahrens zur Fertigung der SiC-Halbleitervorrichtung
  • 6 eine teilweise vergrößerte Querschnittsansicht einer JBS-Struktur einer SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 7 eine Draufsicht eines Layouts einer SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 8 eine Draufsicht eines Layouts einer SiC-Halbleitervorrichtung gemäß einer vierten Ausführungsform.
  • (Erste Ausführungsform)
  • 1 zeigt eine Querschnittsansicht einer SiC-Halbleitervorrichtung mit einer JBS-Struktur entlang einer Linie I-I in der 2.
  • Die SiC-Halbleitervorrichtung ist aus einem n+-leitenden Substrat 1 aus SiC aufgebaut und weist beispielsweise eine Störstellenkonzentration in einem Bereich zwischen 2 × 1018 und 1 × 1021 cm–3 auf. Das Substrat 1 weist eine Hauptoberfläche 1a als obere Oberfläche und eine der Hauptoberfläche 1a gegenüberliegende Rückseitenoberfläche 1b als untere Oberfläche auf. Auf der Hauptoberfläche 1a ist geschichtet eine n–-leitende Driftschicht 2 angeordnet. Die Driftschicht 2 ist aus SiC aufgebaut und weist eine Störstellenkonzentration von 5 × 1015 cm–3 (± 50%) auf. Eine SBD-Struktur 10 ist in einem Zellbereich gebildet, der durch das Substrat 1 und die Driftschicht 2 gebildet wird. An einem Außenumfangsbereich der SBD-Struktur 10 ist eine Abschlussstruktur gebildet. Folglich weist die Halbleitervorrichtung die SBD-Struktur 10 und die Abschlussstruktur auf.
  • Insbesondere ist auf der Oberfläche der Driftschicht 2 ein Isolierfilm 3 aus Siliciumoxid gebildet. Der Isolierfilm 3 weist eine Öffnung 3a auf, die teilweise im Zellbereich gebildet ist. In der Öffnung 3a des Isolierfilms 3 ist eine Schottky-Elektrode 4 gebildet. Die Schottky-Elektrode 4 grenzt mit einem Schottky-Kontakt an die Driftschicht 2. Die Schottky-Elektrode 4 ist beispielsweise aus Mo, Ti oder Ni aufgebaut. Die Öffnung 3a weist, wie in 2 gezeigt, eine kreisrunde Form auf. Die Schottky-Elektrode 4 grenzt mit einem Schottky-Kontakt in der Öffnung 3a an die Driftschicht 2. Ein Teil der Schottky-Elektrode, der an eine p-leitende Schicht 8 grenzt, ist aus einem anderen Material aufgebaut.
  • Auf der Rückseite des Substrats 1 ist eine ohmsche Elektrode 5 gebildet. Die ohmsche Elektrode 5 ist beispielsweise aus Ni, Ti, Mo, W oder dergleichen aufgebaut. Folglich weist die SBD-Struktur 10 im Zellbereich die ohmsche Elektrode 5, die Schottky-Elektrode 4, die Driftschicht 2 und das Substrat 1 auf.
  • Die Abschlussstruktur weist eine p-leitende RESURF-Schicht 6 und eine Mehrzahl von p-leitenden Schutzringen 7 auf. Die RESURF-Schicht 6 ist in einem Oberflächenabschnitt der Driftschicht 2 angeordnet und grenzt an die Schottky-Elektrode 4. Die RESURF-Schicht 6 ist auf beiden Seiten der Schottky-Elektrode 4 angeordnet. Die Schutzringe 7 umgeben den Außenumfang der RESURF-Schicht 6. Die RESURF-Schicht 6 ist beispielsweise mit Al dotiert und weist eine Störstellenkonzentration in einem Bereich zwischen 5 × 1016 und 1 × 1018 cm–3 auf. Die RESURF-Schicht 6 und die Schutzringe 7 weisen eine derartige Ringform auf, dass die Ringform, wie in 2 gezeigt, den Zellbereich umgibt. Durch das Bilden der RESURF-Schicht 6 und der Schutzringe 7 kann sich das elektrische Feld weit in Richtung des Außenumfangs der SBD-Struktur 10 ausdehnen, so dass die Konzentration des elektrischen Feldes verringert wird. Folglich nimmt die Durchbruchspannung der Vorrichtung zu.
  • Die p-leitende Schicht 8 ist an einer Innenseite einer Innenkante der RESURF-Schicht 6 gebildet. Die Innenkante der RESURF-Schicht 6 in der Abschlussstruktur ist auf der Seite des Zellbereichs angeordnet. Die p-leitende Schicht 8 grenzt an die Schottky-Elektrode 4. Die p-leitende Schicht 8 und die n–-leitende Driftschicht 2 bilden eine p-n-Diode. Auf diese Weise wird die JBS-Struktur gebildet. Die p-leitende Schicht 8 weist eine Ringform auf, die entlang des Außenumfangs des Zellbereichs, d. h. entlang des Außenumfangs der Schottky-Elektrode 4, gebildet ist. Ein mittlerer Abschnitt 8a der p-leitenden Schicht 8 mit einer kreisrunden Form ist an bzw. in einer Mitte eines Kontaktbereichs zwischen der Schottky-Elektrode 4 und der Driftschicht 2 angeordnet. Insbesondere ist der mittlere Abschnitt 8a in der Mitte des Zellbereichs angeordnet. Eine Mehrzahl von Ringabschnitten 8b–8e ist konzentrisch um den mittleren Abschnitt 8a herum angeordnet. Bei dieser Ausführungsform liegt die Anzahl der Ringabschnitte 8b–8e bei vier Ringabschnitten. Ein äußerster Außenringabschnitt 8e ist an einem äußersten Außenumfang der p-leitenden Schicht 8 angeordnet. Der äußerste Außenringabschnitt 8e grenzt an die Innenseite der RESURF-Schicht 6 oder ist in die Innenseite der RESURF-Schicht 6 eingebettet. Mittlere Ringabschnitte 8b–8d, die zwischen dem mittleren Abschnitt 8a und dem äußersten Außenringabschnitt 8e angeordnet sind, sind symmetrisch entlang eines Querschnitts in radialer Richtung um den mittleren Abschnitt 8a herum angeordnet. Folglich sind die mittleren Ringabschnitte 8b–8d und der äußerste Außenringabschnitt 8e zu vorbestimmten Intervallen W1 getrennt voneinander angeordnet. Jeder Ringabschnitt 8b–8e und der mittlere Abschnitt 8a weisen die gleiche Breite W2 auf. Jeder Abschnitt 8a–8e weist eine Störstellenkonzentration in einem Bereich zwischen 5 × 1017 und 1 × 1020 cm–3 auf. Das Intervall W1 liegt in etwa bei 2.0 μm ± 0.5 μm, und die Breite W2 liegt in etwa bei 1.5 μm ± 0.5 μm.
  • 3 zeigt die JBS-Struktur in der Vorrichtung. Insbesondere weist die Schottky-Elektrode 4 eine untere Elektrode 4a und eine obere Elektrode 4b auf. Die untere Elektrode 4a grenzt an die p-leitende Schicht 8. Die untere Elektrode 4a ist beispielsweise aus Al aufgebaut, das einem Material entspricht, mit dem eine Verbindung mit einem ohmschen Kontakt zur p-leitenden Schicht 8 hergestellt werden kann. Die obere Elektrode 4b bedeckt die untere Elektrode 4a. Die obere Elektrode 4b ist aus Mo, Ti oder Ni aufgebaut. Die obere Elektrode 4b grenzt an die Driftschicht 2. Folglich grenzt die obere Elektrode 4b mit einem Schottky-Kontakt an die Driftschicht 2 und die untere Elektrode 4a mit einem ohmschen Kontakt an die p-leitende Schicht 8. Folglich weist die JBS-Struktur die Eigenschaft einer Schottky-Diode und die Eigenschaft einer p-n-Diode auf. Der Vorteil der JBS-Struktur wird in wirksamer Weise genutzt.
  • Bei der Vorrichtung mit der JBS-Struktur bildet die Schottky-Elektrode 4 eine Anode und die ohmsche Elektrode 5 eine Kathode. Wenn eine Spannung, die über einer Schottky-Sperrschichtspannung liegt, an die Schottky-Elektrode 4 gelegt wird, fließt der Strom zwischen der Schottky-Elektrode 4 und der ohmschen Elektrode 5.
  • Im Außenumfangsbereich dehnt sich eine Sperrschicht dann, wenn die Diode sperrt, von der p-leitenden Schicht 8 zur Driftschicht 2 aus, die unter der Schottky-Elektrode 4 angeordnet ist. Die Sperrschicht verarmt die Driftschicht 2, die zwischen der p-leitenden Schicht 8 und der Sperrschicht angeordnet ist, vollständig. Folglich wird ein Leckstrom dann, wenn in der Vorrichtung eine Überspannung erzeugt wird, d. h., wenn eine Sperrspannung an die Vorrichtung gelegt wird, verringert.
  • Die obere Elektrode 4b grenzt mit dem Schottky-Kontakt an die Driftschicht 2, und die untere Elektrode 4a grenzt mit dem ohmschen Kontakt an die p-leitende Schicht 8. Folglich weist die JBS-Struktur die Eigenschaft einer Schottky-Diode als auch die Eigenschaft einer p-n-Diode auf, so dass beide Eigenschaften in wirksamer Weise genutzt werden können.
  • Nachstehend wird das Verfahren zur Fertigung der SiC-Halbleitervorrichtung beschrieben. In den 4A bis 4D und 5A bis 5C ist die p-leitende Schutzringschicht 7 nicht gezeigt.
  • In einem Schritt der 4A wird die Driftschicht 2 durch epitaxiales Wachstum auf der Hauptoberfläche 1a des Substrats 1 gebildet. In einem Schritt der 4B wird eine Maske 11 aus einem LTO-(d. h. Low Temperature Oxid)-Film auf der Driftschicht 2 gebildet. Anschließend wird ein Teil der Maske 11 mit Hilfe eines fotolithografischen Ätzverfahrens geöffnet. Der Teil der Maske 11 entspricht einem Bildungsbereich für eine RESURF-Schicht und einem Bildungsbereich für einen Schutzring. Unter Verwendung der Maske 11 werden p-leitende Fremdstoffe, wie beispielsweise Al, in die Driftschicht 2 implantiert und anschließend mit Hilfe eines Wärmebehandlungsprozesses aktiviert. Auf diese Weise werden die p-leitende RESURF-Schicht 6 und die p-leitende Schutzringschicht 7 gebildet.
  • In einem Schritt der 4C wird die Maske 11 entfernt und anschließend eine weitere Maske 12 aus einem LTO-Film oder dergleichen auf dem Substrat 1 gebildet. Ein Teil der Maske 12 wird mit Hilfe eines fotolithografischen Ätzverfahrens geöffnet. Der Teil der Maske 12 entspricht einem Bildungsbereich für eine p-leitende Schicht. Unter Verwendung der Maske 12 werden p-leitende Fremdstoffe, wie beispielsweise Al, in die Driftschicht 2 implantiert und anschließend mit Hilfe eines Wärmebehandlungsprozesses aktiviert. Auf diese Weise wird die p-leitende Schicht 8 gebildet. Während dieser Zeit ist eine Ionenimplantationsenergie bei einem Prozess zum Bilden der p-leitenden Schicht höher als die bei einem Prozess zum Bilden der gleitenden RESURF-Schicht und der p-leitenden Schutzringschicht, so dass die gleitenden Fremdstoffe tief in die Driftschicht 2 implantiert werden. In der 4C ist die Tiefe der p-leitenden Schicht 8 nahezu gleich der Tiefe der RESURF-Schicht 6. Die p-leitende Schicht 8 kann vorzugsweise tiefer als die RESURF-Schicht 6 ausgebildet sein.
  • In einem Schritt der 4D wird die Maske 12 entfernt. Anschließend wird eine metallische Schicht aus beispielsweise Ni, Ti, Mo, W oder dergleichen auf der Rückseite 1b des Substrats 1 gebildet. Auf diese Weise wird die ohmsche Elektrode 5 gebildet. Die SiC-Oberfläche des Substrats 1 wird mit Hilfe eines Opferoxidationsprozesses gereinigt. Anschließend wird ein Siliciumoxidfilm mit Hilfe eines Plasma-CVD-Verfahrens auf dem Substrat 1 gebildet. Der Siliciumoxidfilm wird mit Hilfe eines Reflow-Prozesses derart verarbeitet, dass der Isolierfilm 3 abgeschieden wird. Anschließend wird der Isolierfilm 3 mit Hilfe eines fotolithografischen Ätzprozesses derart geätzt, dass die Öffnung 3a im Isolierfilm 3 gebildet wird.
  • In einem Schritt der 5A wird ein metallischer Film aus Al oder dergleichen auf dem Isolierfilm 3 und in der Öffnung 3a gebildet. In einem Schritt der 5B wird der metallische Film derart gemustert, dass die untere Elektrode 4a derart gebildet wird, dass sie an die p-leitende Schicht 8 grenzt.
  • In einem Schritt der 5C wird noch ein weiterer metallischer Film aus Mo, Ti oder Ni derart auf dem Isolierfilm 3 und in der Öffnung 3a gebildet, dass die untere Elektrode 4a bedeckt wird. Der metallische Film wird derart gemustert, dass die obere Elektrode 4b gebildet wird. Auf diese Weise wird die Schottky-Elektrode 4 gebildet. Folglich ist die SiC-Halbleitervorrichtung mit der SBD 10 fertig gestellt.
  • Bei der Vorrichtung weist die Schottky-Elektrode 4 mehrere Elektrodenschichten aus einem verschiedenen Material auf. Insbesondere grenzt die obere Elektrode 4b mit dem Schottky-Kontakt an die Driftschicht 2 und die untere Elektrode 4a mit dem ohmschen Kontakt an die p-leitende Schicht 8. Folglich wird sowohl die Eigenschaft der Schottky-Diode als auch die Eigenschaft der p-n-Diode in wirksamer Weise genutzt.
  • (Zweite Ausführungsform)
  • 6 zeigt eine SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform. Die Schottky-Elektrode 4 ist nur aus einer Schicht bestehend aus Mo, Ti oder Ni gebildet. Das Profil der Störstellenkonzentration der p-leitenden Schicht 8 in der 6 unterscheidet sich von dem in der 1 gezeigten Profil, so dass die p- leitende Schicht 8 und die Schottky-Elektrode 4 mit dem ohmschen Kontakt miteinander verbunden sind.
  • Die Störstellenkonzentration des Oberflächeabschnitts der p-leitenden Schicht 8 ist höher als die eines tieferen Abschnitts der p-leitenden Schicht 8. Der Oberflächenabschnitt der p-leitenden Schicht 8, der an die Schottky-Elektrode 4 grenzt, weist beispielsweise eine Störstellenkonzentration mit p-leitenden Störstellen von größer oder gleich 1 × 1020 cm–3 auf. Folglich sind die p-leitende Schicht 8 und die Schottky-Elektrode 4 über den ohmschen Kontakt miteinander verbunden. Wenn die Störstellenkonzentration eines Kontaktabschnitts der p-leitenden Schicht 8 mit der Schottky-Elektrode 4 erhöht wird, können die Eigenschaften von sowohl der Schottky-Diode als auch der p-n-Diode effizient genutzt werden.
  • Das Verfahren zur Fertigung der Vorrichtung gleicht dem in den 4A bis 5C gezeigten Verfahren. Insbesondere wird in dem Schritt der 4C das Ionenimplantationsprofil der p-leitenden Schicht 8 von einem konstanten Profil zu einer kontrastierenden Konzentration geändert, so dass der Oberflächenabschnitt der p-leitenden Schicht 8 eine höhere Störstellenkonzentration als der tiefere Abschnitt aufweist. Ferner werden die in den 5A und 5B gezeigten Schritte ausgelassen, so dass die Schottky-Elektrode 4 mit einem Mo- oder Ti-Film gebildet wird.
  • (Dritte Ausführungsform)
  • 7 zeigt eine SiC-Halbleitervorrichtung mit einer JBS-Diode gemäß einer dritten Ausführungsform. Die JBS-Struktur und die Außenumfangsstruktur der 7 unterscheiden sich von denjenigen in der 2. In der 7 weist die RESURF-Schicht 6 eine quadratische Form mit vier abgerundeten Ecken auf. Die den mittleren Abschnitt 8a und die Mehrzahl von Ringabschnitten 8b–8e aufweisende p-leitende Schicht 8 weist eine quadratische Form mit vier abgerundeten Ecken auf. Insbesondere weist der mittlere Abschnitt 8a die quadratische Form mit den abgerundeten Ecken auf und weist jeder der den mittleren Abschnitt 8a umgebenden Ringabschnitte 8b–8e die quadratische Form mit den abgerundeten Ecken auf. Der mittlere Abschnitt 8a kann eine kreisrunde Form aufweisen.
  • (Vierte Ausführungsform)
  • 8 zeigt eine SiC-Halbleitervorrichtung mit einer JBS-Struktur gemäß einer vierten Ausführungsform. Die JBS-Struktur und die Struktur des Außenumfangs in der 8 unterscheiden sich von denjenigen in der 2.
  • Die RESURF-Schicht 6 weist eine hexagonale Form auf, und die p-leitende Schicht 8 weist eine Struktur mit einer Mehrzahl von Waben auf. Jede Wabe weist eine hexagonale Form auf. Die p-leitende Schicht 8 ist innerhalb der RESURF-Schicht 6 angeordnet (d. h. wird von der RESURF-Schicht 6 umgeben). Jede Wabe weist die gleichen Abmessungen auf, wobei ein Abstand zwischen zwei benachbarten Waben gleich ist. Insbesondere weist ein Teil der Driftschicht 2 zwischen zwei benachbarten Waben die gleiche Breite auf. Die Waben sind punktsymmetrisch um die Mitte der Schottky-Elektrode 4 herum angeordnet. Obgleich die Anzahl von Waben entlang der Linie I-I in der 8 bei sechs Waben liegt, kann die Anzahl von Waben einen von sechs verschiedenen Wert aufweisen.
  • (Ausgestaltungen)
  • Die sich aus dem mittleren Abschnitt 8a und den Ringabschnitten 8b–8e ergebende Anzahl kann sich von der in den 1–8 gezeigten unterscheiden. Obgleich die RESURF-Schicht 6 und die p-leitende Schicht 8 in der 7 die quadratische Form mit den abgerundeten Ecken aufweisen, können die RESURF-Schicht 6 und die p-leitende Schicht 8 polygonal mit abgerundeten Ecken ausgebildet sein. Die gleitende Schicht 8 kann die Form eines Streifenmusters aufweisen. Die Tiefe der gleitenden Schicht 8 kann gleich der Tiefe der RESURF-Schicht 6 sein.
  • Der erste Leitfähigkeitstyp wird als n-leitend und der zweite Leitfähigkeitstyp als p-leitend beschrieben. Alternativ kann der erste Leitfähigkeitstyp p-leitend und der zweite Leitfähigkeitstyp n-leitend sein.
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsformen offenbart wurde, sollte wahrgenommen werden, dass sie nicht auf die bevorzugten Ausführungsformen und Strukturen beschränkt ist, sondern auf ver schiedene Weise ausgestaltet werden kann, ohne ihren Schutzumfang zu verlassen, der verschiedene Kombinationen und Konfigurationen der einzelnen Ausführungsformen mit abdeckt.
  • Vorstehend wurde eine SiC-Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode offenbart.
  • Eine Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode weist auf: ein SiC-Substrat 1 eines ersten Leitfähigkeitstyps; eine Driftschicht 2 auf dem Substrat; einen Isolierfilm 3 auf der Driftschicht mit einer Öffnung 3a in einem Zellbereich; eine Schottky-Sperrschichtdiode 10 mit einer Schottky-Elektrode 4, die über die Öffnung des Isolierfilms an die Driftschicht grenzt, und einer ohmschen Elektrode 5 auf dem Substrat; eine Abschlussstruktur 6, 7 mit einer den Zellbereich umgebenden RESURF-Schicht 6; und eine Mehrzahl von Schichten 8 eines zweiten Leitfähigkeitstyps an einer Innenseite der RESURF-Schicht. Die Schichten des zweiten Leitfähigkeitstyps und die Driftschicht bilden eine p-n-Diode. Die Schottky-Elektrode weist eine erste Schottky-Elektrode 4a, die mit einem ohmschen Kontakt an die Schichten des zweiten Leitfähigkeitstyps grenzt, und eine zweite Schottky-Elektrode 4b auf, die mit einem Schottky-Kontakt an die Driftschicht grenzt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2000-294804 [0003]

Claims (18)

  1. Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode, wobei die Vorrichtung aufweist: – ein SiC-Substrat (1) eines ersten Leitfähigkeitstyps, das eine erste und eine zweite Oberfläche aufweist; – eine Driftschicht (2) des ersten Leitfähigkeitstyps, die auf der ersten Oberfläche des Substrats (1) angeordnet ist, aus SiC aufgebaut ist und eine Störstellenkonzentration aufweist, die geringer als die des Substrats (1) ist; – einen Isolierfilm (3), der auf der Driftschicht (2) angeordnet ist und eine Öffnung in einem Zellbereich aufweist; – eine Schottky-Sperrschichtdiode (10) mit einer Schottky-Elektrode (4) und einer ohmschen Elektrode (5), wobei die Schottky-Elektrode (4) im Zellbereich angeordnet ist und über die Öffnung des Isolierfilms (3) mit einem Schottky-Kontakt an die Driftschicht (2) grenzt und die ohmsche Elektrode (5) auf der zweiten Oberfläche des Substrats (1) angeordnet ist; – eine Abschlussstruktur (6, 7), die eine RESURF-Schicht (6) aufweist und an einem Außenumfang des Zellbereichs angeordnet ist, wobei die RESURF-Schicht (6) einen zweiten Leitfähigkeitstyp aufweist, den Zellbereich umgibt und in einem Oberflächenabschnitt der Driftschicht (2) angeordnet ist; und – eine Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps, von denen jede in einem anderen Oberflächenabschnitt der Driftschicht (2) an einer Innenseite der RESURF-Schicht (6) angeordnet ist und an die Schottky-Elektrode (4) grenzt, wobei die Schichten (8) des zweiten Leitfähigkeitstyps durch einen vorbestimmten Abstand voneinander getrennt sind, wobei – die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps und die Driftschicht (2) eine p-n-Diode bilden; – die Schottky-Elektrode eine erste Schottky-Elektrode (4a) und eine zweite Schottky-Elektrode (4b) aufweist; – die erste Schottky-Elektrode (4a) mit einem ohmschen Kontakt an jede der Schichten (8) des zweiten Leitfähigkeitstyps grenzt; und – die zweite Schottky-Elektrode (4b) mit dem Schottky-Kontakt an die Driftschicht (2) grenzt.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass – die erste Schottky-Elektrode (4a) eine untere Elektrode bildet, und die zweite Schottky-Elektrode (4b) eine obere Elektrode bildet; und – die zweite Schottky-Elektrode (4b) die erste Schottky-Elektrode (4a) bedeckt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – der erste Leitfähigkeitstyp n-leitend ist, und der zweite Leitfähigkeitstyp p-leitend ist; und – die erste Schottky-Elektrode (4a) aus Aluminium, Ti oder Ni aufgebaut ist, das dazu geeignet ist, eine Verbindung mit dem ohmschen Kontakt zu einem p-Leiter herzustellen.
  4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass – die zweite Schottky-Elektrode (4b) aus Ti, Mo oder Ni aufgebaut ist; und – die ohmsche Elektrode (5) aus Ni, Ti, Mo oder W aufgebaut ist.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass – die Abschlussstruktur (6, 7) ferner eine Mehrzahl von Schutzringen (7) des zweiten Leitfähigkeitstyps aufweist; und – jeder Schutzring (7) die RESURF-Schicht (6) umgibt und in noch einem anderen Oberflächenabschnitt der Driftschicht (2) angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass – die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps einen mittleren Abschnitt (8a) und eine Mehrzahl von Ringabschnitten (8b–8e) aufweist; – der mittlere Abschnitt (8a) an einer Mitte des Zellbereichs angeordnet ist; – jeder der Ringabschnitte (8b–8e) den mittleren Abschnitt (8a) umgibt und eine Punktsymmetrie um den mittleren Abschnitt (8a) herum aufweist; – die Mehrzahl von Ringabschnitten (8b–8e) einen äußersten Außenringabschnitt (8e) aufweist, der an einer äußersten Außenseite der Ringabschnitte (8b–8e) angeordnet ist; – die Mehrzahl von Ringabschnitten (8b–8e) eine Mehrzahl von mittleren Ringabschnitten (8b–8d) aufweist, die zwischen dem äußersten Außenringabschnitt (8e) und dem mittleren Abschnitt (8a) angeordnet ist; – jeder Ringabschnitt (8a–8e) einen Querschnitt entlang einer radialen Richtung aufweist; und – die Querschnitte der mittleren Ringabschnitte (8b–8d) eine Liniensymmetrie bezüglich der Mitte des Zellbereichs aufweisen.
  7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Ringabschnitte (8b–8e) konzentrisch um den mittleren Abschnitt (8a) angeordnet sind.
  8. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – der mittlere Abschnitt (8a) eine polygonale Form mit abgerundeten Ecken aufweist; und – jeder Ringabschnitt (8b–8e) eine polygonale Form mit abgerundeten Ecken aufweist.
  9. Halbleitervorrichtung nach einem der Ansprüche 6–8, dadurch gekennzeichnet, dass der äußerste Außenringabschnitt (8e) an eine Innenkante der RESURF-Schicht (6) grenzt oder in die RESURF-Schicht (6) eingebettet ist.
  10. Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode, wobei die Vorrichtung aufweist: – ein SiC-Substrat (1) eines ersten Leitfähigkeitstyps, das eine erste und eine zweite Oberfläche aufweist; – eine Driftschicht (2) des ersten Leitähigkeitstyps, die auf der ersten Oberfläche des Substrats (1) angeordnet ist, aus SiC aufgebaut ist und eine Störstellenkonzentration aufweist, die geringer als die des Substrats (1) ist; – einen Isolierfilm (3), der auf der Driftschicht (2) angeordnet ist und eine Öffnung in einem Zellbereich aufweist; – eine Schottky-Sperrschichtdiode (10) mit einer Schottky-Elektrode (4) und einer ohmschen Elektrode (5), wobei die Schottky-Elektrode (4) im Zellbereich angeordnet ist und über die Öffnung des Isolierfilms (3) mit einem Schottky-Kontakt an die Driftschicht (2) grenzt und die ohmsche Elektrode (5) auf der zweiten Oberfläche des Substrats (1) angeordnet ist; – eine Abschlussstruktur (6, 7), die eine RESURF-Schicht (6) aufweist und an einem Außenumfang des Zellbereichs angeordnet ist, wobei die RESURF-Schicht (6) einen zweiten Leitfähigkeitstyp aufweist, den Zellbereich umgibt und in einem Oberflächenabschnitt der Driftschicht (2) angeordnet ist; und – eine Mehrzahl von Schichten (8) des zweiten Leitähigkeitstyps, von denen jede in einem anderen Oberflächenabschnitt der Driftschicht (2) an einer Innenseite der RESURF-Schicht (6) angeordnet ist und an die Schottky-Elektrode (4) grenzt, wobei die Schichten (8) des zweiten Leitfähigkeitstyps durch einen vorbestimmten Abstand voneinander getrennt sind, wobei – die Mehrzahl von Schichten (8) des zweiten Leitähigkeitstyps und die Driftschicht (2) eine p-n-Diode bilden; – jede der Schichten (8) des zweiten Leitfähigkeitstyps einen Oberflächenabschnitt und einen tieferen Abschnitt aufweist; – der Oberflächenabschnitt von jeder Schicht (8) des zweiten Leitfähigkeitstyps auf einer Seite der ersten Oberfläche des Substrats (1) angeordnet ist, und der tiefere Abschnitt auf einer Seite der zweiten Oberfläche des Substrats (1) angeordnet ist; – der Oberflächenabschnitt von jeder Schicht (8) des zweiten Leitfähigkeitstyps eine Störstellenkonzentration aufweist, die über der des tieferen Abschnitts liegt; und – die Schottky-Elektrode (4) mit einem ohmschen Kontakt an jede der Schichten (8) des zweiten Leitfähigkeitstyps grenzt.
  11. Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Störstellenkonzentration des Oberflächenabschnitts von jeder Schicht (8) des zweiten Leitfähigkeitstyps größer oder gleich 1 × 1020 cm–3 ist.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass – die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps einen mittleren Abschnitt (8a) und eine Mehrzahl von Ringabschnitten (8b–8e) aufweist; – der mittlere Abschnitt (8a) an einer Mitte des Zellbereichs angeordnet ist; – jeder der Ringabschnitte (8b–8e) den mittleren Abschnitt (8a) umgibt und eine Punktsymmetrie um den mittleren Abschnitt (8a) herum aufweist; – die Mehrzahl von Ringabschnitten (8b–8e) einen äußersten Außenringabschnitt (8e) aufweist, der an einer äußersten Außenseite der Ringabschnitte (8b–8e) angeordnet ist; – die Mehrzahl von Ringabschnitten (8b–8e) eine Mehrzahl von mittleren Ringabschnitten (8b–8d) aufweist, die zwischen dem äußersten Außenringabschnitt (8e) und dem mittleren Abschnitt (8a) angeordnet ist; – jeder Ringabschnitt (8a–8e) einen Querschnitt entlang einer radialen Richtung aufweist; und – die Querschnitte der mittleren Ringabschnitte (8b–8d) eine Liniensymmetrie bezüglich der Mitte des Zellbereichs aufweisen.
  13. Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Ringabschnitte (8b–8e) konzentrisch um den mittleren Abschnitt (8a) angeordnet sind.
  14. Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass – der mittlere Abschnitt (8a) eine polygonale Form mit abgerundeten Ecken aufweist; und – jeder Ringabschnitt (8b–8e) eine polygonale Form mit abgerundeten Ecken aufweist.
  15. Halbleitervorrichtung nach einem der Ansprüche 12–14, dadurch gekennzeichnet, dass der äußerste Außenringabschnitt (8e) an eine Innenkante der RESURF-Schicht (6) grenzt oder in die RESURF-Schicht (6) eingebettet ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass – der erste Leitfähigkeitstyp n-leitend ist, und der zweite Leitfähigkeitstyp p-leitend ist; und – die erste Schottky-Elektrode (4a) aus Aluminium aufgebaut ist, das dazu geeignet ist, eine Verbindung mit dem ohmschen Kontakt zu einem P-Leiter herzustellen.
  17. Halbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass – die zweite Schottky-Elektrode (4b) aus Ti, Mo oder Ni aufgebaut ist; und – die ohmsche Elektrode (5) aus Ni, Ti, Mo oder W aufgebaut ist.
  18. Halbleitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass – die Abschlussstruktur (6, 7) ferner eine Mehrzahl von Schutzringen (7) des zweiten Leitfähigkeitstyps aufweist; und – jeder Schutzring (7) die RESURF-Schicht (6) umgibt und in noch einem anderen Oberflächenabschnitt der Driftschicht (2) angeordnet ist.
DE102008021430.2A 2007-05-10 2008-04-29 SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode Active DE102008021430B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007125593A JP4420062B2 (ja) 2007-05-10 2007-05-10 ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2007-125593 2007-05-10

Publications (2)

Publication Number Publication Date
DE102008021430A1 true DE102008021430A1 (de) 2008-11-13
DE102008021430B4 DE102008021430B4 (de) 2019-01-03

Family

ID=39829630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008021430.2A Active DE102008021430B4 (de) 2007-05-10 2008-04-29 SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode

Country Status (3)

Country Link
US (1) US7863682B2 (de)
JP (1) JP4420062B2 (de)
DE (1) DE102008021430B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184306B2 (en) 2012-09-14 2015-11-10 Mitsubishi Electric Corporation Silicon carbide semiconductor device

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5408929B2 (ja) 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
US8809988B2 (en) * 2008-09-04 2014-08-19 Monolithic Power Systems, Inc. Low leakage and/or low turn-on voltage Schottky diode
JP5047133B2 (ja) * 2008-11-19 2012-10-10 昭和電工株式会社 半導体装置の製造方法
JP5542325B2 (ja) * 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP5401356B2 (ja) * 2010-02-09 2014-01-29 昭和電工株式会社 半導体装置の製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5674366B2 (ja) * 2010-07-26 2015-02-25 新電元工業株式会社 ショットキーバリアダイオード及びその製造方法
CN102694033B (zh) * 2011-01-20 2015-02-04 上海华虹宏力半导体制造有限公司 肖特基二极管器件及其制造方法
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
JP5550589B2 (ja) * 2011-03-23 2014-07-16 株式会社東芝 半導体装置
US9111769B2 (en) * 2011-05-18 2015-08-18 Rohm Co., Ltd. Semiconductor device and method for producing same
US8362585B1 (en) * 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
KR101355520B1 (ko) 2012-05-09 2014-01-27 주식회사 시지트로닉스 고전압 반도체 소자의 구조 및 그 제조 방법
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN103346084B (zh) * 2013-07-09 2016-12-28 苏州捷芯威半导体有限公司 氮化镓肖特基二极管及其制造方法
CN103346083B (zh) * 2013-07-09 2016-10-05 苏州捷芯威半导体有限公司 氮化镓肖特基二极管及其制造方法
KR20150048360A (ko) * 2013-10-28 2015-05-07 코닝정밀소재 주식회사 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
KR101518905B1 (ko) * 2013-12-30 2015-05-11 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP6010773B2 (ja) * 2014-03-10 2016-10-19 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法
GB2530284A (en) * 2014-09-17 2016-03-23 Anvil Semiconductors Ltd High voltage semiconductor devices
EP3038162B1 (de) * 2014-12-24 2019-09-04 ABB Schweiz AG Sperrschicht-Schottky-Gleichrichter
US9741873B2 (en) 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
US10026805B2 (en) 2015-03-27 2018-07-17 Farichild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power device
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
US9773924B2 (en) * 2015-04-22 2017-09-26 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having barrier region and edge termination region enclosing barrier region
JP6592950B2 (ja) * 2015-04-24 2019-10-23 富士電機株式会社 炭化ケイ素半導体装置の製造方法
US20180047855A1 (en) * 2015-05-15 2018-02-15 Hitachi, Ltd. Power semiconductor element and power semiconductor module using same
US9502522B1 (en) * 2016-02-29 2016-11-22 Chongqing Pingwei Enterprise Co., Ltd. Mass production process of high voltage and high current Schottky diode with diffused design
JP6786956B2 (ja) 2016-08-25 2020-11-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109755109B (zh) * 2017-11-08 2021-05-25 株洲中车时代半导体有限公司 一种SiC JBS器件阳极电极的制造方法
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
CN110504326B (zh) * 2018-05-17 2022-10-14 联华电子股份有限公司 萧特基二极管
CN109473484A (zh) * 2018-11-21 2019-03-15 中国电子科技集团公司第十三研究所 一种碳化硅肖特基二极管
CN109786444A (zh) * 2019-02-01 2019-05-21 芜湖启迪半导体有限公司 一种具有沟槽结终端碳化硅器件及其制造方法
EP3712962B1 (de) * 2019-03-22 2023-06-07 STMicroelectronics S.r.l. Halbleiter-mps-diode mit reduziertem stromverdichtungseffekt und deren herstellungsverfahren
US11842895B2 (en) 2019-04-11 2023-12-12 Mitsubishi Electric Corporation Semiconductor device and power conversion device
EP3989264A4 (de) * 2019-07-29 2022-08-03 Fuji Electric Co., Ltd. Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung eines siliziumkarbid-halbleiterbauelements
CN110571282B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
JP7427886B2 (ja) 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11309438B2 (en) 2019-12-10 2022-04-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7371507B2 (ja) 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2021197420A (ja) 2020-06-11 2021-12-27 富士電機株式会社 炭化珪素半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786621A (ja) 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
JP3467381B2 (ja) 1997-05-22 2003-11-17 株式会社日立製作所 炭化けい素ダイオード
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
WO2001022498A1 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003158259A (ja) 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP4340757B2 (ja) * 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
JP4314277B2 (ja) 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
JP4396724B2 (ja) 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184306B2 (en) 2012-09-14 2015-11-10 Mitsubishi Electric Corporation Silicon carbide semiconductor device
DE102013217850B4 (de) 2012-09-14 2024-05-16 Mitsubishi Electric Corporation Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
US7863682B2 (en) 2011-01-04
DE102008021430B4 (de) 2019-01-03
JP2008282972A (ja) 2008-11-20
US20080277668A1 (en) 2008-11-13
JP4420062B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008021429A1 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008026140B4 (de) Siliciumcarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008019370B4 (de) SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE19824514B4 (de) Diode
DE112010005626B4 (de) Halbleitervorrichtung
DE112010005272B4 (de) Pin-diode
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112011104631B4 (de) Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE102010011112A1 (de) Halbleitervorrichtung
DE102008055153A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112010005278B4 (de) Pin-diode
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE10203479A1 (de) Halbleitereinrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102008040892A1 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE112015002153T5 (de) Halbleitervorrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112015004492T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130517

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final