CN109755109B - 一种SiC JBS器件阳极电极的制造方法 - Google Patents
一种SiC JBS器件阳极电极的制造方法 Download PDFInfo
- Publication number
- CN109755109B CN109755109B CN201711091300.5A CN201711091300A CN109755109B CN 109755109 B CN109755109 B CN 109755109B CN 201711091300 A CN201711091300 A CN 201711091300A CN 109755109 B CN109755109 B CN 109755109B
- Authority
- CN
- China
- Prior art keywords
- type doped
- doped region
- layer
- metal layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种SiC JBS器件阳极电极的制造方法，包括：在SiC JBS器件的有源层上沉积保护层，进行高温退火，有源层包括间隔排列的P型掺杂区和N型掺杂区；对保护层进行光刻和刻蚀；在刻蚀后的保护层和裸露出的P型掺杂区上沉积第一金属层；进行第一次退火，使得P型掺杂区与其上的第一金属层之间形成构成欧姆接触的金属硅化物；去除第一金属层和保护层；在P型掺杂区上的金属硅化物以及N型掺杂区上沉积第二金属层；进行第二次退火，使得N型掺杂区与其上方的第二金属层之间形成肖特基接触。因此，采用本发明利用刻蚀后的保护层有效隔离N型掺杂区与第一金属层，从而形成良好的P型欧姆接触和N型肖特基接触。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种SiC JBS器件阳极电极的制造方法。
背景技术
第三代半导体材料中的SiC(碳化硅)材料具有许多优越的特性，因而与传统器件相比，SiC器件优势明显，从而一致被认为是最具潜力的半导体器件。SiC JBS器件是SiC器件中发展最早、同时也备受关注的一种器件。
图1为SiC JBS器件的剖面示意图，如图1所示，SiC JBS器件包括有源区101、阳极电极102、钝化层103、衬底104和阴极电极105。有源区包括相互间隔开的P型掺杂区1011和N型掺杂区1012，相当于采用PIN和SBD并联的结构。这种结构的SiC JBS器件，在低压段SBD先开启，可以保证器件具有低的导通压降，阻断状态下主要由PIN承受反压，因此可以降低漏电流，并能提供足够的阻断电压。有源区上形成阳极电极103。具体地，P型掺杂区1011与其上的阳极金属形成欧姆接触，N型掺杂区1012与其上的阳极金属形成肖特基接触。
目前，SiC JBS器件正面电极采用下面两种方案形成：
方案一，在有源区上淀积一层金属，通过一次快速退火，同时形成P型掺杂区011的欧姆接触和N型掺杂区1012的肖特基接触。
方案二，去除高温激活退火时对晶圆表面形貌起保护作用的碳膜，在有源区 101上淀积一层金属，刻蚀掉N型掺杂区1012上的金属，通过第一次快速退火形成P型掺杂区1011的欧姆接触，重新淀积一层金属并进行第二次快速退火，形成N型掺杂区1012的肖特基接触。
现有技术的不足在于：
采用上述方案一形成阳极电极102，工艺条件很难控制，同时形成的接触效果较差。P型掺杂区1011的欧姆接触和N型掺杂区1012的肖特基接触的退火温度和时间均不同，很难找到一个可以同时形成两种良好接触的快速退火条件。如果合金不足，会导致肖特基区域不能有效去除界面态，漏电增大，出现软击穿特性。而PN结区域的欧姆接触也会因硅表面自然氧化层的影响而不能完全形成，使正向压降增大。如果合金过度，将使得肖特基区域消失，形成合金PN结而使反向恢复时间大幅度增加。一般在这种情况下，会首先保证N型掺杂区1012的肖特基接触特性，而较差的P型掺杂区1011的欧姆接触将大大提高器件的正向压降。
采用上述方案二形成阳极电极102，需要在去除碳保护膜之后淀积金属再光刻、刻蚀金属，工艺过程复杂，为器件的制造过程带来了不稳定因素，从而可能影响器件特性和可靠性。
发明内容
本发明所要解决的技术问题是。
为了解决上述技术问题，本发明提供了一种SiC JBS器件阳极电极的制造方法，包括以下步骤：
在SiC JBS器件的有源层上沉积一层用于保护所述有源层的保护层，进行高温退火，所述有源层包括间隔排列的P型掺杂区和N型掺杂区；
在对所述有源层进行高温退火后，对保护层进行光刻和刻蚀，以裸露出所述有源层的P型掺杂区；
在刻蚀后的保护层和裸露出的P型掺杂区上沉积一层第一金属层；
进行第一次退火，使得所述P型掺杂区与其上方的第一金属层之间形成构成欧姆接触的金属硅化物；
去除第一金属层和保护层，以裸露出P型掺杂区上的金属硅化物以及N型掺杂区；
在P型掺杂区上的金属硅化物以及N型掺杂区上沉积一层第二金属层，作为阳极电极；
进行第二次退火，使得所述N型掺杂区与其上方的第二金属层之间形成肖特基接触。
在一个实施例中，所述保护层为碳膜。
在一个实施例中，所述第二金属层采用与所述第一金属层相同的金属材料构成。
在一个实施例中，所述第二金属层采用与所述第一金属层不同的金属材料构成。
在一个实施例中，采用RIE刻蚀、ICP刻蚀或湿法刻蚀保护层。
在一个实施例中，采用湿法刻蚀去除第一金属层和保护层。
在一个实施例中，所述第一次退火所采用的温度为850℃至1000℃。
在一个实施例中，所述第二次退火所采用的温度为550℃至700℃。
在一个实施例中，所述第二金属层的材料为镍、钛和铝中的至少一种材料。
在一个实施例中，所述保护层的厚度为10至40纳米。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
1)本发明通过刻蚀保护层以裸露出P型掺杂区，使得P型掺杂区与其上的第一金属层直接接触，N型掺杂区与第一金属层之间的保护层使N型掺杂区与第一金属层在第一次退火的过程中不发生反应，有效隔离了N型掺杂区与第一金属层，避免了该区域合金过度，肖特基接触变为欧姆接触的问题，为第二次退火形成良好的N型肖特基接触奠定基础，从而形成良好的P型欧姆接触和N型肖特基接触，保证了器件优良的电学特性。
2)本发明利用刻蚀后的保护层作为第一次退火时的隔离层，简化了工艺流程，一定程度上消除了器件工艺制造过程中的不稳定因素，提高了器件可靠性。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了本发明现有技术中的SiC JBS器件的剖面示意图；
图2示出了本发明实施例的SiC JBS器件阳极电极的制造方法的流程图；
图3示出了本发明实施例的初始的N型晶圆片的结构图；
图4示出了本发明实施例的通过图3中的步骤S210形成的晶圆片的结构图；
图5示出了本发明实施例的通过图3中的步骤S220形成的晶圆片的结构图；
图6示出了本发明实施例的通过图3中的步骤S230形成的晶圆片的结构图；
图7示出了本发明实施例的通过图3中的步骤S240形成的晶圆片的结构图；
图8示出了本发明实施例的通过图3中的步骤S250形成的晶圆片的结构图；
图9示出了本发明实施例的通过图3中的步骤S260形成的晶圆片的结构图；
图10示出了本发明实施例的通过图3中的步骤S270形成的SiC JBS器件的结构图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
图2为本发明实施例的SiC JBS器件阳极电极的制造方法的流程图，如图2 所示，可以包括如下步骤S210至S270。
在步骤S210中，在SiC JBS器件的有源层10上沉积一层保护层20，进行高温退火，有源层10包括间隔排列的P型掺杂区1和N型掺杂区2。
高温退火是SiC JBS器件制造中的重要工艺。为了保证高温激活退火的质量，一般退火温度会高达1700℃，甚至达到1800℃。在这样的高温环境中，SiC材料中的Si会出现析出再结晶的现象，导致材料表面形貌恶化，从而影响器件特性和可靠性，甚至直接导致器件失效。因此，在高温激活退火过程中，优选用碳膜作为保护层对晶圆表面形貌进行保护。
具体地，图3所示的晶圆片包括有源层10、衬底11和阴极电极12。有源层 10包括间隔排列的已经注入离子的P型掺杂区1和N型掺杂区2。在如图3所示的晶圆片的有源层10上沉积一层保护层20，然后进行高温退火以使注入的离子替位到P型掺杂区1的晶格点上，形成如图4所示的晶圆片。
在步骤S220中，对保护层20进行光刻和刻蚀，以裸露出有源层10的P型掺杂区1，形成如图5所示的晶圆片。
一般工艺中，保护层20在激活退火完成之后将被完全去除，而本发明实施例利用保护层20作为阻挡层，用于阳极电极的形成过程中。优选地，采用RIE 刻蚀、ICP刻蚀或湿法刻蚀保护层，裸露出将要形成欧姆接触的P型掺杂区1，而将要形成肖特基接触的N型掺杂区2上则保留有保护层。
在步骤S230中，在刻蚀后的保护层20和裸露出的P型掺杂区1上沉积一层第一金属层30，形成如图6所示的晶圆片。P型掺杂区1与第一金属层30直接接触，N型掺杂区2上则保留有保护层20。第一金属层30的材料可以为镍、钛和铝中的至少一种材料。
在步骤S240中，进行第一次退火，使得P型掺杂区1与其上方的第一金属层30之间形成构成欧姆接触的金属硅化物，形成如图7所示的晶圆片。图7中的P型掺杂区1与其上方的第一金属层30之间的黑色部分表示金属硅化物。
可选地，第一次退火所采用的温度为850℃至1000℃。由于欧姆接触退火温度高于肖特基接触退火温度，因而先进行欧姆接触退火，欧姆接触不会在后续的肖特基退火中受到破坏。
在第一次退火过程中，作为保护层20的碳膜中的碳会开始向第一金属层30 扩散，因此，碳膜的厚度选择至关重要，如果碳膜太薄，则碳膜在第一次退火过程中将会完全扩散至第一金属层30中，无法起到良好的隔离作用；如果碳膜太厚，则会为后续的去除工作带来困难。优选地，保护层的厚度为10至40纳米。
在步骤S250中，去除第一金属层30和保护层20，以裸露出P型掺杂区1 上的金属硅化物以及N型掺杂区2，形成如图8所示的晶圆片。
优选地，采用湿法刻蚀去除第一金属层30和保护层20。在湿法刻蚀的过程中，不会将步骤S240中形成的构成欧姆接触的金属硅化物去除掉，仅去除了N 型掺杂区2上方和金属硅化物上方的第一金属层30和保护层20。
在步骤S260中，在P型掺杂区1上的金属硅化物以及N型掺杂区2上沉积一层第二金属层40，作为阳极电极，形成如图9所示的晶圆片。N型掺杂区2与第二金属层40直接接触。可选地，第二金属层40采用与第一金属层30相同的金属材料构成。第二金属层40也可以采用与第一金属层30不相同的金属材料构成。
在步骤S270中，进行第二次退火，使得N型掺杂区1与其上方的第二金属层40之间形成肖特基接触，形成如图10所示的SiC JBS器件。图10所示的SiC JBS器件中N型掺杂区1与其上方的第二金属层40之间的黑色部分表示肖特基接触。可选地，第二次退火所采用的温度为550℃至700℃。由于欧姆接触比肖特基接触的退火温度高，因此，在第二次退火过程中，已经形成的欧姆接触不会受到破坏。
综上所述，本发明实施例通过刻蚀保护层以裸露出P型掺杂区，使得P型掺杂区与其上的第一金属层直接接触，N型掺杂区与第一金属层之间的保护层使N 型掺杂区与第一金属层在第一次退火的过程中不发生反应，有效隔离了N型掺杂区与第一金属层，避免了该区域合金过度，肖特基接触变为欧姆接触的问题，为第二次退火形成良好的N型肖特基接触奠定基础，从而形成良好的P型欧姆接触和N型肖特基接触，保证了器件优良的电学特性。同时，利用刻蚀后的保护层作为第一次退火时的隔离层，简化了工艺流程，一定程度上消除了器件工艺制造过程中的不稳定因素，提高了器件可靠性。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (8)
1.一种SiC JBS器件阳极电极的制造方法，其特征在于，包括以下步骤：
在SiC JBS器件的有源层上沉积一层保护层，进行高温退火，所述有源层包括间隔排列的P型掺杂区和N型掺杂区，以及位于所述有源层两侧的P型保护区；其中，所述保护层为碳膜，所述保护层的厚度为10至40纳米；
对保护层进行光刻和刻蚀，以裸露出所述有源层的P型掺杂区；
在刻蚀后的保护层和裸露出的P型掺杂区上沉积一层第一金属层；
进行第一次退火，使得所述P型掺杂区与其上方的第一金属层之间形成构成欧姆接触的金属硅化物；
去除第一金属层和所述N型掺杂区上方的保护层，以裸露出P型掺杂区上的金属硅化物以及N型掺杂区，并使得剩余的保护层覆盖所述P型保护区；
在P型掺杂区上的金属硅化物以及N型掺杂区上沉积一层第二金属层，作为阳极电极；
进行第二次退火，使得所述N型掺杂区与其上方的第二金属层之间形成肖特基接触。
2.根据权利要求1所述的制造方法，其特征在于：所述第二金属层采用与所述第一金属层相同的金属材料构成。
3.根据权利要求1所述的制造方法，其特征在于：所述第二金属层采用与所述第一金属层不同的金属材料构成。
4.根据权利要求1至3中任意一项所述的制造方法，其特征在于：采用RIE刻蚀、ICP刻蚀或湿法刻蚀保护层。
5.根据权利要求1至3中任意一项所述的制造方法，其特征在于：采用湿法刻蚀去除第一金属层和保护层。
6.根据权利要求1至3中任意一项所述的制造方法，其特征在于：所述第一次退火所采用的温度为850℃至1000℃。
7.根据权利要求1至3中任意一项所述的制造方法，其特征在于：所述第二次退火所采用的温度为550℃至700℃。
8.根据权利要求1至3中任意一项所述的制造方法，其特征在于：所述第二金属层的材料为镍、钛和铝中的至少一种材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091300.5A CN109755109B (zh) | 2017-11-08 | 2017-11-08 | 一种SiC JBS器件阳极电极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091300.5A CN109755109B (zh) | 2017-11-08 | 2017-11-08 | 一种SiC JBS器件阳极电极的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109755109A CN109755109A (zh) | 2019-05-14 |
| CN109755109B true CN109755109B (zh) | 2021-05-25 |
Family
ID=66401443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711091300.5A Active CN109755109B (zh) | 2017-11-08 | 2017-11-08 | 一种SiC JBS器件阳极电极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109755109B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112713199B (zh) * | 2019-10-25 | 2022-10-11 | 株洲中车时代电气股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
| CN113035963A (zh) * | 2021-02-03 | 2021-06-25 | 厦门市三安集成电路有限公司 | 碳化硅外延片、碳化硅二极管器件及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863682B2 (en) * | 2007-05-10 | 2011-01-04 | Denso Corporation | SIC semiconductor having junction barrier Schottky diode |
| CN103033276A (zh) * | 2012-12-27 | 2013-04-10 | 长安大学 | 碳化硅温度传感器及其制造方法 |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103346084A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 新型结构的氮化镓肖特基二极管及其制造方法 |
| CN105206681A (zh) * | 2014-06-20 | 2015-12-30 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件及其制造方法 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN106653581A (zh) * | 2016-11-17 | 2017-05-10 | 中国工程物理研究院电子工程研究所 | 一种用于碳化硅高温退火表面保护的碳膜快速制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014063948A (ja) * | 2012-09-24 | 2014-04-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2014078660A (ja) * | 2012-10-12 | 2014-05-01 | Sumitomo Electric Ind Ltd | ワイドギャップ半導体装置およびその製造方法 |
-
2017
- 2017-11-08 CN CN201711091300.5A patent/CN109755109B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863682B2 (en) * | 2007-05-10 | 2011-01-04 | Denso Corporation | SIC semiconductor having junction barrier Schottky diode |
| CN103033276A (zh) * | 2012-12-27 | 2013-04-10 | 长安大学 | 碳化硅温度传感器及其制造方法 |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103346084A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 新型结构的氮化镓肖特基二极管及其制造方法 |
| CN105206681A (zh) * | 2014-06-20 | 2015-12-30 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件及其制造方法 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN106653581A (zh) * | 2016-11-17 | 2017-05-10 | 中国工程物理研究院电子工程研究所 | 一种用于碳化硅高温退火表面保护的碳膜快速制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109755109A (zh) | 2019-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5341373B2 (ja) | ダイオード | |
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| US6998694B2 (en) | High switching speed two mask Schottky diode with high field breakdown | |
| US6825073B1 (en) | Schottky diode with high field breakdown and low reverse leakage current | |
| JP2003243654A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20100258899A1 (en) | Schottky diode device with an extended guard ring and fabrication method thereof | |
| US7781802B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW201133828A (en) | Gallium nitride semiconductor device with improved termination scheme | |
| US7368371B2 (en) | Silicon carbide Schottky diode and method of making the same | |
| CN109103094B (zh) | 一种混合pin/肖特基快恢复二极管的制备方法 | |
| CN109755109B (zh) | 一种SiC JBS器件阳极电极的制造方法 | |
| KR100297703B1 (ko) | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| CN110364575A (zh) | 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法 | |
| TW201515073A (zh) | 碳化矽半導體裝置的製造方法 | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN114122150A (zh) | 一种碳化硅功率二极管的制备方法及其应用 | |
| CN109755110B (zh) | 一种SiC JBS器件正面电极的制造方法 | |
| JP3673334B2 (ja) | 半導体ダイオード | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN209766431U (zh) | Mps二极管器件 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN209766432U (zh) | Mps二极管器件 | |
| CN105576014A (zh) | 肖特基二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200925 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |