CN1957474B - Ⅲ-氮电流控制装置及其制造方法 - Google Patents

Ⅲ-氮电流控制装置及其制造方法 Download PDF

Info

Publication number
CN1957474B
CN1957474B CN2005800089936A CN200580008993A CN1957474B CN 1957474 B CN1957474 B CN 1957474B CN 2005800089936 A CN2005800089936 A CN 2005800089936A CN 200580008993 A CN200580008993 A CN 200580008993A CN 1957474 B CN1957474 B CN 1957474B
Authority
CN
China
Prior art keywords
electrode
iii
nitrogen
layer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800089936A
Other languages
English (en)
Other versions
CN1957474A (zh
Inventor
罗伯特·比克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1957474A publication Critical patent/CN1957474A/zh
Application granted granted Critical
Publication of CN1957474B publication Critical patent/CN1957474B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种III-氮(III-nitride)装置包括产生名义上截止的凹槽电极，或增强模式。通过提供凹槽电极，当电极接触是待用的而阻断了装置中的电流时，形成在两个III-氮系材料的界面的导电沟槽被阻断。电极可以是肖特基接触或绝缘金属接触。两个欧姆接触被提供用来形成具有名义截止特点的整流装置。形成在电极上的凹槽具有倾斜的侧面。电极可以和装置中的电流承载电极在它们的连接点用许多几何图形来形成。当电极没有凹槽时，名义上的装置，收缩电阻器被形成。通过在绝缘层和AlGaN层之间提供无凹槽欧姆接触和肖特基接触还形成二极管。

Description

Ⅲ－氮电流控制装置及其制造方法
相关申请的交叉引用
本申请基于美国临时申请，并且要求了他的权利，其申请号为No.60/538941，申请日为2004年1月23日，名称为钳位阻抗场效应整流器，美国临时申请No.60/538794，申请日是2004年1月23日，名称为III-氮钳位电阻器，因此本申请要求了其优先权并且将参考它的内容合为一体进行公开。
发明的背景
1.技术领域
本发明大体上涉及一种场效应电流控制装置，特别涉及一种安装在III-氮系材料中的整流器和限流装置。
2.背景技术
现在已知的III-氮半导体显示出一个大于2.2MV/cm的大介质击穿场。III-氮异质结结构也可以承载极高的电流，这使得由III-氮系材料制造的装置在功率应用方面表现卓越。
基于III-氮材料装置的发展目标大体上是高功率-高频率，比如移动电话基站的发射器。为这些类型应用制造的装置是基于显示出高电子灵活性普通结构的装置，并且参考了很多诸如异质结场效应晶体管(HFET)，高电子灵活性晶体管(HEMT)或调制掺杂场效应晶体管(MODFET)。这些类型的装置的特性在于可以经受100V的高电压，在2-100GHz的高频率下运行。这些类型的装置可以进行多种应用的改进，但是典型的应用是运行在压电偏振场中生成二维电子气(2DEG)来传输非常低阻抗损耗且非常高的电流密度。2DEG形成在常规III-氮HEMT装置中AlGaN和GaN材料的接触面上。由于AlGaN/GaN接触面的特性和在接触面形成的2DEG，由III-氮系材料形成的装置趋向于名义上的导通或者是耗尽模式的装置。位于AlGaN/GaN层接触面的2DEG的高电子灵活性允许III-氮装置，比如HEMT装置，在不应用栅极电位的情况下来传导。先前制造的HEMT装置的名义上导通特性限制了其在功率管理上的适用性。在功率可以通过III-氮HEMT装置被安全控制以前，观测到的名义上导通的功率装置的局限性需要通过一个控制电路来产生动力并操作。因此，创造一个在启动和其他模式中名义上截止的III-氮HEMT装置来避免电流传导的问题是值得的。
允许低阻抗损耗高电流密度的III-氮HEMT装置的缺点在于在应变的AlGaN/GaN系统中可以获得的厚度是有限的。这些类型的材料晶格结构的差异产生的应变导致了产生不同层的生长薄膜的位移。例如，这导致势垒层中的泄漏水平很高。一些先前的设计集中在降低AlGaN层的内平面晶格常数在接近松弛点，来降低位移的产生和泄漏。然而，这些设计并没有解决有限厚度的问题。
另一个解决方案是增加一个绝缘层来防止泄漏问题。绝缘层的增加可以降低势垒层的泄漏，并且用于这个目的的典型层是氧化硅，氮化硅，蓝宝石，或其他绝缘体，置于AlGaN和金属栅极层之间。这种类型的装置经常参考自一种MISHFET，并且具有一些没有绝缘层的传统装置所没有的优点。
由附加的绝缘体产生的密封层导致了较低的电流承载容量，归因于在GaN/绝缘体接触面上的电子产生的散射效应。同时，附加的绝缘层可以允许较厚的应变的AlGaN/GaN系统的构成。同样，AlGaN层和绝缘体之间的附加接触面导致了接触面阱状态的产生，减缓了装置的响应。氧化物的附加厚度，加上两层之间的附加接触面，也导致了使用更大的栅极驱动电压来开关装置。
常规装置的设计是使用氮材料来获得名义上的截止装置，该装置依靠附加绝缘体作为密封层，并且可能减少或消除顶部AlGaN层。这些装置，另一方面，特征在于具有较低的电流承载容量，这是由于在GaN/绝缘体接触面上的散射造成的。
因此，生产一个异质结装置或是一个具有低泄漏特性、较少的接触面和层又能经得起高电压和产生低阻抗损耗高电流密度的FET是值得的。目前，平面装置已经可以用GaN和AlGaN合金通过许多工艺来制造，包括MOCVD(金属有机化学汽相沉积)以及分子束外延(MBE)和氢化物汽相外延(HVPE)。
氮化镓系材料可以包括氮化镓(GaN)及其合金，比如氮化镓铝(AlGaN)，氮化镓铟(InGaN)和氮化镓铟铝(InAlGaN)。这些材料是具有相对较宽的直接能带隙的半导体化合物，它们能够允许高能级电子跃迁的发生。氮化镓材料已经被形成在许多不同的基底上，包括碳化硅(SiC)，蓝宝石和硅。硅基底是容易得到的并且相对来说不贵，而且硅处理工艺已经发展得很完善。
然而，在硅基底上形成氮化镓材料来制造半导体装置呈现出源自硅和氮化镓之间的晶格常数，热膨胀和能带隙差异的挑战。伴随GaN和传统基底材料之间的晶格不匹配问题在包含GaN和GaN合金的材料层结构中依然是普遍的。例如，GaN和AlGaN材料具有足够大的晶格差异来在层之间产生接触面应变，形成压电偏振。在许多先前的装置中，压电偏振产生的场被控制来改进装置的特性。AlGaN/GaN层结构中铝含量的改变趋向于材料之间晶格不匹配的改变，从而获得装置特性的不同，不如改善电导率或绝缘势垒。
一种特别的将从具有低正向电阻或电压降的半导体结构中受益的应用是整流器。常规的，电源中应用的整流器通常受控于同步整流机，二极管在整流器中起电压阻挡功能的作用，而跨越二极管的同步开关起电流传导作用，当二极管正偏向来避免开启电阻和二极管的正向电压降。轮廓形状的控制需要开关的控制使得当二极管处于正向导通模式时是开的。传统的同步整流机通常被应用于电源中，来避免作为整流器用的二极管的缺点，例如正向电压降减小了电源效率，还可以对操作热(thermal operating issues)有贡献。但是，因为同步开关与二极管同时使用来构成的同步整流机是一种典型的电源开关，栅极驱动器被用于操作应用于高功率的开关。因此需要包含不需附加控制操作并保持低正向压降的整流器装置。
另一种装置可以限制其中流过的电流量的是收缩电阻器。收缩电阻器通常由具有两种不同导电性材料的半导体材料制成。例如，P-型导电性材料沉积在N-型区，而N+-型区部分覆盖P-型材料。收缩电阻器的电阻决定于由N+-型区覆盖的下面的P-型材料的表面电阻和被覆盖的P-型材料的面积。装置中的电流在通过相对的半导体材料“收缩”的沟道中传导。通过上述设计，在很小的区域可以形成很高的电阻可以在给定的电源范围内有效地限制电流。但是，由于在制造过程中的工艺技术，这些装置经常是不精确的。根据一些设计，流过装置的电流通过加在装置上的发动机电动势有效限制，可以控制沟道来限制电流。在传统的装置中，收缩电阻器可以承载的电流值相对较低，以至于电源应用稍微复杂。
需要提供一种高电流整流装置，例如二极管或收缩电阻器，当获得低正向压降时，可以阻止大电压。
发明内容
根据本发明，提供一种电流控制装置，例如整流器，通过能够以减小的开启电阻(reduced ON resistance)进行高电流传导及高电压阻挡(highvoltage blocking)的III-氮系材料系统来实现。通过欧姆接触和肖特基或绝缘接触，本装置可操作在两种III-氮材料之间的2DEG。
根据本发明的一个实施例，提供一个具有减小的开启电压(turn on voltage)的整流器来正向导通。整流器由两个III-氮材料层形成，其中一个III-氮材料层具有较另一个III-氮材料层大的的平面网格常数，导致界面上2DEG的形成。2DEG中的高迁移承载率(carrier mobility)允许低正向导通电压开启整流器。装置中的电流通过2DEG沟道分流，并且不是欧姆接触而避免肖特基势垒。在反向电压的情况下，肖特基接触阻断了2DEG并打开沟道来阻断电流流入反向偏压状态。
根据本发明的特点，肖特基接触形成在III-氮层的凹槽中，因此，装置只在施加正向电压时导通。有利的是，凹槽具有倾斜侧壁使得装置参数容易可控。
根据本发明另一实施例，提供一种III-氮材料系统的收缩电阻器，是由多个欧姆接触和多个肖特基或绝缘接触形成的双向装置。肖特基或绝缘接触放置在欧姆接触之间，而且与个别的欧姆接触相连接来调节2DEG的形成，使得由2DEG形成的沟道中的电流由施加在接触上的电压控制。装置是双向的允许在任一方向控制电流。
与本发明的另一特点一致，收缩电阻器装置可以被调整以获得不平衡限流特点，与整流器和不同的开启电阻相似。装置也可以被适应成具有双向高电流承载能力。
根据本发明的另一实施例，提供一种III-氮材料系统的肖特基型整流器，其中装置导通电流流过沟道，沟道包括由两种不同的III-氮材料层的界面形成的2DEG。装置包括肖特基接触和欧姆接触，以朝向欧姆接触进行单方向传导，以及在朝着肖特基接触的另一个方向的阻档电压。施加在肖特基接触上的电压容许电流流过2DEG形成的沟道而流出欧姆接触，而当施加反向电压时，会在肖特基接触下耗尽2DEG，以在反向偏压时阻断电压。当GaN层作为一个III-氮材料层时，GaN层的高阻性防止泄漏电流流过装置。装置可以由少量掺杂或无掺杂的III-氮层构成，以在反偏压下获得允许高绝缘电压的低场。这项有吸引力的特点是在不牺牲增加正向偏压的情况下获得的。
根据本发明另一特点，提供形成上述装置的方法，其中III-氮材料层被提供在绝缘或高阻衬底上。任选的，缓冲层(buffer layer)可以被提供在衬底和III-氮层之间，最好由GaN构成。AlGaN层在具阻性的GaN层上，之后再沉积一层保护绝缘层，来限制退火时表面AlGaN层的分解。保护绝缘层上有开口来接处下面的AlGaN层。欧姆金属接触提供在开口处，形成装置的欧姆接触。欧姆接触退火后，在保护绝缘层上形成另一个开口，在该开口处沉积肖特基金属以完成装置。
有利的是，覆层以及接触层可以在活化区域上或下生长。其它构造电极、绝缘层的已知工艺和其它工艺也可以被应用在本发明中。
根据本发明的另一特点，好的GaN绝缘界面被提供来改进电流承载能力，而不是在活化层上附加绝缘层或结构。没有附加的绝缘层，此处记载的异性界面的外延性(epitaxial nature)导致在2DEG中的电子聚集时具有高出一个级数的移动性。
根据本发明的一个实施例，在III-氮材料系统内实现的名义截止电流(nominally off current)控制装置提供一个AlGaN/GaN界面来提供形成2DEG的位置。AlGaN层中肖特基接触的周围区域被蚀刻回局部消减2DEG来获得增强模式装置。根据本发明的一个特点，电流控制装置包括两个与相应的欧姆接触相邻的肖特基接触，肖特基接触与每个形成电流承载装置的欧姆接触等距。
根据本发明的一个特点，AlGaN层在肖特基接触周围被蚀刻回以形成增强模式装置，其中2DEG在AlGaN/GaN层之间被局部减小。
III-氮半导体材料系统内的大介电击穿电场允许建构具有缩小的相隔区域(standoff region)的名义截止电源装置。所述材料系统还允许生产与已知具有相似电压额定的装置相比具有减小的特定导通电阻的装置。在上述讨论的GaN/AlGaN装置中，与垂直几何相应装置相比，电压额定大约为300伏特的特定导通电阻下的一种平面装置具有大约一百倍的改进。
III-氮电流控制异质节装置可以利用对称的性质，在不牺牲晶片区域的情况下，制造可以阻断双向电压的名义截止装置。由于这项优势优于传统的阻断单向电压的装置，一个双向装置可以取代多个单向装置。
装置的特点还有接触中的低漏电，以及来自阻挡层的高击穿场。其结果是，装置提供了相比较于如SiO2和SiN等传统绝缘体较大的介电常数。GaN材料的高临界场允许薄层承受大电压而不发生介质击穿。GaN材料的介电常数约为10，比SiO2好2.5倍。
本发明的其它特点和优点在本发明的以下描述中，并参考附图，会很明显。
附图说明
图1A图示AlGaN/GaN异质节装置中AlGaN的厚度和2DEG浓度(density)的关系。
图1B图示根据本发明的装置中电流的收缩效果。
图2A是根据本发明的形成的III-氮电流控制装置的部份截面图。
图2B表示图2A的装置中蚀刻接触区域。
图2C表示图2B所示的凹槽的形成方法。
图3A表示根据第一个实施例的装置。
图3B表示根据例如由图3A所示的本发明装置的另一种变体的一部分。
图3C表示根据例如由图3A所示的装置的另一种变体的一部分。
图3D表示根据例如由图3A所示的装置的另一种变体的一部分。
图4表示根据本发明另一实施例的装置。
图5表示根据本发明一个实施例形成的具有肖特基接触的收缩电阻器的截面图。
图6表示根据本发明一个实施例形成的具有绝缘接触的收缩电阻器。
图7表示根据本发明另一个实施例形成的整流器的截面图。
图8表示图7所示的整流器的叉指电极的平面图。
图9A-9E表示形成图7所示装置的操作。
图10表示根据图7所示装置的另一种变体。
图11表示根据本发明的装置的变体的顶视平面图。
具体实施方式
在GaN材料装置结构中，大量因素会对装置的功能和性能产生影响。III-氮材料大的点阵无序和材料的极化显著地影响III-氮异质节装置的电性能。大量已报道时至今日的GaN基(GaN-based)装置用具有合金组分的应变GaN-AlGaN节被设计成具有最大应力，但避免超过放松限制，导致装置内错位或长时期不稳定。装置通常被增大到松弛极限的最大应力。随着AlGaN厚度的增长，或AlGaN中Al含量的增加，应力也随之增加导致2DEG浓度(density)和承载能力(carrier mobility)的增加。但是，如果AlGaN层厚度增加太多，或Al含量太大，整个层都松弛且失去所有上述期望的性能。已有人提议用不同的用于建立异质节装置的装置和系统来控制点阵无序以及GaN-AlGaN异质节的应力。这些装置特别被设计成利用铁电和自发极化效应来最小化长时间不稳定性。
GaN/AlGaN装置通常有一个或多个端子来控制给定的装置中的电功率通量。加在端子上的电位控制与端子耦合之导电沟道中的电流量，端子被耦合。导电沟道由两个不同半导体材料间的至少一个异质节限定。
当AlGaN/GaN材料构成异质节装置中的半导体材料时，且当AlGaN作为阻挡层，由AlGaN自发极化性产生的极化电荷以及公知为是压电极化场的应变感应(strain-induced)特性。III-氮装置中上述结构中的场的形成的控制导致使GaN基装置适应由装置的不同特性决定的广泛的应用的不同的特性。
由GaN材料形成的异质节装置通常包括AlGaN阻挡层，沉积在GaN层上产生2DEG(二维电子气体)，2DEG在沟道中产生高浓度电子，由此提高沟道的电子传导性。由于在AlGaN/GaN层界面上出现2DEG，基本上形成III-氮装置是名义开启，因为例如沟道的出现允许电极间导电。
如果2DEG电荷耗尽，2DEG中的电流可以被收缩。根据本发明，沟道中特选区域的电荷被减少，为了减小可以通过的电流的最大值。其结果，电流可以被“收缩”(pinched)到一个特定的最大水平。优化地，特选区域很小使得装置的整体电阻可以保持很低，直到达到收缩条件。
如图1A所示，运算显示2DEG浓度可依赖AlGaN层的厚度(16，图2A)。根据本发明的一个方面，装置中一个小区域的AlGaN层被减薄，以减小2DEG的局部浓度，以容许收缩效应(pinching effect)。这将会稍后说明。由于AlGaN层被减薄，收缩电流被减小如图1B所示。如果AlGaN层被减薄直至栅极下的2DEG消除，装置的收缩电流被减小至0，或接近0。在上述条件下，装置是一个有效的整流器，因为收缩只发生在一个方向上。
现在参考图2A，根据本发明的异质节装置，在形成如装置10形成的早期阶段。装置10包括衬底12、绝缘GaN层14和活化AlGaN层16。欧姆接触18和19形成在AlGaN层16作为最终装置中的连接点(connections)和端子。GaN/AlGaN界面15形成有2DEG的导电沟道，允许电流在欧姆接触18和19间流过。
装置10的GaN层14有较AlGaN层16大的内平面晶格常数。很明显，其它III-氮材料可以被用于形成装置10，只要界面允许形成电流导通的沟道。衬底12是绝缘衬底，但可以具有高电阻，或掺杂n和p型，通常为公知的材料，例如碳化硅(silicon carbide)、硅、蓝宝石以及其它公知的衬底材料。
现在参考图2，凹槽20被蚀刻在AlGaN层16靠近接触18。凹槽20包括倾斜的侧壁22，但不需要构造特殊的几何形状。有倾斜的侧壁22是较好的，因未可最小化装置的电阻。并且，分割距离Ls和栅极长度Lg也可以被用于控制收缩电流的水平。凹槽20允许接触沉积在AlGaN层16和GaN层14的界面的附近。需要说明的是，即使没有蚀刻凹槽，装置将电流收缩到最大水平。上述装置也可以被看作收缩电阻器，如以后看到的。
现在参考图2C，显示一个制造装置60，并根据装置60可以形成装置56的技术。光阻层62应用在III-氮阻挡层16上，开口64、65形成在光阻层62上。开口64、65有倾斜的侧壁允许蚀刻步骤将倾斜的几何形状传递到III-氮阻挡层16上。如图2B所示倾斜的侧壁22可以根据上述技术形成。通常，III-氮阻挡层16由AlGaN构成，合适的蚀刻工艺使用光阻层62和开口64、65来限定层16中具有倾斜侧壁的凹槽。
参考图3A，装置31具有由肖特基金属构成的接触30。在反偏压下，或截止状态，装置31在欧姆接触18和19间不传导电流，因为由2DEG建立的电流承载沟道在接触30下被阻断。当正向偏压(当接触18和30较接触19更“正”(more positive)的时候，装置31可以承载欧姆接触18和19之间的电流。上述是由于接触30下的沟道是填满的。
接触30可以由沉积在凹槽20并覆盖接触18的在AlGaN层16顶上的肖特基金属构成。如上述记载，AlGaN层16可以由任何III-氮材料层替代，只要层16的内平面晶格常数小于层14的内平面晶格常数，或层16的带隙大于层14的带隙。
装置31可以由许多不同几何形状的欧姆接触18和19以及接触30构成。例如，接触30可以是环绕欧姆接触18的肖特基接触。接触30也可以形成在欧姆接触18的一部分的周围，具有用来限制装置31中特殊或特殊区域的电流盖或蚀刻区域。欧姆接触18和作为肖特基接触形成的接触30之间可以是多种距离来降低或增加击穿电压、收缩电流和开启电阻参数。
肖特基二极管和收缩电流的联合产生一种非常独特的装置。蚀刻有效地改变装置的收缩电压。夹断发生后，更进一步地，第二接触的电压由于装置的蚀刻区域下降。由凹槽蚀刻达到的降低收缩电压的结果是肖特基接触必须仅阻断收缩电压。收缩电压通过蚀刻可以被降到1-2V的范围内，以成为低泄漏装置，即使当肖特基二极管质量不进理想，或具有低的肖特基阻挡高度。
根据本发明，凹槽20引起2DEG浓度的局部改变。凹槽，虽然是优选的，但并不是降低2DEG浓度的唯一方法。2DEG浓度的改变可以通过AlGaN局部氧化成AlGaO或AlGaON完成，在收缩接触下的P-型掺杂的植入或扩散，或通过局部改变界面方向。
参考图3B，例如，区域20A可以代替凹槽20被氧化为了局部降低2DEG的浓度。区域20A可以首先通过用SiN或其它氧化保护层覆盖AlGaN，然后在SiN要被氧化的区域打开开口，再实施氧化步骤。氧化可以通过在高温中暴露在H2O、O2、氧等离子或其它公知化学物质中实施。如果在高温下在氢气和氧气环境下小心操作，含H2的气体可以帮助催化过程。
参考下一个图3C，AlGaN中的区域20B可以代替凹槽20被掺杂。例如，AlGaN可以被SiN或其它合适的保护层覆盖，然后在SiN希望被氧化的区域20打开开口。此后，在高温的环境下，AlGaN被暴露在含有Mg、Fe或Cr中的气体。可选择的，掺杂剂可以被沉积或植入AlGaN上SiN层开口的底部，在退火步骤中在其中扩散。准确的时间和温度依赖于期望的AlGaN中的掺杂水平和扩散度。
现在参考图3D，根据另一种变化，掺杂区20C可以在GaN层14中形成，代替AlGaN层16。标准的植入和退火步骤可以被用于形成区域20C并且穿过AlGaN层16，或区域20C可以被形成在GaN层14中，被另一GaN层覆盖，然后再一层AlGaN层16。P-型掺杂可以是Mg、Fe、Cr、Zn。Mg或Zn是较好的掺杂。
现在参考图4，本发明描述另外一个实施例的装置41。装置41实质上与装置31相似，除了接触40由导电材料形成在绝缘层42上。因此，接触40是绝缘接触而不是肖特基接触，可以包括操作装置41的任何型号的金属导体。除导电金属外，还可以使用其它导电材料例如Si、GaN或Ge。装置41的操作和装置31的操作基本相同，其中2DEG在接触40下的浓度被阻断或减少。加在接触18(以及上述接触40)上的电势大于加在欧姆接触19上导致在接触40下形成2DEG形成的电势，装置41可以在欧姆接触18和19间传导电流。
现在参考图5，根据本发明的的另一实施例如装置56表示。装置56是具有两个电极50和52的收缩电阻器。如装置31和41，电极50和52可以形成在AlGaN层16的凹槽中用以减小凹槽下的2DEG浓度，在不关闭装置的情况下来改变收缩电流，借此，装置56可以成为收缩电阻器并用来控制电流水平。但是，装置56作为电流控制器展示了另外一种操作收缩电阻器的构造。
如图5所示的装置按下述工作。当电压夹在欧姆接触54和55之间时，电子由欧姆接触54注入由ALGaN层16和GaN层14形成的沟道。电荷在沟道中横向(laterally)流动，在肖特基接触50下面，穿过漂移区，在肖特基接触52下面以及欧姆接触55之外。由于各个区域的电阻、电压随电流下降。结果，沟道的电压从装置的一端至另一端横向变化。流过的电流越大，装置上的电压下降也越大。特别的，直接在肖特基接触下的沟道的电压将随电流量改变。当与上述沟道中的点和肖特基接触之间的电压差达到特定值，称为V收缩或V阈值时，沟道中的电子浓度被耗尽，即使欧姆接触55上的电压增加，电流也不再增加。
根据图5所示的装置是对称的，因此是双向的，但第二肖特基接触52被去掉则是单向装置。在上述情况下，收缩将只发生在一个方向上。在上述描述中，设想欧姆接触54在0偏压下，而欧姆接触55相对接触54为正偏压。为形成肖特基接触50和52，许多包括Au、Ni或Pt的材料都可以使用。值得注意的是可以通过改变被选作形成肖特基接触50和52的金属的功函数来调整收缩电流。另一个改是用P-型GaN代替肖特基金属。肖特基接触50和52的放置对决定装置夹断(pinched off)时的电流很重要。由于沟道中的电压沿装置改变，离被代替的肖特基边欧姆越远的，收缩电流越低。场电极还可以被包括在位增加击穿电压的设计中。因此，在根据图5的装置中，肖特基50和52的边50A决定收缩电流。
当接触54和55关于其它(例如接触54的电势高于接触55，且反之亦然)正偏压时，电流在两接触之间传输。因此，图5所示装置是双向装置。根据前述的以前装置的操作原则，不管电流流向哪个方向，电流都收缩。因此，装置60是双向收缩电阻器。
收缩的发生是因为接触50和52下的势能由于电流传导而不同。因此，电流自己建立电势差并自限制传导水平。
装置56是名义上的双向装置，当肖特基接触50和52分别的间距保持相等时，提供电极54和55之间的电流传导平衡。通过形成电极54和肖特基接触50之间的间距与电极55和肖特基接触52之间的距离相等，击穿电压、开电阻以及其它开关特性可以被平衡以致装置56操作基本相同，不管电流由电极54流到电极55还是以反方向流动。很明显很多参数可以被改变以改变装置特性，例如开电阻、夹断电流、击穿电压及其它。
当电流在装置56的沟道中流过，分别在肖特基接触50和52以及AlGaN层16之间建立电压势能。由于电压随着增加的电流增加，到达一个点时电压势能引起界面区域15耗尽，夹断2DEG传导沟道。当由一个欧姆接触到另一个欧姆接触的沟道中的电流增加时，肖特基接触下的2DEG的电压降根据肖特基接触上的电压改变。最终，肖特基接触和2DEG之间的电压差将引起2DEG的耗尽和收缩电流到饱和值。因为装置56是双向装置。夹断特性在其中一个方向起作用，并通过结构、层的内容和接触被适应到特定的应用。举例来说，可以被期望制造一种装置在一个方向上有较另一个方向高的夹断电流，可以通过操作肖特基接触和欧姆接触之间的关系达到。装置56的限流特性使它在电源应用中是一个有用的元件，其中过电流情况会引起电源系统元件的损坏。
装置56操作设计的目标可以通过两个欧姆接触54和55之间放置一个接触限制电流来实现。因此，与本发明一致，两个肖特基接触50和52不被要求操作装置56。例如，参考图3A，电流控制装置显示了图5描述的本发明的概念，通过具有在两个欧姆接触18和19之间的单个接触的名义截止装置。很明显，类似图3A所示的装置其结构与装置56一致，提供了一个具有单一肖特基接触的作为收缩电阻器的名义开启装置。
因此，根据本发明的另一种改变的收缩电阻器可以包括两个欧姆触54和55，两个限流接触50和52，以及在每个限流接触50和52下面的蚀刻凹槽，如图4中接触40下，图3A中接触30下所示。在根据本发明的装置中，当限流接触50和52将表面电势设定为一相等于所连接的欧姆接触的电势的常数时，，电流在欧姆接触54和55之间流动。根据本发明的收缩电阻器的蚀刻凹槽的作用会减小2DEG的浓度，但不能消除它。通过改变凹槽的深度和宽度，装置允许流过的最大电流可以被控制。因此，根据本发明提供的收缩电阻器中的凹槽可以改变装置的夹断电流值。
现在参考图6，根据本发明的另一收缩电阻器的实施例以装置60说明。装置60包括代替肖特基接触50和52的绝缘接触61和62，如图5所示。绝缘接触有附加的优点，即在装置不损坏的前提下，允许更高的阻断电压。装置60操作方法与装置56相同，即，作为收缩电阻器，当导电沟道承载了充足的电流时，夹断界面15上由2DEG形成的沟道。但是，绝缘接触61和62可以由任何导电材料形成。在装置60中，绝缘接触61和62与欧姆接触54和55电接触，以至于夹断控制受流过欧姆接触54和55的电流的影响，包括绝缘接触61和62与界面15上的2DEG之间的电压差。装置60与装置56在其它方面基本一样，因为单独一个绝缘接触足以使装置60作为收缩电阻器使用，层材料中各种接触的内容和形状的改变允许装置的特别参数特性，装置60作为电流传感装置。但是，装置60还包括绝缘层64在绝缘接触61和62之前形成，使得绝缘接触与AlGaN层16绝缘。
欧姆接触54和55可以以多种方法制造，例如掺杂植入如Si或Ge。沉积前，在欧姆沉积前在AlGaN层16顶部沉积高掺杂III-氮材料，III-氮超晶格结构形成在欧姆接触54和55的下面，蚀刻AlGaN层16并进行上述沉积及其它。
装置60和56都是双向的，改进了它们的适应性和应用性。装置56和60也可以由HFET形成，其中栅电极被短路到源电极。欧姆接触和肖特基接触之间的距离可以被改变以增大或减小收缩电流。肖特基接触的几何形状可以是多种形状，例如肖特基材料环绕欧姆接触、两个肖特基接触分别环绕每个欧姆接触、具有蚀刻区域的非环绕肖特基来限制装置上的电流流入特定区域，及其它。
现在参考图7，本发明另一实施例以装置70说明。装置70包括由绝缘或高阻材料制成的衬底72，例如蓝宝石、硅、碳化硅或其它合适的材料。电阻性的III-氮材料层74叠置在衬底72上，并随意地包括缓冲层73插在层74和层72之间。缓冲层73可以插在层74和72之间来减小或减轻由层72和74晶格不匹配产生的应力。另一个III-氮材料层75覆盖在层74上，以致层75具有比层74小的内平面晶格常数。与III-氮材料的性质一致，形成在层74和层75之间的2DEG可以承载大量电流。
装置70还可以包括绝缘层76，保护下面的层并提供图案化装置以形成接触和电极的方法。装置70还可以包括接触77B和78，其中接触77B是肖特基接触而接触78是欧姆接触。接触77B和78被安排在场电极设计中，其中接触部分穿过绝缘层76延伸到接触层75。肖特基接触77B包括场电极(fieldplate)部分77A。由于形成在层74和75之间界面上的高浓度高移动性2DEG，最终装置是名义开启整流器。2DEG通过铁电和自发极化力的合成形成，导致极薄而且高导电层和高电阻层。沟道形成在层74和75之间的界面，上述沟道没有使用厚掺杂区域之下可以承载很高的电流而。因此，在正偏压方向装置是导通的，大量电流可以通过沟道传导。在反向偏压条件下，沟道的移动电荷被耗尽，以致没有电流流过沟道，在下的层74的高阻性质阻止电荷在该层流动。因为层74和75没有被掺杂，装置的反向偏压条件产生低电场。因为场的值很低，装置可以忍受高电压，但仍然产生低正向偏电阻。高临界场和交错结合在给定的击穿电压下增加RA产量。装置70的另一个特点是通过蚀刻层75绝缘装置的能力，由于层74的电阻质量。也就是说，通过蚀刻层75，2DEG可以被阻断。因为2DEG的连续性被阻断，通过蚀刻全部或部分的层75，多个装置可以形成在一个衬底上，但分别电绝缘。图11表示区域200可以是刻槽、植入区域，或具有其它特点可以在选定区域阻断2DEG，以容许在一个芯片上形成多个电隔离(electrically isolated)装置。上述所有特点和优点允许多个装置集成在一个实际上空间成本很小的芯片上，使得展现很大的复杂性的高能装置可以形成在比传统更小的空间中。
现在参考图8，具有差指的整流器结构图以装置80说明。通过提供具有不同接触差指的装置80，装置80实现RA产量的提高。肖特基接触转轮81提供肖特基接触差指83的共同连接(common connection)，而欧姆接触转轮82提供欧姆接触差指84的共同连接。在整流器装置80中，在正向偏压条件下具有很低的电阻和很高电流容量，电流由欧姆接触84流到肖特基接触83。当反向偏压，肖特基接触83上的电势能耗尽2DEG区域来阻断形成在层74和75之间的界面上的沟道。因为肖特基和欧接触83和84相互交叉，提供很多电流路径来提高RA产量。
根据图7和图8的装置可横向导通或阻断电压。此外，与现有技术相反，根据图7和图8的装置是一个使用高浓度2DEG的肖特基装置。
值得注意的是高水平的相互交叉提高了空间的使用效率。
在根据优化的实施例的装置中，绝缘层76非常薄(10－
Figure S05808993620060927D000161
)，而场电极(field plate)77A的宽度很大(1-3μm)与肖特基接触101(3-10μm)尺寸相当。在根据传统设计的装置中，接触面积远大于极板宽度。具有大于普通场电极的理由是上述型号异质节装置中的肖特基接触在高场强下泄漏性强。大的场电极77A将场转变成位于不发生泄漏的绝缘体上的肖特基金属的边。
现在参考图9A-9E，一种制造与本发明说明的装置90的技术。在图9A中，装置90显示在衬底92上的很多层之后。衬底92可以由绝缘或高阻材料组成，例如蓝宝石、硅、碳化硅或类似物。电阻性III-氮层，例如GaN层94叠置在衬底92上，在它们之间有缓冲层93。缓冲层93被提供来帮助减轻衬底92和层94之间的晶格错位引起的应变。层94被另一个III-氮层95覆盖，装置90中显示为AlGaN层。层94具有较层95大的内平面晶格常数，导致在层94和95的界面间形成2DEG97。
参考图9B，为了在层95上形成欧姆接触，接触窗98在绝缘层96上打开。图9C显示欧姆接触99的位置，提供一个连接到AlGaN层94以提供由2DEG97形成的在沟道中承载电流的路径。
现在参考图9D，肖特基接触窗101在绝缘层96上打开以暴露AlGaN层95。参考图9E，肖特基接触103安置在AlGaN层96上并通过接触窗101与AlGaN层96连接。肖特基接触103还可以承载由2DEG97形成的沟道提供的电流。
在形成在上述描述上中作为整流器的装置90的过程中，绝缘层96首先沉积在层95上以限制AlGaN层95在退火过程中的分解。在图9C中，当欧姆金属接触99沉积在绝缘层96上时，进行退火以完成欧姆接触99的形成。在退火过程中，绝缘层96基本阻止AlGaN层94的分解。注意到在形成装置90的层中没有需要掺杂或需要形成掺杂半导体材料的典型工艺。缺少掺杂的电流承载层，以及高导电率2DEG97的使用大大提高了在一定击穿电压下的RA的产量。电阻型GaN层94还允许通过蚀刻AlGaN层94绝缘装置90。上述绝缘装置97的方法允许将大量装置集成在一个芯片上，使得完整的电源系统可以在集成电路制造中被实现。
注意到，肖特基接触窗101，例如，可以形与上述讨论的几个实施例的装置一致的倾斜侧壁。
欧姆接触、肖特基接触、绝缘层和金属化接触的结构可以根据现有技术形成。此外，钝化层和镀层可以应用在此处描述的装置上，形成承载电流的接触、电极和栅极的技术形成完整的装置。
用于构成装置31、41、56、60和70的III-氮材料通常表现出较传统材料更好的阻挡特性，使得装置结构可以较传统材料构成的更小，而保持操作参数值。由于装置31、41、56、60和70可以实现较传统装置更小的尺寸来实施比较功能，减小的开启电阻可以实现以提高电源效率。
此外，此处描述的电极可以由进一步装置提高势能特性的低电阻的欧姆接触工艺形成。
现在参考图10，装置的肖特基部分77B如图7所示可以由P-型GaN103代替。P-型GaN103可以含有开口101或延伸出绝缘体外，例如，由再生长产生。
虽然本发明由特别的实施例说明，但许多变化、改进和其它用途对本领域技术人员来说是很明显的。因此，最好是，本发明并不限制于此处具体公开，而仅受权利要求的限制。

Claims (18)

1.一种电流控制III-氮装置，包括：
在两种具有不同内平面晶格常数或不同带隙的III-氮材料(74，75)之间的界面上形成的二维电子气的导电沟道；
位于两种III-氮材料之一上面的绝缘体(76)，该绝缘体包括第一和第二开口；
电极(77B)位于绝缘体的第一开口内，并且与承载沟道电流的沟道耦合，其中该电极是整流接触；
另一电极(78)形成于绝缘体的第二开口上并延伸至该第二开口内，并且与沟道耦合；并且
该另一电极包含与所述两种III-氮材料之一耦合的欧姆接触，用于承载沟道电流，其中电流能够在两个电极之间通过沟道流动；
其中所述电极耦合到转轮(81)，所述转轮(81)耦合所述电极的附加迭代(83)，所述另一电极耦合到另一转轮(82)，所述转轮(82)耦合所述另一电极的附加迭代(84)，电极和另一电极被设置为叉指形式(80)。
2.如权利要求1所述装置，其中所述电极由p-型半导体构成。
3.如权利要求1所述装置，其中所述电极与所述两种III-氮材料之一进行肖特基接触。
4.如权利要求1所述装置，其中所述另一电极进一步包含p-型半导体。
5.如权利要求1所述装置，其中在所述另一电极和所述两种III-氮材料之一之间进一步包含绝缘层。
6.如权利要求1所述装置，其中所述电极进一步包括绝缘层上的场电极(77A)。
7.如权利要求1所述装置，其中所述III-氮材料均包含GaN和AlGaN层，电极形成在AlGaN层上。
8.如权利要求7所述装置，其中在所述另一电极和AlGaN层之间进一步包含绝缘层。
9.一种电流控制III-氮装置，包括：
在两种具有不同内平面晶格常数或不同带隙的III-氮材料(14，16)之间的界面上形成的二维电子气的导电沟道；
第一电极(18)包含欧姆接触，与沟道耦合以承载沟道电流；
第二电极(30)覆在所述第一电极上，与沟道耦合并且可操作地影响该导电沟道从而控制在导电沟道中的电流导通，所述第二电极构成具有与所述两种III-氮材料中的一种的肖特基接触；和
第三电极(19)包含欧姆接触以承载沟道电流。
10.根据权利要求9所述装置，进一步包含在两种III-氮材料之一中位于第二电极下面的氧化物区域(20A)。
11.根据权利要求9所述装置，进一步包含位于第二电极下面在两种III-氮材料之一中的植入区域(20B)。
12.根据权利要求9所述装置，进一步包括位于两种III-氮材料之上并且覆在第三电极上的第四电极(52)。
13.如权利要求9所述装置，其中进一步包含在第二电极一部分下的两个III-氮材料之一中形成的凹槽。
14.如权利要求13所述装置，其中所述III-氮材料分别包括GaN和AlGaN层，所述第一电极和所述第三电极形成在所述AlGaN层上。
15.如权利要求13所述装置，其中凹槽导致第二电极下的所述二维电子气的中断。
16.如权利要求13所述装置，其中凹槽导致第二电极下所述二维电子气浓度的减小，导致收缩电流的减小。
17.如权利要求13所述装置，其中凹槽具有倾斜的侧壁。
18.一种电流控制III-氮装置，包括：
在两种具有不同内平面晶格常数或不同带隙的III-氮材料(14，16)之间的界面上形成的二维电子气的导电沟道；
第一电极(18)包含欧姆接触，与沟道耦合以承载沟道电流；
第二电极(30)覆在所述第一电极上；
绝缘层(42)位于所述第二电极下方，其中所述第二电极通过所述绝缘层耦合所述通道，并且可操作地影响该导电沟道从而控制在导电沟道中的电流导通；以及
第三电极(19)包含欧姆接触以承载沟道电流。
CN2005800089936A 2004-01-23 2005-01-24 Ⅲ-氮电流控制装置及其制造方法 Expired - Fee Related CN1957474B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US53894104P 2004-01-23 2004-01-23
US53886404P 2004-01-23 2004-01-23
US53879404P 2004-01-23 2004-01-23
US60/538,864 2004-01-23
US60/538,794 2004-01-23
US60/538,941 2004-01-23
US11/040,312 2005-01-21
US11/040,312 US8174048B2 (en) 2004-01-23 2005-01-21 III-nitride current control device and method of manufacture
PCT/US2005/002265 WO2005070007A2 (en) 2004-01-23 2005-01-24 Iii-nitride current control device and method of manufacture

Publications (2)

Publication Number Publication Date
CN1957474A CN1957474A (zh) 2007-05-02
CN1957474B true CN1957474B (zh) 2010-12-22

Family

ID=34812217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800089936A Expired - Fee Related CN1957474B (zh) 2004-01-23 2005-01-24 Ⅲ-氮电流控制装置及其制造方法

Country Status (5)

Country Link
US (2) US8174048B2 (zh)
JP (1) JP5044222B2 (zh)
KR (1) KR100850026B1 (zh)
CN (1) CN1957474B (zh)
WO (1) WO2005070007A2 (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005530334A (ja) * 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
US7692298B2 (en) * 2004-09-30 2010-04-06 Sanken Electric Co., Ltd. III-V nitride semiconductor device comprising a concave shottky contact and an ohmic contact
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7776636B2 (en) * 2005-04-25 2010-08-17 Cao Group, Inc. Method for significant reduction of dislocations for a very high A1 composition A1GaN layer
JP5065595B2 (ja) * 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
WO2007081807A2 (en) * 2006-01-09 2007-07-19 International Rectifier Corporation Iii-nitride power semiconductor with a field relaxation feature
JP5008317B2 (ja) * 2006-02-27 2012-08-22 株式会社豊田中央研究所 ユニポーラダイオード
US7408208B2 (en) * 2006-03-20 2008-08-05 International Rectifier Corporation III-nitride power semiconductor device
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
JP5584276B2 (ja) * 2006-03-30 2014-09-03 日本碍子株式会社 半導体素子
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
CN101976684B (zh) * 2006-11-20 2014-02-12 松下电器产业株式会社 半导体装置及其驱动方法
US7863877B2 (en) * 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
JP2008166640A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子とそれを含む電力変換装置
JP5165264B2 (ja) 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
JP4695622B2 (ja) 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP4775859B2 (ja) * 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5487550B2 (ja) * 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
EP2887402B1 (en) * 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7745849B2 (en) * 2007-09-20 2010-06-29 International Rectifier Corporation Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain
JP2009111217A (ja) 2007-10-31 2009-05-21 Toshiba Corp 半導体装置
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
WO2011008531A2 (en) * 2009-06-30 2011-01-20 University Of Florida Research Foundation, Inc. Enhancement mode hemt for digital and analog applications
US8319309B2 (en) 2009-08-28 2012-11-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing of the same
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101067114B1 (ko) 2009-09-08 2011-09-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5056883B2 (ja) * 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
US8785973B2 (en) * 2010-04-19 2014-07-22 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
JP5645304B2 (ja) 2010-07-16 2014-12-24 パナソニックＩｐマネジメント株式会社 ダイオード
CN102142452A (zh) * 2010-09-29 2011-08-03 苏州英诺迅科技有限公司 一种基于氮化镓材料的单异质结声电荷输运延迟线
US8835955B2 (en) * 2010-11-01 2014-09-16 Translucent, Inc. IIIOxNy on single crystal SOI substrate and III n growth platform
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
KR101204609B1 (ko) * 2010-12-09 2012-11-23 삼성전기주식회사 질화물계 반도체 소자
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
JP5689712B2 (ja) * 2011-03-07 2015-03-25 株式会社日立製作所 半導体装置およびその製造方法
JP5566937B2 (ja) * 2011-03-28 2014-08-06 古河電気工業株式会社 窒化物系半導体デバイス及びその製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013126698A2 (en) * 2012-02-22 2013-08-29 Massachusetts Institute Of Technology Flexible high-voltage thin film transistors
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5895651B2 (ja) * 2012-03-28 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9093420B2 (en) * 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9379102B2 (en) 2012-07-19 2016-06-28 Samsung Electronics Co., Ltd. Nitride-based semiconductor device
KR20140026846A (ko) * 2012-08-23 2014-03-06 삼성전자주식회사 광소자
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
KR101963227B1 (ko) 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
KR20140066015A (ko) 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
JP6083259B2 (ja) * 2013-02-28 2017-02-22 日亜化学工業株式会社 窒化物半導体装置
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
KR101435937B1 (ko) * 2013-04-15 2014-11-03 홍익대학교 산학협력단 쇼트키 배리어 다이오드 및 그 제조방법
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9627530B2 (en) * 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance
TWI563631B (en) 2015-07-21 2016-12-21 Delta Electronics Inc Semiconductor Device
CN106601806A (zh) * 2015-10-15 2017-04-26 北京大学 一种半导体器件及其制作方法
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
EP3193364B1 (en) * 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
CN107958939A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结肖特基二极管结构
WO2018076261A1 (zh) * 2016-10-28 2018-05-03 华为技术有限公司 场效应晶体管及其制造方法
CN107527952B (zh) * 2017-08-28 2021-02-12 电子科技大学 一种Nano-Fin栅结构的混合阳极二极管
CN109103243A (zh) * 2018-07-24 2018-12-28 厦门市三安集成电路有限公司 一种高值电阻的phemt器件
EP3817049A4 (en) * 2019-04-01 2021-12-29 Nuvoton Technology Corporation Japan Resistance element and electrical power amplifier circuit
CN111477678B (zh) * 2020-04-02 2021-07-09 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
CN111477690B (zh) * 2020-04-02 2021-05-07 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN111430457B (zh) * 2020-04-27 2024-10-01 华南理工大学 一种硅衬底上GaN/二维AlN异质结整流器及其制备方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147165A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 半導体装置
JP2577719B2 (ja) * 1984-07-06 1997-02-05 テキサス インスツルメンツ インコ−ポレイテツド 電界効果トランジスタのソース電極構造
US4908325A (en) * 1985-09-15 1990-03-13 Trw Inc. Method of making heterojunction transistors with wide band-gap stop etch layer
JPS63129656A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 半導体集積回路装置
JP2679333B2 (ja) * 1990-02-26 1997-11-19 日本電気株式会社 ショットキー障壁接合ゲート型電界効果トランジスタ
JPH07106525A (ja) * 1993-10-01 1995-04-21 Hitachi Ltd 電界効果トランジスタおよび化合物半導体集積回路
JPH0969529A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 半導体装置
JPH09213937A (ja) * 1996-02-01 1997-08-15 Oki Electric Ind Co Ltd Ｈｅｍｔ素子およびショットキーダイオード
JPH09321063A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体装置およびその製造方法
JPH1050727A (ja) * 1996-08-01 1998-02-20 Fujitsu Ltd 半導体装置
US5866925A (en) * 1997-01-09 1999-02-02 Sandia Corporation Gallium nitride junction field-effect transistor
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
JP4670121B2 (ja) * 1999-08-19 2011-04-13 富士通株式会社 半導体装置
KR100348269B1 (ko) * 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
JP3751791B2 (ja) * 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP4038814B2 (ja) 2002-06-17 2008-01-30 日本電気株式会社 半導体装置および電界効果トランジスタ
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR20060110002A (ko) 2006-10-23
US20050194612A1 (en) 2005-09-08
WO2005070007A3 (en) 2006-11-23
US8043906B2 (en) 2011-10-25
CN1957474A (zh) 2007-05-02
US8174048B2 (en) 2012-05-08
WO2005070007A2 (en) 2005-08-04
KR100850026B1 (ko) 2008-08-04
JP2007520884A (ja) 2007-07-26
JP5044222B2 (ja) 2012-10-10
US20070066020A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
CN1957474B (zh) Ⅲ-氮电流控制装置及其制造方法
JP5281748B2 (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
KR100796043B1 (ko) 증가형 모드 ⅲ-질화물 디바이스
EP1405349B1 (en) Algan/gan hemts having a gate contact on a gan based cap segment and methods of fabricating the same
JP4812292B2 (ja) トレンチ構造を有するｉｉｉ族窒化物半導体装置
EP2713402B1 (en) Normally-off high electron mobility transistor
WO2013027190A1 (en) Field effect power transistors
CN112673478A (zh) 氮化镓增强模式器件
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN103210496A (zh) 半导体器件及其制造方法
JP2014110311A (ja) 半導体装置
TW201330261A (zh) 電力裝置及製造該電力裝置之方法
EP2567404B1 (en) Field effect power transistors
US8159002B2 (en) Heterostructure device and associated method
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
WO1997036314A2 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
KR20190108357A (ko) 나노 장벽 게이트를 이용한 GaN FET 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Infineon Technologies Americas Corp.

Address before: California, USA

Patentee before: INTERNATIONAL RECTIFIER Corp.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

CF01 Termination of patent right due to non-payment of annual fee