WO2020203505A1 - 抵抗素子及び電力増幅回路 - Google Patents

抵抗素子及び電力増幅回路 Download PDF

Info

Publication number
WO2020203505A1
WO2020203505A1 PCT/JP2020/013165 JP2020013165W WO2020203505A1 WO 2020203505 A1 WO2020203505 A1 WO 2020203505A1 JP 2020013165 W JP2020013165 W JP 2020013165W WO 2020203505 A1 WO2020203505 A1 WO 2020203505A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
resistance element
nitride semiconductor
semiconductor layer
Prior art date
Application number
PCT/JP2020/013165
Other languages
English (en)
French (fr)
Inventor
賢一 宮島
加藤　由明
明彦 西尾
要 本吉
Original Assignee
パナソニックセミコンダクターソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックセミコンダクターソリューションズ株式会社 filed Critical パナソニックセミコンダクターソリューションズ株式会社
Priority to US17/266,086 priority Critical patent/US11257942B2/en
Priority to JP2020567186A priority patent/JP6853423B2/ja
Priority to CN202080004600.9A priority patent/CN112585751B/zh
Priority to EP20784536.3A priority patent/EP3817049A4/en
Publication of WO2020203505A1 publication Critical patent/WO2020203505A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Definitions

  • the present disclosure relates to a semiconductor device, particularly a resistance element made of a nitride semiconductor, and a power amplifier circuit using the resistance element.
  • Group III nitride semiconductors especially GaN and AlGaN, have a high breakdown voltage due to their wide bandgap. Further, it is possible to easily form a heterostructure such as AlGaN / GaN. In the heterostructure, high mobility toward the GaN layer side of the AlGaN / GaN interface due to spontaneous polarization due to the difference in ion radius, fixed charge due to piezopolarization generated from the difference in lattice constant between AlGaN and GaN, and the difference in bandgap. , And a high-concentration electron channel (two-dimensional electron gas, 2DEG (2 Dimensional Electron Gas)) can be generated.
  • 2DEG Two-dimensional electron gas
  • HEMT High Electron Mobility Transistor
  • the resistance element used here a metal thin film resistor, an epitaxially grown n-type or p-type group III nitride semiconductor, or a device using two-dimensional electron gas as described in Patent Document 1 is used. is there.
  • the resistance element is formed on the same chip as the HEMT, the resistance element using the two-dimensional electron gas can be formed at the same time as the HEMT, which is advantageous in terms of manufacturing cost.
  • the carrier concentration of the two-dimensional electron gas changes due to various factors, so that the resistance value may fluctuate during use.
  • a wiring layer (conductive layer) arranged in the circuit in particular generates an electric field around the circuit, which strongly affects the resistance value. In that case, the power consumption of the circuit increases, the desired characteristics cannot be obtained, and in the worst case, the circuit does not operate.
  • resistance fluctuations such as depletion of carriers due to electron trapping at the semiconductor surface level and increased carrier scattering due to heat.
  • group III nitride semiconductors particularly GaN and AlGaN
  • group III nitride semiconductors particularly GaN and AlGaN
  • the carrier concentration fluctuates even when the external stress changes. Fluctuations in the carrier concentration cause fluctuations in the resistance value.
  • the ions implanted into the device separation region move due to self-heating during operation and scatter carriers, which causes a change in resistance value.
  • an object of the present disclosure is to provide a resistance element or the like that exhibits a stable resistance value with little fluctuation.
  • the resistance element according to one aspect of the present disclosure is provided above the substrate, the first nitride semiconductor layer provided above the substrate, and the first nitride semiconductor layer, and is provided above the first nitride semiconductor layer.
  • a two-dimensional electron gas provided on the side of the first nitride semiconductor layer at the interface between the second nitride semiconductor layer having a larger band gap and the first nitride semiconductor layer and the second nitride semiconductor layer.
  • the second electrode which is provided at a position spaced apart from the first electrode and is ohmically connected to the two-dimensional electron gas layer, is in contact with the upper surface of the second nitride semiconductor layer, and the first electrode is viewed in a plan view.
  • the two-dimensional electron gas layer provided with an insulating layer provided between one electrode and the second electrode and provided between the first electrode and the second electrode in a plan view has an electric resistance. It functions as an element, and the conductive layer is not arranged above the insulating layer between the first electrode and the second electrode in a plan view, and functions so that the resistance value of the electric resistance element becomes constant. It has a resistance value stabilizing structure.
  • the resistance element according to one aspect of the present disclosure is a resistance element including a resistance element portion and a conductive control layer, and the resistance element portion is provided on a substrate and a first nitride provided above the substrate.
  • An ohmic-connected first electrode is provided above the first nitride semiconductor layer at a position spaced apart from the first electrode in a plan view, and is ohmic-connected to the two-dimensional electron gas layer.
  • the second electrode is provided in contact with the upper surface of the second nitride semiconductor layer, and an insulating layer provided between the first electrode and the second electrode in a plan view.
  • the two-dimensional electron gas layer provided between the first electrode and the second electrode functions as an electric resistance element, and the conductivity control layer includes the first electrode and the second electrode in a plan view.
  • the length of the conductivity control layer provided above the insulating layer between the two electrodes in the direction in which the first electrode and the second electrode are aligned in a plan view is the distance between the first electrode and the second electrode. It is 1/2 or more, and an electric field is applied to the two-dimensional electron gas layer according to the voltage supplied from the outside of the resistance element portion to control the resistance value of the electric resistance element. It has a resistance value stabilizing structure that functions so that the resistance value of the electrical resistance element becomes constant.
  • the power amplification circuit includes the resistance element described above, an electric field effect transistor provided above the substrate, and a capacitor, and the electric field effect transistor is a source electrode. It has a drain electrode and a gate electrode, one of the first electrode and the second electrode is electrically connected to the gate electrode, and the other of the first electrode and the second electrode is via the capacitor. It is electrically connected to the drain electrode.
  • the power amplifier circuit includes a field effect transistor provided above the substrate and a bias circuit that applies the gate voltage of the field effect transistor and sets the drain current of the field effect transistor.
  • the bias circuit includes the resistance element described above.
  • FIG. 1 is a plan view and a cross-sectional view of the resistance element according to the first embodiment.
  • FIG. 2A is a cross-sectional view of the resistance element according to the first embodiment before and after applying a voltage.
  • FIG. 2B is a conceptual diagram showing current-voltage characteristics before and after voltage application in the resistance element according to the first embodiment.
  • FIG. 3 is a cross-sectional view of the resistance element according to the first modification of the first embodiment and a diagram showing the resistance value fluctuation rate.
  • FIG. 4A is a plan view and a cross-sectional view of a field effect transistor formed on the same substrate as the resistance element according to the first modification of the first embodiment.
  • FIG. 4A is a plan view and a cross-sectional view of a field effect transistor formed on the same substrate as the resistance element according to the first modification of the first embodiment.
  • FIG. 4B is a diagram showing the relationship between the resistivity of the first insulating layer and the composition ratio Si / N according to the first modification of the first embodiment.
  • FIG. 5 is a cross-sectional view of the resistance element according to the second modification of the first embodiment and the resistance element according to the third modification of the first embodiment.
  • FIG. 6 is a cross-sectional view of the resistance element according to the modified example 4 of the first embodiment and the resistance element according to the modified example 5 of the first embodiment.
  • FIG. 7A is a cross-sectional view of the resistance element according to the sixth modification of the first embodiment.
  • FIG. 7B is a conceptual diagram showing the current-voltage characteristics of the resistance element according to the sixth modification of the first embodiment before and after an external stress is applied.
  • FIG. 8A is a diagram illustrating the movement of the inert ion in the resistance element according to the first embodiment.
  • FIG. 8B is a conceptual diagram showing the current-voltage characteristics before and after the movement of the inert ions in the resistance element according to the first embodiment.
  • FIG. 9 is a plan view and a cross-sectional view of the resistance element according to the modified example 7 of the first embodiment.
  • FIG. 10A is a diagram for explaining the electric resistance in the resistance element according to the first embodiment.
  • FIG. 10B is a conceptual diagram showing the current-voltage characteristics of the resistance element according to the first embodiment at room temperature and high temperature.
  • FIG. 11 is a cross-sectional view of the resistance element according to the modified example 8 of the first embodiment.
  • FIG. 12 is a plan view and a cross-sectional view of the resistance element according to the modified example 9 of the first embodiment.
  • FIG. 13 is a plan view and a cross-sectional view of the resistance element according to the modified example 10 of the first embodiment.
  • FIG. 14 is a plan view and a cross-sectional view of the resistance element according to the modified example 11 of the first embodiment.
  • FIG. 15A is a circuit diagram showing a power amplifier circuit according to the second embodiment.
  • FIG. 15B is a diagram showing the temperature dependence of the gain of the field effect transistor included in the power amplifier circuit according to the second embodiment.
  • FIG. 16A is a circuit diagram showing a power amplifier circuit according to the third embodiment.
  • FIG. 16B is a diagram showing the temperature dependence of the gate voltage of the field effect transistor and the temperature dependence of the drain current of the field effect transistor included in the power amplifier circuit according to the third embodiment.
  • FIG. 17 is a plan view and a cross-sectional view of the resistance element according to the fourth embodiment.
  • FIG. 18 is a diagram showing a state in which a two-dimensional electron gas layer is generated when a potential is applied to the first conductive control layer of the resistance element according to the fourth embodiment.
  • FIG. 19 is a plan view and a cross-sectional view of the resistance element according to the first modification of the fourth embodiment.
  • FIG. 20 is a plan view and a cross-sectional view of the resistance element and the field effect transistor according to the first modification of the fourth embodiment.
  • FIG. 21A is a circuit diagram showing a power amplifier circuit according to the fifth embodiment.
  • FIG. 21B is a diagram showing the temperature dependence of the gain of the field effect transistor included in the power amplifier circuit according to the fifth embodiment.
  • FIG. 22A is a circuit diagram showing a power amplifier circuit according to the sixth embodiment.
  • FIG. 22B is a diagram showing the relationship between the control voltage and the drain current of the field effect transistor included in the power amplifier circuit according to the sixth embodiment.
  • FIG. 23A is a circuit diagram showing a power amplifier circuit according to the seventh embodiment.
  • FIG. 23B is a diagram showing the temperature dependence of the gate voltage of the field effect transistor and the temperature dependence of the drain current of the field effect transistor according to the seventh embodiment.
  • the terms “upper” and “lower” do not refer to the upward direction (vertically upward) and the downward direction (vertically downward) in absolute spatial recognition. Also, the terms “upper” and “lower” are used not only when the two components are spaced apart from each other and another component exists between the two components, but also when the two components It also applies when the two components are placed in close contact with each other and touch each other.
  • the x-axis, y-axis, and z-axis indicate the three axes of the three-dimensional Cartesian coordinate system.
  • the z-axis direction is the vertical direction
  • the direction perpendicular to the z-axis is the horizontal direction.
  • the z-axis positive direction may be described as upward and the z-axis negative direction may be described as downward
  • the surface on the z-axis positive direction side may be described as the upper surface and the z-axis negative direction.
  • the surface on the direction side may be described as the lower surface.
  • the "plan view” is when the substrate included in the resistance element is viewed from the positive direction of the z-axis to the substrate surface side, and the view at this time is referred to as a plan view.
  • the cross-sectional view is a view showing only the surface appearing in the cross-sectional view.
  • an electrical connection is also simply referred to as a connection.
  • silicon is Si
  • silicon carbide is SiC
  • aluminum nitride is AlN
  • gallium nitride is GaN
  • indium gallium nitride is InN
  • indium gallium nitride is InGaN
  • aluminum gallium nitride is AlGaN
  • indium gallium nitride is AlInGaN.
  • Hydrogen is H
  • helium is He
  • boron B
  • boron fluoride is BF 2
  • silicon nitride is SiN
  • silicon oxide is SiO 2
  • silicon nitride is SiON
  • titanium is Ti
  • aluminum Al
  • chromium is Cr.
  • Gold is Au
  • titanium nitride is TiN
  • aluminum is Al
  • tungsten is W
  • molybdenum is Mo
  • tantalum Ta
  • tantalum nitride is TaN
  • platinum is Pt
  • palladium is Pd
  • nickel is Ni
  • iron Fe
  • silver Ag.
  • Copper may be referred to as Cu
  • tungsten nitride ⁇ may be referred to as WSiN.
  • FIG. 1 is a plan view and a cross-sectional view of the resistance element 100 according to the first embodiment. More specifically, FIG. 1 (a) is a plan view of the resistance element 100, and FIG. 1 (b) is a cut surface of the resistance element 100 on the line II of FIG. 1 (a). It is sectional drawing which shows.
  • the resistance element 100 includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, a two-dimensional electron gas layer 107, a first electrode 113, a second electrode 114, and an insulating layer ( Hereinafter referred to as a first insulating layer 106).
  • the resistance element 100 has a resistance value stabilizing structure.
  • the resistance element 100 may have an element separation layer 104.
  • the substrate 101 is composed of a Si substrate.
  • the substrate 101 may be composed of, for example, a substrate such as Sapphire, SiC, GaN, or AlN.
  • the substrate 101 is a support member for loading the following components.
  • the first nitride semiconductor layer 102 is a layer provided above the substrate 101. In the present embodiment, the first nitride semiconductor layer 102 is provided in contact with the upper surface of the substrate 101.
  • the first nitride semiconductor layer 102 is made of GaN.
  • the first nitride semiconductor layer 102 may be composed of, for example, InGaN, AlGaN, AlInGaN, etc., which are group III nitride semiconductor materials.
  • the second nitride semiconductor layer 103 is a layer provided above the first nitride semiconductor layer 102. In the present embodiment, the second nitride semiconductor layer 103 is provided in contact with the upper surface of the first nitride semiconductor layer 102.
  • the second nitride semiconductor layer 103 is made of AlGaN.
  • the second nitride semiconductor layer 103 may be composed of, for example, group III nitride semiconductors such as GaN, InGaN, AlGaN, and AlInGaN.
  • the second nitride semiconductor layer 103 has a larger bandgap than the first nitride semiconductor layer 102.
  • the second nitride semiconductor layer 103 may be composed of AlGaN, but the present invention is not limited to this.
  • the second nitride semiconductor layer 103 may be a laminate including an AlGaN layer and another layer.
  • the second nitride semiconductor layer 103 may include, for example, as another layer, a cap layer made of GaN on the uppermost layer (that is, the upper surface of the second nitride semiconductor layer 103).
  • the second nitride semiconductor layer 103 is, for example, a layer in contact with the first nitride semiconductor layer 102 (that is, an interface between the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103) as another layer. May include a layer composed of AlN.
  • the two-dimensional electron gas layer 107 is a layer provided on the first nitride semiconductor layer 102 side of the interface between the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103.
  • the piezopolarizing charge generated from the difference between the lattice constants of AlGaN and GaN, and AlGaN and GaN. Due to the difference in the bandgap between the two, a two-dimensional electron gas layer 107 having a high concentration of electrons is generated on the GaN layer side near the AlGaN / GaN interface. Further, the two-dimensional electron gas layer 107 provided between the first electrode 113 and the second electrode 114 in a plan view functions as an electric resistance element.
  • the element separation layer 104 is a layer for separating the resistance element 100 from elements other than the resistance element 100.
  • the device separation layer 104 is obtained by inactivating a part of the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103 by ion implantation.
  • As the ions H, He, B, BF 2 and the like are used.
  • the element separation layer 104 may be a layer insulated by thermal oxidation.
  • the element separation layer 104 is provided so as to surround the first nitride semiconductor layer 102.
  • the element separation layer 104 is provided so as to surround the first nitride semiconductor layer 102, the second nitride semiconductor layer 103, and the two-dimensional electron gas layer 107.
  • the first electrode 113 is an electrode provided above the first nitride semiconductor layer 102 and ohmic-connected to the two-dimensional electron gas layer 107.
  • the second electrode 114 is an electrode that is above the first nitride semiconductor layer 102, is provided at a position spaced apart from the first electrode 113 in a plan view, and is ohmic-connected to the two-dimensional electron gas layer 107. Is.
  • the first electrode 113 and the second electrode 114 are provided in contact with the upper surface of the second nitride semiconductor layer 103.
  • the two-dimensional electron gas layer 107 located between the two electrodes provided at intervals serves as an electric resistance element.
  • the first electrode 113 and the second electrode 114 are composed of a laminated structure containing at least one of Ti and Al.
  • the first electrode 113 and the second electrode 114 may be composed of, for example, a laminated structure containing at least one of Cr and Au.
  • the first electrode 113 and the second electrode 114 may be composed of, for example, a laminated structure containing at least two of Ti, Al, Cr and Au.
  • the first electrode 113 and the second electrode 114 may have the same laminated structure or different laminated structures.
  • the first insulating layer 106 is provided in contact with the upper surface of the second nitride semiconductor layer 103 and between the first electrode 113 and the second electrode 114 in a plan view.
  • the region where the first insulating layer 106 is provided is not limited to the area between the first electrode 113 and the second electrode 114 in a plan view.
  • the first insulating layer 106 may be provided so as to surround the first electrode 113 and the second electrode 114 in a plan view, respectively.
  • the first insulating layer 106 is not provided above the first electrode 113 and the second electrode 114, and an opening is provided. Therefore, the upper surfaces of the first electrode 113 and the second electrode 114 are exposed.
  • the first insulating layer 106 is made of SiN.
  • the first insulating layer 106 may be composed of, for example, SiO 2 , SiON, AlN, or the like.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view. Further, the conductive layer does not have to be arranged in the region above the second nitride semiconductor layer 103 and between the first electrode 113 and the second electrode 114 in a plan view.
  • the conductive layer is, for example, a conductive member such as a gate electrode in a field effect transistor, or a wiring layer for supplying electric power to the first electrode 113 and the second electrode 114.
  • a conductive layer is arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114, an electric field is generated around the conductive layer, so that the two-dimensional electron gas layer 107 The resistance value changes and is not stable.
  • the resistance value of the two-dimensional electron gas layer 107 is unlikely to change. That is, it is possible to provide a resistance element 100 that exhibits a stable resistance value with little fluctuation.
  • the resistance value stabilization structure functions so that the resistance value of the above electrical resistance element becomes constant. By providing the resistance value stabilizing structure, the resistance value of the two-dimensional electron gas layer 107 is less likely to change.
  • the resistance value stabilizing structure is a structure in which the composition ratio Si / N of the first insulating layer made of SiN is 1.1 or more and 2.3 or less.
  • the composition ratio Si / N of the first insulating layer made of SiN is 1.1 or more and 2.3 or less.
  • FIG. 2A is a cross-sectional view of the resistance element 100 according to the first embodiment before and after applying a voltage. More specifically, FIG. 2A (a) is a cross-sectional view before voltage application, and FIG. 2A (b) is a cross-sectional view after voltage application.
  • the surface of the second nitride semiconductor layer 103 (more specifically, the interface between the second nitride semiconductor layer 103 and the first insulating layer 106) has an oxide layer or an oxide layer. A surface level 108 that causes an electron trap such as a defect is formed.
  • a constant voltage is applied between the first electrode 113 and the second electrode 114, electrons flow through the two-dimensional electron gas layer 107 due to the potential difference.
  • the electric field generated by applying the voltage may accelerate the electrons in the two-dimensional electron gas layer 107, and the electrons may be trapped at the surface level 108 (see (b) of FIG. 2A).
  • the trapped electrons 109 deplete the lower two-dimensional electron gas layer 107, so that the carrier concentration of the two-dimensional electron gas layer 107 decreases.
  • FIG. 2B is a conceptual diagram showing current-voltage characteristics before and after voltage application in the resistance element 100 according to the first embodiment.
  • the carrier concentration of the two-dimensional electron gas layer 107 decreases due to the application of the voltage, so that the resistance value of the resistance element 100 may increase.
  • a resistance value stabilizing structure which is a structure related to the insulating layer, is provided.
  • FIG. 3 is a cross-sectional view of the resistance element 100a according to the first modification of the first embodiment and a diagram showing the resistance value fluctuation rate. More specifically, FIG. 3A is a cross-sectional view of the resistance element 100a, which corresponds to FIG. 1B. FIG. 3B is a diagram showing the relationship between the resistance value fluctuation rate when 50 V is applied to the resistance element 100a and the composition ratio Si / N of the first insulating layer 106a.
  • the resistance element 100a includes the substrate 101, the first nitride semiconductor layer 102, the second nitride semiconductor layer 103, the element separation layer 104, the first insulating layer 106a, and the two-dimensional electron gas layer. It includes 107, a first electrode 113, and a second electrode 114.
  • the resistance element 100a has a resistance value stabilizing structure.
  • the conductive layer is not arranged above the first insulating layer 106a between the first electrode 113 and the second electrode 114 in a plan view.
  • the first insulating layer 106a according to this modification is made of silicon nitride (SiN). Further, the composition ratio Si / N of the first insulating layer 106a at the interface between the first insulating layer 106a and the second nitride semiconductor layer 103 is 1.1 or more and 2.3 or less. For example, the composition ratio Si / N of the first insulating layer 106a is 1.1 or more and 2.3 or less in the region within 10 nm from the interface.
  • the resistance value stabilizing structure according to this modification is a structure in which the first insulating layer 106a has the above-mentioned structure.
  • the resistance value fluctuation rate is a value indicating the rate of change of the resistance value before and after voltage application.
  • the resistance value fluctuation rate is suppressed as the Si / N increases. This is explained as follows. A large number of Si dangling bonds are present in SiN due to the surplus of Si in SiN, and the Si dangling bonds getter the oxygen of the surface oxide layer, which contributes to the surface level 108, to obtain the surface states. The place 108 is cancelled. By canceling the surface level 108, the generation of trapped electrons 109 is suppressed as shown in FIG. 2A, and the resistance value fluctuation rate is suppressed.
  • the resistance value fluctuation rate becomes a value well below 20%.
  • the resistance value fluctuation rate is 20% or less, the required specifications of the product can be sufficiently satisfied.
  • the resistance value fluctuation rate can be set to 10% or less, and by setting Si / N to 1.5 or more, the resistance value fluctuation rate can be set to 5 or less. It can be less than or equal to%. As a result, the required specifications of more difficult products can be sufficiently satisfied.
  • FIG. 4A is a plan view and a cross-sectional view of a field effect transistor 200 formed on the same substrate (board 101) as the resistance element 100a according to the first modification of the first embodiment. More specifically, FIG. 4A (a) is a plan view of the field effect transistor 200, and FIG. 4A (b) is a cut of the field effect transistor 200 in the IV-IV line of FIG. 4A (a). It is sectional drawing which shows the surface.
  • the field effect transistor 200 includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, a two-dimensional electron gas layer 107, a source electrode 110, a gate electrode 111, and a drain electrode 112.
  • the first insulating layer 106a, the second insulating layer 126, and the element separation layer 104 are provided.
  • the components with the same reference numerals may be formed simultaneously in the resistance element 100a and the field effect transistor 200.
  • the first insulating layer 106a is provided so as to be in contact with the upper surface of the second nitride semiconductor layer 103.
  • a source electrode 110 and a drain electrode 112 are provided in the opening of the first insulating layer 106a.
  • the source electrode 110 and the drain electrode 112 are electrodes that are ohmic-connected to the two-dimensional electron gas layer 107.
  • a gate electrode 111 that is Schottky-bonded to the second nitride semiconductor layer 103 is provided between the source electrode 110 and the drain electrode 112.
  • the gate electrode 111 and the second nitride semiconductor layer 103 may be pn junctions.
  • the structure may be provided with a gate insulating layer.
  • the gate insulating layer may be inserted between the gate electrode 111 and the second nitride semiconductor layer 103 to form a MIS (metal-insulator-semiconductor) structure.
  • MIS metal-insulator-semiconductor
  • the second insulating layer 126 is provided above the first insulating layer 106a, the source electrode 110, the gate electrode 111, and the drain electrode 112.
  • the second insulating layer 126 is made of SiN.
  • the second insulating layer 126 may be composed of, for example, SiO 2 , SiON, AlN, or the like.
  • the second insulating layer 126 and the first insulating layer 106a may be made of the same material and have the same composition, but are not limited thereto.
  • FIG. 4A (b) shows the leakage current path between the gate and drain of the field effect transistor 200.
  • the leakage current path includes a path from the drain electrode 112 through the two-dimensional electron gas layer 107 to the gate electrode 111, and a path from the drain electrode 112 through the first insulating layer 106a to the gate electrode 111.
  • FIG. 4B is a diagram showing the relationship between the resistivity of the first insulating layer 106a and the composition ratio Si / N according to the first modification of the first embodiment.
  • Si / N increases, the resistivity decreases. Therefore, if the Si / N becomes too large, the leakage current passing through the first insulating layer 106a increases, and the reverse leakage between the gate and drain increases.
  • Si / N can be set to 1.7 ⁇ 10 2 ⁇ ⁇ cm or more.
  • the amount of current passing through the first insulating layer 106a in the reverse leakage between the gate and drain is changed to the total amount of leakage current (the path passing through the two-dimensional electron gas layer 107 and the path passing through the first insulating layer 106a). It can be 10% or less of the total). That is, the required specifications of the product can be sufficiently satisfied.
  • the resistivity can be set to 3.0 ⁇ 10 2 ⁇ ⁇ cm or more, and by setting Si / N to 1.8 or less, the resistivity can be set to 1.8 or less.
  • the rate can be 4.0 ⁇ 10 2 ⁇ ⁇ cm or more. As a result, the required specifications of more difficult products can be sufficiently satisfied.
  • the surface level is canceled by the Si dangling bond, so that the resistance value of the two-dimensional electron gas layer 107 is less likely to change. That is, it is possible to provide a resistance element 100a that exhibits a stable resistance value with little fluctuation.
  • composition ratio Si / N it is possible to sufficiently satisfy the required specifications of highly difficult products.
  • the resistance value stabilizing structure has a structure in which the composition ratio Si / N of the insulating layer made of SiN is 1.1 or more and 2.3 or less, but this is limited to this. I can't.
  • the resistance value stabilizing structure is a structure having a first hole injection electrode. Further, in the modified example 3, the resistance value stabilizing structure is a structure having a first hole injection electrode and a second hole injection electrode. In this modification, detailed description of the components common to the first embodiment and the first modification will be omitted.
  • FIG. 5 is a cross-sectional view of the resistance element 100b according to the second modification of the first embodiment and the resistance element 100c according to the third modification of the first embodiment. More specifically, FIG. 5A is a cross-sectional view of the resistance element 100b according to the second modification of the first embodiment. FIG. 5B is a cross-sectional view of the resistance element 100c according to the third modification of the first embodiment.
  • the resistance element 100b according to the second modification has a component included in the resistance element 100 according to the first embodiment and a first hole injection electrode 115.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the first hole injection electrode 115 is provided in contact with the upper surface of the second nitride semiconductor layer 103 on the first electrode 113 side between the first electrode 113 and the second electrode 114. In this modification, as shown in FIG. 5A, the first hole injection electrode 115 is inserted between the second nitride semiconductor layer 103 and a part of the first electrode 113. The first hole injection electrode 115 is electrically connected to the first electrode 113.
  • the first hole injection electrode 115 is composed of p-type GaN.
  • the first hole injection electrode 115 may be composed of, for example, InGaN, AlGaN, AlInGaN, etc., which are p-type III-nitride semiconductors.
  • the resistance value stabilizing structure according to this modification is a structure in which the first hole injection electrode 115 has the above configuration.
  • the first hole injection electrode 115 injects holes into the second nitride semiconductor layer 103 when the first electrode 113 has a high potential with respect to the second electrode 114.
  • the trapped electrons 109 can be a factor for increasing the resistance value of the two-dimensional electron gas layer 107.
  • the trapped electrons 109 can be canceled, so that the resistance value of the two-dimensional electron gas layer 107 is less likely to change. That is, it is possible to provide a resistance element 100b that exhibits a stable resistance value with little fluctuation.
  • the resistance element 100b is preferably used so that a higher potential is given to the first electrode 113 than that of the second electrode 114. Then, holes are injected from the first hole injection electrode 115, the electrons 109 trapped at the surface level of the second nitride semiconductor layer 103 can be canceled, and the resistance element 100b showing a stable resistance value with little fluctuation can be canceled. It becomes.
  • the resistance element 100c according to the third modification has a component of the resistance element 100 according to the first embodiment, a first hole injection electrode 115, and a second hole injection electrode 116.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the first hole injection electrode 115 according to the modified example 3 has the same configuration as the first hole injection electrode 115 according to the modified example 2.
  • the second hole injection electrode 116 is provided in contact with the upper surface of the second nitride semiconductor layer 103 on the second electrode 114 side between the first electrode 113 and the second electrode 114.
  • the second hole injection electrode 116 is inserted between the second nitride semiconductor layer 103 and a part of the second electrode 114.
  • the second hole injection electrode 116 is electrically connected to the second electrode 114.
  • the second hole injection electrode 116 is made of p-type GaN.
  • the second hole injection electrode 116 may be made of, for example, InGaN, AlGaN, AlInGaN, etc., which are p-type III-nitride semiconductors.
  • the resistance value stabilizing structure according to this modification is a structure in which the first hole injection electrode 115 and the second hole injection electrode 116 have the above-mentioned configuration.
  • the second hole injection electrode 116 injects holes into the second nitride semiconductor layer 103 when the second electrode 114 has a high potential with respect to the first electrode 113.
  • the trapped electrons 109 can be canceled, so that the resistance value of the two-dimensional electron gas layer 107 is less likely to change.
  • the resistance element 100c In the resistance element 100c according to this modification, hole injection is performed from both electrodes, and the resistance element 100c can be used as an element for passing a current in both directions.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure having a first electron extraction electrode. Further, in the modified example 5, the resistance value stabilizing structure is a structure having a first electron extraction electrode and a second electron extraction electrode. In this modification, detailed description of the components common to the first embodiment and each modification will be omitted.
  • FIG. 6 is a cross-sectional view of the resistance element 100d according to the modified example 4 of the first embodiment and the resistance element 100e according to the modified example 5 of the first embodiment. More specifically, FIG. 6A is a cross-sectional view of the resistance element 100d according to the fourth modification of the first embodiment. FIG. 6B is a cross-sectional view of the resistance element 100e according to the fifth modification of the first embodiment.
  • the resistance element 100d according to the modified example 4 will be described with reference to FIG. 6A.
  • the resistance element 100d according to the modified example 4 has a component included in the resistance element 100 according to the first embodiment and a first electron extraction electrode 117.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the first electron extraction electrode 117 is provided in contact with the upper surface of the second nitride semiconductor layer 103 on the first electrode 113 side between the first electrode 113 and the second electrode 114. In this modification, as shown in FIG. 6A, the first electron extraction electrode 117 is inserted between the second nitride semiconductor layer 103 and a part of the first electrode 113. The first electron extraction electrode 117 is electrically connected to the first electrode 113.
  • the first electron extraction electrode 117 is Schottky-bonded to the second nitride semiconductor layer 103.
  • the first electron extraction electrode 117 is composed of a laminated structure containing Ni.
  • the first electron extraction electrode 117 may be configured by, for example, a laminated structure containing at least one of Ti, TiN, Hf, Pd and Pt.
  • the resistance value stabilizing structure according to this modification is a structure in which the first electron extraction electrode 117 has the above configuration.
  • the first electron extraction electrode 117 abstracts electrons from the second nitride semiconductor layer 103 when the first electrode 113 has a higher potential with respect to the second electrode 114.
  • the first electron extraction electrode 117 to be Schottky-bonded can extract the electrons 109 trapped at the surface level.
  • the trapped electrons 109 can be a factor for increasing the resistance value of the two-dimensional electron gas layer 107.
  • the trapped electrons 109 can be extracted, so that the resistance value of the two-dimensional electron gas layer 107 is less likely to change. That is, it is possible to provide a resistance element 100d that exhibits a stable resistance value with little fluctuation.
  • the resistance element 100e according to the modified example 5 has a component included in the resistance element 100 according to the first embodiment, a first electron extraction electrode 117, and a second electron extraction electrode 118.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the first electron extraction electrode 117 according to the modified example 5 has the same configuration as the first electron extraction electrode 117 according to the modified example 4.
  • the second electron extraction electrode 118 is provided in contact with the upper surface of the second nitride semiconductor layer 103 on the second electrode 114 side between the first electrode 113 and the second electrode 114. In this modification, as shown in FIG. 6B, the second electron extraction electrode 118 is inserted between the second nitride semiconductor layer 103 and a part of the second electrode 114. The second electron extraction electrode 118 is electrically connected to the second electrode 114.
  • the second electron extraction electrode 118 is composed of a laminated structure containing Ni.
  • the second electron extraction electrode 118 may be configured by, for example, a laminated structure containing at least one of Ti, TiN, Hf, Pd and Pt.
  • the resistance value stabilization structure according to this modification is a structure in which the first electron extraction electrode 117 and the second electron extraction electrode 118 have the above configuration.
  • the second electron extraction electrode 118 extracts electrons from the second nitride semiconductor layer 103 when the second electrode 114 has a high potential with respect to the first electrode 113.
  • the first electron extraction electrode 117 abstracts electrons
  • the potential of the second electrode 114 is higher than that of the first electrode 113.
  • the second electron extraction electrode 118 abstracts electrons.
  • the trapped electrons 109 can be extracted, so that the resistance value of the two-dimensional electron gas layer 107 is less likely to change.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure having a stress buffer layer.
  • detailed description of the components common to the first embodiment and each modification will be omitted.
  • FIG. 7A is a cross-sectional view of the resistance element 100f according to the modified example 6 of the first embodiment.
  • FIG. 7A shows the stress P applied from the outside.
  • the resistance element 100f according to the modification 6 has a component included in the resistance element 100 according to the first embodiment and a stress buffer layer 119.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the stress buffer layer 119 is a layer provided above the first insulating layer 106.
  • the plan view shape of the stress buffer layer 119 may match the plan view shape of the first insulating layer 106.
  • the stress buffer layer 119 is a layer for relieving stress from the outside.
  • the resistance value stabilizing structure according to this modification is a structure in which the stress buffer layer 119 has the above structure.
  • the stress applied from the outside to the resistance element 100f will be described.
  • an external stress is applied to the resistance element 100f.
  • the effect of the stress on the current-voltage characteristics will be described with reference to FIG. 7B.
  • FIG. 7B is a conceptual diagram showing the current-voltage characteristics of the resistance element 100f according to the modified example 6 of the first embodiment before and after an external stress is applied.
  • the two-dimensional electron gas layer 107 generated on the GaN layer (first nitride semiconductor layer 102) side of the AlGaN (second nitride semiconductor layer 103) / GaN (first nitride semiconductor layer 102) interface. Is due to the piezo polarization charge. Therefore, when the stress is applied, the carrier concentration changes and the resistance value of the two-dimensional electron gas layer 107 fluctuates.
  • the stress buffer layer 119 is made of polyimide.
  • the stress buffer layer 119 may be composed of, for example, a fluororesin, a BCB (benzocyclobutene) resin, a photosensitive insulating layer, or the like. Further, the stress buffer layer 119 may be made of a material having sufficient elasticity to relieve the stress P from the outside.
  • the resistance value stabilizing structure according to this modification is a structure in which the stress buffer layer 119 has the above structure.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure having an element separation layer containing an inert ion provided so as to surround the first nitride semiconductor layer.
  • FIG. 8A is a diagram illustrating the movement of the inert ion in the resistance element 100 according to the first embodiment. More specifically, FIG. 8A (a) is a plan view of the resistance element 100. FIG. 8A (b) is a cross-sectional view showing a cut surface of the resistance element 100 before the movement of the inert ion on the line VIII-VIII in FIG. 8A (a). FIG. 8A (c) is a cross-sectional view showing a cut surface of the resistance element 100 after the movement of the inert ion on the line VIII-VIII in FIG. 8A (a). In FIG. 8A (c), the direction M of the movement of the inert ion is indicated by an arrow.
  • Inactive ions injected for element separation may move due to heat treatment or the like.
  • the moved inert ions reach the two-dimensional electron gas layer 107, the region 120 to which the inactive ions have moved is formed in the resistance element 100. Since the transferred inert ions inactivate the carriers in the two-dimensional electron gas layer 107, the region of the electric resistance element that functions as the electric resistance component is narrowed.
  • FIG. 8B is a conceptual diagram showing the current-voltage characteristics of the resistance element 100 according to the first embodiment before and after the movement of the inert ions. As described above, since the carrier concentration of the two-dimensional electron gas layer 107 decreases due to the movement of the inert ions, the resistance value of the resistance element 100 may increase.
  • a resistance value stabilizing structure which is a structure related to the element separation layer, is provided.
  • FIG. 9 is a plan view and a cross-sectional view of the resistance element 100 g according to the modified example 7 of the first embodiment. More specifically, FIG. 9A is a plan view of the resistance element 100g, and FIG. 9B is a cut surface of the resistance element 100g in the IX-IX line of FIG. 9A. It is sectional drawing which shows.
  • the resistance element 100 g includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, an element separation layer 104 g, a first insulating layer 106 g, and a two-dimensional electron gas layer. It includes 107, a first electrode 113, and a second electrode 114.
  • the resistance element 100 g has a resistance value stabilizing structure. In the resistance element 100g, the conductive layer is not arranged above the first insulating layer 106g between the first electrode 113 and the second electrode 114 in a plan view.
  • the element separation layer 104g is a layer containing an inert ion provided so as to surround the first nitride semiconductor layer 102 in a plan view. Further, the distance d1 between the upper surface of the element separation layer 104g and the upper surface of the substrate 101 is smaller than the distance d2 between the lower surface of the two-dimensional electron gas layer 107 and the upper surface of the substrate 101. That is, in this modification, the element separation layer 104 g and the two-dimensional electron gas layer 107 do not come into contact with each other.
  • the resistance value stabilizing structure according to this modification is a structure in which 104 g of the element separation layer has the above structure.
  • the first insulating layer 106 g is configured to cover the upper surface of the second nitride semiconductor layer 103 and the side surfaces of the first nitride semiconductor, the two-dimensional electron gas layer 107, and the second nitride semiconductor layer 103. You may.
  • Such a resistance element 100 g according to this modified example is manufactured by the following example.
  • the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103 are sequentially laminated on the upper surface of the substrate 101 (at this time, the two-dimensional electron gas layer 107 is also formed).
  • a part of the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103 is etched. Specifically, the first nitride semiconductor layer 102 and the second nitride from the second nitride semiconductor layer 103 to the middle of the first nitride semiconductor layer 102 so that the two-dimensional electron gas layer 107 is exposed to the side surface.
  • the semiconductor layer 103 is etched.
  • the mesa structure 122 is formed in the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103.
  • the first nitride semiconductor layer 102 that remains unetched is ion-implanted, and the first nitride semiconductor layer 102 is inactivated to form the device separation layer 104g.
  • the ion-implanted region that is, the element separation layer 104g
  • the two-dimensional electron gas layer 107 do not come into contact with each other, the movement of inert ions to the two-dimensional electron gas layer 107 is suppressed. can do. That is, it is possible to provide 100 g of a resistance element that exhibits a stable resistance value with little fluctuation.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure having a high resistance layer.
  • detailed description of the components common to the first embodiment and each modification will be omitted.
  • FIG. 10A is a diagram illustrating the electrical resistance of the resistance element 100 according to the first embodiment. More specifically, FIG. 10A (a) is a plan view of the resistance element 100. FIG. 10A (b) is a cross-sectional view showing a cut surface of the resistance element 100 in the XX line in FIG. 10A (a).
  • the current path of the resistance element 100 having the two-dimensional electron gas layer 107 as an electric resistance element is one of the first electrode 113 and the second electrode 114, the two-dimensional electron gas layer 107, the first electrode 113, and the like. It is a path passing through the other of the second electrode 114.
  • the resistance value of the substrate 101 decreases at a high temperature. Therefore, as a current path of the resistance element 100 using the two-dimensional electron gas layer 107 as an electric resistance element, one of the first electrode 113 and the second electrode 114, the substrate 101, the first electrode 113, and the second electrode are newly used. A current path may be generated through the other of 114.
  • FIG. 10B is a conceptual diagram showing the current-voltage characteristics of the resistance element 100 according to the first embodiment at room temperature and high temperature.
  • the resistance value of the resistance element 100 at high temperature is lower than the resistance value of the resistance element 100 at room temperature, and as a result, the current value of the resistance element 100 at high temperature is that of the resistance element 100 at room temperature. It may be higher than the current value.
  • a resistance value stabilization structure which is a structure related to the high resistance layer, is provided.
  • FIG. 11 is a cross-sectional view of the resistance element 100h according to the modified example 8 of the first embodiment. More specifically, FIG. 11 is a diagram corresponding to FIG. 1 (b).
  • the resistance element 100h according to this modification has a component included in the resistance element 100 according to the first embodiment and a high resistance layer 123.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the high resistance layer 123 is a layer provided between the substrate 101 and the first nitride semiconductor layer 102.
  • the high resistance layer 123 has a higher electrical resistivity than the substrate 101.
  • the electrical resistivity of the high resistance layer 123 may be, for example, 1000 ⁇ cm or more.
  • the high resistance layer 123 may be a layer having a bandgap larger than that of the first nitride semiconductor layer 102 (for example, an AlGaN layer or an AlN layer), or may be a layer having a superlattice structure made of AlN / AlGaN.
  • the high resistance layer 123 may be a layer in which a light element such as helium or hydrogen is injected into the region on the substrate 101 side of the first nitride semiconductor layer 102 at high acceleration, or may be an insulating layer epitaxially grown on the upper surface of the substrate 101. Good.
  • the resistance value stabilizing structure according to this modification is a structure in which the high resistance layer 123 has the above structure.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure having a low temperature special resistance element portion.
  • detailed description of the components common to the first embodiment and each modification will be omitted.
  • a resistance element having a two-dimensional electron gas layer as a resistance element is said to have a large increase in resistance value with a temperature increase (that is, a large temperature coefficient of the two-dimensional electron gas layer).
  • a temperature increase that is, a large temperature coefficient of the two-dimensional electron gas layer.
  • FIG. 12 is a plan view and a cross-sectional view of the resistance element 100i according to the modified example 9 of the first embodiment. More specifically, FIG. 12A is a plan view of the resistance element 100i, and FIG. 12B is a cut surface of the resistance element 100i in the XII-XII line of FIG. 12A. It is sectional drawing which shows.
  • the resistance element 100i according to this modification has a component included in the resistance element 100 according to the first embodiment, a low temperature special resistance element unit 300, and two wiring layers 125.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113 and the second electrode 114 in a plan view.
  • the low temperature special resistance element unit 300 is provided above the substrate 101. As shown in FIG. 12, the low temperature special resistance element unit 300 includes an element separation layer 104, a first insulating layer 106, a thin film resistance layer 124, a third electrode 130, and a fourth electrode 131.
  • the thin film resistance layer 124 is a layer provided above the element separation layer 104.
  • the thin film resistance layer 124 is made of a material having a temperature coefficient smaller than that of the two-dimensional electron gas layer 107.
  • the thin film resistance layer 124 is, for example, a metal resistor made of TiN.
  • the thin film resistance layer 124 may be composed of, for example, Al, Au, W, Ti, Mo, Ta, TaN, Pt, Pd, Ni, Cr, Fe, Ag, Cu, SiN, AlN, or the like.
  • the thin film resistance layer 124 may be a semiconductor resistor made of Si having a negative temperature coefficient.
  • the thin film resistance layer 124 may be composed of, for example, SiN, WSiN, or the like having a high Si composition ratio. The width, thickness, and length of the thin film resistance layer 124 are determined so as to obtain a desired resistance value.
  • a third electrode 130 and a fourth electrode 131 are laminated above the thin film resistance layer 124.
  • the third electrode 130 and the fourth electrode 131 are extraction electrodes provided above the thin film resistance layer 124. There is a space between the third electrode 130 and the fourth electrode 131 in a plan view. The third electrode 130 and the fourth electrode 131 are electrically connected to the thin film resistance layer 124.
  • the third electrode 130 and the fourth electrode 131 are made of a material having electrical conductivity.
  • the third electrode 130 and the fourth electrode 131 may be made of, for example, metal. Further, the third electrode 130 and the fourth electrode 131 may be composed of, for example, a laminated structure containing at least one of Ti, Al, Cr and Au.
  • the third electrode 130 and the fourth electrode 131 may be made of the same material, but the present invention is not limited to this.
  • the first insulating layer 106 is provided between the third electrode 130 and the fourth electrode 131 in a plan view in contact with the upper surface of the element separation layer 104. Further, the first insulating layer 106 is provided so as to surround the thin film resistance layer 124 and each of the third electrode 130 and the fourth electrode 131.
  • the temperature coefficient of the low temperature special resistance element unit 300 configured in this way is smaller than the temperature coefficient of the two-dimensional electron gas layer 107 (the increase in resistance value due to the temperature increase is small). Alternatively, the temperature coefficient of the low temperature special resistance element unit 300 becomes negative (the resistance value decreases as the temperature rises).
  • the temperature coefficient of the low temperature special resistance element unit 300 is smaller than the temperature coefficient of the two-dimensional electron gas layer 107. That is, the resistance value of the low-temperature special resistance element unit 300 is less likely to increase than the resistance value of the two-dimensional electron gas layer 107 even at high temperatures.
  • the first electrode 113 is connected to the third electrode 130, and the second electrode 114 is connected to the fourth electrode 131.
  • each electrode is connected by two wiring layers 125.
  • one of the two wiring layers 125 connects the first electrode 113 and the third electrode 130, and the other connects the second electrode 114 and the fourth electrode 131.
  • the first electrode 113, the two-dimensional electron gas layer 107 and the second electrode 114, and the low temperature special resistance element unit 300 are connected in parallel.
  • the two wiring layers 125 may connect the electrodes so as to extend above the first insulating layer 106.
  • Each of the two wiring layers 125 is provided at a distance.
  • the two wiring layers 125 are made of a material having electrical conductivity.
  • the two wiring layers 125 may be made of, for example, metal.
  • the two wiring layers 125 may be composed of, for example, a laminated structure containing at least one of Al, Au, Ag and Cu.
  • Each of the two wiring layers 125 may be made of the same material, but is not limited to this.
  • the resistance value stabilization structure according to this modification is a structure in which the low temperature special resistance element unit 300 has the above configuration.
  • the combined resistance value of the electric resistance element of the two-dimensional electron gas layer 107 and the low-temperature special resistance element unit 300 is higher than the resistance value of the electric resistance element of the two-dimensional electron gas layer 107 alone, even at high temperatures. Hard to change.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure relating to the first electrode and the second electrode.
  • detailed description of the components common to the first embodiment and each modification will be omitted.
  • FIG. 13 is a plan view and a cross-sectional view of the resistance element 100j according to the modified example 10 of the first embodiment. More specifically, FIG. 13A is a plan view of the resistance element 100j, and FIG. 13B is a cut surface of the resistance element 100j in the line XIII-XIII of FIG. 13A. It is sectional drawing which shows.
  • the resistance element 100j of the modified example 10 includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, an element separation layer 104, a first insulating layer 106, and a two-dimensional electron gas layer 107. And a first electrode 113j and a second electrode 114j.
  • the resistance element 100j has a resistance value stabilizing structure.
  • the conductive layer is not arranged above the first insulating layer 106 between the first electrode 113j and the second electrode 114j in a plan view.
  • each of the first electrode 113j and the second electrode 114j is a part of the first nitride semiconductor layer 102 from the upper surface of the second nitride semiconductor layer 103 so as to come into contact with the two-dimensional electron gas layer 107. Is embedded. In other words, each of the first electrode 113j and the second electrode 114j is embedded from the upper surface of the second nitride semiconductor layer 103 until it reaches the two-dimensional electron gas layer 107.
  • the two-dimensional electron gas layer 107 between the first electrode 113j and the second electrode 114j provided at intervals in a plan view serves as a resistance element.
  • the resistance value stabilizing structure according to this modification has a structure in which the first electrode 113j and the second electrode 114j have the above-mentioned structure.
  • the resistance value of the two-dimensional electron gas layer 107 is unlikely to depend on the sizes of the first electrode 113j and the second electrode 114j.
  • the resistance value stabilizing structure is not limited to the structure shown in the first embodiment and each modification.
  • the resistance value stabilizing structure is a structure related to the first insulating layer.
  • detailed description of the components common to the first embodiment and each modification will be omitted.
  • FIG. 14 is a plan view and a cross-sectional view of the resistance element 100k according to the modified example 11 of the first embodiment. More specifically, FIG. 14A is a plan view of the resistance element 100k, and FIG. 14B is a cut surface of the resistance element 100k in the XIV-XIV line of FIG. 14A. It is sectional drawing which shows.
  • the resistance element 100k includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, an element separation layer 104, a first insulating layer 106k, a second insulating layer 126, and two-dimensional electrons. It includes a gas layer 107, a first electrode 113, and a second electrode 114.
  • the resistance element 100k has a resistance value stabilizing structure. In the resistance element 100k, the conductive layer is not arranged above the first insulating layer 106k between the first electrode 113 and the second electrode 114 in a plan view.
  • the first insulating layer 106k is provided at intervals from each of the first electrode 113 and the second electrode 114 in a plan view. That is, the first insulating layer 106k does not come into contact with the first electrode 113 and the second electrode 114.
  • the second insulating layer 126 is provided above the second nitride semiconductor layer 103 so as to fill the gap between the first insulating layer 106k and the first electrode 113 and the second electrode 114. Further, the second insulating layer 126 is provided so as to surround the first electrode 113 and the second electrode 114 in a plan view.
  • the second insulating layer 126 may be provided above the first insulating layer 106k. As shown in FIG. 14B, the second insulating layer 126 is not provided above the first electrode 113 and the second electrode 114, but an opening is provided. Therefore, the upper surfaces of the first electrode 113 and the second electrode 114 are exposed.
  • the second insulating layer 126 is made of SiN.
  • the second insulating layer 126 may be composed of, for example, SiO 2 , SiON, AlN, or the like.
  • the second insulating layer 126 and the first insulating layer 106k may be made of the same material and have the same composition, but are not limited thereto.
  • the resistance value stabilizing structure according to this modification is a structure in which the first insulating layer 106k has the above-mentioned structure.
  • the resistance element 100k In order for the first electrode 113 and the second electrode 114 to make ohmic contact with the two-dimensional electron gas layer 107, a heat treatment of about 500 ° C. is required. For example, when the first electrode 113 and the second electrode 114 come into contact with the first insulating layer 106k, the metal constituting the first electrode 113 and the second electrode 114 heats up in the first insulating layer 106k during this heat treatment. May spread.
  • the first insulating layer 106k is formed so as not to come into contact with the first electrode 113 and the second electrode 114 as in the above configuration, and then the heat treatment is performed. Is done. After that, the second insulating layer 126 is formed.
  • FIG. 15A is a circuit diagram showing the power amplifier circuit 500 according to the second embodiment.
  • FIG. 15B is a diagram showing the temperature dependence of the gain of the power amplifier circuit 500 according to the second embodiment.
  • the temperature in FIG. 15B is the temperature of the power amplifier circuit 500.
  • the power amplifier circuit 500 includes the resistance element 100 shown in the first embodiment, the field effect transistor 401 provided above the substrate 101 included in the resistance element 100, and the capacitor 403.
  • the field effect transistor 401 has a source electrode, a drain electrode, and a gate electrode.
  • One of the first electrode 113 and the second electrode 114 included in the resistance element 100 is electrically connected to the gate electrode, and the other is electrically connected to the drain electrode via the capacitor 403.
  • the power amplifier circuit 500 may have a gate terminal 404 and a drain terminal 405 connected to the gate electrode and the drain electrode of the field effect transistor 401, and a resistor 402.
  • the resistance element 100 is the resistance 402 shown in FIG. 15A.
  • a negative feedback circuit in which an output signal is attenuated by a feedback resistor and input back to the input side is used for stabilizing a high frequency circuit.
  • the negative feedback circuit when the feedback resistance value becomes small, the stability of the power amplifier circuit 500 increases and the gain decreases.
  • the negative feedback circuit composed of the resistor 402 and the capacitor 403 is connected to the gate terminal 404 and the drain terminal 405 of the field effect transistor 401 for the signal amplifier.
  • the gain of the power amplifier circuit 500 using a semiconductor decreases due to a decrease in carrier mobility at high temperatures.
  • the gain decrease at a high temperature is large as shown in FIG. 15B.
  • the power amplifier circuit 500 has a resistance element 100 including a two-dimensional electron gas layer 107 having a large temperature coefficient. Therefore, in the power amplifier circuit 500, the resistance value of the two-dimensional electron gas layer 107 increases at high temperatures, and the feedback amount in the negative feedback circuit decreases, so that the gain decrease at high temperatures is alleviated.
  • the power amplifier circuit in which the resistance element of the first embodiment and each modification is used will be described.
  • the resistance element constitutes a negative feedback circuit, but the present invention is not limited to this.
  • the resistance element constitutes a bias circuit that applies the gate voltage of the field effect transistor and sets the drain current. In the present embodiment, detailed description of the components common to the first embodiment and each modification will be omitted.
  • FIG. 16A is a circuit diagram showing the power amplifier circuit 500a according to the third embodiment.
  • FIG. 16B is a diagram showing the temperature dependence of the gate voltage of the field effect transistor 406 and the temperature dependence of the drain current of the field effect transistor 406 of the power amplifier circuit 500a according to the third embodiment. More specifically, FIG. 16B (a) shows the temperature dependence of the gate voltage of the field effect transistor 406, and FIG. 16B (b) shows the temperature dependence of the drain current of the field effect transistor 406. The temperature in FIG. 16B is the temperature of the power amplifier circuit 500a.
  • the power amplifier circuit 500a has a field effect transistor 406 and a bias circuit.
  • the power amplifier circuit 500a includes a first gate bias terminal 407, a second gate bias terminal 408, a first resistor 409, a second resistor 410, and a gate terminal connected to the gate electrode and drain electrode of the field effect transistor 406. It may have a 404a and a drain terminal 405a.
  • the bias circuit includes the resistance element 100 shown in the first embodiment.
  • the bias circuit applies the gate voltage of the field effect transistor 406 and sets the drain current.
  • the resistance element 100 is at least one of the first resistance 409 and the second resistance 410.
  • the field effect transistor 406 is provided above the substrate 101 included in the resistance element 100.
  • the field effect transistor 406 has a source electrode, a drain electrode, and a gate electrode.
  • a voltage higher than that of the second gate bias terminal 408 is applied to the first gate bias terminal 407, and one of the gate bias terminals may be grounded.
  • the second resistance 410 is the resistance element 100 and the temperature coefficient of the first resistance 409 is smaller than the temperature coefficient of the second resistance 410
  • the gate voltage of the field effect transistor 406 rises due to the temperature rise, and the drain current of the field effect transistor 406 at high temperature can be increased as compared with the case where the temperature coefficients of both are equal. it can.
  • the first resistance 409 is the resistance element 100 and the temperature coefficient of the first resistance 409 is larger than the temperature coefficient of the second resistance 410 will be described.
  • the gate voltage of the field-effect transistor 406 decreases due to the temperature rise, and the drain current of the field-effect transistor 406 at high temperature can be reduced as compared with the case where the temperature coefficients of both are equal.
  • each of the first resistor 409 and the second resistor 410 may be the resistance element 100.
  • the temperature coefficients of the first resistor 409 and the second resistor 410 may be different.
  • FIG. 17 is a plan view and a cross-sectional view of the resistance element 100 m according to the fourth embodiment. More specifically, FIG. 17 (a) is a plan view of the resistance element 100 m, and FIG. 17 (b) is a cut surface of the resistance element 100 m in the XVII-XVII line of FIG. 17 (a). It is sectional drawing which shows.
  • the resistance element 100m includes a resistance element portion 1000 and a conductive control layer (hereinafter, referred to as a first conductive control layer 127).
  • the resistance element 100m has a resistance value stabilizing structure.
  • the resistance element portion 1000 includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, an element separation layer 104, a first insulating layer 106, a two-dimensional electron gas layer 107, and a second layer. It has one electrode 113 and a second electrode 114.
  • the first conductive control layer 127 is provided above the insulating layer (first insulating layer 106) between the first electrode 113 and the second electrode 114 in a plan view. In the present embodiment, the first conductive control layer 127 is provided in contact with the insulating layer (first insulating layer 106). The first conductive control layer 127 may be provided in a region above the second nitride semiconductor layer 103 and between the first electrode 113 and the second electrode 114 in a plan view. .. Further, the length of the first conductive control layer 127 in the direction in which the first electrode 113 and the second electrode 114 are aligned in a plan view (the length in the x-axis direction in FIG. 17) is the length of the first electrode 113 and the second electrode. It is more than 1/2 of the distance from the electrode 114. Further, as shown in FIG. 17, the length of the first conductive control layer 127 in the direction may be 3/4 or more of the distance between the first electrode 113 and the second electrode 114.
  • the first conductive control layer 127 applies an electric field to the two-dimensional electron gas layer 107 according to the voltage supplied from the outside of the resistance element unit 1000 to control the resistance value of the electric resistance element. That is, the first conductive control layer 127 can intentionally control the resistance value of the electric resistance element.
  • FIG. 18 is a diagram showing a generation state of the two-dimensional electron gas layer 107 when a potential is applied to the first conductive control layer 127 of the resistance element 100 m according to the fourth embodiment. More specifically, FIG. 18A is a diagram showing a case where the first conductive control layer 127 is given a positive potential, and FIG. 18B is a diagram showing the case where the first conductive control layer 127 is applied. It is a figure which shows the case where a negative potential is given. For example, as shown in FIG.
  • the conduction band at the interface between the first nitride semiconductor layer 102 and the second nitride semiconductor layer 103 Is lower than the Fermi level, so that more carriers are generated in the two-dimensional electron gas layer 107.
  • the band of each component is lifted (that is, the energy level of each component becomes high).
  • the conduction band is above the Fermi level (higher energy side), so that the carriers are reduced in the two-dimensional electron gas layer 107.
  • the resistance element 100m having a desired resistance value. Further, it can be said that the resistance element 100m according to the present embodiment is a variable resistance element.
  • a voltage is supplied to the first conductive control layer 127 from the outside of the resistance element portion 1000.
  • the first conductive control layer 127 may be supplied with a fixed potential from the outside of the resistance element unit 1000, or may be supplied with a control potential from the outside of the resistance element unit 1000.
  • the potential given to the first conductive control layer 127 may be a ground potential.
  • the voltage is not supplied to the first conductive control layer 127 from the first electrode 113 and the second electrode 114.
  • the first conductive control layer 127 is not the gate electrode of the field effect transistor. As described above, in the present embodiment, the first conductive control layer 127 applies an electric field to the two-dimensional electron gas layer 107 to control the resistance value of the electric resistance element, but the first electrode 113 and the second electrode 113 and the second electrode
  • the resistance element 100m is not a normally-off type field effect transistor because it does not cut off the conduction with the electrode 114.
  • the resistance element 100 m is not a junction type field effect transistor. Therefore, the potential given to the first conductive control layer 127 for controlling the resistance value of the resistance element 100m may be small, and the resistance element 100m is a variable resistance element that can be easily used in the control circuit.
  • the resistance value stabilizing structure shown in each modification of the first embodiment may be used.
  • the resistance value of the two-dimensional electron gas layer 107 is set to a desired value by applying a potential to the first conductive control layer 127, and the resistance value stabilizing structure is set to a desired value. It is used to keep the resistance value constant.
  • Modification 1 of Embodiment 4 In the fourth embodiment, an example in which the resistance element includes one conductive control layer is shown, but the present invention is not limited to this. This modification is different from the fourth embodiment in that the resistance element includes a plurality of conductive control layers. In this modification, detailed description of the components common to the fourth embodiment will be omitted.
  • FIG. 19 is a plan view and a cross-sectional view of the resistance element 100n according to the first modification of the fourth embodiment. More specifically, FIG. 19A is a plan view of the resistance element 100n, and FIG. 19B is a cut surface of the resistance element 100n in the XIX-XIX line of FIG. 19A. It is sectional drawing which shows.
  • the resistance element 100n includes a component element included in the resistance element 100m according to the fourth embodiment, a second insulating layer 126, and a second conductive control layer 128.
  • the second insulating layer 126 is provided above the first insulating layer 106 and the first conductive control layer 127. As shown in FIG. 19, the second insulating layer 126 is provided so as to cover the first conductive control layer 127. Further, the second insulating layer 126 is provided so as to surround the first electrode 113 and the second electrode 114 in a plan view. As shown in FIG. 19B, the second insulating layer 126 is not provided above the first electrode 113 and the second electrode 114, but an opening is provided. Therefore, the upper surfaces of the first electrode 113 and the second electrode 114 are exposed.
  • the second insulating layer 126 is made of SiN.
  • the second insulating layer 126 may be composed of, for example, SiO 2 , SiON, AlN, or the like.
  • the second insulating layer 126 and the first insulating layer 106 may be made of the same material and have the same composition, but are not limited thereto.
  • the second conductive control layer 128 is provided on the insulating layer (second insulating layer 126) between the first electrode 113 and the second electrode 114 in a plan view. Further, the length of the second conductive control layer 128 in the direction in which the first electrode 113 and the second electrode 114 are aligned in a plan view (the length in the x-axis direction in FIG. 19) is the length of the first electrode 113 and the second electrode 113. It is more than 1/2 of the distance from the electrode 114. Further, in a plan view, the first conductive control layer 127 and the second conductive control layer 128 may be arranged so as to overlap each other.
  • the second conductive control layer 128 controls the resistance value of the electric resistance element by applying an electric field to the two-dimensional electron gas layer 107 according to the voltage supplied from the outside of the resistance element unit 1000.
  • the resistance value of the two-dimensional electron gas layer 107 shows an arbitrary value by changing the potentials given to the first conductive control layer 127 and the second conductive control layer 128.
  • the resistance element 100n having a desired resistance value. Further, it can be said that the resistance element 100n according to the present embodiment is a variable resistance element.
  • the potential given to the second conductive control layer 128 may be substantially the same as or different from the potential of the first conductive control layer 127.
  • FIG. 20 is a plan view and a cross-sectional view of the resistance element 100n and the field effect transistor 200n according to the first modification of the fourth embodiment. More specifically, FIG. 20A is a plan view of the resistance element 100n and the field effect transistor 200n, and FIG. 20B is the resistance in the XX-XX line of FIG. 20A. It is sectional drawing which shows the cut surface of the element 100n and the field effect transistor 200n.
  • the field effect transistor 200n according to this modification is provided above the substrate 101 included in the resistance element 100n. That is, the resistance element 100n and the field effect transistor 200n are one-chip type semiconductors provided on the same substrate.
  • the field effect transistor 200n includes a substrate 101, a first nitride semiconductor layer 102, a second nitride semiconductor layer 103, a two-dimensional electron gas layer 107, a source electrode 110, a gate electrode 111, and a drain electrode 112.
  • the first insulating layer 106, the second insulating layer 126, the element separation layer 104, and the field plate electrode 129 are provided.
  • the resistance element 100n and the field effect transistor 200n are electrically separated by the element separation layer 104.
  • the field plate electrode 129 improves the withstand voltage of the field effect transistor 200n by relaxing the electric field concentration.
  • the components having the same reference numerals may be formed simultaneously in the resistance element 100n and the field effect transistor 200n.
  • the first electrode 113 and the second electrode 114 of the resistance element 100n and the source electrode 110 and the drain electrode 112 of the field effect transistor 200n may have the same laminated structure or may be simultaneously formed in the same step.
  • the first conductive control layer 127 of the resistance element 100n and the gate electrode 111 of the field effect transistor 200n may have the same laminated structure, or may be formed simultaneously in the same process.
  • the second conductive control layer 128 of the resistance element 100n and the field plate electrode 129 of the field effect transistor 200n may have the same laminated structure or may be simultaneously formed in the same process.
  • the resistance element 100n and the field effect transistor 200n according to this modification can be provided on the same substrate. Further, since the components of each of the resistance element 100n and the field effect transistor 200n may be simultaneously formed in the same step, the resistance element 100n and the field effect transistor 200n can be easily manufactured.
  • FIG. 21A is a circuit diagram showing the power amplifier circuit 500b according to the fifth embodiment
  • FIG. 21B is a diagram showing the temperature dependence of the gain of the power amplifier circuit 500b according to the fifth embodiment.
  • the temperature in FIG. 21B is the temperature of the power amplifier circuit 500b.
  • the power amplifier circuit 500b includes the resistance element 100m shown in the fourth embodiment, the field effect transistor 411 provided above the substrate 101 included in the resistance element 100m, and the capacitor 413.
  • the field effect transistor 411 has a source electrode, a drain electrode, and a gate electrode.
  • One of the first electrode 113 and the second electrode 114 included in the resistance element 100m is electrically connected to the gate electrode, and the other is electrically connected to the drain electrode via the capacitor 413.
  • the power amplifier circuit 500b may have a gate terminal 414 and a drain terminal 415 connected to the gate electrode and the drain electrode of the field effect transistor 411, a voltage generation circuit 417, and a resistor 412.
  • the resistance element 100m is the resistance 412 shown in FIG. 21A.
  • the first conductive control layer 127 included in the resistance element 100 m is the conductive control layer 416.
  • the conductive control layer 416 is connected to the voltage generation circuit 417.
  • the voltage generating circuit 417 has a negative temperature coefficient.
  • the voltage generation circuit 417 has a resistor 418 and a diode 419.
  • the resistor 418 one terminal of the resistor 418 is connected to the positive bias application terminal 420, and the other terminal is connected to the conductive control layer 416.
  • the diode 419 the anode of the diode 419 is connected to the conductive control layer 416, and the cathode of the diode 419 is grounded.
  • the negative feedback circuit composed of the resistor 412 and the capacitor 413 is connected to the gate terminal 414 and the drain terminal 415 of the field effect transistor 411 for the signal amplifier.
  • the gain decrease at a high temperature is large.
  • the resistance value of the two-dimensional electron gas layer 107 included in the resistance element 100m increases at a high temperature, and the feedback amount in the negative feedback circuit increases. Since it becomes smaller, the decrease in gain at high temperature is alleviated.
  • the voltage generation circuit 417 since the voltage generation circuit 417 has a negative temperature coefficient, the voltage applied to the conductive control layer 416 decreases at a high temperature. As a result, the resistance value of the two-dimensional electron gas layer 107 increases, the amount of feedback in the negative feedback circuit becomes small, and the decrease in gain at high temperature is alleviated. Therefore, a resistance element 100 m having a two-dimensional electron gas layer 107 having a large temperature coefficient is used for the resistance 412 of the negative feedback circuit, and further, the electric field applied to the two-dimensional electron gas layer 107 by the voltage generation circuit 417 is changed. It is possible to suppress a decrease in gain at high temperatures.
  • the power amplifier circuit in which the resistance element according to the fourth embodiment and the first modification of the fourth embodiment is used will be described.
  • the resistance element constitutes a negative feedback circuit, but the present invention is not limited to this.
  • the resistance element constitutes a bias circuit that applies the gate voltage of the field effect transistor and sets the drain current. In the present embodiment, detailed description of the components common to the fourth embodiment and each modification will be omitted.
  • FIG. 22A is a circuit diagram showing the power amplifier circuit 500c according to the sixth embodiment.
  • FIG. 22B is a diagram showing the relationship between the control voltage of the field effect transistor 421 and the drain current of the power amplifier circuit 500c according to the sixth embodiment.
  • the power amplifier circuit 500c has a field effect transistor 421 and a bias circuit.
  • the power amplifier circuit 500c includes a first gate bias terminal 422, a second gate bias terminal 423, a first resistor 424, a second resistor 427, a conductive control layer 425, a control terminal 426, and a field effect transistor 421. It may have a gate terminal 414c and a drain terminal 415c connected to the gate electrode and the drain electrode.
  • the bias circuit includes the resistance element 100 m shown in the fourth embodiment.
  • the bias circuit applies the gate voltage of the field effect transistor 421 and sets the drain current.
  • the resistance element 100m is at least one of the first resistance 424 and the second resistance 427.
  • the first resistor 424 is a resistance element 100 m.
  • the first conductive control layer 127 included in the resistance element 100 m is the conductive control layer 425.
  • the conductive control layer 425 is connected to the control terminal 426.
  • the field effect transistor 421 is provided above the substrate 101 included in the resistance element 100 m.
  • the field effect transistor 421 has a source electrode, a drain electrode, and a gate electrode.
  • a voltage higher than that of the second gate bias terminal 423 is applied to the first gate bias terminal 422, and one of the gate bias terminals may be grounded.
  • the resistance value of the first resistor 424 changes as the voltage (control voltage) applied to the control terminal 426 changes, and the field effect transistor 421 changes.
  • the gate voltage changes and the drain current changes. That is, it is possible to control the drain current of the field effect transistor 421 by controlling the voltage applied to the control terminal 426.
  • the field effect transistor 421 is a normally-on type field effect transistor and a negative potential is applied to the second gate bias terminal 423.
  • the drain current value of the field effect transistor 421 can be controlled by applying a positive potential to the control terminal 426.
  • the second resistor 427 may be a resistance element of 100 m. In that case, the change in the drain current with respect to the voltage applied to the control terminal 426 has the opposite polarity.
  • the power amplifier circuit in which the resistance element according to the fourth embodiment and the first modification of the fourth embodiment is used will be described.
  • the conductive control layer included in the resistance element is connected to the control terminal, but the present invention is not limited to this.
  • the conductive control layer included in the resistance element is connected to a voltage generation circuit having a positive temperature coefficient. In the present embodiment, detailed description of the components common to the fourth embodiment and each modification will be omitted.
  • FIG. 23A is a circuit diagram showing the power amplifier circuit 500d according to the seventh embodiment.
  • FIG. 23B is a diagram showing the temperature dependence of the gate voltage of the field effect transistor 428 and the temperature dependence of the drain current of the field effect transistor 428 according to the seventh embodiment.
  • the temperature in FIG. 23B is the temperature of the power amplifier circuit 500d.
  • FIG. 23B (a) shows the temperature dependence of the gate voltage of the field effect transistor 428
  • FIG. 23B (b) shows the temperature dependence of the drain current of the field effect transistor 428.
  • the power amplifier circuit 500d has a field effect transistor 428 and a bias circuit.
  • the power amplifier circuit 500d includes a first gate bias terminal 429, a second gate bias terminal 430, a first resistor 431, a second resistor 433, a conductive control layer 432, a voltage generation circuit 434, and a field effect transistor 428.
  • the gate terminal 444 and the drain terminal 445 connected to the gate electrode and the drain electrode of the above may be provided.
  • the bias circuit includes the resistance element 100 m shown in the fourth embodiment.
  • the bias circuit applies the gate voltage of the field effect transistor 428 and sets the drain current.
  • the resistance element 100m is at least one of the first resistance 431 and the second resistance 433.
  • the first resistor 431 is a resistance element 100 m.
  • the first conductive control layer 127 included in the resistance element 100 m is the conductive control layer 432.
  • the conductive control layer 432 is connected to the voltage generation circuit 434.
  • the voltage generation circuit 434 has a positive temperature coefficient.
  • the voltage generating circuit 434 has a diode 436 and a resistor 437.
  • the anode of the diode 436 is connected to the positive bias application terminal 435, and the cathode of the diode 436 is connected to the conductive control layer 432.
  • the resistor 437 one terminal of the resistor 437 is connected to the conductive control layer 432, and the other terminal is grounded.
  • a voltage higher than that of the second gate bias terminal 430 is applied to the first gate bias terminal 429, and one of the gate bias terminals may be grounded.
  • the field effect transistor 428 is provided above the substrate 101 included in the resistance element 100 m.
  • the field effect transistor 428 has a source electrode, a drain electrode and a gate electrode.
  • the drain current of the field effect transistor 428 can be easily controlled by controlling the temperature coefficients of the first resistor 431 and the second resistor 433.
  • the voltage generating circuit 434 since the voltage generating circuit 434 has a positive temperature coefficient, the voltage applied to the conductive control layer 432 rises at a high temperature. As a result, the resistance of the first resistor 431 decreases, and as shown in FIG. 23B, the gate voltage of the field effect transistor 428 increases.
  • a circuit of a comparative example in which the gate voltage is fixed will be described. For example, as shown in FIG. 23B, in the circuit of the comparative example in which the gate voltage is fixed, the current drop at high temperature is large.
  • the field effect transistor 428 according to the present embodiment can suppress a decrease in current at a high temperature.
  • the second resistor 433 may be a resistance element of 100 m. In that case, the same effect is obtained when the conductive control layer 432 is connected to a voltage generation circuit having a negative temperature coefficient.
  • the surface level is canceled by the Si dangling bond, and the trapped electrons are canceled, so that the resistance value of the two-dimensional electron gas layer becomes more difficult to change. Therefore, it is possible to further provide a resistance element that exhibits a stable resistance value with little fluctuation.
  • the resistance value stabilizing structure shown in the modified example 1 of the first embodiment and the resistance value stabilizing structure shown in the modified example 4 or the modified example 5 of the first embodiment are It may be a combined resistance value stabilizing structure.
  • the surface level is canceled by the Si dangling bond and the trapped electrons are extracted, so that the resistance value of the two-dimensional electron gas layer becomes more difficult to change. Therefore, it is possible to further provide a resistance element that exhibits a stable resistance value with little fluctuation.
  • the power amplifier circuit has the resistance element 100 according to the first embodiment, but the present invention is not limited to this.
  • the power amplifier circuit according to the second and third embodiments may have the resistance element according to each modification of the first embodiment.
  • the power amplifier circuit has the resistance element 100 m according to the fourth embodiment, but the present invention is not limited to this.
  • the power amplifier circuit according to the fifth, sixth, and seventh embodiments may have the resistance element 100n according to the first modification of the fourth embodiment.
  • the field effect transistor is described by the symbol of the N-channel junction type field effect transistor, but is limited thereto. is not.
  • the field-effect transistors in these circuit diagrams may be P-channel junction type field-effect transistors or N-channel type. It may be a MOS (methal oxide semiconductor) type field effect transistor of the above, or a P channel type MOS type field effect transistor.
  • the material of the gate electrode may be made of metal or semiconductor.
  • the present disclosure can provide a resistance element that exhibits a stable resistance value with little fluctuation, and can stabilize the characteristics of a circuit. Further, if the conductive control layer is provided, a stable variable resistance element can be obtained by applying an arbitrary potential, and a compensation circuit or the like can be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

抵抗素子（１００）は、基板（１０１）と、第１窒化物半導体層（１０２）と、第２窒化物半導体層（１０３）と、第１窒化物半導体層（１０２）と第２窒化物半導体層（１０３）との界面の第１窒化物半導体層（１０２）側に設けられた２次元電子ガス層（１０７）と、２次元電子ガス層（１０７）とオーミック接続された第１電極（１１３）と、２次元電子ガス層（１０７）とオーミック接続された第２電極（１１４）と、平面視で第１電極（１１３）と第２電極（１１４）との間に設けられた絶縁層と、を備え、２次元電子ガス層（１０７）は、電気抵抗要素として機能し、平面視で第１電極（１１３）と第２電極（１１４）との間の絶縁層の上方には導電層が配置されず、電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する。

Description

抵抗素子及び電力増幅回路
　本開示は、半導体装置、特に窒化物半導体からなる抵抗素子、及びその抵抗素子を用いた電力増幅回路に関する。
　ＩＩＩ族窒化物半導体、特にＧａＮやＡｌＧａＮは、そのバンドギャップの広さから高い絶縁破壊電圧を有する。またＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能である。当該ヘテロ構造においては、イオン半径の違いによる自発分極並びにＡｌＧａＮ及びＧａＮの格子定数差から発生するピエゾ分極による固定電荷と、バンドギャップの差と、によりＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高移動度、かつ高濃度な電子のチャネル（２次元電子ガス、２ＤＥＧ（２　Ｄｉｍｅｎｓｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ））を発生させることができる。この２次元電子ガスチャネルを制御することにより高電子移動度トランジスタ（ＨＥＭＴ、Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）を形成することが可能となる。高耐圧、高速、大電流の特徴により、ＩＩＩ族窒化物半導体はパワー用途の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）やダイオード等の電子デバイスへの応用がなされている。
　近年は、ＦＥＴやダイオードを単独で使用するディスクリート製品だけでなく、抵抗素子やコンデンサを備えた集積回路が使用されることも増えている。ここに使用される抵抗素子としては、金属薄膜抵抗、エピタキシャル成長させたｎ型やｐ型のＩＩＩ族窒化物半導体、又は、特許文献１に記載されているように２次元電子ガスを用いたものがある。特にＨＥＭＴと同一チップ上に抵抗素子が形成される場合、２次元電子ガスを用いた抵抗素子は、ＨＥＭＴと同時形成することが可能で、製造コストの面でメリットがある。
特許第５７０７４６３号公報
　しかし、２次元電子ガスを抵抗要素とした抵抗素子は、様々な要因で２次元電子ガスのキャリア濃度が変化するため、使用中に抵抗値が変動してしまうことがある。例えば、当該抵抗素子を備える回路においては、特に回路内に配置された配線層（導電層）は、周りに電界を生じるため、抵抗値に強く影響してしまう。その場合、当該回路の消費電力が増大したり、所望の特性が得られなかったり、最悪の場合は、当該回路が動作しなくなるといった不具合が発生する。抵抗値変動の要因は、その他にもいくつか考えられ、半導体表面準位への電子トラップによるキャリアの空乏化、熱によるキャリア散乱の増大などがある。また、ＩＩＩ族窒化物半導体、特にＧａＮやＡｌＧａＮは、ピエゾ分極によりＧａＮ／ＡｌＧａＮなどのヘテロ界面に高濃度の２次元電子ガスを生成しているため、外部応力の変化でもキャリア濃度が変動する。当該キャリア濃度の変動は、抵抗値変動の要因となる。また、イオン注入による素子分離の場合、動作中の自己発熱により素子分離領域に注入されたイオンが移動し、キャリア散乱することで、抵抗値変動の要因となる。
　そこで、本開示は、変動の少ない安定した抵抗値を示す抵抗素子等を提供することを目的とする。
　本開示の一態様に係る抵抗素子は、基板と、前記基板の上方に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を備え、平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方には導電層が配置されず、前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する。
　また、本開示の一態様に係る抵抗素子は、抵抗素子部と、導電制御層とを備える抵抗素子であって、前記抵抗素子部は、基板と、前記基板の上方に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を有し、平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、前記導電制御層は、平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方に設けられ、平面視で前記第１電極と前記第２電極とが並ぶ方向の前記導電制御層の長さが前記第１電極と前記第２電極との間隔の１／２以上であり、前記抵抗素子部の外部から供給される電圧に応じて、前記２次元電子ガス層に電界を与えて前記電気抵抗要素の抵抗値を制御し、前記抵抗素子は、前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する。
　また、本開示の一態様に係る電力増幅回路は、上記記載の抵抗素子と、前記基板の上方に設けられた電界効果トランジスタと、コンデンサと、を有し、前記電界効果トランジスタは、ソース電極、ドレイン電極及びゲート電極を有し、前記第１電極及び前記第２電極の一方は、前記ゲート電極と電気的に接続され、前記第１電極及び前記第２電極の他方は、前記コンデンサを介して前記ドレイン電極と電気的に接続される。
　また、本開示の一態様に係る電力増幅回路は、前記基板の上方に設けられた電界効果トランジスタと、前記電界効果トランジスタのゲート電圧を与え、前記電界効果トランジスタのドレイン電流を設定するバイアス回路と、を有し、前記バイアス回路は、上記記載の抵抗素子を含む。
　本開示によれば、変動の少ない安定した抵抗値を示す抵抗素子等を提供することができる。
図１は、実施の形態１に係る抵抗素子の平面図及び断面図である。 図２Ａは、実施の形態１に係る抵抗素子における電圧印加前後の断面図である。 図２Ｂは、実施の形態１に係る抵抗素子における電圧印加前後の電流電圧特性を示す概念図である。 図３は、実施の形態１の変形例１に係る抵抗素子の断面図及び抵抗値変動率を示す図である。 図４Ａは、実施の形態１の変形例１に係る抵抗素子と同一基板に形成された電界効果トランジスタの平面図及び断面図である。 図４Ｂは、実施の形態１の変形例１に係る第１絶縁層の抵抗率と組成比Ｓｉ／Ｎとの関係を示す図である。 図５は、実施の形態１の変形例２に係る抵抗素子及び実施の形態１の変形例３に係る抵抗素子の断面図である。 図６は、実施の形態１の変形例４に係る抵抗素子及び実施の形態１の変形例５に係る抵抗素子の断面図である。 図７Ａは、実施の形態１の変形例６に係る抵抗素子の断面図である。 図７Ｂは、実施の形態１の変形例６に係る抵抗素子における、外部から応力が加えられる前後の電流電圧特性を示す概念図である。 図８Ａは、実施の形態１に係る抵抗素子における不活性イオンの移動を説明する図である。 図８Ｂは、実施の形態１に係る抵抗素子における不活性イオン移動前後の電流電圧特性を示す概念図である。 図９は、実施の形態１の変形例７に係る抵抗素子の平面図及び断面図である。 図１０Ａは、実施の形態１に係る抵抗素子における電気抵抗を説明する図である。 図１０Ｂは、実施の形態１に係る抵抗素子における常温時及び高温時の電流電圧特性を示す概念図である。 図１１は、実施の形態１の変形例８に係る抵抗素子の断面図である。 図１２は、実施の形態１の変形例９に係る抵抗素子の平面図及び断面図である。 図１３は、実施の形態１の変形例１０に係る抵抗素子の平面図及び断面図である。 図１４は、実施の形態１の変形例１１に係る抵抗素子の平面図及び断面図である。 図１５Ａは、実施の形態２に係る電力増幅回路が示される回路図である。 図１５Ｂは、実施の形態２に係る電力増幅回路が有する電界効果トランジスタの利得の温度依存性を示す図である。 図１６Ａは、実施の形態３に係る電力増幅回路が示される回路図である。 図１６Ｂは、実施の形態３に係る電力増幅回路が有する電界効果トランジスタのゲート電圧の温度依存性及び電界効果トランジスタのドレイン電流の温度依存性を示す図である。 図１７は、実施の形態４に係る抵抗素子の平面図及び断面図である。 図１８は、実施の形態４に係る抵抗素子の第１導電制御層に電位を与えた場合の２次元電子ガス層の発生状況を示す図である。 図１９は、実施の形態４の変形例１に係る抵抗素子の平面図及び断面図である。 図２０は、実施の形態４の変形例１に係る抵抗素子と電界効果トランジスタとの平面図及び断面図である。 図２１Ａは、実施の形態５に係る電力増幅回路が示される回路図である。 図２１Ｂは、実施の形態５に係る電力増幅回路が有する電界効果トランジスタの利得の温度依存性を示す図である。 図２２Ａは、実施の形態６に係る電力増幅回路が示される回路図である。 図２２Ｂは、実施の形態６に係る電力増幅回路が有する電界効果トランジスタの制御電圧とドレイン電流との関係を示す図である。 図２３Ａは、実施の形態７に係る電力増幅回路が示される回路図である。 図２３Ｂは、実施の形態７に係る電界効果トランジスタのゲート電圧の温度依存性及び電界効果トランジスタのドレイン電流の温度依存性を示す図である。
　以下、実施の形態に係る抵抗素子について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。
　また、以下の実施の形態において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではない。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
　また、本明細書及び図面において、ｘ軸、ｙ軸及びｚ軸は、三次元直交座標系の三軸を示している。各実施の形態では、ｚ軸方向を鉛直方向とし、ｚ軸に垂直な方向（ｘｙ平面に平行な方向）を水平方向としている。また、以下で説明する実施の形態において、ｚ軸正方向を上方と記載し、ｚ軸負方向を下方と記載する場合があり、ｚ軸正方向側の面を上面と記載し、ｚ軸負方向側の面を下面と記載する場合がある。
　また、本明細書において、「平面視」とは、抵抗素子が備える基板をｚ軸正方向から当該基板面側を見たときのことであり、このときの図を平面図という。また、断面図とは、断面に表れる面のみを示す図である。
　また、本明細書において、電気的な接続を単に接続とも記す。
　また、本明細書において、シリコンをＳｉ、シリコンカーバイドをＳｉＣ、窒化アルミニウムをＡｌＮ、窒化ガリウムをＧａＮ、窒化インジウムをＩｎＮ、窒化インジウムガリウムをＩｎＧａＮ、窒化アルミニウムガリウムをＡｌＧａＮ、窒化アルミニウムインジウムガリウムをＡｌＩｎＧａＮ、水素をＨ、ヘリウムをＨｅ、ほう素をＢ、フッ化ほう素をＢＦ２、窒化シリコンをＳｉＮ、酸化シリコンをＳｉＯ２、酸窒化シリコンをＳｉＯＮ、チタンをＴｉ、アルミニウムをＡｌ、クロムをＣｒ、金をＡｕ、窒化チタンをＴｉＮ、アルミニウムをＡｌ、タングステンをＷ、モリブデンをＭｏ、タンタルをＴａ、窒化タンタルをＴａＮ、白金をＰｔ、パラジウムをＰｄ、ニッケルをＮｉ、鉄をＦｅ、銀をＡｇ、銅をＣｕ、窒化タングステンシリサイドをＷＳｉＮと示すこともある。
　（実施の形態１）
　まず、図１を参照しながら、実施の形態１に係る抵抗素子１００の構成について説明する。
　図１は、実施の形態１に係る抵抗素子１００の平面図及び断面図である。より具体的には、図１の（ａ）は、抵抗素子１００の平面図であり、図１の（ｂ）は、図１の（ａ）のＩ－Ｉ線における抵抗素子１００の切断面を示す断面図である。
　抵抗素子１００は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、絶縁層（以下第１絶縁層１０６と記載）と、を備える。抵抗素子１００は、抵抗値安定化構造を有する。抵抗素子１００は、素子分離層１０４を有してもよい。
　基板１０１は、Ｓｉ基板によって構成される。基板１０１は、例えば、Ｓａｐｐｈｉｒｅ、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板によって構成されてもよい。基板１０１は、下記構成要素を積載するための支持部材である。
　第１窒化物半導体層１０２は、基板１０１の上方に設けられた層である。本実施の形態においては、第１窒化物半導体層１０２は、基板１０１の上面に接して設けられる。第１窒化物半導体層１０２は、ＧａＮによって構成される。第１窒化物半導体層１０２は、例えば、ＩＩＩ族窒化物半導体材料であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。
　第２窒化物半導体層１０３は、第１窒化物半導体層１０２の上方に設けられた層である。本実施の形態においては、第２窒化物半導体層１０３は、第１窒化物半導体層１０２の上面に接して設けられる。第２窒化物半導体層１０３は、ＡｌＧａＮによって構成される。第２窒化物半導体層１０３は、例えば、ＩＩＩ族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。第２窒化物半導体層１０３は、第１窒化物半導体層１０２と比べてバンドギャップが大きい。
　また、上述のように、第２窒化物半導体層１０３は、ＡｌＧａＮによって構成されてもよいが、これに限られない。第２窒化物半導体層１０３は、ＡｌＧａＮの層と他の層とを含む積層体としてもよい。第２窒化物半導体層１０３は、例えば、他の層として、最上層（すなわち、第２窒化物半導体層１０３の上方側の面）にＧａＮから構成されるキャップ層を含んでもよい。また、第２窒化物半導体層１０３は、例えば、他の層として、第１窒化物半導体層１０２と接する層（すなわち、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面）にＡｌＮから構成される層を含んでもよい。
　２次元電子ガス層１０７は、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面の第１窒化物半導体層１０２側に設けられた層である。上述のように、第２窒化物半導体層１０３がＡｌＧａＮであり、第１窒化物半導体層１０２がＧａＮである場合に、ＡｌＧａＮ及びＧａＮの格子定数の差から発生するピエゾ分極電荷と、ＡｌＧａＮ及びＧａＮのバンドギャップの差と、によりＡｌＧａＮ／ＧａＮ界面近傍のＧａＮ層側に高濃度の電子を有する２次元電子ガス層１０７が発生する。また、平面視で第１電極１１３と第２電極１１４との間に設けられた２次元電子ガス層１０７は、電気抵抗要素として機能する。
　素子分離層１０４は、抵抗素子１００を、当該抵抗素子１００以外の素子から分離するための層である。素子分離層１０４は、第１窒化物半導体層１０２及び第２窒化物半導体層１０３の一部を、イオン注入により不活性化することで得られる。イオンとして、Ｈ、Ｈｅ、Ｂ又はＢＦ２などが用いられる。
　なお、素子分離層１０４は、熱酸化により絶縁化された層であってもよい。
　素子分離層１０４は、第１窒化物半導体層１０２を囲うように設けられている。本実施の形態においては、素子分離層１０４は、第１窒化物半導体層１０２、第２窒化物半導体層１０３及び２次元電子ガス層１０７を囲うように設けられている。
　第１電極１１３は、第１窒化物半導体層１０２の上方に設けられ、かつ、２次元電子ガス層１０７とオーミック接続された電極である。第２電極１１４は、第１窒化物半導体層１０２の上方であって、平面視で第１電極１１３と間隔を空けた位置に設けられ、かつ、２次元電子ガス層１０７とオーミック接続された電極である。本実施の形態においては、第１電極１１３及び第２電極１１４は、第２窒化物半導体層１０３の上面に接して設けられる。また、間隔を空けて設けられた２つの電極間に位置する２次元電子ガス層１０７が電気抵抗要素となる。
　第１電極１１３及び第２電極１１４は、Ｔｉ及びＡｌの少なくともいずれか一方を含む積層構造から構成される。第１電極１１３及び第２電極１１４は、例えば、Ｃｒ及びＡｕの少なくともいずれか一方を含む積層構造から構成されてもよい。第１電極１１３及び第２電極１１４は、例えば、Ｔｉ、Ａｌ、Ｃｒ及びＡｕのうち少なくとも２つを含む積層構造から構成されてもよい。なお、第１電極１１３と第２電極１１４とは、同じ積層構造であってもよく、異なる積層構造であってもよい。
　第１絶縁層１０６は、第２窒化物半導体層１０３の上面に接して、平面視で第１電極１１３と第２電極１１４との間に設けられる。なお、第１絶縁層１０６が設けられる領域は、平面視で第１電極１１３と第２電極１１４との間に限られない。図１の（ａ）が示すように、第１絶縁層１０６は、平面視で第１電極１１３及び第２電極１１４をそれぞれ囲うように、設けられてもよい。また、図１の（ｂ）が示すように、第１電極１１３及び第２電極１１４の上方には、第１絶縁層１０６が設けられず、開口部が設けられている。そのため、第１電極１１３及び第２電極１１４のそれぞれの上面は、露出している。
　第１絶縁層１０６は、ＳｉＮによって構成される。第１絶縁層１０６は、例えば、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。
　また、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には、導電層は、配置されない。さらに、導電層は、第２窒化物半導体層１０３よりも上方であって、かつ、平面視で第１電極１１３と第２電極１１４との間である領域には、配置されなくてもよい。
　ここで、導電層とは、例えば、電界効果トランジスタにおけるゲート電極などの導電性の部材、又は、第１電極１１３及び第２電極１１４へ電力供給するための配線層である。第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方に、このような導電層が配置されると、導電層の周りに電界が生じるため、２次元電子ガス層１０７の抵抗値が変化し、安定しない。本実施の形態においては、このような導電層が配置されないため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００を提供することができる。
　抵抗値安定化構造は、上記電気抵抗要素の抵抗値が一定となるように機能する。抵抗値安定化構造が設けられることで、さらに、２次元電子ガス層１０７の抵抗値が変化し難くなる。
　さらに、以下では、抵抗値安定化構造について、実施の形態１の各変形例を用いて詳細に説明する。
　（実施の形態１の変形例１）
　本変形例においては、抵抗値安定化構造は、ＳｉＮからなる第１絶縁層の組成比Ｓｉ／Ｎが１．１以上、２．３以下となる構造である。なお、本変形例では、実施の形態１と共通の構成要素については、その詳細な説明を省略する。
　まず、図２Ａ及び図２Ｂを用いて、実施の形態１に係る抵抗素子１００で起こり得る課題について説明する。
　図２Ａは、実施の形態１に係る抵抗素子１００における電圧印加前後の断面図である。より具体的には、図２Ａの（ａ）は、電圧印加前の断面図であり、図２Ａの（ｂ）は、電圧印加後の断面図である。図２Ａの（ａ）が示すように、第２窒化物半導体層１０３の表面（より具体的には、第２窒化物半導体層１０３と第１絶縁層１０６との界面）には、酸化層又は欠陥といった電子トラップの原因となる表面準位１０８が形成されている。第１電極１１３と第２電極１１４との間に一定の電圧を印加したとき、その電位差により２次元電子ガス層１０７を電子が流れる。このとき電圧印可により発生する電界で２次元電子ガス層１０７中の電子が加速され、表面準位１０８に電子がトラップされる場合がある（図２Ａの（ｂ）参照）。トラップされた電子１０９は、下方の２次元電子ガス層１０７を空乏化させるため、２次元電子ガス層１０７のキャリア濃度が下がる。
　図２Ｂは、実施の形態１に係る抵抗素子１００における電圧印加前後の電流電圧特性を示す概念図である。上述の通り、電圧印加により、２次元電子ガス層１０７のキャリア濃度が下がるため、抵抗素子１００の抵抗値が上昇してしまう場合がある。
　そこで、本変形例においては、絶縁層に関する構造である抵抗値安定化構造が設けられる。
　図３は、実施の形態１の変形例１に係る抵抗素子１００ａの断面図及び抵抗値変動率を示す図である。より具体的には、図３の（ａ）は、抵抗素子１００ａの断面図であり、図１の（ｂ）に相当する図である。図３の（ｂ）は、抵抗素子１００ａに５０Ｖ印加したときの抵抗値変動率及び第１絶縁層１０６ａの組成比Ｓｉ／Ｎの関係を示す図である。
　変形例１に係る抵抗素子１００ａは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６ａと、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を備える。抵抗素子１００ａは、抵抗値安定化構造を有する。抵抗素子１００ａにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６ａの上方には導電層は、配置されない。
　本変形例に係る第１絶縁層１０６ａは、窒化シリコン（ＳｉＮ）からなる。また、第１絶縁層１０６ａと第２窒化物半導体層１０３との界面の第１絶縁層１０６ａの組成比Ｓｉ／Ｎが１．１以上、２．３以下である。例えば、当該界面から１０ｎｍ以内の領域において、第１絶縁層１０６ａの組成比Ｓｉ／Ｎが１．１以上、２．３以下である。本変形例に係る抵抗値安定化構造は、第１絶縁層１０６ａが上記構成となる構造である。
　ここで、抵抗値変動率とは、電圧印加前後の抵抗値の変化率を示す値である。図３の（ｂ）が示すように、Ｓｉ／Ｎが大きくなると抵抗値変動率は抑制される。これは、以下のように説明される。ＳｉＮのＳｉが余剰となることでＳｉＮにＳｉダングリングボンドが多数存在し、Ｓｉダングリングボンドが表面準位１０８の一因となっている表面酸化層の酸素をゲッタリングすることで、表面準位１０８がキャンセルされる。表面準位１０８がキャンセルされることで、図２Ａが示すような、トラップされた電子１０９の発生が抑制され、抵抗値変動率が抑制される。
　また、Ｓｉ／Ｎを１．１以上とすることで、抵抗値変動率が２０％を十分下回る値となる。抵抗値変動率が２０％以下となることで、商品の要求仕様を十分に満たすことができる。なお、Ｓｉ／Ｎを１．２以上とすることで、抵抗値変動率を１０％以下とすることができ、さらに、Ｓｉ／Ｎを１．５以上とすることで、抵抗値変動率を５％以下とすることができる。これにより、より難易度の高い商品の要求仕様を十分に満たすことができる。
　ここで、本変形例に係る抵抗素子１００ａと同一基板（基板１０１）に形成された、電界効果トランジスタ２００について説明する。上述の背景技術で説明されたように、ＦＥＴと抵抗素子とを備えた集積回路が知られている。図４Ａは、実施の形態１の変形例１に係る抵抗素子１００ａと同一基板（基板１０１）に形成された電界効果トランジスタ２００の平面図及び断面図である。より具体的には、図４Ａの（ａ）は、電界効果トランジスタ２００の平面図であり、図４Ａの（ｂ）は、図４Ａの（ａ）のＩＶ－ＩＶ線における電界効果トランジスタ２００の切断面を示す断面図である。
　電界効果トランジスタ２００は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、２次元電子ガス層１０７と、ソース電極１１０と、ゲート電極１１１と、ドレイン電極１１２と、第１絶縁層１０６ａと、第２絶縁層１２６と、素子分離層１０４と、を備える。
　例えば、同じ符号が付された構成要素は、抵抗素子１００ａと電界効果トランジスタ２００とにおいて、同時に形成されてもよい。
　電界効果トランジスタ２００において、第１絶縁層１０６ａは、第２窒化物半導体層１０３の上面と接するように設けられる。第１絶縁層１０６ａの開口部には、ソース電極１１０とドレイン電極１１２とが設けられる。ソース電極１１０とドレイン電極１１２とは、２次元電子ガス層１０７とオーミック接続された電極である。ソース電極１１０とドレイン電極１１２との間には、第２窒化物半導体層１０３とショットキー接合したゲート電極１１１が設けられる。なお、ゲート電極１１１と第２窒化物半導体層１０３とは、ｐｎ接合であってもよい。また、ゲート絶縁層が設けられた構成であってもよい。ゲート絶縁層は、ゲート電極１１１と第２窒化物半導体層１０３との間に挿入され、ＭＩＳ（ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が構成されてもよい。
　さらに、第２絶縁層１２６は、第１絶縁層１０６ａ、ソース電極１１０、ゲート電極１１１及びドレイン電極１１２の上方に設けられる。第２絶縁層１２６は、ＳｉＮによって構成される。第２絶縁層１２６は、例えば、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。ここで、第２絶縁層１２６と、第１絶縁層１０６ａとは、同一材料、かつ、同一組成としてもよいが、これに限られない。
　図４Ａの（ｂ）には、電界効果トランジスタ２００のゲート・ドレイン間のリーク電流の経路が示される。リーク電流の経路は、ドレイン電極１１２から２次元電子ガス層１０７を通りゲート電極１１１に至る経路と、ドレイン電極１１２から第１絶縁層１０６ａを通りゲート電極１１１に至る経路と、を含む。
　ここで、図４Ｂは、実施の形態１の変形例１に係る第１絶縁層１０６ａの抵抗率と組成比Ｓｉ／Ｎとの関係を示す図である。Ｓｉ／Ｎが大きくなると抵抗率が下がる。そのため、Ｓｉ／Ｎが大きくなりすぎると、第１絶縁層１０６ａを通るリーク電流が増加し、ゲート・ドレイン間における逆方向リークが増大してしまう。ここで、Ｓｉ／Ｎを２．３以下とすることで、抵抗率を１．７×１０２Ω・ｃｍ以上とすることができる。これにより、ゲート・ドレイン間の逆方向リークにおける、第１絶縁層１０６ａを通る電流量を、全体のリーク電流量（２次元電子ガス層１０７を通る経路と、第１絶縁層１０６ａを通る経路との合計）の１０％以下とすることができる。つまり、商品の要求仕様を十分に満たすことができる。なお、Ｓｉ／Ｎを２．０以下とすることで、抵抗率を３．０×１０２Ω・ｃｍ以上とすることができ、さらに、Ｓｉ／Ｎを１．８以下とすることで、抵抗率を４．０×１０２Ω・ｃｍ以上とすることができる。これにより、より難易度の高い商品の要求仕様を十分に満たすことができる。
　上記構成とすることで、Ｓｉダングリングボンドによって表面準位がキャンセルされるため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ａを提供することができる。
　また、組成比Ｓｉ／Ｎを上記比率とすることで、難易度の高い商品の要求仕様を十分に満たすことができる。
　（実施の形態１の変形例２及び変形例３）
　実施の形態１の変形例１においては、抵抗値安定化構造は、ＳｉＮからなる絶縁層の組成比Ｓｉ／Ｎが１．１以上、２．３以下となる構造であったが、これに限られない。
　変形例２においては、抵抗値安定化構造は、第１ホール注入電極を有する構造である。また、変形例３においては、抵抗値安定化構造は、第１ホール注入電極及び第２ホール注入電極を有する構造である。なお、本変形例では、実施の形態１及び変形例１と共通の構成要素については、その詳細な説明を省略する。
　図５は、実施の形態１の変形例２に係る抵抗素子１００ｂ及び実施の形態１の変形例３に係る抵抗素子１００ｃの断面図である。より具体的には、図５の（ａ）は、実施の形態１の変形例２に係る抵抗素子１００ｂの断面図である。図５の（ｂ）は、実施の形態１の変形例３に係る抵抗素子１００ｃの断面図である。
　まず、図５の（ａ）を用いて、変形例２に係る抵抗素子１００ｂについて説明する。
　変形例２に係る抵抗素子１００ｂは、実施の形態１に係る抵抗素子１００が備える構成要素と、第１ホール注入電極１１５と、を有する。変形例２に係る抵抗素子１００ｂにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　第１ホール注入電極１１５は、第１電極１１３と第２電極１１４との間の第１電極１１３側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図５の（ａ）が示すように、第１ホール注入電極１１５は、第２窒化物半導体層１０３と、第１電極１１３の一部との間に挿入されている。第１ホール注入電極１１５は、第１電極１１３と電気的に接続される。
　また、第１ホール注入電極１１５は、ｐ型のＧａＮによって構成される。第１ホール注入電極１１５は、例えば、ｐ型のＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１ホール注入電極１１５が上記構成を有する構造である。
　第１ホール注入電極１１５は、第２電極１１４に対して第１電極１１３が高電位になったときに第２窒化物半導体層１０３にホールを注入する。
　具体的には以下の通りである。第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、電流が第１電極１１３から第２電極１１４に向かって流れる。そうすると、第１ホール注入電極１１５からホールが注入され、当該ホールは、第２窒化物半導体層１０３の表面準位にトラップされた電子１０９をキャンセルすることができる。
　上述の通り、トラップされた電子１０９は、２次元電子ガス層１０７の抵抗値を上昇させる要因となり得る。
　上記構成とすることで、トラップされた電子１０９をキャンセルすることができるため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｂを提供することができる。
　なお、本変形例に係る抵抗素子１００ｂにおいては、第２電極１１４よりも第１電極１１３に高い電位が与えられるように、抵抗素子１００ｂが使用されることがよい。そうすると、第１ホール注入電極１１５からホールが注入され、第２窒化物半導体層１０３の表面準位にトラップされた電子１０９をキャンセルすることができ、変動の少ない安定した抵抗値を示す抵抗素子１００ｂとなる。
　続いて、図５の（ｂ）を用いて、変形例３に係る抵抗素子１００ｃについて説明する。
　変形例３に係る抵抗素子１００ｃは、実施の形態１に係る抵抗素子１００が有する構成要素と、第１ホール注入電極１１５と、第２ホール注入電極１１６と、を有する。変形例３に係る抵抗素子１００ｃにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　変形例３に係る第１ホール注入電極１１５は、変形例２に係る第１ホール注入電極１１５と同様の構成である。
　第２ホール注入電極１１６は、第１電極１１３と第２電極１１４との間の第２電極１１４側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図５の（ｂ）が示すように、第２ホール注入電極１１６は、第２窒化物半導体層１０３と、第２電極１１４の一部との間に挿入されている。第２ホール注入電極１１６は、第２電極１１４と電気的に接続される。
　また、第２ホール注入電極１１６は、ｐ型のＧａＮによって構成される。第２ホール注入電極１１６は、例えば、ｐ型のＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１ホール注入電極１１５及び第２ホール注入電極１１６が上記構成を有する構造である。
　第２ホール注入電極１１６は、第１電極１１３に対して第２電極１１４が高電位になったときに第２窒化物半導体層１０３にホールを注入する。
　本変形例においては、第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、第１ホール注入電極１１５からホールが注入され、第２電極１１４の電位が第１電極１１３よりも高くなることで、第２ホール注入電極１１６からホールが注入される。いずれの場合においても、注入されたホールは、第２窒化物半導体層１０３の表面準位にトラップされた電子１０９をキャンセルすることができる。つまり、ホール注入が両電極（第１電極１１３及び第２電極１１４）から行われる。
　上記構成とすることで、トラップされた電子１０９をキャンセルすることができるため、２次元電子ガス層１０７の抵抗値がより変化し難くなる。
　すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｃを提供することができる。
　なお、本変形例に係る抵抗素子１００ｃにおいては、ホール注入が両電極から行われることとなり、抵抗素子１００ｃを双方向に電流を流す素子として使用することができる。
　（実施の形態１の変形例４及び変形例５）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例４においては、抵抗値安定化構造は、第１電子引き抜き電極を有する構造である。また、変形例５においては、抵抗値安定化構造は、第１電子引き抜き電極及び第２電子引き抜き電極を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図６は、実施の形態１の変形例４に係る抵抗素子１００ｄ及び実施の形態１の変形例５に係る抵抗素子１００ｅの断面図である。より具体的には、図６の（ａ）は、実施の形態１の変形例４に係る抵抗素子１００ｄの断面図である。図６の（ｂ）は、実施の形態１の変形例５に係る抵抗素子１００ｅの断面図である。
　まず、図６の（ａ）を用いて、変形例４に係る抵抗素子１００ｄについて説明する。
　変形例４に係る抵抗素子１００ｄは、実施の形態１に係る抵抗素子１００が備える構成要素と、第１電子引き抜き電極１１７と、を有する。変形例４に係る抵抗素子１００ｄにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　第１電子引き抜き電極１１７は、第１電極１１３と第２電極１１４との間の第１電極１１３側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図６の（ａ）が示すように、第１電子引き抜き電極１１７は、第２窒化物半導体層１０３と、第１電極１１３の一部との間に挿入されている。第１電子引き抜き電極１１７は、第１電極１１３と電気的に接続される。
　また、第１電子引き抜き電極１１７は、第２窒化物半導体層１０３とショットキー接合する。第１電子引き抜き電極１１７は、Ｎｉを含む積層構造によって構成される。第１電子引き抜き電極１１７は、例えば、Ｔｉ、ＴｉＮ、Ｈｆ、Ｐｄ及びＰｔの少なくともいずれか１つを含む積層構造によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１電子引き抜き電極１１７が上記構成を有する構造である。
　第１電子引き抜き電極１１７は、第２電極１１４に対して第１電極１１３が高電位になったときに第２窒化物半導体層１０３から電子を引き抜く。
　具体的には以下の通りである。第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、電流が第１電極１１３から第２電極１１４に向かって流れる。そうするとショットキー接合する第１電子引き抜き電極１１７が表面準位にトラップされた電子１０９を引き抜くことができる。
　上述の通り、トラップされた電子１０９は、２次元電子ガス層１０７の抵抗値を上昇させる要因となり得る。
　上記構成とすることで、トラップされた電子１０９を引き抜くことができるため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｄを提供することができる。
　続いて、図６の（ｂ）を用いて、変形例５に係る抵抗素子１００ｅについて説明する。
　変形例５に係る抵抗素子１００ｅは、実施の形態１に係る抵抗素子１００が備える構成要素と、第１電子引き抜き電極１１７と、第２電子引き抜き電極１１８と、を有する。変形例５に係る抵抗素子１００ｅにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　変形例５に係る第１電子引き抜き電極１１７は、変形例４に係る第１電子引き抜き電極１１７と同様の構成である。
　第２電子引き抜き電極１１８は、第１電極１１３と第２電極１１４との間の第２電極１１４側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図６の（ｂ）が示すように、第２電子引き抜き電極１１８は、第２窒化物半導体層１０３と、第２電極１１４の一部との間に挿入されている。第２電子引き抜き電極１１８は、第２電極１１４と電気的に接続される。
　また、第２電子引き抜き電極１１８は、Ｎｉを含む積層構造によって構成される。第２電子引き抜き電極１１８は、例えば、Ｔｉ、ＴｉＮ、Ｈｆ、Ｐｄ及びＰｔの少なくともいずれか１つを含む積層構造によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１電子引き抜き電極１１７及び第２電子引き抜き電極１１８が上記構成を有する構造である。
　第２電子引き抜き電極１１８は、第１電極１１３に対して第２電極１１４が高電位になったときに第２窒化物半導体層１０３から電子を引き抜く。
　本変形例においては、第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、第１電子引き抜き電極１１７が電子を引き抜き、第２電極１１４の電位が第１電極１１３よりも高くなることで、第２電子引き抜き電極１１８が電子を引き抜く。
　上記構成とすることで、トラップされた電子１０９を引き抜くことができるため、２次元電子ガス層１０７の抵抗値がより変化し難くなる。
　すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｅを提供することができる。
　（実施の形態１の変形例６）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例６においては、抵抗値安定化構造は、応力緩衝層を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図７Ａは、実施の形態１の変形例６に係る抵抗素子１００ｆの断面図である。図７Ａには、外部から加えられる応力Ｐが記されている。
　変形例６に係る抵抗素子１００ｆは、実施の形態１に係る抵抗素子１００が備える構成要素と、応力緩衝層１１９と、を有する。変形例６に係る抵抗素子１００ｆにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　応力緩衝層１１９は、第１絶縁層１０６の上方に設けられた層である。応力緩衝層１１９の平面視形状は、第１絶縁層１０６の平面視形状と一致してもよい。応力緩衝層１１９は、外部からの応力を緩和するための層である。本変形例に係る抵抗値安定化構造は、応力緩衝層１１９が上記構成を有する構造である。
　ここで、抵抗素子１００ｆに対して、外部から加えられる応力について説明する。抵抗素子１００ｆが製造される過程において、例えば、半導体チップ組立に使用する封止材料が形成される際に、抵抗素子１００ｆに対して、外部から応力が加えられる。当該応力が電流電圧特性に与える影響について、図７Ｂを用いて説明する。
　図７Ｂは、実施の形態１の変形例６に係る抵抗素子１００ｆにおける、外部から応力が加えられる前後の電流電圧特性を示す概念図である。本変形例においては、ＡｌＧａＮ（第２窒化物半導体層１０３）／ＧａＮ（第１窒化物半導体層１０２）界面のＧａＮ層（第１窒化物半導体層１０２）側に発生する２次元電子ガス層１０７は、ピエゾ分極電荷に起因している。そのため、当該応力が加えられると、キャリア濃度が変化し、２次元電子ガス層１０７の抵抗値が変動する。
　応力緩衝層１１９は、ポリイミドによって構成される。応力緩衝層１１９は、例えば、フッ素系樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、感光性絶縁層等によって構成されてもよい。また、応力緩衝層１１９は、外部からの応力Ｐを緩和するために十分な程度の弾性を有する材料によって構成されてもよい。本変形例に係る抵抗値安定化構造は、応力緩衝層１１９が上記構成を有する構造である。
　上記構成とすることで、外部からの応力が緩和されるため、２次元電子ガス層１０７のキャリア濃度が応力によって変化することを抑制できる。
　すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｆを提供することができる。
　（実施の形態１の変形例７）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例７においては、抵抗値安定化構造は、第１窒化物半導体層を囲うように設けられた、不活性イオンを含む素子分離層を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　まず、図８Ａ及び図８Ｂを用いて、実施の形態１に係る抵抗素子１００で起こり得る課題について説明する。
　図８Ａは、実施の形態１に係る抵抗素子１００における不活性イオンの移動を説明する図である。より具体的には、図８Ａの（ａ）は、抵抗素子１００の平面図である。図８Ａの（ｂ）は、図８Ａの（ａ）におけるＶＩＩＩ－ＶＩＩＩ線における不活性イオンの移動前の抵抗素子１００の切断面を示す断面図である。図８Ａの（ｃ）は、図８Ａの（ａ）におけるＶＩＩＩ－ＶＩＩＩ線における不活性イオンの移動後の抵抗素子１００の切断面を示す断面図である。なお、図８Ａの（ｃ）には、不活性イオンの移動の方向Ｍが矢印で示されている。
　素子分離のために注入された不活性イオンは、熱処理などにより移動することがある。移動した不活性イオンが２次元電子ガス層１０７に到達すると、抵抗素子１００において、不活性イオンが移動した領域１２０が形成される。移動した不活性イオンは、２次元電子ガス層１０７中のキャリアを不活性化するため、電気抵抗成分として機能する電気抵抗要素の領域を狭めることになる。
　図８Ｂは、実施の形態１に係る抵抗素子１００における不活性イオン移動前後の電流電圧特性を示す概念図である。上述の通り、不活性イオンの移動により、２次元電子ガス層１０７のキャリア濃度が下がるため、抵抗素子１００の抵抗値が上昇してしまう場合がある。
　そこで、本変形例においては、素子分離層に関する構造である抵抗値安定化構造が設けられる。
　図９は、実施の形態１の変形例７に係る抵抗素子１００ｇの平面図及び断面図である。より具体的には、図９の（ａ）は、抵抗素子１００ｇの平面図であり、図９の（ｂ）は、図９の（ａ）のＩＸ－ＩＸ線における抵抗素子１００ｇの切断面を示す断面図である。
　変形例７に係る抵抗素子１００ｇは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４ｇと、第１絶縁層１０６ｇと、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を備える。抵抗素子１００ｇは、抵抗値安定化構造を有する。抵抗素子１００ｇにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６ｇの上方には導電層は、配置されない。
　素子分離層１０４ｇは、平面視で第１窒化物半導体層１０２を囲うように設けられた、不活性イオンを含む層である。また、素子分離層１０４ｇの上面と基板１０１の上面との距離ｄ１は、２次元電子ガス層１０７の下面と基板１０１の上面との距離ｄ２よりも小さい。つまり、本変形例においては、素子分離層１０４ｇと２次元電子ガス層１０７とは、接触しない。本変形例に係る抵抗値安定化構造は、素子分離層１０４ｇが上記構成を有する構造である。
　また、第１絶縁層１０６ｇは、第２窒化物半導体層１０３の上面、及び、第１窒化物半導体と２次元電子ガス層１０７と第２窒化物半導体層１０３との側面を覆うように構成されてもよい。
　このような、本変形例に係る抵抗素子１００ｇは、以下の例によって作製される。まず、第１窒化物半導体層１０２と第２窒化物半導体層１０３とが、順に、基板１０１の上面に積層される（このとき２次元電子ガス層１０７も形成される）。次に、第１窒化物半導体層１０２及び第２窒化物半導体層１０３の一部は、エッチングされる。具体的には、２次元電子ガス層１０７が側面に露出するように、第２窒化物半導体層１０３から第１窒化物半導体層１０２の途中まで、第１窒化物半導体層１０２と第２窒化物半導体層１０３とがエッチングされる。このとき、第１窒化物半導体層１０２と第２窒化物半導体層１０３とにおいて、メサ構造１２２が形成される。ここで、エッチングされずに残った第１窒化物半導体層１０２がイオン注入され、第１窒化物半導体層１０２が不活性化されることで、素子分離層１０４ｇが形成される。
　抵抗素子１００ｇにおいては、イオン注入された領域（つまり素子分離層１０４ｇ）と２次元電子ガス層１０７とが接触することがないため、２次元電子ガス層１０７に不活性イオンが移動することを抑制することができる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｇを提供することができる。
　（実施の形態１の変形例８）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例８においては、抵抗値安定化構造は、高抵抗層を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　まず、図１０Ａ及び図１０Ｂを用いて、実施の形態１に係る抵抗素子１００で起こり得る課題について説明する。
　図１０Ａは、実施の形態１に係る抵抗素子１００における電気抵抗を説明する図である。より具体的には、図１０Ａの（ａ）は、抵抗素子１００の平面図である。図１０Ａの（ｂ）は、図１０Ａの（ａ）におけるＸ－Ｘ線における抵抗素子１００の切断面を示す断面図である。
　常温時において、２次元電子ガス層１０７を電気抵抗要素とした抵抗素子１００の電流経路は、第１電極１１３及び第２電極１１４の一方と、２次元電子ガス層１０７と、第１電極１１３及び第２電極１１４の他方と、を経由する経路である。
　しかし、例えば、基板１０１がＳｉ基板である場合、高温時において、基板１０１の抵抗値が下がる。そのため、２次元電子ガス層１０７を電気抵抗要素とした抵抗素子１００の電流経路として、新たに、第１電極１１３及び第２電極１１４の一方と、基板１０１と、第１電極１１３及び第２電極１１４の他方と、を経由する電流経路が発生する場合がある。
　図１０Ｂは、実施の形態１に係る抵抗素子１００における常温時及び高温時の電流電圧特性を示す概念図である。上述の通り、高温時の抵抗素子１００の抵抗値は、常温時の抵抗素子１００の抵抗値よりも低くなり、その結果、高温時の抵抗素子１００の電流値は、常温時の抵抗素子１００の電流値よりも高くなる場合がある。
　そこで、本変形例においては、高抵抗層に関する構造である抵抗値安定化構造が設けられる。
　図１１は、実施の形態１の変形例８に係る抵抗素子１００ｈの断面図である。より具体的には、図１１は、図１の（ｂ）に相当する図である。
　本変形例に係る抵抗素子１００ｈは、実施の形態１に係る抵抗素子１００が備える構成要素と、高抵抗層１２３と、を有する。本変形例に係る抵抗素子１００ｈにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　高抵抗層１２３は、基板１０１と第１窒化物半導体層１０２との間に設けられた層である。高抵抗層１２３は、基板１０１よりも高い電気抵抗率を有する。高抵抗層１２３の電気抵抗率は、例えば、１０００Ωｃｍ以上であってもよい。高抵抗層１２３は、第１窒化物半導体層１０２よりバンドギャップの大きな層（例えば、ＡｌＧａＮ層、ＡｌＮ層）でもよく、ＡｌＮ／ＡｌＧａＮからなる超格子構造を有する層でもよい。また、高抵抗層１２３は、ヘリウム又は水素などの軽元素を高加速度で第１窒化物半導体層１０２における基板１０１側の領域に注入した層でもよく、基板１０１の上面にエピタキシャル成長された絶縁層でもよい。本変形例に係る抵抗値安定化構造は、高抵抗層１２３が上記構成を有する構造である。
　この構造では、高温時に基板１０１が低抵抗化しても、高抵抗層１２３には電流が流れないため、抵抗素子１００ｈの抵抗値の変動を抑えることができる。
　すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｈを提供することができる。
　（実施の形態１の変形例９）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例９においては、抵抗値安定化構造は、低温特抵抗素子部を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　まず、低温特抵抗素子部が用いられる背景について説明する。
　２次元電子ガス層を抵抗要素とする抵抗素子は、特許文献１にも示されているように、温度上昇に伴う抵抗値上昇が大きい（つまり、２次元電子ガス層の温度係数が大きい）という特徴がある。これは温度上昇に伴い、２次元電子ガス層の移動度が低下するためである。この変動をうまく利用するような回路構成とする場合は、上記の抵抗値上昇は問題ないが、単純に一定の抵抗値を示す抵抗素子として使用する場合は、上記の抵抗値上昇は問題となる。
　続いて当該問題を解消するための、本変形例について説明する。
　図１２は、実施の形態１の変形例９に係る抵抗素子１００ｉの平面図及び断面図である。より具体的には、図１２の（ａ）は、抵抗素子１００ｉの平面図であり、図１２の（ｂ）は、図１２の（ａ）のＸＩＩ－ＸＩＩ線における抵抗素子１００ｉの切断面を示す断面図である。
　本変形例に係る抵抗素子１００ｉは、実施の形態１に係る抵抗素子１００が備える構成要素と、低温特抵抗素子部３００と、２つの配線層１２５と、を有する。本変形例に係る抵抗素子１００ｉにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。
　低温特抵抗素子部３００は、基板１０１の上方に設けられる。図１２が示すように、低温特抵抗素子部３００は、素子分離層１０４と、第１絶縁層１０６と、薄膜抵抗層１２４と、第３電極１３０と、第４電極１３１と、を有する。
　薄膜抵抗層１２４は、素子分離層１０４の上方に設けられた層である。薄膜抵抗層１２４は、２次元電子ガス層１０７よりも温度係数の小さい材料によって構成される。薄膜抵抗層１２４は、例えば、ＴｉＮによって構成されるメタル抵抗である。薄膜抵抗層１２４は、例えば、Ａｌ、Ａｕ、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、ＴａＮ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｒ、Ｆｅ、Ａｇ、Ｃｕ、ＳｉＮ又はＡｌＮ等によって構成されてもよい。薄膜抵抗層１２４は、温度係数が負であるＳｉからなる半導体抵抗であってもよい。薄膜抵抗層１２４は、例えば、Ｓｉ組成比が高いＳｉＮ、ＷＳｉＮ等によって構成されてもよい。薄膜抵抗層１２４は、所望の抵抗値となるように、幅、厚さ及び長さが決定される。薄膜抵抗層１２４の上方には、第３電極１３０及び第４電極１３１が積層されている。
　第３電極１３０と、第４電極１３１とは、薄膜抵抗層１２４の上方に設けられた引き出し電極である。第３電極１３０と第４電極１３１との間には、平面視で、間隔が空けられている。第３電極１３０と第４電極１３１とは、薄膜抵抗層１２４と電気的に接続されている。
　第３電極１３０と、第４電極１３１とは、電気伝導を有する材料によって構成される。第３電極１３０と、第４電極１３１とは、例えば、金属によって構成されてもよい。また、第３電極１３０と、第４電極１３１とは、例えば、Ｔｉ、Ａｌ、Ｃｒ及びＡｕのうち少なくとも１つを含む積層構造から構成されてもよい。なお、第３電極１３０と、第４電極１３１とは、同じ材料で構成されてもよいが、これに限られない。
　第１絶縁層１０６は、素子分離層１０４の上面に接して、平面視で第３電極１３０と第４電極１３１との間に設けられる。また、第１絶縁層１０６は、薄膜抵抗層１２４と、第３電極１３０及び第４電極１３１のそれぞれとを囲うように設けられている。
　このように構成された低温特抵抗素子部３００の温度係数は、２次元電子ガス層１０７の温度係数よりも小さい（温度上昇による抵抗値上昇が小さい）。もしくは、低温特抵抗素子部３００の温度係数は、負となる（温度上昇により抵抗値が減少する）。
　低温特抵抗素子部３００の温度係数は、２次元電子ガス層１０７の温度係数よりも小さい。すなわち、低温特抵抗素子部３００の抵抗値は、高温時においても、２次元電子ガス層１０７の抵抗値よりも、上昇し難い。
　また、第１電極１１３は、第３電極１３０と接続され、第２電極１１４は、第４電極１３１と接続されている。具体的には、２つの配線層１２５によって、それぞれの電極は、接続されている。例えば、２つの配線層１２５のうち一方が第１電極１１３と第３電極１３０とを接続し、他方が第２電極１１４と第４電極１３１とを接続する。換言すると、本変形例においては、第１電極１１３、２次元電子ガス層１０７及び第２電極１１４と、低温特抵抗素子部３００とは、並列に接続されている。２つの配線層１２５は、第１絶縁層１０６の上方に跨って、各電極を接続してもよい。２つの配線層１２５の各々は、離間して設けられる。
　２つの配線層１２５は、電気伝導を有する材料によって構成される。２つの配線層１２５は、例えば、金属によって構成されてもよい。２つの配線層１２５は、例えば、Ａｌ、Ａｕ、Ａｇ及びＣｕのうち少なくとも１つを含む積層構造から構成されてもよい。なお、２つの配線層１２５のそれぞれは、同じ材料で構成されてもよいが、これに限られない。本変形例に係る抵抗値安定化構造は、低温特抵抗素子部３００が上記構成を有する構造である。
　これにより、２次元電子ガス層１０７の電気抵抗要素と低温特抵抗素子部３００とによる合成抵抗値は、２次元電子ガス層１０７の電気抵抗要素の単独の抵抗値に比べ、高温時においても、変化し難い。
　すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｉを提供することができる。
　（実施の形態１の変形例１０）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例１０においては、抵抗値安定化構造は、第１電極及び第２電極に関する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図１３は、実施の形態１の変形例１０に係る抵抗素子１００ｊの平面図及び断面図である。より具体的には、図１３の（ａ）は、抵抗素子１００ｊの平面図であり、図１３の（ｂ）は、図１３の（ａ）のＸＩＩＩ－ＸＩＩＩ線における抵抗素子１００ｊの切断面を示す断面図である。
　変形例１０の抵抗素子１００ｊは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６と、２次元電子ガス層１０７と、第１電極１１３ｊと、第２電極１１４ｊと、を備える。抵抗素子１００ｊは、抵抗値安定化構造を有する。抵抗素子１００ｊにおいては、平面視で第１電極１１３ｊと第２電極１１４ｊとの間の第１絶縁層１０６の上方には導電層は、配置されない。
　本変形例においては、第１電極１１３ｊ及び第２電極１１４ｊの各々は、２次元電子ガス層１０７に接触するように第２窒化物半導体層１０３の上面から第１窒化物半導体層１０２の一部まで埋め込まれている。また、言い換えると、第１電極１１３ｊ及び第２電極１１４ｊの各々は、第２窒化物半導体層１０３の上面から２次元電子ガス層１０７に到達するまで埋め込まれている。
　この場合においても、平面視で間隔を空けて設けられた第１電極１１３ｊ及び第２電極１１４ｊの間にある２次元電子ガス層１０７が抵抗要素となる。
　この構成にすると、第１電極１１３ｊ及び第２電極１１４ｊの抵抗成分から、第１電極１１３ｊ及び第２電極１１４ｊのサイズにより変動する接触抵抗成分を除去することができ、抵抗値を安定化することができる。また、第１電極１１３ｊと第２電極１１４ｊとの距離が、一定となる。本変形例に係る抵抗値安定化構造は、第１電極１１３ｊ及び第２電極１１４ｊが上記構成となる構造である。
　これにより、２次元電子ガス層１０７の抵抗値が、第１電極１１３ｊ及び第２電極１１４ｊのサイズに依存し難い。
　すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｊを提供することができる。
　（実施の形態１の変形例１１）
　抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。
　変形例１１においては、抵抗値安定化構造は、第１絶縁層に関する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図１４は、実施の形態１の変形例１１に係る抵抗素子１００ｋの平面図及び断面図である。より具体的には、図１４の（ａ）は、抵抗素子１００ｋの平面図であり、図１４の（ｂ）は、図１４の（ａ）のＸＩＶ－ＸＩＶ線における抵抗素子１００ｋの切断面を示す断面図である。
　抵抗素子１００ｋは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６ｋと、第２絶縁層１２６と、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を備える。抵抗素子１００ｋは、抵抗値安定化構造を有する。抵抗素子１００ｋにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６ｋの上方には導電層は、配置されない。
　本変形例においては、第１絶縁層１０６ｋは、平面視で第１電極１１３及び第２電極１１４の各々と間隔を空けて設けられる。つまり、第１絶縁層１０６ｋは、第１電極１１３及び第２電極１１４と接触しない。
　第２絶縁層１２６は、第２窒化物半導体層１０３の上方に、第１絶縁層１０６ｋと第１電極１１３及び第２電極１１４との隙間を埋めるように設けられる。また、第２絶縁層１２６は、平面視で第１電極１１３及び第２電極１１４をそれぞれ囲うように、設けられる。
　第２絶縁層１２６は、第１絶縁層１０６ｋの上方に設けられてもよい。図１４の（ｂ）が示すように、第１電極１１３及び第２電極１１４の上方には、第２絶縁層１２６が設けられず、開口部が設けられている。そのため、第１電極１１３及び第２電極１１４のそれぞれの上面は、露出している。
　第２絶縁層１２６は、ＳｉＮによって構成される。第２絶縁層１２６は、例えば、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。ここで、第２絶縁層１２６と、第１絶縁層１０６ｋとは、同一材料、かつ、同一組成としてもよいが、これに限られない。本変形例に係る抵抗値安定化構造は、第１絶縁層１０６ｋが上記構成となる構造である。
　ここで、本変形例に係る抵抗素子１００ｋの製造方法について簡単に説明する。第１電極１１３及び第２電極１１４が２次元電子ガス層１０７とオーミック接続するためには５００℃程度の熱処理が必要である。例えば、第１電極１１３及び第２電極１１４が第１絶縁層１０６ｋと接触する場合、この熱処理の際、第１電極１１３及び第２電極１１４を構成する金属が、第１絶縁層１０６ｋ中に熱拡散することがある。第１絶縁層１０６ｋ中に金属が拡散した場合、第１電極１１３及び第２電極１１４の間のショート又は第１絶縁層１０６ｋの破壊耐圧が低下するなど、抵抗素子１００ｋの信頼性に悪影響を及ぼす可能性がある。そこで、本変形例に係る抵抗素子１００ｋの製造方法では、上記構成のように、第１絶縁層１０６ｋは、第１電極１１３及び第２電極１１４と接触しないように形成され、次に、上記熱処理が行われる。その後、第２絶縁層１２６が形成される。
　これにより、熱処理による第１絶縁層１０６ｋ中への金属の拡散が抑制され、信頼性の高い抵抗素子１００ｋが得られる。
　（実施の形態２）
　ここで実施の形態１及び各変形例の抵抗素子が用いられる電力増幅回路について、説明する。なお、本実施の形態では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図１５Ａは、実施の形態２に係る電力増幅回路５００が示される回路図である。図１５Ｂは、実施の形態２に係る電力増幅回路５００の利得の温度依存性を示す図である。なお、図１５Ｂにおける温度とは、電力増幅回路５００の温度である。
　電力増幅回路５００は、実施の形態１で示した抵抗素子１００と、抵抗素子１００が備える基板１０１の上方に設けられた電界効果トランジスタ４０１と、コンデンサ４０３と、を有する。
　電界効果トランジスタ４０１は、ソース電極、ドレイン電極及びゲート電極を有する。抵抗素子１００が備える第１電極１１３及び第２電極１１４の一方はゲート電極と、他方はコンデンサ４０３を介してドレイン電極と電気的に接続される。
　電力増幅回路５００は、電界効果トランジスタ４０１のゲート電極及びドレイン電極に接続されるゲート端子４０４及びドレイン端子４０５と、抵抗４０２と、を有してもよい。本実施の形態においては、抵抗素子１００は、図１５Ａが示す抵抗４０２である。
　ここで負帰還回路について説明する。出力信号を帰還抵抗で減衰させて入力側に帰還入力する負帰還回路は、高周波回路の安定化に用いられる。負帰還回路において、帰還抵抗値が小さくなると電力増幅回路５００の安定性が増し、利得が減少する。
　本実施の形態においては、抵抗４０２とコンデンサ４０３とで構成される負帰還回路は、信号増幅器用の電界効果トランジスタ４０１のゲート端子４０４とドレイン端子４０５とに接続される。
　半導体を用いた電力増幅回路５００は、高温時にキャリア移動度の低下により利得が低下する。例えば、抵抗４０２に比べてより温度係数が小さい抵抗を有する比較例の回路では、図１５Ｂが示すように、高温時での利得低下が大きい。しかし、電力増幅回路５００は、温度係数が大きい２次元電子ガス層１０７を備える抵抗素子１００を有する。そのため、電力増幅回路５００では、高温時に２次元電子ガス層１０７の抵抗値が上昇し、負帰還回路における帰還量が小さくなるため、高温時での利得低下が緩和される。
　（実施の形態３）
　ここで実施の形態１及び各変形例の抵抗素子が用いられる電力増幅回路について、説明する。実施の形態２においては、抵抗素子は、負帰還回路を構成したが、これに限られない。実施の形態３においては、抵抗素子は、電界効果トランジスタのゲート電圧を与え、ドレイン電流を設定するバイアス回路を構成する。なお、本実施の形態では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図１６Ａは、実施の形態３に係る電力増幅回路５００ａが示される回路図である。図１６Ｂは、実施の形態３に係る電力増幅回路５００ａが有する電界効果トランジスタ４０６のゲート電圧の温度依存性及び電界効果トランジスタ４０６のドレイン電流の温度依存性を示す図である。より具体的には、図１６Ｂの（ａ）は、電界効果トランジスタ４０６のゲート電圧の温度依存性を示し、図１６Ｂの（ｂ）は、電界効果トランジスタ４０６のドレイン電流の温度依存性を示す。なお、図１６Ｂにおける温度とは、電力増幅回路５００ａの温度である。
　電力増幅回路５００ａは、電界効果トランジスタ４０６と、バイアス回路と、を有する。電力増幅回路５００ａは、第１ゲートバイアス端子４０７と、第２ゲートバイアス端子４０８と、第１抵抗４０９と、第２抵抗４１０と、電界効果トランジスタ４０６のゲート電極及びドレイン電極に接続されるゲート端子４０４ａ及びドレイン端子４０５ａと、を有してもよい。
　バイアス回路は、実施の形態１で示した抵抗素子１００を含む。バイアス回路は、電界効果トランジスタ４０６のゲート電圧を与え、ドレイン電流を設定する。
　抵抗素子１００は、第１抵抗４０９及び第２抵抗４１０の少なくとも一方である。
　電界効果トランジスタ４０６は、抵抗素子１００が備える基板１０１の上方に設けられる。電界効果トランジスタ４０６は、ソース電極、ドレイン電極及びゲート電極を有する。
　第１ゲートバイアス端子４０７は第２ゲートバイアス端子４０８より高い電圧が印加され、ゲートバイアス端子の一方は接地されていても良い。
　例えば、第２抵抗４１０が抵抗素子１００であり、第１抵抗４０９の温度係数が第２抵抗４１０の温度係数より小さい場合について説明する。この場合、図１６Ｂが示すように、温度上昇により電界効果トランジスタ４０６のゲート電圧は上昇し、両者の温度係数が等しい場合と比べ、高温時における、電界効果トランジスタ４０６のドレイン電流を増加させることができる。
　また例えば、第１抵抗４０９が抵抗素子１００であり、第１抵抗４０９の温度係数が第２抵抗４１０の温度係数より大きい場合について説明する。この場合、温度上昇により電界効果トランジスタ４０６のゲート電圧は下降し、両者の温度係数が等しい場合と比べ、高温時における、電界効果トランジスタ４０６のドレイン電流を減少させることができる。
　上記構成とすることで、電界効果トランジスタ４０６のドレイン電流を容易に制御することが可能となる。
　なお、第１抵抗４０９及び第２抵抗４１０のそれぞれが、抵抗素子１００であってもよい。この場合、第１抵抗４０９と第２抵抗４１０との温度係数は、異なっていてもよい。
　（実施の形態４）
　実施の形態１及び各変形例では、平面視で第１電極と第２電極との間の第１絶縁層の上方には導電層は、配置されない抵抗素子の例が示された。しかしながら、これに限られない。実施の形態４においては、抵抗素子は、導電制御層を備える点が実施の形態１とは異なる。なお、本実施の形態では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図１７は、実施の形態４に係る抵抗素子１００ｍの平面図及び断面図である。より具体的には、図１７の（ａ）は、抵抗素子１００ｍの平面図であり、図１７の（ｂ）は、図１７の（ａ）のＸＶＩＩ－ＸＶＩＩ線における抵抗素子１００ｍの切断面を示す断面図である。
　抵抗素子１００ｍは、抵抗素子部１０００と、導電制御層（以下、第１導電制御層１２７と記載）と、を備える。抵抗素子１００ｍは、抵抗値安定化構造を有する。抵抗素子部１０００は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６と、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を有する。
　第１導電制御層１２７は、平面視で第１電極１１３と第２電極１１４との間の絶縁層（第１絶縁層１０６）の上方に設けられる。本実施の形態においては、第１導電制御層１２７は、絶縁層（第１絶縁層１０６）に接して設けられる。なお、第１導電制御層１２７は、第２窒化物半導体層１０３よりも上方であって、かつ、平面視で第１電極１１３と第２電極１１４との間である領域に設けられてもよい。また、平面視で第１電極１１３と第２電極１１４とが並ぶ方向（図１７においては、ｘ軸方向の長さ）の第１導電制御層１２７の長さは、第１電極１１３と第２電極１１４との間隔の１／２以上である。また、図１７が示すように、当該方向の第１導電制御層１２７の長さは、第１電極１１３と第２電極１１４との間隔の３／４以上であってもよい。
　第１導電制御層１２７は、抵抗素子部１０００の外部から供給される電圧に応じて、２次元電子ガス層１０７に電界を与えて電気抵抗要素の抵抗値を制御する。つまり、第１導電制御層１２７は、意図的に、電気抵抗要素の抵抗値を制御することができる。
　図１８は、実施の形態４に係る抵抗素子１００ｍの第１導電制御層１２７に電位を与えた場合の２次元電子ガス層１０７の発生状況を示す図である。より具体的には、図１８の（ａ）は、第１導電制御層１２７が正の電位を与えられた場合を示す図であり、図１８の（ｂ）は、第１導電制御層１２７が負の電位を与えられた場合を示す図である。例えば、図１８の（ａ）が示すように、第１導電制御層１２７が正の電位を与えられた場合、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面の伝導帯がフェルミ準位より下がることで、２次元電子ガス層１０７中では、キャリアがより多く発生する。逆に、図１８の（ｂ）が示すように、第１導電制御層１２７が負の電位を与えられた場合、各構成要素のバンドが持ち上がり（つまり、各構成要素のエネルギー準位が高くなるようにシフトし）、伝導帯がフェルミ準位より上側（高いエネルギー側）になるため２次元電子ガス層１０７中では、キャリアが減少する。このように、第１導電制御層１２７に与える電位を変化させることで、２次元電子ガス層１０７の抵抗値は、任意の値を示す。
　すなわち、所望の抵抗値を有する抵抗素子１００ｍを提供することができる。また、本実施の形態に係る抵抗素子１００ｍは、可変抵抗素子であるともいえる。
　第１導電制御層１２７は、抵抗素子部１０００の外部から、電圧が供給される。例えば、第１導電制御層１２７は、抵抗素子部１０００の外部から固定電位を供給されてもよく、抵抗素子部１０００の外部から制御電位を供給されてもよい。第１導電制御層１２７が与えられる電位は、グランド電位であってもよい。また、第１導電制御層１２７は、第１電極１１３及び第２電極１１４から、電圧が供給されない。
　なお、本実施の形態に係る第１導電制御層１２７は、電界効果トランジスタのゲート電極ではない。上記記載のように、本実施の形態においては、第１導電制御層１２７は、２次元電子ガス層１０７に電界を与えて電気抵抗要素の抵抗値を制御するが、第１電極１１３と第２電極１１４との間の導通を遮断しないので、抵抗素子１００ｍは、ノーマリーオフ型の電界効果トランジスタではない。
　また、第１導電制御層１２７は、第１絶縁層１０６の上方に設けられ、第２窒化物半導体層１０３から絶縁されているので、抵抗素子１００ｍは、接合型の電界効果トランジスタではない。よって、抵抗素子１００ｍの抵抗値を制御するための第１導電制御層１２７に与える電位は僅かで良く、抵抗素子１００ｍは、制御回路に利用しやすい可変抵抗素子である。
　なお、第１電極１１３と第２電極１１４とが並ぶ方向の第１導電制御層１２７の長さが長いほど、平面視したときに、第１導電制御層１２７が２次元電子ガス層１０７を覆う面積が大きくなる。そのため、第１導電制御層１２７の長さが長いほど、２次元電子ガス層１０７に、容易に電界を与えることが可能になるため、より容易に、２次元電子ガス層１０７の抵抗値を制御できる。
　なお、本実施の形態に係る抵抗値安定化構造は、実施の形態１の各変形例で示した抵抗値安定化構造が用いられてもよい。本実施の形態においては、例えば、第１導電制御層１２７に電位が与えられることで、２次元電子ガス層１０７の抵抗値を所望の値とし、さらに、抵抗値安定化構造は、所望の値となった抵抗値を一定にするために用いられる。
　（実施の形態４の変形例１）
　実施の形態４では、抵抗素子が１つの導電制御層を備える例が示されたが、これに限られない。本変形例においては、抵抗素子が複数の導電制御層を備える点が実施の形態４とは異なる。なお、本変形例では、実施の形態４と共通の構成要素については、その詳細な説明を省略する。
　図１９は、実施の形態４の変形例１に係る抵抗素子１００ｎの平面図及び断面図である。より具体的には、図１９の（ａ）は、抵抗素子１００ｎの平面図であり、図１９の（ｂ）は、図１９の（ａ）のＸＩＸ－ＸＩＸ線における抵抗素子１００ｎの切断面を示す断面図である。
　抵抗素子１００ｎは、実施の形態４に係る抵抗素子１００ｍが備える構成要素と、第２絶縁層１２６と、第２導電制御層１２８と、を備える。
　第２絶縁層１２６は、第１絶縁層１０６と第１導電制御層１２７との上方に設けられる。図１９が示すように、第２絶縁層１２６は、第１導電制御層１２７を覆うように、設けられる。また、第２絶縁層１２６は、平面視で第１電極１１３及び第２電極１１４をそれぞれ囲うように、設けられる。図１９の（ｂ）が示すように、第１電極１１３及び第２電極１１４の上方には、第２絶縁層１２６が設けられず、開口部が設けられている。そのため、第１電極１１３及び第２電極１１４のそれぞれの上面は、露出している。
　第２絶縁層１２６は、ＳｉＮによって構成される。第２絶縁層１２６は、例えば、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。ここで、第２絶縁層１２６と、第１絶縁層１０６とは、同一材料、かつ、同一組成としてもよいが、これに限られない。
　第２導電制御層１２８は、平面視で第１電極１１３と第２電極１１４との間の絶縁層（第２絶縁層１２６）の上に設けられる。また、平面視で第１電極１１３と第２電極１１４とが並ぶ方向（図１９においては、ｘ軸方向の長さ）の第２導電制御層１２８の長さは、第１電極１１３と第２電極１１４との間隔の１／２以上である。また、平面視で、第１導電制御層１２７と、第２導電制御層１２８とは、重なるように配置されてもよい。
　第２導電制御層１２８は、抵抗素子部１０００の外部から供給される電圧に応じて、２次元電子ガス層１０７に電界を与えて電気抵抗要素の抵抗値を制御する。
　実施の形態４で示したように、第１導電制御層１２７と第２導電制御層１２８とに与える電位を変化させることで、２次元電子ガス層１０７の抵抗値が任意の値を示す。
　すなわち、所望の抵抗値を有する抵抗素子１００ｎを提供することができる。また、本実施の形態に係る抵抗素子１００ｎは、可変抵抗素子であるともいえる。
　なお、第２導電制御層１２８に与えられる電位は、第１導電制御層１２７の電位と実質的に同一でもよく、異なってもよい。
　また、ここで、本変形例に係る抵抗素子１００ｎと、電界効果トランジスタ２００ｎとが、同一基板（本変形例においては、基板１０１）上に設けられた例について示す。
　図２０は、実施の形態４の変形例１に係る抵抗素子１００ｎと電界効果トランジスタ２００ｎとの平面図及び断面図である。より具体的には、図２０の（ａ）は、抵抗素子１００ｎと電界効果トランジスタ２００ｎとの平面図であり、図２０の（ｂ）は、図２０の（ａ）のＸＸ－ＸＸ線における抵抗素子１００ｎと電界効果トランジスタ２００ｎとの切断面を示す断面図である。
　本変形例に係る電界効果トランジスタ２００ｎは、抵抗素子１００ｎが備える基板１０１の上方に設けられる。つまり、抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、同一基板上に設けられる、ワンチップ型の半導体である。
　電界効果トランジスタ２００ｎは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、２次元電子ガス層１０７と、ソース電極１１０と、ゲート電極１１１と、ドレイン電極１１２と、第１絶縁層１０６と、第２絶縁層１２６と、素子分離層１０４と、フィールドプレート電極１２９と、を備える。
　なお、実施の形態１の変形例１で示した電界効果トランジスタ２００が備える構成要素については、詳細な説明は省略する。
　本変形例においては、抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、素子分離層１０４で電気的に分離されている。
　フィールドプレート電極１２９は、電界集中を緩和することで、電界効果トランジスタ２００ｎの耐圧を向上させる。
　図２０が示すように、例えば、同じ符号が付された構成要素は、抵抗素子１００ｎと電界効果トランジスタ２００ｎとにおいて、同時に形成されてもよい。
　抵抗素子１００ｎの第１電極１１３及び第２電極１１４と、電界効果トランジスタ２００ｎのソース電極１１０及びドレイン電極１１２とは、同じ積層構造でもよく、同一工程で同時形成されてもよい。
　抵抗素子１００ｎの第１導電制御層１２７と電界効果トランジスタ２００ｎのゲート電極１１１とは同じ積層構造でもよく、同一工程で同時形成されてもよい。
　抵抗素子１００ｎの第２導電制御層１２８と電界効果トランジスタ２００ｎのフィールドプレート電極１２９とは同じ積層構造でもよく、同一工程で同時形成されてもよい。
　このように、本変形例に係る抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、同一基板上に設けられることが可能である。また、抵抗素子１００ｎ及び電界効果トランジスタ２００ｎの各々が有する構成要素は、同一工程で同時形成されてもよいため、抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、容易に製造されることができる。
　（実施の形態５）
　ここで実施の形態４及び実施の形態４の変形例１に係る抵抗素子が用いられる電力増幅回路について、説明する。なお、本実施の形態では、実施の形態４及び実施の形態４の変形例１と共通の構成要素については、その詳細な説明を省略する。
　図２１Ａは、実施の形態５に係る電力増幅回路５００ｂが示される回路図であり、図２１Ｂは、実施の形態５に係る電力増幅回路５００ｂの利得の温度依存性を示す図である。なお、図２１Ｂにおける温度とは、電力増幅回路５００ｂの温度である。
　電力増幅回路５００ｂは、実施の形態４で示した抵抗素子１００ｍと、抵抗素子１００ｍが備える基板１０１の上方に設けられた電界効果トランジスタ４１１と、コンデンサ４１３と、を有する。
　電界効果トランジスタ４１１は、ソース電極、ドレイン電極及びゲート電極を有する。抵抗素子１００ｍが備える第１電極１１３及び第２電極１１４の一方はゲート電極と、他方はコンデンサ４１３を介してドレイン電極と電気的に接続される。
　また、電力増幅回路５００ｂは、電界効果トランジスタ４１１のゲート電極及びドレイン電極に接続されるゲート端子４１４及びドレイン端子４１５と、電圧発生回路４１７と、抵抗４１２と、を有してもよい。本実施の形態においては、抵抗素子１００ｍは、図２１Ａが示す抵抗４１２である。抵抗素子１００ｍが備える第１導電制御層１２７は、導電制御層４１６である。
　導電制御層４１６は、電圧発生回路４１７に接続される。電圧発生回路４１７は、負の温度係数を持つ。
　一例として、電圧発生回路４１７は、抵抗４１８と、ダイオード４１９と、を有する。抵抗４１８は、抵抗４１８の一方の端子が正のバイアス印加端子４２０に接続され、他方の端子が導電制御層４１６に接続される。ダイオード４１９は、ダイオード４１９のアノードが導電制御層４１６に接続され、ダイオード４１９のカソードが接地される。
　本実施の形態においては、抵抗４１２とコンデンサ４１３とで構成される負帰還回路は、信号増幅器用の電界効果トランジスタ４１１のゲート端子４１４とドレイン端子４１５とに接続される。
　ここで、抵抗４１２に比べてより温度係数が小さい抵抗を有する比較例の回路では、図２１Ｂが示すように、高温時での利得低下が大きい。しかし、電力増幅回路５００ｂでは、実施の形態２に係る電力増幅回路５００と同様に、高温時に、抵抗素子１００ｍが備える２次元電子ガス層１０７の抵抗値が上昇し、負帰還回路における帰還量が小さくなるため、高温時での利得低下が緩和される。
　さらに、本実施の形態においては、電圧発生回路４１７が負の温度係数を持つため、高温時においては、導電制御層４１６に印加される電圧が低下する。これにより、２次元電子ガス層１０７の抵抗値が上昇して、負帰還回路における帰還量が小さくなり、高温時の利得低下が緩和される。従って、負帰還回路の抵抗４１２に温度係数の大きな２次元電子ガス層１０７を備える抵抗素子１００ｍが用いられ、さらに、電圧発生回路４１７により２次元電子ガス層１０７に与える電界を変化させることにより、高温時に、利得の低下を抑制する事が出来る。
　（実施の形態６）
　ここで実施の形態４及び実施の形態４の変形例１に係る抵抗素子が用いられる電力増幅回路について、説明する。実施の形態５においては、抵抗素子は、負帰還回路を構成したが、これに限られない。実施の形態６においては、抵抗素子は、電界効果トランジスタのゲート電圧を与え、ドレイン電流を設定するバイアス回路を構成する。なお、本実施の形態では、実施の形態４及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図２２Ａは、実施の形態６に係る電力増幅回路５００ｃが示される回路図である。図２２Ｂは、実施の形態６に係る電力増幅回路５００ｃが有する電界効果トランジスタ４２１の制御電圧とドレイン電流との関係を示す図である。
　電力増幅回路５００ｃは、電界効果トランジスタ４２１と、バイアス回路と、を有する。電力増幅回路５００ｃは、第１ゲートバイアス端子４２２と、第２ゲートバイアス端子４２３と、第１抵抗４２４と、第２抵抗４２７と、導電制御層４２５と、制御端子４２６と、電界効果トランジスタ４２１のゲート電極及びドレイン電極に接続されるゲート端子４１４ｃ及びドレイン端子４１５ｃと、を有してもよい。
　バイアス回路は、実施の形態４で示した抵抗素子１００ｍを含む。バイアス回路は、電界効果トランジスタ４２１のゲート電圧を与え、ドレイン電流を設定する。
　抵抗素子１００ｍは、第１抵抗４２４及び第２抵抗４２７の少なくとも一方である。本実施の形態においては、第１抵抗４２４が抵抗素子１００ｍである。また、抵抗素子１００ｍが備える第１導電制御層１２７は、導電制御層４２５である。導電制御層４２５は、制御端子４２６に接続される。
　電界効果トランジスタ４２１は、抵抗素子１００ｍが備える基板１０１の上方に設けられる。電界効果トランジスタ４２１は、ソース電極、ドレイン電極及びゲート電極を有する。
　第１ゲートバイアス端子４２２は第２ゲートバイアス端子４２３より高い電圧が印加され、ゲートバイアス端子の一方は接地されていても良い。
　本実施の形態においては、さらに、図２２Ｂが示すように、制御端子４２６に印加される電圧（制御電圧）が変化することにより、第１抵抗４２４の抵抗値が変化し、電界効果トランジスタ４２１のゲート電圧が変化し、ドレイン電流が変化する。つまり、制御端子４２６に印加される電圧の制御により電界効果トランジスタ４２１のドレイン電流を制御することが可能となる。
　さらに、ここで、以下の条件である場合について説明する。具体的には、電界効果トランジスタ４２１がノーマリーオンタイプの電界効果トランジスタであり、第２ゲートバイアス端子４２３には負の電位が与えられている場合である。この場合、制御端子４２６に、正の電位が与えられることで、電界効果トランジスタ４２１のドレイン電流値を制御することができる。
　なお、第２抵抗４２７が抵抗素子１００ｍであってもよい。その際は、制御端子４２６に印加される電圧に対するドレイン電流の変化は、逆の極性となる。
　（実施の形態７）
　ここで実施の形態４及び実施の形態４の変形例１に係る抵抗素子が用いられる電力増幅回路について、説明する。実施の形態６においては、抵抗素子が備える導電制御層は、制御端子に接続されたがこれに限られない。実施の形態７においては、抵抗素子が備える導電制御層は、正の温度係数を持つ電圧発生回路に接続される。なお、本実施の形態では、実施の形態４及び各変形例と共通の構成要素については、その詳細な説明を省略する。
　図２３Ａは、実施の形態７に係る電力増幅回路５００ｄが示される回路図である。図２３Ｂは、実施の形態７に係る電界効果トランジスタ４２８のゲート電圧の温度依存性及び電界効果トランジスタ４２８のドレイン電流の温度依存性を示す図である。なお、図２３Ｂにおける温度とは、電力増幅回路５００ｄの温度である。
　より具体的には、図２３Ｂの（ａ）は、電界効果トランジスタ４２８のゲート電圧の温度依存性を示し、図２３Ｂの（ｂ）は、電界効果トランジスタ４２８のドレイン電流の温度依存性を示す。
　電力増幅回路５００ｄは、電界効果トランジスタ４２８と、バイアス回路と、を有する。電力増幅回路５００ｄは、第１ゲートバイアス端子４２９と、第２ゲートバイアス端子４３０と、第１抵抗４３１と、第２抵抗４３３と、導電制御層４３２と、電圧発生回路４３４と、電界効果トランジスタ４２８のゲート電極及びドレイン電極に接続されるゲート端子４４４及びドレイン端子４４５と、を有してもよい。
　バイアス回路は、実施の形態４で示した抵抗素子１００ｍを含む。バイアス回路は、電界効果トランジスタ４２８のゲート電圧を与え、ドレイン電流を設定する。
　抵抗素子１００ｍは、第１抵抗４３１及び第２抵抗４３３の少なくとも一方である。本実施の形態においては、第１抵抗４３１が抵抗素子１００ｍである。また、抵抗素子１００ｍが備える第１導電制御層１２７は、導電制御層４３２である。導電制御層４３２は、電圧発生回路４３４に接続される。
　電圧発生回路４３４は、正の温度係数を持つ。一例として、電圧発生回路４３４は、ダイオード４３６と、抵抗４３７と、を有する。ダイオード４３６は、ダイオード４３６のアノードが正のバイアス印加端子４３５に接続され、ダイオード４３６のカソードが導電制御層４３２に接続される。抵抗４３７は、抵抗４３７の一方の端子が導電制御層４３２に接続され、他方の端子が接地される。
　第１ゲートバイアス端子４２９は、第２ゲートバイアス端子４３０より高い電圧が印加され、ゲートバイアス端子の一方は接地されていても良い。
　電界効果トランジスタ４２８は、抵抗素子１００ｍが備える基板１０１の上方に設けられる。電界効果トランジスタ４２８は、ソース電極、ドレイン電極及びゲート電極を有する。
　実施の形態３に係る電力増幅回路５００ａで示したように、第１抵抗４３１及び第２抵抗４３３の温度係数の制御により、電界効果トランジスタ４２８のドレイン電流を容易に制御することが可能となる。
　さらに、本実施の形態においては、電圧発生回路４３４が正の温度係数を持つため、高温時においては、導電制御層４３２に印加される電圧が上昇する。その結果、第１抵抗４３１の抵抗が低下する事により、図２３Ｂが示すように、電界効果トランジスタ４２８のゲート電圧が上昇する。ここで、ゲート電圧が固定された比較例の回路について説明する。例えば、図２３Ｂが示すように、ゲート電圧が固定された比較例の回路においては、高温時の電流低下が大きい。これに対して、本実施の形態に係る電界効果トランジスタ４２８は、高温時の電流低下を抑制することができる。
　なお、第２抵抗４３３が抵抗素子１００ｍであってもよい。その際は、導電制御層４３２が負の温度係数を持つ電圧発生回路に接続された場合に、同様の効果がある。
　（その他の実施の形態）
　以上、本開示に係る抵抗素子等について、実施の形態及び各変形例に基づいて説明したが、本開示は、これらの実施の形態及び各変形例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態に施したものや、実施の形態及び各変形例における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。
　具体的には、実施の形態１の変形例１で示した抵抗値安定化構造と、実施の形態１の変形例２又は変形例３で示した抵抗値安定化構造とが、組み合わされた抵抗値安定化構造であってもよい。この場合、Ｓｉダングリングボンドによって表面準位がキャンセルされ、かつ、トラップされた電子がキャンセルされることで、２次元電子ガス層の抵抗値がさらに変化し難くなる。そのため、さらに、変動の少ない安定した抵抗値を示す抵抗素子を提供することができる。
　また、他の具体例としては、実施の形態１の変形例１で示した抵抗値安定化構造と、実施の形態１の変形例４又は変形例５で示した抵抗値安定化構造とが、組み合わされた抵抗値安定化構造であってもよい。この場合、Ｓｉダングリングボンドによって表面準位がキャンセルされ、かつ、トラップされた電子が引き抜かれることで、２次元電子ガス層の抵抗値がさらに変化し難くなる。そのため、さらに、変動の少ない安定した抵抗値を示す抵抗素子を提供することができる。
　なお、実施の形態２及び３においては、電力増幅回路は、実施の形態１に係る抵抗素子１００を有する例が示されたが、これに限られない。例えば、実施の形態２及び３に係る電力増幅回路は、実施の形態１の各変形例に係る抵抗素子を有してもよい。
　また、実施の形態５、６及び７においては、電力増幅回路は、実施の形態４に係る抵抗素子１００ｍを有する例が示されたが、これに限られない。例えば、実施の形態５、６及び７に係る電力増幅回路は、実施の形態４の変形例１に係る抵抗素子１００ｎを有してもよい。
　また、図１５Ａ、図１６Ａ、図２１Ａ、図２２Ａ及び図２３Ａの回路図においては、電界効果トランジスタは、Ｎチャネルの接合型の電界効果トランジスタの記号によって記されているが、これに限られるものではない。例えば、これらの回路図における電界効果トランジスタ（すなわち、実施の形態２、３、５、６及び７の電界効果トランジスタ）は、Ｐチャネルの接合型の電界効果トランジスタであってもよく、Ｎチャネル型のＭＯＳ（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の電界効果トランジスタであってもよく、Ｐチャネル型のＭＯＳ型の電界効果トランジスタであってもよい。なお、上記ＭＯＳ型の電界効果トランジスタにおいては、ゲート電極の材料は、金属で構成されてもよく、半導体で構成されてもよい。
　また、上記の実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
　本開示は、変動の少ない安定した抵抗値を示す抵抗素子を提供することができ、回路の特性を安定化することができる。また、導電制御層が設けられる構成とすれば、任意の電位を与えることで安定した可変抵抗素子とすることもでき、補償回路などを作製することもできる。
　１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉ、１００ｊ、１００ｋ、１００ｍ、１００ｎ　抵抗素子
　１０１　基板
　１０２　第１窒化物半導体層
　１０３　第２窒化物半導体層
　１０４　素子分離層
　１０６、１０６ａ、１０６ｇ、１０６ｋ　第１絶縁層
　１０７　２次元電子ガス層
　１０８　表面準位
　１０９　トラップされた電子
　１１０　ソース電極
　１１１　ゲート電極
　１１２　ドレイン電極
　１１３、１１３ｊ　第１電極
　１１４、１１４ｊ　第２電極
　１１５　第１ホール注入電極
　１１６　第２ホール注入電極
　１１７　第１電子引き抜き電極
　１１８　第２電子引き抜き電極
　１１９　応力緩衝層
　１２０　イオンが移動した領域
　１２２　メサ構造
　１２３　高抵抗層
　１２４　薄膜抵抗層
　１２５　配線層
　１２６　第２絶縁層
　１２７　第１導電制御層
　１２８　第２導電制御層
　１２９　フィールドプレート電極
　１３０　第３電極
　１３１　第４電極
　２００、２００ｎ　電界効果トランジスタ
　３００　低温特抵抗素子部
　４０１、４０６、４１１、４２１、４２８　電界効果トランジスタ
　４０２、４１２、４１８、４３７　抵抗
　４０９、４２４、４３１　第１抵抗
　４１０、４２７、４３３　第２抵抗
　４０３、４１３　コンデンサ
　４０４、４０４ａ、４１４、４１４ｃ、４４４　ゲート端子
　４０５、４０５ａ、４１５、４１５ｃ、４４５　ドレイン端子
　４０７、４０８、４２２、４２３、４２９、４３０　ゲートバイアス端子
　４１６、４２５、４３２　導電制御層
　４１７、４３４　電圧発生回路
　４１９、４３６　ダイオード
　４２０、４３５　バイアス印加端子
　４２６　制御端子
　５００、５００ａ、５００ｂ、５００ｃ、５００ｄ　電力増幅回路
　１０００　抵抗素子部
　ｄ１、ｄ２　距離
　Ｍ　不活性イオンの移動の方向
　Ｐ　応力

Claims (15)

  1. 　基板と、
    　前記基板の上方に設けられた第１窒化物半導体層と、
    　前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、
    　前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、
    　前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、
    　前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、
    　前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を備え、
    　平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、
    　平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方には導電層が配置されず、
    　前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する
    　抵抗素子。
  2. 　抵抗素子部と、導電制御層とを備える抵抗素子であって、
    　前記抵抗素子部は、
    　　基板と、
    　　前記基板の上方に設けられた第１窒化物半導体層と、
    　　前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、
    　　前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、
    　　前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、
    　　前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、
    　　前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を有し、
    　　平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、
    　前記導電制御層は、
    　　平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方に設けられ、
    　　平面視で前記第１電極と前記第２電極とが並ぶ方向の前記導電制御層の長さが前記第１電極と前記第２電極との間隔の１／２以上であり、
    　　前記抵抗素子部の外部から供給される電圧に応じて、前記２次元電子ガス層に電界を与えて前記電気抵抗要素の抵抗値を制御し、
    　前記抵抗素子は、前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する
    　抵抗素子。
  3. 　前記抵抗値安定化構造は、
    　　前記絶縁層が窒化シリコン（ＳｉＮ）からなり、
    　　前記絶縁層と前記第２窒化物半導体層との界面の前記絶縁層の組成比Ｓｉ／Ｎが１．１以上、２．３以下の構造である
    　請求項１又は２に記載の抵抗素子。
  4. 　前記抵抗値安定化構造は、
    　　前記第１電極と前記第２電極との間の前記第１電極側の前記第２窒化物半導体層の上面に接して設けられ、
    　　前記第１電極と電気的に接続され、
    　　前記第２電極に対して前記第１電極が高電位になったときに前記第２窒化物半導体層にホールを注入する
    　第１ホール注入電極を有する構造である
    　請求項１～３のいずれか１項に記載の抵抗素子。
  5. 　前記抵抗値安定化構造は、さらに、
    　　前記第１電極と前記第２電極との間の前記第２電極側の前記第２窒化物半導体層の上面に接して設けられ、
    　　前記第２電極と電気的に接続され、
    　　前記第１電極に対して前記第２電極が高電位になったときに前記第２窒化物半導体層にホールを注入する
    　第２ホール注入電極を有する構造である
    　請求項４に記載の抵抗素子。
  6. 　前記抵抗値安定化構造は、
    　　平面視で前記第１電極と前記第２電極との間の前記第１電極側の前記第２窒化物半導体層の上面に接して設けられ、
    　　前記第１電極と電気的に接続され、
    　　前記第２電極に対して前記第１電極が高電位になったときに前記第２窒化物半導体層から電子を引き抜く
    　第１電子引き抜き電極を有する構造である
    　請求項１～３のいずれか１項に記載の抵抗素子。
  7. 　前記抵抗値安定化構造は、さらに
    　　平面視で前記第１電極と前記第２電極との間の前記第２電極側の前記第２窒化物半導体層の上面に接して設けられ、
    　　前記第２電極と電気的に接続され、
    　　前記第１電極に対して前記第２電極が高電位になったときに前記第２窒化物半導体層から電子を引き抜く
    　第２電子引き抜き電極を有する構造である
    　請求項６に記載の抵抗素子。
  8. 　前記抵抗値安定化構造は、
    　　前記絶縁層の上方に設けられた応力緩衝層を有する構造である
    　請求項１～７のいずれか１項に記載の抵抗素子。
  9. 　前記抵抗値安定化構造は、
    　　平面視で前記第１窒化物半導体層を囲うように設けられ、
    　　不活性イオンを含む素子分離層を有する構造であり、
    　前記素子分離層の上面と前記基板の上面との距離が前記２次元電子ガス層の下面と前記基板の上面との距離よりも小さい
    　請求項１～８のいずれか１項に記載の抵抗素子。
  10. 　前記抵抗値安定化構造は、
    　　前記基板と前記第１窒化物半導体層との間に設けられ、前記基板よりも高い電気抵抗率の高抵抗層を有する構造である
    　請求項１～９のいずれか１項に記載の抵抗素子。
  11. 　前記抵抗値安定化構造は、
    　　前記基板の上方に設けられ、前記２次元電子ガス層の温度係数よりも温度係数の小さい低温特抵抗素子部を有し、
    　　前記低温特抵抗素子部は、第３電極と、平面視で前記第３電極と間隔を空けた位置に設けられた第４電極とを有し、
    　　前記第１電極は、前記第３電極と接続され、
    　　前記第２電極は、前記第４電極と接続されている
    　請求項１～１０のいずれか１項に記載の抵抗素子。
  12. 　前記抵抗値安定化構造は、
    　　前記第１電極及び前記第２電極の各々が前記２次元電子ガス層に接触するように前記第２窒化物半導体層の上面から前記第１窒化物半導体層の一部まで埋め込まれている構造である
    　請求項１～３のいずれか１項に記載の抵抗素子。
  13. 　前記抵抗値安定化構造は、
    　　前記絶縁層が平面視で前記第１電極及び前記第２電極の各々と間隔を空けて設けられた構造である
    　請求項１～１２のいずれか１項に記載の抵抗素子。
  14. 　請求項１～１３のいずれか１項に記載の抵抗素子と、
    　前記基板の上方に設けられた電界効果トランジスタと、
    　コンデンサと、を有し、
    　前記電界効果トランジスタは、ソース電極、ドレイン電極及びゲート電極を有し、
    　前記第１電極及び前記第２電極の一方は、前記ゲート電極と電気的に接続され、
    　前記第１電極及び前記第２電極の他方は、前記コンデンサを介して前記ドレイン電極と電気的に接続される
    　電力増幅回路。
  15. 　前記基板の上方に設けられた電界効果トランジスタと、
    　前記電界効果トランジスタのゲート電圧を与え、前記電界効果トランジスタのドレイン電流を設定するバイアス回路と、を有し、
    　前記バイアス回路は、請求項１～１３のいずれか１項に記載の抵抗素子を含む
    　電力増幅回路。
PCT/JP2020/013165 2019-04-01 2020-03-24 抵抗素子及び電力増幅回路 WO2020203505A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/266,086 US11257942B2 (en) 2019-04-01 2020-03-24 Resistive element and power amplifier circuit
JP2020567186A JP6853423B2 (ja) 2019-04-01 2020-03-24 抵抗素子及び電力増幅回路
CN202080004600.9A CN112585751B (zh) 2019-04-01 2020-03-24 电阻元件及功率放大电路
EP20784536.3A EP3817049A4 (en) 2019-04-01 2020-03-24 Resistance element and electrical power amplifier circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962827657P 2019-04-01 2019-04-01
US62/827,657 2019-04-01

Publications (1)

Publication Number Publication Date
WO2020203505A1 true WO2020203505A1 (ja) 2020-10-08

Family

ID=72666231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/013165 WO2020203505A1 (ja) 2019-04-01 2020-03-24 抵抗素子及び電力増幅回路

Country Status (5)

Country Link
US (1) US11257942B2 (ja)
EP (1) EP3817049A4 (ja)
JP (1) JP6853423B2 (ja)
CN (1) CN112585751B (ja)
WO (1) WO2020203505A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577463B2 (ja) 1976-03-04 1982-02-10
JP2015023098A (ja) * 2013-07-17 2015-02-02 住友電工デバイス・イノベーション株式会社 増幅回路
JP2016219632A (ja) * 2015-05-21 2016-12-22 株式会社豊田中央研究所 半導体装置とその製造方法
WO2017176287A1 (en) * 2016-04-08 2017-10-12 Power Integrations, Inc. Integrated resistor for semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009252A (ja) 2000-06-26 2002-01-11 Sony Corp 半導体装置
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
WO2007040160A1 (ja) * 2005-09-30 2007-04-12 Nec Corporation 電界効果トランジスタ
JP4808044B2 (ja) * 2006-02-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール
JP2008226956A (ja) * 2007-03-09 2008-09-25 Koa Corp 抵抗器の製造法および抵抗器
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
US9160326B2 (en) 2012-07-10 2015-10-13 The Hong Kong University Of Science And Technology Gate protected semiconductor devices
JP6307704B2 (ja) * 2012-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 サージ保護素子及び半導体装置
JP5707463B2 (ja) 2013-09-30 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN106298117A (zh) * 2015-06-11 2017-01-04 大量科技股份有限公司 电阻元件及其阻值修整方法
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577463B2 (ja) 1976-03-04 1982-02-10
JP2015023098A (ja) * 2013-07-17 2015-02-02 住友電工デバイス・イノベーション株式会社 増幅回路
JP2016219632A (ja) * 2015-05-21 2016-12-22 株式会社豊田中央研究所 半導体装置とその製造方法
WO2017176287A1 (en) * 2016-04-08 2017-10-12 Power Integrations, Inc. Integrated resistor for semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3817049A4

Also Published As

Publication number Publication date
JP6853423B2 (ja) 2021-03-31
CN112585751A (zh) 2021-03-30
US11257942B2 (en) 2022-02-22
CN112585751B (zh) 2021-11-12
EP3817049A4 (en) 2021-12-29
JPWO2020203505A1 (ja) 2021-04-30
EP3817049A1 (en) 2021-05-05
US20210265494A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US7655962B2 (en) Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US9356117B2 (en) Method for forming avalanche energy handling capable III-nitride transistors
US8716748B2 (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
US9660038B2 (en) Lateral/vertical semiconductor device
US8461631B2 (en) Composite contact for semiconductor device
JPWO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
CN106024878B (zh) 具有集成到栅极结构中的rc网络的高电子迁移率晶体管
JP2007520884A (ja) Ｉｉｉ族窒化物電流制御デバイスおよび製造方法
WO2014026018A1 (en) Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating
Chowdhury Gallium nitride based power switches for next generation of power conversion
US9059027B2 (en) Semiconductor device
JP2009059816A (ja) Ｅｄ型インバータ回路および集積回路素子
US9252253B2 (en) High electron mobility transistor
JP2013062298A (ja) 窒化物半導体装置
US20150021664A1 (en) Lateral/Vertical Semiconductor Device with Embedded Isolator
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
JP5647986B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP5640325B2 (ja) 化合物半導体装置
US10249749B2 (en) Semiconductor device and method for manufacturing the same
US20230369479A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
CN114556561A (zh) 基于氮化物的半导体ic芯片及其制造方法
US9887267B2 (en) Normally-off field effect transistor
JP6853423B2 (ja) 抵抗素子及び電力増幅回路
KR102156377B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20784536

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020567186

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020784536

Country of ref document: EP

Effective date: 20210126

NENP Non-entry into the national phase

Ref country code: DE