CN112585751B - 电阻元件及功率放大电路 - Google Patents

电阻元件及功率放大电路 Download PDF

Info

Publication number
CN112585751B
CN112585751B CN202080004600.9A CN202080004600A CN112585751B CN 112585751 B CN112585751 B CN 112585751B CN 202080004600 A CN202080004600 A CN 202080004600A CN 112585751 B CN112585751 B CN 112585751B
Authority
CN
China
Prior art keywords
electrode
layer
nitride semiconductor
semiconductor layer
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080004600.9A
Other languages
English (en)
Other versions
CN112585751A (zh
Inventor
宫岛贤一
加藤由明
西尾明彦
本吉要
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN112585751A publication Critical patent/CN112585751A/zh
Application granted granted Critical
Publication of CN112585751B publication Critical patent/CN112585751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电阻元件(100)具备基板(101)、第1氮化物半导体层(102)、第2氮化物半导体层(103)、设置在第1氮化物半导体层(102)与第2氮化物半导体层(103)的界面的第1氮化物半导体层(102)侧的二维电子气层(107)、与二维电子气层(107)欧姆连接的第1电极(113)、与二维电子气层(107)欧姆连接的第2电极(114)、以及在平面视图中设置在第1电极(113)与第2电极(114)之间的绝缘层；二维电子气层(107)作为电阻要素发挥功能；在平面视图中在第1电极(113)与第2电极(114)之间的绝缘层的上方不配置导电层；具有电阻值稳定化构造，该电阻值稳定化构造用于使电阻要素的电阻值一定。

Description

电阻元件及功率放大电路
技术领域
本发明涉及半导体装置，特别涉及由氮化物半导体构成的电阻元件及使用该电阻元件的功率放大电路。
背景技术
III族氮化物半导体特别是GaN及AlGaN由于其带隙(band gap)的大小而具有较高的绝缘击穿电压。此外，能够容易地形成AlGaN/GaN等异质(hetero)构造。在该异质构造中，根据由离子半径的差异带来的自发极化以及因AlGaN及GaN的晶格常数差产生的压电极化所导致的固定电荷、和带隙的差，能够在AlGaN/GaN界面的GaN层侧产生高迁移率且高浓度的电子的沟道(二维电子气、2DEG(2Dimensional Electron Gas))。通过控制该二维电子气沟道，能够形成高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)。根据高耐压、高速、大电流的特征，III族氮化物半导体被应用于功率用的场效应晶体管(FET：Field effect transistor)、二极管等电子器件。
近年来，不仅是将FET、二极管单独使用的分立制品，具备电阻元件、电容器的集成电路得以使用的情况也增加了。作为这里使用的电阻元件，有金属薄膜电阻、外延生长出的n型或p型的III族氮化物半导体、或者如专利文献1所记载那样使用二维电子气的电阻元件。特别是与HEMT在同一芯片上形成电阻元件的情况下，使用二维电子气的电阻元件能够与HEMT同时形成，在制造成本方面有好处。
现有技术文献
专利文献
专利文献1：日本特许第5707463号公报
发明内容
发明要解决的课题
但是，以二维电子气为电阻要素的电阻元件由于各种各样的原因而二维电子气的载流子浓度变化，所以有在使用中电阻值变动的情况。例如，在具备该电阻元件的电路中，特别是在电路内配置的布线层(导电层)由于在周边产生电场从而较强地影响电阻值。在此情况下，该电路的耗电增大或得不到所希望的特性，在最差的情况下，发生该电路不再动作的不良状况。电阻值变动的原因除此以外还可以想到若干，有对半导体表面能级的电子陷阱所导致的载流子的耗尽、因热造成的载流子扩散的增大等。此外，III族氮化物半导体、特别是GaN及AlGaN通过压电极化而在GaN/AlGaN等的异质界面处生成了高浓度的二维电子气，所以还由于外部应力的变化而载流子浓度变动。该载流子浓度的变动成为电阻值变动的原因。此外，在基于离子注入的元件分离的情况下，通过动作中的自发热而注入到元件分离区域的离子进行移动，载流子扩散，从而成为电阻值变动的原因。
因此，本发明的目的在于，提供表现出变动少的稳定电阻值的电阻元件等。
用来解决课题的手段
本发明的一技术方案的电阻元件，具备：基板；第1氮化物半导体层，设置在上述基板的上方；第2氮化物半导体层，设置在上述第1氮化物半导体层的上方，带隙比上述第1氮化物半导体层大；二维电子气层，设置在上述第1氮化物半导体层和上述第2氮化物半导体层的界面的上述第1氮化物半导体层侧；第1电极，设置在上述第1氮化物半导体层的上方，并且与上述二维电子气层欧姆连接；第2电极，设置在上述第1氮化物半导体层的上方、并且在平面视图中与上述第1电极隔开间隔的位置，并且与上述二维电子气层欧姆连接；以及绝缘层，与上述第2氮化物半导体层的上表面相接，在平面视图中设置在上述第1电极与上述第2电极之间；在平面视图中设置在上述第1电极与上述第2电极之间的上述二维电子气层作为电阻要素发挥功能；在平面视图中在上述第1电极与上述第2电极之间的上述绝缘层的上方不配置导电层；具有电阻值稳定化构造，该电阻值稳定化构造用于使上述电阻要素的电阻值成为一定。
此外，本发明的一技术方案的电阻元件，是具备电阻元件部和导电控制层的电阻元件，上述电阻元件部具有：基板；第1氮化物半导体层，设置在上述基板的上方；第2氮化物半导体层，设置在上述第1氮化物半导体层的上方，带隙比上述第1氮化物半导体层大；二维电子气层，设置在上述第1氮化物半导体层和上述第2氮化物半导体层的界面的上述第1氮化物半导体层侧；第1电极，设置在上述第1氮化物半导体层的上方，并且与上述二维电子气层欧姆连接；第2电极，设置在上述第1氮化物半导体层的上方、并且在平面视图中与上述第1电极隔开间隔的位置，并且与上述二维电子气层欧姆连接；以及绝缘层，与上述第2氮化物半导体层的上表面相接，在平面视图中设置在上述第1电极与上述第2电极之间；在平面视图中设置在上述第1电极与上述第2电极之间的上述二维电子气层作为电阻要素发挥功能；上述导电控制层在平面视图中设置在上述第1电极与上述第2电极之间的上述绝缘层的上方；在平面视图中上述第1电极与上述第2电极的排列方向上的上述导电控制层的长度是上述第1电极与上述第2电极的间隔的1/2以上；对应于从上述电阻元件部的外部供给的电压，向上述二维电子气层施加电场而控制上述电阻要素的电阻值；上述电阻元件具有电阻值稳定化构造，该电阻值稳定化构造用于使上述电阻要素的电阻值成为一定。
此外，本发明的一技术方案的功率放大电路具有：上述记载的电阻元件；场效应晶体管，设置在上述基板的上方；以及电容器；上述场效应晶体管具有源极电极、漏极电极及栅极电极；上述第1电极及上述第2电极的一方与上述栅极电极电连接；上述第1电极及上述第2电极的另一方经由上述电容器而与上述漏极电极电连接。
此外，本发明的一技术方案的功率放大电路，具有：场效应晶体管，设置在上述基板的上方；以及偏置电路，提供上述场效应晶体管的栅极电压，设定上述场效应晶体管的漏极电流；上述偏置电路包括上述记载的电阻元件。
发明效果
根据本发明，能够提供表现出变动少的稳定电阻值的电阻元件等。
附图说明
图1是实施方式1的电阻元件的平面图及剖视图。
图2A是实施方式1的电阻元件的电压施加前后的剖视图。
图2B是表示实施方式1的电阻元件的电压施加前后的电流电压特性的概念图。
图3是实施方式1的变形例1的电阻元件的剖视图以及表示电阻值变动率的图。
图4A是与实施方式1的变形例1的电阻元件在同一基板上形成的场效应晶体管的平面图及剖视图。
图4B是表示实施方式1的变形例1的第1绝缘层的电阻率与组分比Si/N的关系的图。
图5是实施方式1的变形例2的电阻元件及实施方式1的变形例3的电阻元件的剖视图。
图6是实施方式1的变形例4的电阻元件及实施方式1的变形例5的电阻元件的剖视图。
图7A是实施方式1的变形例6的电阻元件的剖视图。
图7B是表示实施方式1的变形例6的电阻元件的被从外部施加应力前后的电流电压特性的概念图。
图8A是说明实施方式1的电阻元件的非活性离子的移动的图。
图8B是表示实施方式1的电阻元件的非活性离子移动前后的电流电压特性的概念图。
图9是实施方式1的变形例7的电阻元件的平面图及剖视图。
图10A是说明实施方式1的电阻元件的电阻的图。
图10B是表示实施方式1的电阻元件的常温时及高温时的电流电压特性的概念图。
图11是实施方式1的变形例8的电阻元件的剖视图。
图12是实施方式1的变形例9的电阻元件的平面图及剖视图。
图13是实施方式1的变形例10的电阻元件的平面图及剖视图。
图14是实施方式1的变形例11的电阻元件的平面图及剖视图。
图15A是表示实施方式2的功率放大电路的电路图。
图15B是表示实施方式2的功率放大电路具有的场效应晶体管的增益的温度依存性的图。
图16A是表示实施方式3的功率放大电路的电路图。
图16B是表示实施方式3的功率放大电路具有的场效应晶体管的栅极电压的温度依存性及场效应晶体管的漏极电流的温度依存性的图。
图17是实施方式4的电阻元件的平面图及剖视图。
图18是表示对实施方式4的电阻元件的第1导电控制层提供了电位的情况下的二维电子气层的发生状况的图。
图19是实施方式4的变形例1的电阻元件的平面图及剖视图。
图20是实施方式4的变形例1的电阻元件和场效应晶体管的平面图及剖视图。
图21A是表示实施方式5的功率放大电路的电路图。
图21B是表示实施方式5的功率放大电路具有的场效应晶体管的增益的温度依存性的图。
图22A是表示实施方式6的功率放大电路的电路图。
图22B是表示实施方式6的功率放大电路具有的场效应晶体管的控制电压与漏极电流的关系的图。
图23A是表示实施方式7的功率放大电路的电路图。
图23B是表示实施方式7的场效应晶体管的栅极电压的温度依存性及场效应晶体管的漏极电流的温度依存性的图。
具体实施方式
以下，参照附图对实施方式的电阻元件具体地进行说明。另外，以下说明的实施方式都表示总括性或具体性的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态等作为一例而并不意欲限定本发明。
此外，在以下的实施方式中，用语“上方”及“下方”不是指绝对空间识别中的上方(铅直上方)及下方(铅直下方)。此外，用语“上方”及“下方”不仅适用于将两个构成要素相互隔开间隔配置且在两个构成要素之间存在其他构成要素的情况，也适用于将两个构成要素相互密接配置而两个构成要素相接的情况。
此外，在本说明书及附图中，x轴、y轴及z轴表示三维正交坐标系的三轴。在各实施方式中，设z轴方向为铅直方向，设与z轴垂直的方向(与xy平面平行的方向)为水平方向。此外，在以下说明的实施方式中，有时将z轴正向记作上方，将z轴负向记作下方，有时将z轴正向侧的面记作上表面，将z轴负向侧的面记作下表面。
此外，在本说明书中，所谓“平面视图”是将电阻元件具备的基板从z轴正向观察该基板面侧，将此时的图称作平面图。此外，所谓剖视图是仅表示由剖面表示的面的图。
此外，在本说明书中，将电连接也简记作连接。
此外，在本说明书中，有时将硅表示为Si、将碳化硅表示为SiC、将氮化铝表示为AlN、将氮化镓表示为GaN、将氮化铟表示为InN、将氮化铟镓表示为InGaN、将氮化铝镓表示为AlGaN、将氮化铝铟镓表示为AlInGaN、将氢表示为H、将氦表示为He、将硼表示为B、将氟化硼表示为BF2、将氮化硅表示为SiN、将氧化硅表示为SiO2、将氮氧化硅表示为SiON、将钛表示为Ti、将铝表示为Al、将铬表示为Cr、将金表示为Au、将氮化钛表示为TiN、将铝表示为Al、将钨表示为W、将钼表示为Mo、将钽表示为Ta、将氮化钽表示为TaN、将铂表示为Pt、将钯表示为Pd、将镍表示为Ni、将铁表示为Fe、将银表示为Ag、将铜表示为Cu、将氮化钨硅表示为WSiN。
(实施方式1)
首先，参照图1对实施方式1的电阻元件100的结构进行说明。
图1是实施方式1的电阻元件100的平面图及剖视图。更具体地讲，图1的(a)是电阻元件100的平面图，图1的(b)是表示图1的(a)的I－I线的电阻元件100的剖切面的剖视图。
电阻元件100具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、二维电子气层107、第1电极113、第2电极114和绝缘层(以下记作第1绝缘层106)。电阻元件100具有电阻值稳定化构造。电阻元件100也可以具有元件分离层104。
基板101由Si基板构成。基板101例如也可以由Sapphire、SiC、GaN、AlN等基板构成。基板101是用来搭载下述构成要素的支承部件。
第1氮化物半导体层102是设在基板101的上方的层。在本实施方式中，第1氮化物半导体层102与基板101的上表面相接而设置。第1氮化物半导体层102由GaN构成。第1氮化物半导体层102例如也可以由作为III族氮化物半导体材料的InGaN、AlGaN、AlInGaN等构成。
第2氮化物半导体层103是设在第1氮化物半导体层102的上方的层。在本实施方式中，第2氮化物半导体层103与第1氮化物半导体层102的上表面相接而设置。第2氮化物半导体层103由AlGaN构成。第2氮化物半导体层103例如也可以由作为III族氮化物半导体的GaN、InGaN、AlGaN、AlInGaN等构成。第2氮化物半导体层103与第1氮化物半导体层102相比带隙较大。
此外，如上述那样，第2氮化物半导体层103也可以由AlGaN构成，但不限于此。第2氮化物半导体层103也可以为包括AlGaN层和其他层的层叠体。例如，作为其他层，第2氮化物半导体层103可以在最上层(即，第2氮化物半导体层103的上方侧的面)包括由GaN构成的盖(cap)层。此外，例如，作为其他层，第2氮化物半导体层103也可以在与第1氮化物半导体层102相接的层(即，第1氮化物半导体层102与第2氮化物半导体层103的界面)包括由AlN构成的层。
二维电子气层107是在第1氮化物半导体层102与第2氮化物半导体层103的界面的第1氮化物半导体层102侧设置的层。如上述那样，在第2氮化物半导体层103是AlGaN、第1氮化物半导体层102是GaN的情况下，由于通过AlGaN及GaN的晶格常数的差产生的压电极化电荷、与AlGaN及GaN的带隙的差，在AlGaN/GaN界面附近的GaN层侧产生具有高浓度的电子的二维电子气层107。此外，在平面视图中设在第1电极113与第2电极114之间的二维电子气层107作为电阻要素发挥功能。
元件分离层104是用来将电阻元件100与该电阻元件100以外的元件分离的层。元件分离层104通过利用离子注入使第1氮化物半导体层102及第2氮化物半导体层103的一部分非活性化而得到。作为离子，使用H、He、B或BF2等。
另外，元件分离层104也可以是通过热氧化而被绝缘化了的层。
元件分离层104以将第1氮化物半导体层102包围的方式设置。在本实施方式中，元件分离层104以将第1氮化物半导体层102、第2氮化物半导体层103及二维电子气层107包围的方式设置。
第1电极113是设置在第1氮化物半导体层102的上方且与二维电子气层107欧姆连接的电极。第2电极114是设置在第1氮化物半导体层102的上方且在平面视图中与第1电极113隔开间隔的位置、并且与二维电子气层107欧姆连接的电极。在本实施方式中，第1电极113及第2电极114与第2氮化物半导体层103的上表面相接而设置。此外，位于隔开间隔设置的两个电极间的二维电子气层107成为电阻要素。
第1电极113及第2电极114由包含Ti及Al的至少某一方的层叠构造构成。第1电极113及第2电极114例如也可以由包含Cr及Au的至少某一方的层叠构造构成。第1电极113及第2电极114例如也可以由包含Ti、Al、Cr及Au中的至少两种的层叠构造构成。另外，第1电极113和第2电极114既可以是相同的层叠构造，也可以是不同的层叠构造。
第1绝缘层106与第2氮化物半导体层103的上表面相接，在平面视图中设在第1电极113与第2电极114之间。另外，设置第1绝缘层106的区域在平面视图中不限于第1电极113与第2电极114之间。如图1的(a)所示，可以是，第1绝缘层106在平面视图中以将第1电极113及第2电极114分别包围的方式设置。此外，如图1的(b)所示，在第1电极113及第2电极114的上方，没有设置第1绝缘层106而设有开口部。因此，第1电极113及第2电极114各自的上表面露出。
第1绝缘层106由SiN构成。第1绝缘层106例如也可以由SiO2、SiON、AlN等构成。
此外，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方，不配置导电层。进而，可以是，在比第2氮化物半导体层103靠上方并且平面视图中第1电极113与第2电极114之间的区域，不配置导电层。
这里，导电层例如是场效应晶体管中的栅极电极等导电性的部件、或用来向第1电极113及第2电极114进行电力供给的布线层。如果在第1电极113与第2电极114之间的第1绝缘层106的上方配置这样的导电层，则在导电层的周围产生电场，所以二维电子气层107的电阻值变化而不稳定。在本实施方式中，由于不配置这样的导电层，所以二维电子气层107的电阻值难以变化。即，能够提供表现出变动少的稳定电阻值的电阻元件100。
电阻值稳定化构造发挥功能，以使上述电阻要素的电阻值一定。通过设置电阻值稳定化构造，进一步地，二维电子气层107的电阻值难以变化。
进而，以下使用实施方式1的各变形例，对电阻值稳定化构造详细地进行说明。
(实施方式1的变形例1)
在本变形例中，电阻值稳定化构造是由SiN构成的第1绝缘层的组分比Si/N为1.1以上、2.3以下的构造。另外，在本变形例中，关于与实施方式1共通的构成要素省略其详细的说明。
首先，使用图2A及图2B，对在实施方式1的电阻元件100中可能发生的问题进行说明。
图2A是实施方式1的电阻元件100的电压施加前后的剖视图。更具体地讲，图2A的(a)是电压施加前的剖视图，图2A的(b)是电压施加后的剖视图。如图2A的(a)所示，在第2氮化物半导体层103的表面(更具体地讲，第2氮化物半导体层103与第1绝缘层106的界面)，形成有氧化层或缺陷等成为电子陷阱的原因的表面能级108。当在第1电极113与第2电极114之间施加了一定的电压时，由于其电位差，电子在二维电子气层107中流动。此时，由于通过电压施加而产生的电场，二维电子气层107中的电子被加速，有电子被表面能级108捕获的情况(参照图2A的(b))。由于被捕获的电子109使下方的二维电子气层107耗尽，所以二维电子气层107的载流子浓度下降。
图2B是表示实施方式1的电阻元件100的电压施加前后的电流电压特性的概念图。如上述那样，由于通过电压施加而二维电子气层107的载流子浓度下降，所以有电阻元件100的电阻值上升的情况。
因此，在本变形例中，设置与绝缘层有关的构造即电阻值稳定化构造。
图3是实施方式1的变形例1的电阻元件100a的剖视图以及表示电阻值变动率的图。更具体地讲，图3的(a)是电阻元件100a的剖视图，是相当于图1的(b)的图。图3的(b)是表示对电阻元件100a施加了50V时的电阻值变动率及第1绝缘层106a的组分比Si/N的关系的图。
变形例1的电阻元件100a具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、元件分离层104、第1绝缘层106a、二维电子气层107、第1电极113和第2电极114。电阻元件100a具有电阻值稳定化构造。在电阻元件100a中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106a的上方不配置导电层。
本变形例的第1绝缘层106a由氮化硅(SiN)构成。此外，第1绝缘层106a和第2氮化物半导体层103的界面的第1绝缘层106a的组分比Si/N是1.1以上、2.3以下。例如，在距该界面为10nm以内的区域中，第1绝缘层106a的组分比Si/N是1.1以上、2.3以下。本变形例的电阻值稳定化构造是第1绝缘层106a为上述结构的构造。
这里，电阻值变动率是表示电压施加前后的电阻值的变化率的值。如图3的(b)所示，如果Si/N变大，则电阻值变动率被抑制。对此如以下这样进行说明。通过使SiN的Si过剩，在SiN中存在许多Si悬空键(dangling bond)，Si悬空键获取成为表面能级108的一个原因的表面氧化层的氧从而表面能级108被消除。通过消除表面能级108，图2A所示那样的被捕获的电子109的产生被抑制，电阻值变动率被抑制。
此外，通过将Si/N设为1.1以上，电阻值变动率成为充分低于20％的值。通过使电阻值变动率成为20％以下，能够充分满足产品的要求规格。另外，通过将Si/N设为1.2以上，能够使电阻值变动率成为10％以下，进而，通过将Si/N设为1.5以上，能够使电阻值变动率成为5％以下。由此，能够充分满足难度更高的产品的要求规格。
这里，说明与本变形例的电阻元件100a形成于同一基板(基板101)的场效应晶体管200。如在上述背景技术中说明那样，已知具备FET和电阻元件的集成电路。图4A是与实施方式1的变形例1的电阻元件100a形成于同一基板(基板101)的场效应晶体管200的平面图及剖视图。更具体地讲，图4A的(a)是场效应晶体管200的平面图，图4A的(b)是表示图4A的(a)的IV－IV线的场效应晶体管200的剖切面的剖视图。
场效应晶体管200具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、二维电子气层107、源极电极110、栅极电极111、漏极电极112、第1绝缘层106a、第2绝缘层126和元件分离层104。
例如，被赋予了相同标号的构成要素在电阻元件100a和场效应晶体管200中可以同时形成。
在场效应晶体管200中，第1绝缘层106a设置为，与第2氮化物半导体层103的上表面相接。在第1绝缘层106a的开口部，设有源极电极110和漏极电极112。源极电极110和漏极电极112是与二维电子气层107欧姆连接的电极。在源极电极110与漏极电极112之间，设有与第2氮化物半导体层103形成肖特基结的栅极电极111。另外，栅极电极111和第2氮化物半导体层103也可以是pn结。此外，也可以是设有栅极绝缘层的结构。栅极绝缘层可以被插入到栅极电极111与第2氮化物半导体层103之间，构成MIS(metal－insulator－semiconductor)构造。
进而，第2绝缘层126设置在第1绝缘层106a、源极电极110、栅极电极111及漏极电极112的上方。第2绝缘层126由SiN构成。第2绝缘层126例如也可以由SiO2、SiON、AlN等构成。这里，第2绝缘层126和第1绝缘层106a也可以为同一材料且同一组分，但不限于此。
在图4A的(b)中表示场效应晶体管200的栅极—漏极间的漏电流的路径。漏电流的路径包括从漏极电极112经过二维电子气层107到达栅极电极111的路径、和从漏极电极112经过第1绝缘层106a到达栅极电极111的路径。
这里，图4B是表示实施方式1的变形例1的第1绝缘层106a的电阻率与组分比Si/N的关系的图。如果Si/N变大则电阻率下降。因此，如果Si/N过大，则经过第1绝缘层106a的漏电流增加，栅极—漏极间的逆向泄漏增大。这里，通过将Si/N设为2.3以下，能够使电阻率成为1.7×102Ω·cm以上。由此，能够使栅极—漏极间的逆向泄漏中的经过第1绝缘层106a的电流量成为整体的漏电流量(经过二维电子气层107的路径与经过第1绝缘层106a的路径的合计)的10％以下。即，能够充分满足产品的要求规格。另外，通过将Si/N设为2.0以下，能够使电阻率成为3.0×102Ω·cm以上，进而，通过将Si/N设为1.8以下，能够使电阻率成为4.0×102Ω·cm以上。由此，能够充分满足难度更高的产品的要求规格。
通过做成上述结构，由Si悬空键将表面能级消除，所以二维电子气层107的电阻值不易变化。即，能够提供表现出变动少的稳定电阻值的电阻元件100a。
此外，通过将组分比Si/N设为上述比率，能够充分满足难度高的产品的要求规格。
(实施方式1的变形例2及变形例3)
在实施方式1的变形例1中，电阻值稳定化构造是由SiN构成的绝缘层的组分比Si/N为1.1以上、2.3以下的构造，但不限于此。
在变形例2中，电阻值稳定化构造是具有第1空穴注入电极的构造。此外，在变形例3中，电阻值稳定化构造是具有第1空穴注入电极及第2空穴注入电极的构造。另外，在本变形例中，关于与实施方式1及变形例1共通的构成要素省略其详细的说明。
图5是实施方式1的变形例2的电阻元件100b及实施方式1的变形例3的电阻元件100c的剖视图。更具体地讲，图5的(a)是实施方式1的变形例2的电阻元件100b的剖视图。图5的(b)是实施方式1的变形例3的电阻元件100c的剖视图。
首先，使用图5的(a)对变形例2的电阻元件100b进行说明。
变形例2的电阻元件100b具有实施方式1的电阻元件100具备的构成要素、和第1空穴注入电极115。在变形例2的电阻元件100b中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方不配置导电层。
第1空穴注入电极115与第1电极113和第2电极114之间的第1电极113侧的第2氮化物半导体层103的上表面相接而设置。在本变形例中，如图5的(a)所示，第1空穴注入电极115被插入在第2氮化物半导体层103与第1电极113的一部分之间。第1空穴注入电极115与第1电极113电连接。
此外，第1空穴注入电极115由p型的GaN构成。第1空穴注入电极115例如也可以由作为p型III族氮化物半导体的InGaN、AlGaN、AlInGaN等构成。本变形例的电阻值稳定化构造是第1空穴注入电极115具有上述结构的构造。
第1空穴注入电极115当第1电极113相对于第2电极114成为高电位时向第2氮化物半导体层103注入空穴。
具体而言如以下这样。通过使第1电极113的电位高于第2电极114的电位，电流从第1电极113朝向第2电极114流动。这样，空穴被从第1空穴注入电极115注入，该空穴能够将被第2氮化物半导体层103的表面能级捕获的电子109消除。
如上述那样，被捕获的电子109能够成为使二维电子气层107的电阻值上升的原因。
通过做成上述结构，能够将被捕获的电子109消除，所以二维电子气层107的电阻值不易变化。即，能够提供表现出变动少的稳定电阻值的电阻元件100b。
另外，在本变形例的电阻元件100b中，可以是，以对第1电极113提供比第2电极114高的电位的方式使用电阻元件100b。这样，从第1空穴注入电极115注入空穴，能够将被第2氮化物半导体层103的表面能级捕获的电子109消除，成为表现出变动少的稳定电阻值的电阻元件100b。
接着，使用图5的(b)对变形例3的电阻元件100c进行说明。
变形例3的电阻元件100c具有实施方式1的电阻元件100具有的构成要素、第1空穴注入电极115和第2空穴注入电极116。在变形例3的电阻元件100c中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方不配置导电层。
变形例3的第1空穴注入电极115是与变形例2的第1空穴注入电极115同样的结构。
第2空穴注入电极116与第1电极113和第2电极114之间的第2电极114侧的第2氮化物半导体层103的上表面相接而设置。在本变形例中，如图5的(b)所示，第2空穴注入电极116被插入在第2氮化物半导体层103与第2电极114的一部分之间。第2空穴注入电极116与第2电极114电连接。
此外，第2空穴注入电极116由p型的GaN构成。第2空穴注入电极116例如也可以由作为p型III族氮化物半导体的InGaN、AlGaN、AlInGaN等构成。本变形例的电阻值稳定化构造是第1空穴注入电极115及第2空穴注入电极116具有上述结构的构造。
第2空穴注入电极116当第2电极114相对于第1电极113成为高电位时向第2氮化物半导体层103注入空穴。
在本变形例中，通过使第1电极113的电位高于第2电极114的电位，从第1空穴注入电极115注入空穴，通过使第2电极114的电位高于第1电极113，从第2空穴注入电极116注入空穴。无论在哪种情况下，被注入的空穴都能够将被第2氮化物半导体层103的表面能级捕获的电子109消除。即，从两个电极(第1电极113及第2电极114)进行空穴注入。
通过做成上述结构，能够将被捕获的电子109消除，所以二维电子气层107的电阻值更不易变化。
即，能够提供表现出变动少的稳定电阻值的电阻元件100c。
另外，在本变形例的电阻元件100c中，从两个电极进行空穴注入，能够将电阻元件100c作为使电流双向流动的元件使用。
(实施方式1的变形例4及变形例5)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例4中，电阻值稳定化构造是具有第1电子抽取电极的构造。此外，在变形例5中，电阻值稳定化构造是具有第1电子抽取电极及第2电子抽取电极的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图6是实施方式1的变形例4的电阻元件100d及实施方式1的变形例5的电阻元件100e的剖视图。更具体地讲，图6的(a)是实施方式1的变形例4的电阻元件100d的剖视图。图6的(b)是实施方式1的变形例5的电阻元件100e的剖视图。
首先，使用图6的(a)对变形例4的电阻元件100d进行说明。
变形例4的电阻元件100d具有实施方式1的电阻元件100具备的构成要素、和第1电子抽取电极117。在变形例4的电阻元件100d中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方不配置导电层。
第1电子抽取电极117与第1电极113和第2电极114之间的第1电极113侧的第2氮化物半导体层103的上表面相接而设置。在本变形例中，如图6的(a)所示，第1电子抽取电极117被插入在第2氮化物半导体层103与第1电极113的一部分之间。第1电子抽取电极117与第1电极113电连接。
此外，第1电子抽取电极117与第2氮化物半导体层103形成肖特基结。第1电子抽取电极117由包含Ni的层叠构造构成。第1电子抽取电极117例如也可以由包含Ti、TiN、Hf、Pd及Pt的至少某1种的层叠构造构成。本变形例的电阻值稳定化构造是第1电子抽取电极117具有上述结构的构造。
第1电子抽取电极117当第1电极113相对于第2电极114成为高电位时从第2氮化物半导体层103抽取电子。
具体而言如以下这样。通过使第1电极113的电位高于第2电极114的电位，电流从第1电极113朝向第2电极114流动。这样，形成肖特基结的第1电子抽取电极117能够将被表面能级捕获的电子109抽取。
如上述那样，被捕获的电子109能够成为使二维电子气层107的电阻值上升的原因。
通过做成上述结构，能够将被捕获的电子109抽取，所以二维电子气层107的电阻值不易变化。即，能够提供表现出变动少的稳定电阻值的电阻元件100d。
接着，使用图6的(b)对变形例5的电阻元件100e进行说明。
变形例5的电阻元件100e具有实施方式1的电阻元件100具备的构成要素、第1电子抽取电极117和第2电子抽取电极118。在变形例5的电阻元件100e中，在平面视图中在第1电极113和第2电极114之间的第1绝缘层106的上方不配置导电层。
变形例5的第1电子抽取电极117是与变形例4的第1电子抽取电极117同样的结构。
第2电子抽取电极118与第1电极113和第2电极114之间的第2电极114侧的第2氮化物半导体层103的上表面相接而设置。在本变形例中，如图6的(b)所示，第2电子抽取电极118被插入在第2氮化物半导体层103与第2电极114的一部分之间。第2电子抽取电极118与第2电极114电连接。
此外，第2电子抽取电极118由包含Ni的层叠构造构成。第2电子抽取电极118例如也可以由包含Ti、TiN、Hf、Pd及Pt的至少某1种的层叠构造构成。本变形例的电阻值稳定化构造是第1电子抽取电极117及第2电子抽取电极118具有上述结构的构造。
第2电子抽取电极118当第2电极114相对于第1电极113成为高电位时从第2氮化物半导体层103抽取电子。
在本变形例中，通过使第1电极113的电位比第2电极114的电位高，从而第1电子抽取电极117抽取电子，通过使第2电极114的电位比第1电极113高，从而第2电子抽取电极118抽取电子。
通过做成上述结构，能够将被捕获的电子109抽取，所以二维电子气层107的电阻值更不易变化。
即，能够提供表现出变动少的稳定电阻值的电阻元件100e。
(实施方式1的变形例6)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例6中，电阻值稳定化构造是具有应力缓冲层的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图7A是实施方式1的变形例6的电阻元件100f的剖视图。在图7A中记载了被从外部施加的应力P。
变形例6的电阻元件100f具有实施方式1的电阻元件100具备的构成要素、和应力缓冲层119。在变形例6的电阻元件100f中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方不配置导电层。
应力缓冲层119是设在第1绝缘层106上方的层。应力缓冲层119的平面形状可以与第1绝缘层106的平面形状一致。应力缓冲层119是用来缓和来自外部的应力的层。本变形例的电阻值稳定化构造是应力缓冲层119具有上述结构的构造。
这里，说明从外部对电阻元件100f施加的应力。在制造电阻元件100f的过程中，例如在形成用于半导体芯片组装的封固材料时，对于电阻元件100f，从外部施加应力。关于该应力对电流电压特性带来的影响，使用图7B进行说明。
图7B是表示实施方式1的变形例6的电阻元件100f的被从外部施加应力前后的电流电压特性的概念图。在本变形例中，在AlGaN(第2氮化物半导体层103)/GaN(第1氮化物半导体层102)界面的GaN层(第1氮化物半导体层102)侧产生的二维电子气层107起因于压电极化电荷。因此，如果施加该应力则载流子浓度变化，二维电子气层107的电阻值变动。
应力缓冲层119由聚酰亚胺构成。应力缓冲层119例如也可以由氟类树脂、BCB(苯并环丁烯)树脂、感光性绝缘层等构成。此外，应力缓冲层119也可以为了缓和来自外部的应力P而由具有充分程度的弹性的材料构成。本变形例的电阻值稳定化构造是应力缓冲层119具有上述结构的构造。
通过做成上述结构，来自外部的应力被缓和，所以能够抑制二维电子气层107的载流子浓度根据应力而变化的情况。
即，能够提供表现出变动少的稳定电阻值的电阻元件100f。
(实施方式1的变形例7)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例7中，电阻值稳定化构造是具有以将第1氮化物半导体层包围的方式设置的包含非活性离子的元件分离层的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
首先，使用图8A及图8B对在实施方式1的电阻元件100中可能产生的问题进行说明。
图8A是说明实施方式1的电阻元件100中的非活性离子的移动的图。更具体地讲，图8A的(a)是电阻元件100的平面图。图8A的(b)是表示图8A的(a)的VIII－VIII线的非活性离子移动前的电阻元件100的剖切面的剖视图。图8A的(c)是表示图8A的(a)的VIII－VIII线的非活性离子移动后的电阻元件100的剖切面的剖视图。另外，在图8A的(c)中，用箭头表示非活性离子的移动的方向M。
为了元件分离而注入的非活性离子有通过热处理等而移动的情况。如果移动了的非活性离子到达二维电子气层107，则在电阻元件100中，形成非活性离子移动后的区域120。由于移动了的非活性离子使二维电子气层107中的载流子非活性化，所以减小了作为电阻成分发挥功能的电阻要素的区域。
图8B是表示实施方式1的电阻元件100中的非活性离子移动前后的电流电压特性的概念图。如上述那样，由于通过非活性离子的移动而二维电子气层107的载流子浓度下降，所以有电阻元件100的电阻值上升的情况。
因此，在本变形例中，设置作为与元件分离层有关的构造的电阻值稳定化构造。
图9是实施方式1的变形例7的电阻元件100g的平面图及剖视图。更具体地讲，图9的(a)是电阻元件100g的平面图，图9的(b)是表示图9的(a)的IX－IX线的电阻元件100g的剖切面的剖视图。
变形例7的电阻元件100g具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、元件分离层104g、第1绝缘层106g、二维电子气层107、第1电极113和第2电极114。电阻元件100g具有电阻值稳定化构造。在电阻元件100g中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106g的上方不配置导电层。
元件分离层104g是在平面视图中以将第1氮化物半导体层102包围的方式设置的、包含非活性离子的层。此外，元件分离层104g的上表面与基板101的上表面之间的距离d1小于二维电子气层107的下表面与基板101的上表面之间的距离d2。即，在本变形例中，元件分离层104g和二维电子气层107不接触。本变形例的电阻值稳定化构造是元件分离层104g具有上述结构的构造。
此外，第1绝缘层106g可以构成为，将第2氮化物半导体层103的上表面、以及第1氮化物半导体、二维电子气层107和第2氮化物半导体层103的侧面覆盖。
这样的本变形例的电阻元件100g通过以下的例子来制作。首先，将第1氮化物半导体层102和第2氮化物半导体层103依次层叠在基板101的上表面(此时也形成二维电子气层107)。接着，将第1氮化物半导体层102及第2氮化物半导体层103的一部分蚀刻。具体而言，在从第2氮化物半导体层103到第1氮化物半导体层102的中途，将第1氮化物半导体层102和第2氮化物半导体层103蚀刻，以使二维电子气层107在侧面露出。此时，在第1氮化物半导体层102和第2氮化物半导体层103中，形成台面(mesa)构造122。这里，没有被蚀刻而残留的第1氮化物半导体层102被离子注入，使第1氮化物半导体层102非活性化，由此形成元件分离层104g。
在电阻元件100g中，由于被离子注入的区域(即元件分离层104g)和二维电子气层107不接触，所以能够抑制非活性离子移动到二维电子气层107。即，能够提供表现出变动少的稳定电阻值的电阻元件100g。
(实施方式1的变形例8)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例8中，电阻值稳定化构造是具有高电阻层的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
首先，使用图10A及图10B，对在实施方式1的电阻元件100中可能产生的问题进行说明。
图10A是说明实施方式1的电阻元件100的电阻的图。更具体地讲，图10A的(a)是电阻元件100的平面图。图10A的(b)是表示图10A的(a)的X－X线的电阻元件100的剖切面的剖视图。
在常温时，以二维电子气层107为电阻要素的电阻元件100的电流路径是经由第1电极113及第2电极114的一方、二维电子气层107、和第1电极113及第2电极114的另一方的路径。
但是，例如，在基板101是Si基板的情况下，在高温时，基板101的电阻值下降。因此，作为以二维电子气层107为电阻要素的电阻元件100的电流路径，有新产生经由第1电极113及第2电极114的一方、基板101、和第1电极113及第2电极114的另一方的电流路径的情况。
图10B是表示实施方式1的电阻元件100在常温时及高温时的电流电压特性的概念图。如上述那样，有如下情况，即：高温时的电阻元件100的电阻值比常温时的电阻元件100的电阻值低，结果，高温时的电阻元件100的电流值比常温时的电阻元件100的电流值高。
因此，在本变形例中，设置作为与高电阻层有关的构造的电阻值稳定化构造。
图11是实施方式1的变形例8的电阻元件100h的剖视图。更具体地讲，图11是相当于图1的(b)的图。
本变形例的电阻元件100h具有实施方式1的电阻元件100具备的构成要素、和高电阻层123。在本变形例的电阻元件100h中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方不配置导电层。
高电阻层123是设在基板101与第1氮化物半导体层102之间的层。高电阻层123具有比基板101高的电阻率。高电阻层123的电阻率例如可以是1000Ωcm以上。高电阻层123既可以是带隙比第1氮化物半导体层102大的层(例如，AlGaN层、AlN层)，也可以是具有由AlN/AlGaN构成的超晶格构造的层。此外，高电阻层123既可以是向第1氮化物半导体层102中的基板101侧的区域以高加速度注入了氦或氢等轻元素后的层，也可以是在基板101的上表面外延生长出的绝缘层。本变形例的电阻值稳定化构造是高电阻层123具有上述结构的构造。
在该构造下，即使在高温时基板101低电阻化，在高电阻层123中也不流过电流，所以能够抑制电阻元件100h的电阻值的变动。
即，能够提供表现出变动少的稳定电阻值的电阻元件100h。
(实施方式1的变形例9)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例9中，电阻值稳定化构造是具有低温度特性电阻元件部的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
首先，对使用低温度特性电阻元件部的背景进行说明。
以二维电子气层为电阻要素的电阻元件如还在专利文献1中表示的那样，有伴随着温度上升的电阻值上升较大(即，二维电子气层的温度系数较大)的特征。这是因为，随着温度上升，二维电子气层的迁移率下降。虽然在采用巧妙地利用该变动那样的电路结构的情况下上述的电阻值上升没有问题，但在单纯地用作表现出一定的电阻值的电阻元件的情况下，上述的电阻值上升成为问题。
接着，对用来解决该问题的本变形例进行说明。
图12是实施方式1的变形例9的电阻元件100i的平面图及剖视图。更具体地讲，图12的(a)是电阻元件100i的平面图，图12的(b)是表示图12的(a)的XII－XII线的电阻元件100i的剖切面的剖视图。
本变形例的电阻元件100i具有实施方式1的电阻元件100具备的构成要素、低温度特性电阻元件部300和两个布线层125。在本变形例的电阻元件100i中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106的上方不配置导电层。
低温度特性电阻元件部300设置在基板101的上方。如图12所示，低温度特性电阻元件部300具有元件分离层104、第1绝缘层106、薄膜电阻层124、第3电极130和第4电极131。
薄膜电阻层124是设在元件分离层104的上方的层。薄膜电阻层124由温度系数比二维电子气层107小的材料构成。薄膜电阻层124例如是由TiN构成的金属电阻。薄膜电阻层124例如也可以由Al、Au、W、Ti、Mo、Ta、TaN、Pt、Pd、Ni、Cr、Fe、Ag、Cu、SiN或AlN等构成。薄膜电阻层124也可以是由温度系数为负的Si构成的半导体电阻。薄膜电阻层124例如也可以由Si组分比高的SiN、WSiN等构成。以成为希望的电阻值的方式决定薄膜电阻层124的宽度、厚度及长度。在薄膜电阻层124的上方，层叠有第3电极130及第4电极131。
第3电极130和第4电极131是设在薄膜电阻层124的上方的引出电极。在第3电极130与第4电极131之间，在平面视图中空出了间隔。第3电极130和第4电极131与薄膜电阻层124电连接。
第3电极130和第4电极131由具有导电性的材料构成。第3电极130和第4电极131例如可以由金属构成。此外，第3电极130和第4电极131例如也可以由包含Ti、Al、Cr及Au中的至少1种的层叠构造构成。另外，第3电极130和第4电极131可以由相同的材料构成，但不限于此。
第1绝缘层106与元件分离层104的上表面相接，在平面视图中设置在第3电极130与第4电极131之间。此外，第1绝缘层106以将薄膜电阻层124和第3电极130及第4电极131的各自包围的方式设置。
这样构成的低温度特性电阻元件部300的温度系数比二维电子气层107的温度系数小(由温度上升带来的电阻值上升小)。或者，低温度特性电阻元件部300的温度系数为负(通过温度上升而电阻值减小)。
低温度特性电阻元件部300的温度系数比二维电子气层107的温度系数小。即，低温度特性电阻元件部300的电阻值在高温时也比二维电子气层107的电阻值难以上升。
此外，第1电极113与第3电极130连接，第2电极114与第4电极131连接。具体而言，通过两个布线层125将各个电极连接。例如，两个布线层125中的一方将第1电极113与第3电极130连接，另一方将第2电极114与第4电极131连接。换言之，在本变形例中，第1电极113、二维电子气层107及第2电极114被与低温度特性电阻元件部300并联连接。两个布线层125可以跨第1绝缘层106的上方而将各电极连接。两个布线层125分别离开而设置。
两个布线层125由具有导电性的材料构成。两个布线层125例如可以由金属构成。两个布线层125例如也可以由包含Al、Au、Ag及Cu中的至少1种的层叠构造构成。另外，两个布线层125分别可以由相同的材料构成，但不限于此。本变形例的电阻值稳定化构造是低温度特性电阻元件部300具有上述结构的构造。
由此，二维电子气层107的电阻要素和低温度特性电阻元件部300的合成电阻值与二维电子气层107的电阻要素的单独的电阻值相比，在高温时也不易变化。
即，能够提供表现出变动少的稳定电阻值的电阻元件100i。
(实施方式1的变形例10)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例10中，电阻值稳定化构造是关于第1电极及第2电极的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图13是实施方式1的变形例10的电阻元件100j的平面图及剖视图。更具体地讲，图13的(a)是电阻元件100j的平面图，图13的(b)是表示图13的(a)的XIII－XIII线的电阻元件100j的剖切面的剖视图。
变形例10的电阻元件100j具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、元件分离层104、第1绝缘层106、二维电子气层107、第1电极113j和第2电极114j。电阻元件100j具有电阻值稳定化构造。在电阻元件100j中，在平面视图中在第1电极113j与第2电极114j之间的第1绝缘层106的上方不配置导电层。
在本变形例中，第1电极113j及第2电极114j分别被从第2氮化物半导体层103的上表面埋入到第1氮化物半导体层102的一部分，以与二维电子气层107接触。此外，换言之，第1电极113j及第2电极114j分别被从第2氮化物半导体层103的上表面埋入，直到到达二维电子气层107。
该情况下，在平面视图中隔开间隔设置的第1电极113j及第2电极114j之间的二维电子气层107也成为电阻要素。
采用该结构，能够从第1电极113j及第2电极114j的电阻成分中，将根据第1电极113j及第2电极114j的尺寸而变动的接触电阻成分除去，能够使电阻值稳定化。此外，第1电极113j与第2电极114j的距离是一定的。本变形例的电阻值稳定化构造是第1电极113j及第2电极114j为上述结构的构造。
由此，二维电子气层107的电阻值不易取决于第1电极113j及第2电极114j的尺寸。
即，能够提供表现出变动少的稳定电阻值的电阻元件100j。
(实施方式1的变形例11)
电阻值稳定化构造不限于在上述实施方式1及各变形例中表示的构造。
在变形例11中，电阻值稳定化构造是关于第1绝缘层的构造。另外，在本变形例中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图14是实施方式1的变形例11的电阻元件100k的平面图及剖视图。更具体地讲，图14的(a)是电阻元件100k的平面图，图14的(b)是表示图14的(a)的XIV－XIV线的电阻元件100k的剖切面的剖视图。
电阻元件100k具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、元件分离层104、第1绝缘层106k、第2绝缘层126、二维电子气层107、第1电极113和第2电极114。电阻元件100k具有电阻值稳定化构造。在电阻元件100k中，在平面视图中在第1电极113与第2电极114之间的第1绝缘层106k的上方不配置导电层。
在本变形例中，第1绝缘层106k在平面视图中与第1电极113及第2电极114的各自隔开间隔而设置。即，第1绝缘层106k不与第1电极113及第2电极114接触。
第2绝缘层126设在第2氮化物半导体层103的上方，以将第1绝缘层106k与第1电极113及第2电极114的间隙填埋。此外，第2绝缘层126以在平面视图中将第1电极113及第2电极114分别包围的方式设置。
第2绝缘层126可以设在第1绝缘层106k的上方。如图14的(b)所示，在第1电极113及第2电极114的上方，没有设置第2绝缘层126而设有开口部。因此，第1电极113及第2电极114各自的上表面露出。
第2绝缘层126由SiN构成。第2绝缘层126例如也可以由SiO2、SiON、AlN等构成。这里，第2绝缘层126和第1绝缘层106k可以为同一材料且同一组分，但不限于此。本变形例的电阻值稳定化构造是第1绝缘层106k为上述结构的构造。
这里，对本变形例的电阻元件100k的制造方法简单地进行说明。为了将第1电极113及第2电极114与二维电子气层107欧姆连接而需要500℃左右的热处理。例如，在第1电极113及第2电极114与第1绝缘层106k接触的情况下，在该热处理时，有构成第1电极113及第2电极114的金属热扩散至第1绝缘层106k中的情况。在金属热扩散至第1绝缘层106k中的情况下，有可能第1电极113及第2电极114之间的短路或第1绝缘层106k的击穿耐压下降等对电阻元件100k的可靠性带来不良影响。因此，在本变形例的电阻元件100k的制造方法中，如上述结构那样，将第1绝缘层106k形成为不与第1电极113及第2电极114接触，接着进行上述热处理。然后，形成第2绝缘层126。
由此，由热处理带来的向第1绝缘层106k中的金属的扩散被抑制，能得到可靠性高的电阻元件100k。
(实施方式2)
这里，对使用实施方式1及各变形例的电阻元件的功率放大电路进行说明。另外，在本实施方式中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图15A是表示实施方式2的功率放大电路500的电路图。图15B是表示实施方式2的功率放大电路500的增益的温度依存性的图。另外，图15B中的温度是功率放大电路500的温度。
功率放大电路500具有在实施方式1中表示的电阻元件100、在电阻元件100具备的基板101的上方设置的场效应晶体管401、和电容器403。
场效应晶体管401具有源极电极、漏极电极及栅极电极。电阻元件100具备的第1电极113及第2电极114的一方与栅极电极电连接，另一方经由电容器403而与漏极电极电连接。
功率放大电路500可以具有与场效应晶体管401的栅极电极及漏极电极连接的栅极端子404及漏极端子405、和电阻402。在本实施方式中，电阻元件100是图15A所示的电阻402。
这里对负反馈电路进行说明。用反馈电阻使输出信号衰减并向输入侧反馈输入的负反馈电路被用于高频电路的稳定化。在负反馈电路中，如果反馈电阻值变小则功率放大电路500的稳定性增加，增益减少。
在本实施方式中，由电阻402和电容器403构成的负反馈电路被连接于信号放大器用的场效应晶体管401的栅极端子404和漏极端子405。
采用了半导体的功率放大电路500在高温时通过载流子迁移率的下降而增益下降。例如，在具有温度系数比电阻402小的电阻的比较例的电路中，如图15B所示，高温时的增益下降较大。但是，功率放大电路500具有具备温度系数较大的二维电子气层107的电阻元件100。因此，在功率放大电路500中，在高温时二维电子气层107的电阻值上升，负反馈电路中的反馈量变小，所以高温时的增益下降被缓和。
(实施方式3)
这里，对使用实施方式1及各变形例的电阻元件的功率放大电路进行说明。在实施方式2中，电阻元件构成负反馈电路，但不限于此。在实施方式3中，电阻元件构成施加场效应晶体管的栅极电压、设定漏极电流的偏置电路。另外，在本实施方式中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图16A是表示实施方式3的功率放大电路500a的电路图。图16B是表示实施方式3的功率放大电路500a具有的场效应晶体管406的栅极电压的温度依存性及场效应晶体管406的漏极电流的温度依存性的图。更具体地讲，图16B的(a)表示场效应晶体管406的栅极电压的温度依存性，图16B的(b)表示场效应晶体管406的漏极电流的温度依存性。另外，图16B中的温度是功率放大电路500a的温度。
功率放大电路500a具有场效应晶体管406和偏置电路。功率放大电路500a可以具有第1栅极偏置端子407、第2栅极偏置端子408、第1电阻409、第2电阻410、以及与场效应晶体管406的栅极电极及漏极电极连接的栅极端子404a及漏极端子405a。
偏置电路包括在实施方式1中表示的电阻元件100。偏置电路施加场效应晶体管406的栅极电压，设定漏极电流。
电阻元件100是第1电阻409及第2电阻410的至少一方。
场效应晶体管406设置在电阻元件100具备的基板101的上方。场效应晶体管406具有源极电极、漏极电极及栅极电极。
第1栅极偏置端子407被施加比第2栅极偏置端子408高的电压，栅极偏置端子的一方也可以被接地。
例如，对第2电阻410是电阻元件100、第1电阻409的温度系数比第2电阻410的温度系数小的情况进行说明。在此情况下，如图16B所示，通过温度上升而场效应晶体管406的栅极电压上升，与两者的温度系数相等的情况相比，能够使高温时的场效应晶体管406的漏极电流增加。
此外，例如，对第1电阻409是电阻元件100、第1电阻409的温度系数比第2电阻410的温度系数大的情况进行说明。在此情况下，通过温度上升而场效应晶体管406的栅极电压下降，与两者的温度系数相等的情况相比，能够使高温时的场效应晶体管406的漏极电流减小。
通过做成上述结构，能够容易地控制场效应晶体管406的漏极电流。
另外，可以是，第1电阻409及第2电阻410分别是电阻元件100。在此情况下，第1电阻409和第2电阻410的温度系数可以不同。
(实施方式4)
在实施方式1及各变形例中，表示了在平面视图中在第1电极与第2电极之间的第1绝缘层的上方不配置导电层的电阻元件的例子。但是，不限于此。在实施方式4中，电阻元件具备导电控制层这一点与实施方式1不同。另外，在本实施方式中，关于与实施方式1及各变形例共通的构成要素省略其详细的说明。
图17是实施方式4的电阻元件100m的平面图及剖视图。更具体地讲，图17的(a)是电阻元件100m的平面图，图17的(b)是表示图17的(a)的XVII－XVII线的电阻元件100m的剖切面的剖视图。
电阻元件100m具备电阻元件部1000和导电控制层(以下记作第1导电控制层127)。电阻元件100m具有电阻值稳定化构造。电阻元件部1000具有基板101、第1氮化物半导体层102、第2氮化物半导体层103、元件分离层104、第1绝缘层106、二维电子气层107、第1电极113和第2电极114。
第1导电控制层127在平面视图中设置在第1电极113与第2电极114之间的绝缘层(第1绝缘层106)的上方。在本实施方式中，第1导电控制层127与绝缘层(第1绝缘层106)相接而设置。另外，第1导电控制层127可以设在比第2氮化物半导体层103靠上方、并且在平面视图中位于第1电极113与第2电极114之间的区域。此外，在平面视图中第1电极113和第2电极114排列的方向(在图17中是x轴方向的长度)的第1导电控制层127的长度是第1电极113与第2电极114的间隔的1/2以上。此外，如图17所示，该方向的第1导电控制层127的长度可以是第1电极113与第2电极114的间隔的3/4以上。
第1导电控制层127对应于从电阻元件部1000的外部供给的电压，对二维电子气层107施加电场而控制电阻要素的电阻值。即，第1导电控制层127能够意图性地控制电阻要素的电阻值。
图18是表示对实施方式4的电阻元件100m的第1导电控制层127赋予了电位的情况下的二维电子气层107的产生状况的图。更具体地讲，图18的(a)是表示第1导电控制层127被赋予了正电位的情况的图，图18的(b)是表示第1导电控制层127被赋予了负电位的情况的图。例如，如图18的(a)所示，在第1导电控制层127被赋予了正电位的情况下，第1氮化物半导体层102与第2氮化物半导体层103的界面的导带比费米能级下降，在二维电子气层107中更多地产生载流子。相反，如图18的(b)所示，在第1导电控制层127被赋予了负电位的情况下，各构成要素的能带抬升(即，各构成要素的能级以变高的方式移位)，导带成为比费米能级靠上侧(高能侧)，所以在二维电子气层107中，载流子减少。这样，通过改变对第1导电控制层127赋予的电位，二维电子气层107的电阻值表现出任意的值。
即，能够提供具有希望的电阻值的电阻元件100m。此外，本实施方式的电阻元件100m也可以说是可变电阻元件。
第1导电控制层127被从电阻元件部1000的外部供给电压。例如，第1导电控制层127既可以被从电阻元件部1000的外部供给固定电位，也可以被从电阻元件部1000的外部供给控制电位。第1导电控制层127被赋予的电位也可以是地电位。此外，第1导电控制层127不被从第1电极113及第2电极114供给电压。
另外，本实施方式的第1导电控制层127不是场效应晶体管的栅极电极。如上述记载那样，在本实施方式中，第1导电控制层127对二维电子气层107施加电场而控制电阻要素的电阻值，但由于不切断第1电极113与第2电极114之间的导通，所以电阻元件100m不是增强(normally off)型的场效应晶体管。
此外，由于第1导电控制层127设置在第1绝缘层106的上方，与第2氮化物半导体层103绝缘，所以电阻元件100m不是结型场效应晶体管。由此，向用来控制电阻元件100m的电阻值的第1导电控制层127赋予的电位很小就可以，电阻元件100m是容易利用于控制电路的可变电阻元件。
另外，第1电极113和第2电极114的排列方向上的第1导电控制层127的长度越长，在平面视图中第1导电控制层127将二维电子气层107覆盖的面积越大。因此，第1导电控制层127的长度越长，越能够容易地对二维电子气层107施加电场，所以能够更容易地控制二维电子气层107的电阻值。
另外，本实施方式的电阻值稳定化构造可以使用在实施方式1的各变形例中表示的电阻值稳定化构造。在本实施方式中，例如，通过对第1导电控制层127赋予电位，使二维电子气层107的电阻值成为希望值，进而，电阻值稳定化构造用于使成为了希望值的电阻值一定。
(实施方式4的变形例1)
在实施方式4中，表示了电阻元件具备1个导电控制层的例子，但不限于此。在本变形例中，电阻元件具备多个导电控制层这一点与实施方式4不同。另外，在本变形例中，关于与实施方式4共通的构成要素省略其详细的说明。
图19是实施方式4的变形例1的电阻元件100n的平面图及剖视图。更具体地讲，图19的(a)是电阻元件100n的平面图，图19的(b)是表示图19的(a)的XIX－XIX线的电阻元件100n的剖切面的剖视图。
电阻元件100n具备实施方式4的电阻元件100m具备的构成要素、第2绝缘层126和第2导电控制层128。
第2绝缘层126设置在第1绝缘层106和第1导电控制层127的上方。如图19所示，第2绝缘层126以将第1导电控制层127覆盖的方式设置。此外，第2绝缘层126以在平面视图中将第1电极113及第2电极114分别包围的方式设置。如图19的(b)所示，在第1电极113及第2电极114的上方，不设置第2绝缘层126而设有开口部。因此，第1电极113及第2电极114各自的上表面露出。
第2绝缘层126由SiN构成。第2绝缘层126例如也可以由SiO2、SiON、AlN等构成。这里，第2绝缘层126和第1绝缘层106可以为同一材料且同一组分，但不限于此。
第2导电控制层128在平面视图中设置在第1电极113与第2电极114之间的绝缘层(第2绝缘层126)之上。此外，在平面视图中第1电极113和第2电极114的排列方向(在图19中是x轴方向的长度)的第2导电控制层128的长度是第1电极113与第2电极114的间隔的1/2以上。此外，在平面视图中，第1导电控制层127和第2导电控制层128可以重叠配置。
第2导电控制层128对应于被从电阻元件部1000的外部供给的电压，向二维电子气层107施加电场而控制电阻要素的电阻值。
如在实施方式4中表示的那样，通过改变向第1导电控制层127和第2导电控制层128施加的电位，二维电子气层107的电阻值表现出任意的值。
即，能够提供具有希望的电阻值的电阻元件100n。此外，本实施方式的电阻元件100n也可以说是可变电阻元件。
另外，对第2导电控制层128赋予的电位既可以与第1导电控制层127的电位实质相同，也可以不同。
此外，这里，表示本变形例的电阻元件100n和场效应晶体管200n设于同一基板(在本变形例中是基板101)上的例子。
图20是实施方式4的变形例1的电阻元件100n和场效应晶体管200n的平面图及剖视图。更具体地讲，图20的(a)是电阻元件100n和场效应晶体管200n的平面图，图20的(b)是表示图20的(a)的XX－XX线的电阻元件100n和场效应晶体管200n的剖切面的剖视图。
本变形例的场效应晶体管200n设置在电阻元件100n具备的基板101的上方。即，电阻元件100n和场效应晶体管200n是设于同一基板上的单片(one chip)型的半导体。
场效应晶体管200n具备基板101、第1氮化物半导体层102、第2氮化物半导体层103、二维电子气层107、源极电极110、栅极电极111、漏极电极112、第1绝缘层106、第2绝缘层126、元件分离层104和场板(field plate)电极129。
另外，关于在实施方式1的变形例1中表示的场效应晶体管200具备的构成要素省略详细的说明。
在本变形例中，电阻元件100n和场效应晶体管200n被元件分离层104电分离。
场板电极129通过缓和电场集中，使场效应晶体管200n的耐压提高。
如图20所示，例如，被赋予了相同标号的构成要素在电阻元件100n和场效应晶体管200n中可以同时形成。
电阻元件100n的第1电极113及第2电极114和场效应晶体管200n的源极电极110及漏极电极112可以是相同的层叠构造，可以在同一工序中同时形成。
电阻元件100n的第1导电控制层127和场效应晶体管200n的栅极电极111可以是相同的层叠构造，可以在同一工序中同时形成。
电阻元件100n的第2导电控制层128和场效应晶体管200n的场板电极129可以是相同的层叠构造，可以在同一工序中同时形成。
这样，本变形例的电阻元件100n和场效应晶体管200n能够设置在同一基板上。此外，电阻元件100n及场效应晶体管200n各自具有的构成要素由于能够在同一工序中同时形成，所以电阻元件100n和场效应晶体管200n能够容易地制造。
(实施方式5)
这里，对使用实施方式4及实施方式4的变形例1的电阻元件的功率放大电路进行说明。另外，在本实施方式中，关于与实施方式4及实施方式4的变形例1共通的构成要素省略其详细的说明。
图21A是表示实施方式5的功率放大电路500b的电路图，图21B是表示实施方式5的功率放大电路500b的增益的温度依存性的图。另外，图21B中的温度是功率放大电路500b的温度。
功率放大电路500b具有在实施方式4中表示的电阻元件100m、在电阻元件100m具备的基板101的上方设置的场效应晶体管411、以及电容器413。
场效应晶体管411具有源极电极、漏极电极及栅极电极。电阻元件100m具备的第1电极113及第2电极114的一方与栅极电极电连接，另一方经由电容器413而与漏极电极电连接。
此外，功率放大电路500b可以具有与场效应晶体管411的栅极电极及漏极电极连接的栅极端子414及漏极端子415、电压发生电路417和电阻412。在本实施方式中，电阻元件100m是图21A所示的电阻412。电阻元件100m具备的第1导电控制层127是导电控制层416。
导电控制层416与电压发生电路417连接。电压发生电路417具有负的温度系数。
作为一例，电压发生电路417具有电阻418和二极管419。电阻418的一个端子与正的偏置施加端子420连接，另一个端子与导电控制层416连接。二极管419的阳极与导电控制层416连接，二极管419的阴极被接地。
在本实施方式中，由电阻412和电容器413构成的负反馈电路被连接到信号放大器用的场效应晶体管411的栅极端子414和漏极端子415。
这里，在具有与电阻412相比温度系数更小的电阻的比较例的电路中，如图21B所示，高温时的增益下降大。但是，在功率放大电路500b中，与实施方式2的功率放大电路500同样，在高温时，电阻元件100m具备的二维电子气层107的电阻值上升，负反馈电路中的反馈量变小，所以高温时的增益下降被缓和。
进而，在本实施方式中，由于电压发生电路417具有负的温度系数，所以在高温时，向导电控制层416施加的电压下降。由此，二维电子气层107的电阻值上升，负反馈电路中的反馈量变小，高温时的增益下降被缓和。因而，通过在负反馈电路的电阻412中使用具备温度系数大的二维电子气层107的电阻元件100m，进而由电压发生电路417改变向二维电子气层107施加的电场，从而在高温时能够抑制增益的下降。
(实施方式6)
这里，对使用实施方式4及实施方式4的变形例1的电阻元件的功率放大电路进行说明。在实施方式5中，电阻元件构成负反馈电路，但不限于此。在实施方式6中，电阻元件构成施加场效应晶体管的栅极电压、设定漏极电流的偏置电路。另外，在本实施方式中，关于与实施方式4及各变形例共通的构成要素省略其详细的说明。
图22A是表示实施方式6的功率放大电路500c的电路图。图22B是表示实施方式6的功率放大电路500c具有的场效应晶体管421的控制电压与漏极电流的关系的图。
功率放大电路500c具有场效应晶体管421和偏置电路。功率放大电路500c可以具有第1栅极偏置端子422、第2栅极偏置端子423、第1电阻424、第2电阻427、导电控制层425、控制端子426、以及与场效应晶体管421的栅极电极及漏极电极连接的栅极端子414c及漏极端子415c。
偏置电路包括在实施方式4中表示的电阻元件100m。偏置电路施加场效应晶体管421的栅极电压，设定漏极电流。
电阻元件100m是第1电阻424及第2电阻427的至少一方。在本实施方式中，第1电阻424是电阻元件100m。此外，电阻元件100m具备的第1导电控制层127是导电控制层425。导电控制层425与控制端子426连接。
场效应晶体管421设置在电阻元件100m具备的基板101的上方。场效应晶体管421具有源极电极、漏极电极及栅极电极。
第1栅极偏置端子422被施加比第2栅极偏置端子423高的电压，栅极偏置端子的一方可以被接地。
在本实施方式中，还如图22B所示，通过施加于控制端子426的电压(控制电压)的变化，第1电阻424的电阻值变化，场效应晶体管421的栅极电压变化，漏极电流变化。即，通过向控制端子426施加的电压的控制，能够控制场效应晶体管421的漏极电流。
进而，这里，对以下条件的情况进行说明。具体而言是如下情况，即：场效应晶体管421为耗尽(normally on)型的场效应晶体管，第2栅极偏置端子423被赋予了负电位。在此情况下，通过对控制端子426赋予正电位，能够控制场效应晶体管421的漏极电流值。
另外，第2电阻427可以是电阻元件100m。此时，与施加于控制端子426的电压相对应的漏极电流的变化成为相反的极性。
(实施方式7)
这里，对使用实施方式4及实施方式4的变形例1的电阻元件的功率放大电路进行说明。在实施方式6中，电阻元件具备的导电控制层被连接到控制端子，但不限于此。在实施方式7中，电阻元件具备的导电控制层被连接到具有正温度系数的电压发生电路。另外，在本实施方式中，关于与实施方式4及各变形例共通的构成要素省略其详细的说明。
图23A是表示实施方式7的功率放大电路500d的电路图。图23B是表示实施方式7的场效应晶体管428的栅极电压的温度依存性及场效应晶体管428的漏极电流的温度依存性的图。另外，图23B中的温度是功率放大电路500d的温度。
更具体地讲，图23B的(a)表示场效应晶体管428的栅极电压的温度依存性，图23B的(b)表示场效应晶体管428的漏极电流的温度依存性。
功率放大电路500d具有场效应晶体管428和偏置电路。功率放大电路500d可以具有第1栅极偏置端子429、第2栅极偏置端子430、第1电阻431、第2电阻433、导电控制层432、电压发生电路434、以及与场效应晶体管428的栅极电极及漏极电极连接的栅极端子444及漏极端子445。
偏置电路包括在实施方式4中表示的电阻元件100m。偏置电路施加场效应晶体管428的栅极电压，设定漏极电流。
电阻元件100m是第1电阻431及第2电阻433的至少一方。在本实施方式中，第1电阻431是电阻元件100m。此外，电阻元件100m具备的第1导电控制层127是导电控制层432。导电控制层432与电压发生电路434连接。
电压发生电路434具有正温度系数。作为一例，电压发生电路434具有二极管436和电阻437。二极管436的阳极连接到正的偏置施加端子435，二极管436的阴极连接到导电控制层432。电阻437的一个端子连接到导电控制层432，另一个端子被接地。
第1栅极偏置端子429被施加比第2栅极偏置端子430高的电压，栅极偏置端子的一方可以被接地。
场效应晶体管428设置在电阻元件100m具备的基板101的上方。场效应晶体管428具有源极电极、漏极电极及栅极电极。
如实施方式3的功率放大电路500a所示那样，通过第1电阻431及第2电阻433的温度系数的控制，能够容易地控制场效应晶体管428的漏极电流。
进而，在本实施方式中，由于电压发生电路434具有正温度系数，所以在高温时，施加于导电控制层432的电压上升。结果，第1电阻431的电阻下降，从而如图23B所示，场效应晶体管428的栅极电压上升。这里，对栅极电压被固定的比较例的电路进行说明。例如，如图23B所示，在栅极电压被固定的比较例的电路中，高温时的电流下降较大。相对于此，本实施方式的场效应晶体管428能够抑制高温时的电流下降。
另外，第2电阻433可以是电阻元件100m。此时，在导电控制层432与具有负温度系数的电压发生电路连接的情况下具有同样的效果。
(其他实施方式)
以上，基于实施方式及各变形例对本发明的电阻元件等进行了说明，但本发明并不限定于这些实施方式及各变形例。只要不脱离本发明的主旨，对实施方式施以了本领域技术人员想到的各种变形的形态、或将实施方式及各变形例的一部分的构成要素组合而构建的其他形态也包含在本发明的范围中。
具体而言，也可以是将在实施方式1的变形例1中表示的电阻值稳定化构造、和在实施方式1的变形例2或变形例3中表示的电阻值稳定化构造组合了的电阻值稳定化构造。在此情况下，通过由Si悬空键将表面能级消除，并且将被捕获的电子消除，二维电子气层的电阻值更不易变化。因此，进一步，能够提供表现出变动少的稳定电阻值的电阻元件。
此外，作为其他具体例，也可以是将在实施方式1的变形例1中表示的电阻值稳定化构造、和在实施方式1的变形例4或变形例5中表示的电阻值稳定化构造组合了的电阻值稳定化构造。在此情况下，通过由Si悬空键将表面能级消除，并且将被捕获的电子抽取，二维电子气层的电阻值更不易变化。因此，进一步，能够提供表现出变动少的稳定电阻值的电阻元件。
另外，在实施方式2及3中，表示了功率放大电路具有实施方式1的电阻元件100的例子，但不限于此。例如，实施方式2及3的功率放大电路可以具有实施方式1的各变形例的电阻元件。
此外，在实施方式5、6及7中，表示了功率放大电路具有实施方式4的电阻元件100m的例子，但不限于此。例如，实施方式5、6及7的功率放大电路可以具有实施方式4的变形例1的电阻元件100n。
此外，在图15A、图16A、图21A、图22A及图23A的电路图中，将场效应晶体管用N沟道结型场效应晶体管的符号记载，但不限于此。例如，这些电路图中的场效应晶体管(即，实施方式2、3、5、6及7的场效应晶体管)也可以是P沟道结型场效应晶体管，也可以是N沟道型的MOS(metal oxide semiconductor)型的场效应晶体管，也可以是P沟道型的MOS型的场效应晶体管。另外，在上述MOS型的场效应晶体管中，栅极电极的材料可以由金属构成，也可以由半导体构成。
此外，上述的实施方式能够在权利要求或其等价的范围中进行各种变更、替换、附加、省略等。
产业上的可利用性
本发明能够提供表现出变动少的稳定电阻值的电阻元件，能够使电路的特性稳定化。此外，如果采用设置导电控制层的结构，则还能够通过赋予任意电位而得到稳定的可变电阻元件，还能够制造补偿电路等。
标号说明
100、100a、100b、100c、100d、100e、100f、100g、100h、100i、100j、100k、100m、100n电阻元件
101 基板
102 第1氮化物半导体层
103 第2氮化物半导体层
104 元件分离层
106、106a、106g、106k 第1绝缘层
107 二维电子气层
108 表面能级
109 被捕获的电子
110源极电极
111 栅极电极
112 漏极电极
113、113j 第1电极
114、114j 第2电极
115 第1空穴注入电极
116 第2空穴注入电极
117 第1电子抽取电极
118 第2电子抽取电极
119 应力缓冲层
120 离子移动后的区域
122 台面构造
123 高电阻层
124 薄膜电阻层
125 布线层
126 第2绝缘层
127 第1导电控制层
128 第2导电控制层
129 场板电极
130 第3电极
131 第4电极
200、200n 场效应晶体管
300 低温度特性电阻元件部
401、406、411、421、428 场效应晶体管
402、412、418、437 电阻
409、424、431 第1电阻
410、427、433 第2电阻
403、413 电容器
404、404a、414、414c、444 栅极端子
405、405a、415、415c、445 漏极端子
407、408、422、423、429、430 栅极偏置端子
416、425、432 导电控制层
417、434 电压发生电路
419、436 二极管
420、435 偏置施加端子
426 控制端子
500、500a、500b、500c、500d 功率放大电路
1000 电阻元件部
d1，d2 距离
M 非活性离子的移动的方向
P 应力

Claims (15)

1.一种电阻元件，其特征在于，
具备：
基板；
第1氮化物半导体层，设置在上述基板的上方；
第2氮化物半导体层，设置在上述第1氮化物半导体层的上方，带隙比上述第1氮化物半导体层大；
二维电子气层，设置在上述第1氮化物半导体层和上述第2氮化物半导体层的界面的上述第1氮化物半导体层侧；
第1电极，设置在上述第1氮化物半导体层的上方，并且与上述二维电子气层欧姆连接；
第2电极，设置在上述第1氮化物半导体层的上方、并且在平面视图中与上述第1电极隔开间隔的位置，并且与上述二维电子气层欧姆连接；以及
绝缘层，与上述第2氮化物半导体层的上表面相接，在平面视图中设置在上述第1电极与上述第2电极之间；
在平面视图中设置在上述第1电极与上述第2电极之间的上述二维电子气层作为电阻要素发挥功能；
在平面视图中在上述第1电极与上述第2电极之间的上述绝缘层的上方不配置导电层；
具有电阻值稳定化构造，该电阻值稳定化构造用于使上述电阻要素的电阻值一定。
2.一种电阻元件，具备电阻元件部和导电控制层，其特征在于，
上述电阻元件部具有：
基板；
第1氮化物半导体层，设置在上述基板的上方；
第2氮化物半导体层，设置在上述第1氮化物半导体层的上方，带隙比上述第1氮化物半导体层大；
二维电子气层，设置在上述第1氮化物半导体层和上述第2氮化物半导体层的界面的上述第1氮化物半导体层侧；
第1电极，设置在上述第1氮化物半导体层的上方，并且与上述二维电子气层欧姆连接；
第2电极，设置在上述第1氮化物半导体层的上方、并且在平面视图中与上述第1电极隔开间隔的位置，并且与上述二维电子气层欧姆连接；以及
绝缘层，与上述第2氮化物半导体层的上表面相接，在平面视图中设置在上述第1电极与上述第2电极之间；
在平面视图中设置在上述第1电极与上述第2电极之间的上述二维电子气层作为电阻要素发挥功能；
上述导电控制层，
在平面视图中设置在上述第1电极与上述第2电极之间的上述绝缘层的上方；
在平面视图中上述第1电极与上述第2电极的排列方向上的上述导电控制层的长度是上述第1电极与上述第2电极的间隔的1/2以上；
上述导电控制层，对应于从上述电阻元件部的外部供给的电压，向上述二维电子气层施加电场而控制上述电阻要素的电阻值；
上述电阻元件具有电阻值稳定化构造，该电阻值稳定化构造用于使上述电阻要素的电阻值一定。
3.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是如下构造：
上述绝缘层由氮化硅(SiN)构成，
上述绝缘层与上述第2氮化物半导体层的界面的上述绝缘层的组分比Si/N为1.1以上、2.3以下。
4.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是具有第1空穴注入电极的构造，
上述第1空穴注入电极，与上述第1电极和上述第2电极之间的上述第1电极侧的上述第2氮化物半导体层的上表面相接而设置，与上述第1电极电连接，当上述第1电极相对于上述第2电极为高电位时向上述第2氮化物半导体层注入空穴。
5.如权利要求4所述的电阻元件，其特征在于，
上述电阻值稳定化构造是还具有第2空穴注入电极的构造，
上述第2空穴注入电极，与上述第1电极和上述第2电极之间的上述第2电极侧的上述第2氮化物半导体层的上表面相接而设置，与上述第2电极电连接，当上述第2电极相对于上述第1电极为高电位时向上述第2氮化物半导体层注入空穴。
6.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是具有第1电子抽取电极的构造，
上述第1电子抽取电极，在平面视图中与上述第1电极和上述第2电极之间的上述第1电极侧的上述第2氮化物半导体层的上表面相接而设置，与上述第1电极电连接，当上述第1电极相对于上述第2电极为高电位时从上述第2氮化物半导体层抽取电子。
7.如权利要求6所述的电阻元件，其特征在于，
上述电阻值稳定化构造是还具有第2电子抽取电极的构造，
上述第2电子抽取电极，在平面视图中与上述第1电极和上述第2电极之间的上述第2电极侧的上述第2氮化物半导体层的上表面相接而设置，与上述第2电极电连接，当上述第2电极相对于上述第1电极为高电位时从上述第2氮化物半导体层抽取电子。
8.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是具有设在上述绝缘层的上方的应力缓冲层的构造。
9.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是具有元件分离层的构造，
上述元件分离层在平面视图中以将上述第1氮化物半导体层包围的方式设置，包含非活性离子；
上述元件分离层的上表面与上述基板的上表面之间的距离小于上述二维电子气层的下表面与上述基板的上表面之间的距离。
10.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是具有高电阻层的构造，
上述高电阻层设置在上述基板与上述第1氮化物半导体层之间，电阻率比上述基板高。
11.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造具有低温度特性电阻元件部，该低温度特性电阻元件部设置在上述基板的上方并且温度系数比上述二维电子气层的温度系数小；
上述低温度特性电阻元件部具有第3电极和在平面视图中设置在与上述第3电极隔开了间隔的位置的第4电极；
上述第1电极与上述第3电极连接；
上述第2电极与上述第4电极连接。
12.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是如下构造，即：
上述第1电极及上述第2电极分别被从上述第2氮化物半导体层的上表面埋入至上述第1氮化物半导体层的一部分，以与上述二维电子气层接触。
13.如权利要求1或2所述的电阻元件，其特征在于，
上述电阻值稳定化构造是如下构造，即：
上述绝缘层在平面视图中与上述第1电极及上述第2电极分别隔开间隔而设置。
14.一种功率放大电路，其特征在于，
具有：
权利要求1或2所述的电阻元件；
场效应晶体管，设置在上述基板的上方；以及
电容器；
上述场效应晶体管具有源极电极、漏极电极及栅极电极；
上述第1电极及上述第2电极的一方与上述栅极电极电连接；
上述第1电极及上述第2电极的另一方经由上述电容器而与上述漏极电极电连接。
15.一种功率放大电路，其特征在于，
具有：
场效应晶体管，设置在上述基板的上方；以及
偏置电路，提供上述场效应晶体管的栅极电压，设定上述场效应晶体管的漏极电流；
上述偏置电路包括权利要求1或2所述的电阻元件。
CN202080004600.9A 2019-04-01 2020-03-24 电阻元件及功率放大电路 Active CN112585751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962827657P 2019-04-01 2019-04-01
US62/827,657 2019-04-01
PCT/JP2020/013165 WO2020203505A1 (ja) 2019-04-01 2020-03-24 抵抗素子及び電力増幅回路

Publications (2)

Publication Number Publication Date
CN112585751A CN112585751A (zh) 2021-03-30
CN112585751B true CN112585751B (zh) 2021-11-12

Family

ID=72666231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004600.9A Active CN112585751B (zh) 2019-04-01 2020-03-24 电阻元件及功率放大电路

Country Status (5)

Country Link
US (1) US11257942B2 (zh)
EP (1) EP3817049A4 (zh)
JP (1) JP6853423B2 (zh)
CN (1) CN112585751B (zh)
WO (1) WO2020203505A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220376042A1 (en) * 2021-04-12 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL177163C (nl) 1976-03-04 1985-08-01 Philips Nv Lagedrukkwikdampontladingslamp.
JP2002009252A (ja) 2000-06-26 2002-01-11 Sony Corp 半導体装置
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
WO2007040160A1 (ja) * 2005-09-30 2007-04-12 Nec Corporation 電界効果トランジスタ
JP4808044B2 (ja) * 2006-02-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール
JP2008226956A (ja) * 2007-03-09 2008-09-25 Koa Corp 抵抗器の製造法および抵抗器
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
US9160326B2 (en) * 2012-07-10 2015-10-13 The Hong Kong University Of Science And Technology Gate protected semiconductor devices
WO2014103126A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 サージ保護素子及び半導体装置
JP6114972B2 (ja) * 2013-07-17 2017-04-19 住友電工デバイス・イノベーション株式会社 増幅回路
JP5707463B2 (ja) 2013-09-30 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6263498B2 (ja) 2015-05-21 2018-01-17 株式会社豊田中央研究所 半導体装置とその製造方法
CN106298117A (zh) * 2015-06-11 2017-01-04 大量科技股份有限公司 电阻元件及其阻值修整方法
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス
CN109155282B (zh) 2016-04-08 2023-04-25 电力集成公司 用于半导体器件的集成电阻器
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure

Also Published As

Publication number Publication date
EP3817049A1 (en) 2021-05-05
US20210265494A1 (en) 2021-08-26
WO2020203505A1 (ja) 2020-10-08
EP3817049A4 (en) 2021-12-29
JPWO2020203505A1 (ja) 2021-04-30
JP6853423B2 (ja) 2021-03-31
CN112585751A (zh) 2021-03-30
US11257942B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US10784853B2 (en) Semiconductor device having a bidirectional switch and a passive electrical network
US9865722B2 (en) Avalanche energy handling capable III-nitride transistors
US8963209B2 (en) Enhancement-mode HFET circuit arrangement having high power and a high threshold voltage
US10332876B2 (en) Method of forming compound semiconductor body
US8716756B2 (en) Semiconductor device
US10128228B1 (en) Type III-V semiconductor device with integrated diode
JPWO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
US20090072269A1 (en) Gallium nitride diodes and integrated components
JP2020053585A (ja) 窒化物半導体装置及びその製造方法
CN106024878B (zh) 具有集成到栅极结构中的rc网络的高电子迁移率晶体管
JP2012212875A (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
JP2008235613A (ja) 半導体装置
JP2014229755A (ja) 半導体装置
US9252253B2 (en) High electron mobility transistor
US20240222444A1 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
CN115241288A (zh) 半导体器件及其制造方法
CN112585751B (zh) 电阻元件及功率放大电路
CN114556561A (zh) 基于氮化物的半导体ic芯片及其制造方法
US9698141B2 (en) Semiconductor device
US20240178309A1 (en) Semiconductor device
CN117581380A (zh) 保护电路和半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant