JP2015023098A

JP2015023098A - 増幅回路

Info

Publication number: JP2015023098A
Application number: JP2013148927A
Authority: JP
Inventors: 忠幸志村; Tadayuki Shimura
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-07-17
Filing date: 2013-07-17
Publication date: 2015-02-02
Anticipated expiration: 2033-07-17
Also published as: JP6114972B2

Abstract

【課題】温度上昇に伴う利得の低下による出力変動を抑制することが可能な増幅回路を提供すること。
【解決手段】本発明は、それぞれが窒化物半導体によって構成されたチャネル層１４と電子供給層１６とを含む第１積層構造を備え、チャネル層１４と電子供給層１６の間の二次元電子ガスをチャネルとするＨＥＭＴ１０２と、ＨＥＭＴ１０２のチャネル層１４および電子供給層１６と同じ層を含む第２積層構造を備え、第２積層構造に生じる二次元電子ガスを抵抗要素とする抵抗素子１０４と、を有し、抵抗素子１０４がＨＥＭＴ１０２の出力および入力の少なくとも一方に対する減衰回路として、ＨＥＭＴ１０２に接続されてなる増幅回路。
【選択図】図１

Description

本発明は増幅回路に関する。

窒化ガリウム（ＧａＮ）などの窒化物半導体を用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）は、ガリウム砒素系半導体を用いたＨＥＭＴ（ＧａＡｓ−ＨＥＭＴ）に対して１０倍以上の電力密度を有する。こうした窒化物半導体を用いたＨＥＭＴ（ＧａＮ−ＨＥＭＴ）はハイパワーデバイスとして用いられている（特許文献１）。

特開２００５−２８６１３５号公報

しかし、温度の上昇に伴い、ＧａＮ−ＨＥＭＴの利得が低下する。利得低下の原因は、二次元電子ガスにおける電子移動度が高温において低下することである。ＧａＮ−ＨＥＭＴを増幅素子として使用する場合、この利得の変動は増幅回路の出力変動につながる。本発明は、温度上昇に伴う利得の低下による出力変動を抑制することが可能な増幅回路を提供することを目的とする。

本発明は、それぞれが窒化物半導体によって構成されたチャネル層と電子供給層とを含む第１積層構造を備え、前記チャネル層と前記電子供給層の間の二次元電子ガスをチャネルとするトランジスタと、前記トランジスタの前記チャネル層および電子供給層と同じ層を含む第２積層構造を備え、前記第２積層構造に生じる二次元電子ガスを抵抗要素とする抵抗素子と、を有し、前記抵抗素子が前記トランジスタの出力および入力の少なくとも一方に対する減衰回路として、前記トランジスタに接続されてなる増幅回路である。

上記構成において、窒化物半導体層に複数の前記トランジスタ、及び複数の前記抵抗素子が形成され、前記複数の抵抗素子は、前記複数のトランジスタのそれぞれの出力および入力の少なくとも一方に対する減衰回路として前記トランジスタに接続されてなる構成とすることができる。

上記構成において、前記トランジスタはＨＥＭＴである構成とすることができる。

上記構成において、前記チャネル層は窒化ガリウム層であり、前記電子供給層は前記チャネル層の上面に設けられた窒化アルミニウムガリウム層である構成とすることができる。

本発明によれば、温度上昇に伴う利得の低下による出力変動を抑制することが可能な増幅回路を提供することができる。

図１（ａ）は実施例１に係る増幅回路を例示する断面図である。図１（ｂ）は抵抗素子を例示する平面図である。図２はＨＥＭＴにおける二次元電子ガスのキャリア移動度及びシートキャリア濃度の温度特性の測定結果である。図３は抵抗素子の抵抗の温度依存性を示す図である。図４はＨＥＭＴを用いた回路を例示する回路図である。図５は利得の計算結果を示す図である。図６（ａ）から図６（ｃ）はＨＥＭＴと抵抗素子との接続例を示す回路図である。

実施例について説明する。

実施例１は、ＨＥＭＴと本発明における抵抗素子とを接続した例である。図１（ａ）は実施例１に係る増幅回路１００を例示する断面図である。

図１（ａ）に示すように、増幅回路１００は、ＨＥＭＴ１０２及び抵抗素子１０４を備える。ＨＥＭＴ１０２及び抵抗素子１０４は、共通する窒化物半導体層（バッファ層１２、チャネル層１４、電子供給層１６、及びキャップ層１８）により形成されている。ＨＥＭＴ１０２は入力される高周波信号を増幅する増幅素子として機能する。抵抗素子１０４はチャネル層１４と電子供給層１６との間の二次元電子ガス（２ＤＥＧ）を抵抗要素とする抵抗体である。抵抗素子１０４を、高周波信号を減衰させるアッテネータとして利用することができる。

積層構造について説明する。基板１０の上に、バッファ層１２、チャネル層１４、電子供給層１６、及びキャップ層１８が積層されている。基板１０は例えば炭化シリコン（ＳｉＣ）、Ｓｉ（シリコン）又はサファイアなどにより形成されている。バッファ層１２は、例えば厚さ３００ｎｍの窒化アルミニウム（ＡｌＮ）により形成されている。チャネル層１４は、例えば厚さ１０００ｎｍの窒化ガリウム（ｉ−ＧａＮ）により形成されている。電子供給層１６は、例えば厚さ２０ｎｍの窒化アルミニウムガリウム（ＡｌＧａＮ）により形成されている。キャップ層１８は、例えば厚さ５ｎｍのｎ−ＧａＮにより形成されている。つまり、ＨＥＭＴ１０２はＧａＮ−ＨＥＭＴである。電子供給層１６はチャネル層１４の上面に接触している。ＨＥＭＴ１０２の積層構造（第１積層構造）のうちチャネル層１４と電子供給層１６との界面付近に二次元電子ガスが発生し、２ＤＥＧがチャネルとして機能する。前述のように、抵抗素子１０４の積層構造（第２積層構造）のうちチャネル層１４と電子供給層１６との界面付近に発生する２ＤＥＧが抵抗要素となる。

キャップ層１８に設けられたリセスから電子供給層１６が露出する。露出した電子供給層１６にソース電極２２、ドレイン電極２４、電極２５及び２６が設けられている。キャップ層１８の上にゲート電極２０が設けられている。ソース電極２２、ドレイン電極２４、電極２５及び２６の上にＳｉＮ（窒化シリコン）膜２８が設けられている。ＳｉＮ膜２８の開口部からソース電極２２、ドレイン電極２４、電極２５及び２６の上面が露出する。ソース電極２２及び電極２６の上にはそれぞれ配線層３０が設けられている。ドレイン電極２４と電極２５とは配線層３２により接続されている。電極２６は接地電位などの基準電位に接続されている。配線層３０及び３２の上にＳｉＮ膜３４が設けられている。ソース電極２２とドレイン電極２４との間における窒化物半導体層がＨＥＭＴ１０２として機能する。電極２５と電極２６との間における窒化物半導体層が抵抗素子１０４として機能する。ドレイン電極２４と電極２５との間におけるチャネル層１４、電子供給層１６及びキャップ層１８には不活性領域１１が形成されている。不活性領域１１は、例えばアルゴン（Ａｒ）の注入などにより形成され、キャップ層１８から電子供給層１６とチャネル層１４との界面を通り、チャネル層１４に到達する。

ソース電極２２、ドレイン電極２４、電極２５及び２６は、例えば下から順にチタン及びアルミニウム（Ｔｉ／Ａｌ）、又はタンタル及びアルミニウム（Ｔａ／Ａｌ）などの金属を積層して形成されたオーミック電極である。ゲート電極２０は、例えば下から順にニッケル及び金（Ｎｉ／Ａｕ）などの金属を積層して形成されている。配線層３０及び３２は例えば金（Ａｕ）などの金属を含み、厚さは例えば１０００ｎｍである。ＳｉＮ膜３４の上に例えばポリイミドなどにより形成された絶縁層を設けてもよい。

図１（ｂ）は抵抗素子１０４を例示する平面図であり、ＳｉＮ層２８及び３４は透視している。図１（ａ）及び図１（ｂ）に示すように、抵抗素子１０４の長さ（電極２５及び２６間の距離）をＬとする。図１（ｂ）に示すように、電極２５及び２６の幅をＷとする。幅Ｗは図１（ａ）の奥行き方向の幅である。

図２はＨＥＭＴ１０２における二次元電子ガスのキャリア移動度及びシートキャリア濃度の温度特性の測定結果である。横軸は温度、左の縦軸は移動度、右の縦軸はシートキャリア濃度を示す。丸は移動度の測定結果、四角はシートキャリア濃度の測定結果を表す。図２に示すように、温度の上昇に伴い、二次元電子ガスのキャリア移動度及びシートキャリア抵抗が低下する。これは、ＨＥＭＴ１０２と抵抗素子１０４とは共通したチャネル層１４を含むため、抵抗素子１０４のキャリア移動度及びシートキャリア濃度の低下は、ＨＥＭＴ１０２の利得低下の原因となる。例えば、１つのＨＥＭＴ１０２の利得の温度係数は−０．０２３ｄＢ／℃である。すなわち、温度上昇と共にＨＥＭＴ１０２の利得は低下する。

図３は抵抗素子１０４の抵抗の温度依存性を示す図である。横軸は温度、縦軸は抵抗を表す。抵抗素子１０４における抵抗とは、図１（ａ）に示した電極２５及び２６間における電気抵抗である。図３に示すように、温度上昇と共に抵抗の変化が見られる。窒化物半導体層の温度係数は０．４５Ω／℃である。このように、二次元電子ガスを利用した抵抗素子１０４は温度依存性を有している。従って、アッテネータ回路を構成する素子として抵抗素子１０４を利用すれば、ＨＥＭＴ１０２の利得低下に応じて減衰量を制御することが可能になる。

図４はＨＥＭＴ１０２を用いた回路１０６を例示する回路図である。図４に示すように、回路１０６は、入力端子Ｉｎと出力端子Ｏｕｔとの間に３つのＨＥＭＴ４０、４４及び５０を備えるモノリシックマイクロ波集積回路（Monolithic
microwave integrated circuit：ＭＭＩＣ）である。ＨＥＭＴ４０、４４及び５０のそれぞれが図１（ａ）のＨＥＭＴ１０２に対応する。回路１０６が備える抵抗Ｒ１、Ｒ４及びＲ７のそれぞれは図１（ａ）の抵抗素子１０４に対応する。入力端子Ｉｎから出力端子Ｏｕｔにかけて、キャパシタＣ１からキャパシタＣ６の手前までを一段目１０８、キャパシタＣ６からキャパシタＣ１１の手前までを二段目１１０、キャパシタＣ１１から分布定数線路５６の手前までを三段目１１２とする。

まず一段目１０８について説明する。入力端子ＩｎとＨＥＭＴ４０のゲート電極との間に、キャパシタＣ１及び分布定数線路４２が直列接続されている。キャパシタＣ１と分布定数線路４２との間にキャパシタＣ２の一端が接続され、キャパシタＣ２の他端は接地されている。分布定数線路４２とＨＥＭＴ４０のゲート電極との間に抵抗Ｒ１の一端が接続されている。抵抗Ｒ１の他端にキャパシタＣ３の一端及び抵抗Ｒ２の一端が接続されている。キャパシタＣ３の他端は接地されている。抵抗Ｒ２の他端はゲートバイアス電圧ＶＧ１に接続されている。ＨＥＭＴ４０のソース電極は接地されている。ＨＥＭＴ４０のドレイン電極とキャパシタＣ４との間には、分布定数線路４８の一端が接続されている。分布定数線路４８の他端は、ドレインバイアス電圧ＶＤ１、キャパシタＣ４の一端、及び抵抗Ｒ３の一端が接続されている。抵抗Ｒ３の他端はキャパシタＣ５の一端と接続されている。キャパシタＣ４及びＣ５の他端は接地されている。

二段目１１０に含まれるＨＥＭＴ４４、キャパシタＣ６〜Ｃ１０、抵抗Ｒ４〜Ｒ６、分布定数線路４６及び５４、ゲートバイアス電圧ＶＧ２並びにドレインバイアス電圧ＶＤ２は、一段目１０８の対応する要素と同様に接続されている。三段目１１２に含まれるＨＥＭＴ５０、キャパシタＣ１１〜Ｃ１５、抵抗Ｒ７〜Ｒ９、分布定数線路５２及び５８、ゲートバイアス電圧ＶＧ３並びにドレインバイアス電圧ＶＤ３は、一段目１０８の対応する要素と同様に接続されている。ＨＥＭＴ５０のドレイン電極と出力端子Ｏｕｔとの間に分布定数線路５６及びキャパシタＣ１６が直列接続されている。キャパシタＣ１７の一端は分布定数線路５６とキャパシタＣ１６との間に接続され、他端は接地されている。各キャパシタ、及び各分布定数線路は、ノイズカット、ＤＣカット及びインピーダンス整合などの機能を果たす。

回路１０６の利得のシミュレーションを行った。シミュレーションでは、ＨＥＭＴ４０、４４及び５０の利得は２５℃における値に固定し、温度変化しないものとした。抵抗素子（抵抗Ｒ１、Ｒ４及びＲ７）の電気抵抗を温度と共に変化させた。温度Ｔは−４０℃、２５℃及び８０℃とした。シミュレーションのパラメータを以下に示す。表１は抵抗Ｒ１、Ｒ４及びＲ７の電気抵抗の温度変化を示す表である。

表２は抵抗Ｒ１、Ｒ４及びＲ７の幅Ｗ及び長さＬを示す表である。

表３はＨＥＭＴ４０、４４及び５０のゲート幅Ｗｇ及びゲート長Ｌｇを示す表である。

表４は抵抗Ｒ２、Ｒ３、Ｒ５、Ｒ６、Ｒ８及びＲ９の電気抵抗を示す表である。

表５はキャパシタＣ１〜Ｃ１７の容量を示す表である。

図５は利得の計算結果を示す図である。横軸は信号の周波数、縦軸は利得を表す。破線はＴ＝−４０℃、点線はＴ＝２５℃、実線はＴ＝８０℃における計算結果を表す。図５に示すように、温度が高くなると、回路１０６の利得は高くなる。例えば周波数が約５．８ＧＨｚにおいて、８０℃における利得は−４０℃における利得より約２ｄＢ高い。５．０ＧＨｚから９．０ＧＨｚの広い周波数帯域にわたって、利得が改善される。図４に示した回路１０６の抵抗素子（抵抗Ｒ１、Ｒ４及びＲ７）の電気抵抗が温度と共に上昇することにより、信号は抵抗素子を通じて接地端子に流れ難くなる。従って、回路１０６における信号の減衰が抑制されるため、ＨＥＭＴ１０２の利得が低下しても、回路１０６全体の出力の変動は抑制される。

既述したように、ＨＥＭＴの温度係数は−０．０２３ｄＢ／℃である。シミュレーションの条件と同じく、３つのＨＥＭＴを、１２０℃の温度範囲（−４０℃から８０℃まで）において使用する例を考える。この場合、−４０℃から８０℃までの温度上昇に伴い、利得は約８．３ｄＢ悪化する。これに対し、図５に示したように、回路１０６では抵抗素子（抵抗Ｒ１、Ｒ４及びＲ７）の電気抵抗の上昇により、回路１０６の出力が２ｄＢ高くなる。つまり、回路１０６において３つのＨＥＭＴ４０、４４及び５０の利得が低下しても、回路１０６全体では出力の低下が約６．３ｄＢに抑えられる。

図６（ａ）から図６（ｃ）はＨＥＭＴ１０２と抵抗素子１０４との接続例を示す回路図である。各例において、入力端子ＩｎにＨＥＭＴ１０２のゲート電極が接続され、出力端子ＯｕｔにＨＥＭＴ１０２のドレイン電極が接続されている。ＨＥＭＴ１０２のソース電極は接地されている。

図６（ａ）の例では、ＨＥＭＴ１０２のゲート電極と入力端子Ｉｎとの間に抵抗素子１０４の一端が接続されている。抵抗素子１０４の他端はキャパシタＣ１８を通じて接地されている。図６（ｂ）の例では、ＨＥＭＴ１０２のドレイン電極と出力端子Ｏｕｔとの間に抵抗素子１０４の一端が接続されている。ドレイン電極と抵抗素子１０４とを接続する配線５９は、図１（ａ）の配線層３２に対応する。図６（ｃ）の例では、ＨＥＭＴ１０２のゲート電極と入力端子Ｉｎとの間に抵抗素子１０４ａの一端が接続され、ＨＥＭＴ１０２のドレイン電極と出力端子Ｏｕｔとの間に抵抗素子１０４ｂの一端が接続されている。抵抗素子１０４ａの他端はキャパシタＣ１８ａを介して接地され、抵抗素子１０４ｂの他端はキャパシタＣ１８ｂを介して接地されている。図６（ａ）から図６（ｃ）に示したように、ゲート電極及びドレイン電極の少なくとも一方に抵抗素子が接続されればよい。図６（ａ）から図６（ｃ）の例以外に、ＨＥＭＴ１０２のゲート電極、ソース電極、及びドレイン電極のうち１つが入力端子Ｉｎと接続され、別の１つが出力電極と接続されてもよい。この場合、ＨＥＭＴ１０２の入力側の電極および出力側の電極の少なくとも一方に抵抗素子が接続されればよい。抵抗素子の一端がＨＥＭＴ１０２に接続され、他端が接地される。信号が抵抗素子を通じて接地端子に流れ難くなり、減衰量が小さくなる。この結果、温度上昇に伴う利得の低下が抑制される。

図６（ａ）から図６（ｃ）に示したように１つのＨＥＭＴに抵抗素子を接続してもよいし、図４に示した回路１０６のように複数のＨＥＭＴのそれぞれに抵抗素子を接続してもよい。

窒化物半導体として、ＧａＮ及びＡｌＧａＮ以外を用いてもよい。窒化物半導体とは、窒素を含む半導体であり、例えば窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１２バッファ層
１４チャネル層
１６電子供給層
１８キャップ層
２０ゲート電極
２２ソース電極
２４ドレイン電極
１００増幅回路
４０、４４、５０、１０２ＨＥＭＴ
１０４、１０４ａ、１０４ｂ抵抗素子
１０６回路

Claims

それぞれが窒化物半導体によって構成されたチャネル層と電子供給層とを含む第１積層構造を備え、前記チャネル層と前記電子供給層の間の二次元電子ガスをチャネルとするトランジスタと、
前記トランジスタの前記チャネル層および電子供給層と同じ層を含む第２積層構造を備え、前記第２積層構造に生じる二次元電子ガスを抵抗要素とする抵抗素子と、を有し、
前記抵抗素子が前記トランジスタの出力および入力の少なくとも一方に対する減衰回路として、前記トランジスタに接続されてなることを特徴とする増幅回路。
窒化物半導体層に複数の前記トランジスタ、及び複数の前記抵抗素子が形成され、
前記複数の抵抗素子は、前記複数のトランジスタのそれぞれの出力および入力の少なくとも一方に対する減衰回路として前記トランジスタに接続されてなることを特徴とする請求項１記載の増幅回路。
前記トランジスタはＨＥＭＴであることを特徴とする請求項１または２記載の増幅回路。
前記チャネル層は窒化ガリウム層であり、
前記電子供給層は前記チャネル層の上面に設けられた窒化アルミニウムガリウム層であることを特徴とする請求項１から３いずれか一項記載の増幅回路。