KR20140026846A - 광소자 - Google Patents
광소자 Download PDFInfo
- Publication number
- KR20140026846A KR20140026846A KR1020120092543A KR20120092543A KR20140026846A KR 20140026846 A KR20140026846 A KR 20140026846A KR 1020120092543 A KR1020120092543 A KR 1020120092543A KR 20120092543 A KR20120092543 A KR 20120092543A KR 20140026846 A KR20140026846 A KR 20140026846A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- plug
- optical
- semiconductor layer
- optical signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 230000003287 optical effect Effects 0.000 claims description 136
- 239000002800 charge carrier Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 18
- 239000012071 phase Substances 0.000 description 66
- 239000000758 substrate Substances 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000010363 phase shift Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure
- G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
광소자가 개시된다. 광소자는, 제1 및 제2 영역을 구비하는 반도체 층과, 상기 반도체 층을 덮는 절연층과, 상기 절연층 상에 위치하는 제1 및 제2 전극 패드, 및 각기, 상기 절연층을 관통하도록 연장되어 상기 제1 및 제2 영역과 상호 대응하는 상기 제1 및 제2 전극 패드를 전기적으로 연결하는 제1 및 제2 플러그를 포함하되, 상기 제1 플러그는 상기 제1 영역과 정류성 접촉하고, 상기 제2 플러그는 상기 제2 영역과 오믹(ohmic) 접촉하는 것을 특징으로 한다.
Description
본 발명의 기술적 사상은 광소자에 관한 것으로, 특히, 고속 동작에 적합하고 제조가 용이한 광소자에 관한 것이다.
전자 장치의 고집적화 및 대용량화 요구와 멀티미디어 정보의 증가 추세에 따라 시스템 내부의 다양한 부품들간의 통신에 광 배선(optical interconnection)을 이용하는 광 집적회로(photonic integrated circuit; PIC)의 활용이 확대되고 있다. 광 집적회로는 전기 신호가 아닌 광신호로 정보를 전달하므로, 전기 신호를 광신호로 변환해주는 광소자, 예컨대 전광 변조기와, 광신호를 전기 신호로 변환해 주는 광소자, 예컨대 광 수신기가 필요하다. 상기 전광 변조기 및 상기 광 수신기는 일반적으로 전기 신호를 광신호로 변환하거나 광신호를 전기 신호로 변환하기 위해 다이오드 타입의 전극을 채용한다.
본 발명이 이루고자 하는 기술적 과제는, 광소자에 채용되는 다이오드 타입의 전극을 형성함에 있어서 반도체와 금속이 접촉되는 일 전극 측을 정류성 접촉, 즉 쇼트키 접합(schottky junction)으로 구성함으로써 고속 동작이 가능하고 제조가 용이한 광소자를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 광소자는, 제1 및 제2 영역을 구비하는 반도체 층, 상기 반도체 층을 덮는 절연층, 상기 절연층 상에 위치하는 제1 및 제2 전극 패드, 및 각기, 상기 절연층을 관통하도록 연장되어 상기 제1 및 제2 영역과 상호 대응하는 상기 제1 및 제2 전극 패드를 전기적으로 연결하는 제1 및 제2 플러그를 포함하되, 상기 제1 플러그는 상기 제1 영역과 정류성 접촉하고, 상기 제2 플러그는 상기 제2 영역과 오믹(ohmic) 접촉하는 것을 특징으로 한다.
일부 실시예에서, 상기 반도체 층은, 상기 제1 영역과 상기 제2 영역 사이에서 전하 캐리어가 유출입되는 제3 영역을 더 구비할 수 있고, 상기 제1 및 제3 영역은, 동일한 전하 캐리어농도를 가질 수 있다.
일부 실시예에서, 상기 제1 및 상기 제3 영역은, 진성(intrinsic) 영역일 수 있다.
일부 실시예에서, 상기 제1 및 제3 영역은, 제1 또는 제2 도전형의 도펀트로 도핑된 외인성(extrinsic) 영역일 수 있다.
일부 실시예에서, 상기 제2 영역은, 제1 또는 제2 도전형의 도펀트로 도핑된 영역이며, 상기 제2 영역의 전하 캐리어 농도는 상기 제1 영역의 전하 캐리어 농도보다 높을 수 있다.
일부 실시예에서, 상기 제1 플러그는, 하면이 상기 제1 영역의 상면에 접할 수 있다.
일부 실시예에서, 상기 제1 플러그는, 하면이 상기 제1 영역에 매립될 수 있다.
일부 실시예에서, 상기 광소자는, 상기 절연층을 관통하도록 연장되어 상기 제1 영역과 상기 제1 전극 패드를 전기적으로 연결하는 제3 플러그를 더 포함할 수 있고, 상기 제3 플러그와 상기 제1 영역은 정류성 접촉할 수 있다.
일부 실시예에서, 상기 제1 플러그의 폭은, 상기 제2 플러그의 폭과 상이할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 광소자는, 제1 및 제2 영역이 정의된 반도체 층, 상기 제1 영역과 정류성 접촉을 형성하며, 상기 반도체 층으로 제1 전기 신호를 전송하는 제1 플러그, 및 상기 제2 영역과 오믹(ohmic) 접촉을 형성하며, 상기 반도체 층으로 제2 전기 신호를 전송하는 제2 플러그를 포함한다.
상술한 본 발명에 따른 광소자는, 두 전극 중 어느 하나의 전극 측에서 전극 패드와 반도체 층을 연결하는 플러그가 반도체 층과 정류성 접촉되는 구조를 가짐으로써, 접합 정전 용량이 저감되어 고속 동작에 더 적합할 수 있다.
또한, 본 발명에 따른 광소자는, 두 전극 측 모두 오믹 접촉 구조를 이루기 위해 전극 형성 시 반도체 층에 제1 또는 제2 도전형의 고농도 도핑 영역을 형성하는 기존의 광소자와 달리, 반도체 층에 제1 또는 제2 도전형의 고농도 도핑 영역을 형성하기 위한 공정을 일부 생략할 수 있어 제조가 용이할 수 있고 제조 비용 또한 저감될 수 있다.
다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자로서 위상 쉬프터(phase shifter)를 포함하는 전광 변조기(elctro-optic modulator)를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 3a 및 도 3b는 도 2의 Ⅲ-Ⅲ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도들이다.
도 4는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다.
도 6은 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 7은 도 6의 Ⅶ-Ⅶ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 위상 쉬프터의 제조 방법을 순서에 따라 나타낸 측단면도들이다.
도 9는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 10은 도 9의 Ⅹ-Ⅹ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다.
도 11은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자로서 광 다이오드(photodiode)를 포함하는 광 수신기(optical receiver)를 나타내는 개략적인 블록도이다.
도 12a 및 도 12b는 광 다이오드의 실시예들을 설명하기 위한 측단면도들이다.
도 13은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자를 포함하는 광 집적회로를 개략적으로 나타내는 블록도이다.
도 14는 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자를 포함하는 광 집적회로 시스템을 개략적으로 나타내는 블록도이다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자로서 위상 쉬프터(phase shifter)를 포함하는 전광 변조기(elctro-optic modulator)를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 3a 및 도 3b는 도 2의 Ⅲ-Ⅲ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도들이다.
도 4는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다.
도 6은 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 7은 도 6의 Ⅶ-Ⅶ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 위상 쉬프터의 제조 방법을 순서에 따라 나타낸 측단면도들이다.
도 9는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다.
도 10은 도 9의 Ⅹ-Ⅹ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다.
도 11은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자로서 광 다이오드(photodiode)를 포함하는 광 수신기(optical receiver)를 나타내는 개략적인 블록도이다.
도 12a 및 도 12b는 광 다이오드의 실시예들을 설명하기 위한 측단면도들이다.
도 13은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자를 포함하는 광 집적회로를 개략적으로 나타내는 블록도이다.
도 14는 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자를 포함하는 광 집적회로 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 또한, 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)"이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은, 중간에 다른 소자를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자로서 위상 쉬프터(phase shifter)를 포함하는 전광 변조기(elctro-optic modulator)를 개략적으로 나타내는 블록도이다. 일반적으로, 전광 변조기는 크게 전계 흡수형 변조기와 간섭형 변조기로 구분된다. 상기 간섭형 변조기는 입력 광신호를 분리하여 적어도 하나의 광신호의 위상을 변조시키고, 위상이 유지된 광신호와 위상이 변조된 광신호 사이의 상쇄간섭 및 보강 간섭을 이용하여 전광 변조된 광신호를 출력하는 변조기로서, 이러한 구조의 변조기를 마흐-젠더(Mach-Zehnder) 간섭계형 변조기라고 한다. 이하에서는 전광 변조기(10)를 설명함에 있어서 상기 마흐-젠더 간섭계형 변조기를 예로 들어 설명하고 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
도 1을 참조하면, 전광 변조기(10)는 광분할부(200), 위상 쉬프트부(100), 및 광결합부(300)를 포함할 수 있다. 광분할부(200)는 외부, 예컨대 광원(미도시)으로부터 수신된 광신호(LI)를 제1 광신호(LI1) 및 제2 광신호(LI2)로 분리하여 위상 쉬프트부(100)로 전송할 수 있다. 위상 쉬프트부(100)는 제1 광신호(LI1)의 위상을 유지하여 제1 출력 광신호(LO1)로 출력할 수 있다. 또한 위상 쉬프트부(100)는 외부, 예컨대 전기 신호 생성기(미도시)로부터 수신된 제1 전기 신호 및 제2 전기 신호에 응답하여 제2 광신호(LI2)의 위상을 쉬프트하여 제2 출력 광신호(LO2)로 출력할 수 있다. 상기 제1 전기 신호는 변조된 전원 전압(VD)일 수 있고, 상기 제2 전기 신호는 접지 전압(VG) 일 수 있다. 광결합부(300)는 제1 출력 광신호(LO1) 및 제2 출력 광신호(LO2)를 결합하여 전광 변조된 광신호(LM)를 출력할 수 있다. 광분할부(200), 위상 쉬프트부(100), 및 광결합부(300)에 대해서는 이하에서 더 상세히 설명한다.
도 2는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다. 도 2에서는 설명의 편의를 위해 전광 변조기(10)가 반도체 기판(101) 상에 적층된 하부 절연층(102) 상에 위치하는 것으로 도시하였다. 그리고, 전광 변조기(10)는 외부로부터 광신호(LI)를 입력받는 입력 그레이팅 커플러(1) 및 전광 변조된 광신호(LM)를 외부로 출력하는 출력 그레이팅 커플러(2)를 더 포함하는 것으로 도시하였다. 또한, 설명의 편의를 위해 제1 전극 패드(141) 및 제2 전극 패드(142)와 하부 절연층(102) 사이에 존재하는 상부 절연층의 도시를 생략하였음을 알려둔다. 이하에서 설명되는 도 4, 도 6, 및 도 9에서도 동일하다.
도 1 및 도 2를 참조하면, 광분할부(200)는 입력 그레이팅 커플러(1)로부터 광통신의 매개로서 사용되는 광신호(LI)를 수신할 수 있다. 광분할부(200)는 광신호(LI)를 동일한 위상을 갖는 제1 광신호(LI1) 및 제2 광신호(LI2)로 분리할 수 있다. 광분할부(200)는 제1 광신호(LI1)를 위상 쉬프트부(100)의 위상 유지부(100a)로 전송할 수 있고, 제2 광신호(LI2)를 위상 쉬프트부(100)의 위상 쉬프터(100b)로 전송할 수 있다.
위상 쉬프트부(100)는 위상 유지부(100a) 및 위상 쉬프터(100b)를 포함할 수 있다. 도 2에서는 위상 쉬프트부(100)가 각각 하나의 위상 유지부(100a) 및 위상 쉬프터(100b)를 포함하는 것으로 도시하고 있으나 이에 한정되는 것은 아니며, 복수개의 위상 유지부(100a) 및 위상 쉬프터(100b)를 포함할 수도 있다.
위상 유지부(100a)는 광 도파로(120)로 구성될 수 있고, 입력된 제1 광신호(LI1)를 위상을 변조시키지 않고 제1 출력 광신호(LO1)로 광결합기(300)에 출력할 수 있다.
위상 쉬프터(100b)는 제1 영역(111), 제2 영역(112) 및 제3 영역(113)을 포함하는 반도체 층(110), 반도체 층(110)을 덮는 상부 절연층(미도시), 제1 및 제2 전극 패드들(141, 142), 제1 영역(111)과 제1 전극 패드(141)를 전기적으로 연결하는 제1 플러그(131)들, 및 제2 영역(112)과 제2 전극 패드(142)를 전기적으로 연결하는 제2 플러그(132)들로 구성될 수 있다. 도 2에서는 제1 플러그(131)들과 제2 플러그(132)들은 제3 영역(113)을 기준으로 반대측에서 서로 동일한 수로 구비되는 것을 도시하고 있으나 이에 한정되는 것은 아니며, 서로 상이한 수로 구성될 수도 있다.
제1 영역(111)은 제1 플러그(131)들과 정류성 접촉을 이루며 제1 전기 신호(VD)를 제공 받는 전극으로 동작할 수 있고, 제2 영역(112)은 제2 플러그(132)들과 오믹(ohmic) 접촉을 이루며 제2 전기 신호(VG)를 제공 받는 전극으로 동작할 수 있다. 그리고, 제3 영역(113)은 제2 광신호(LI2)가 이동하는 경로로서 동작할 수 있다. 위상 쉬프터(100b)는 상기 구조를 통해서 제1 전기 신호(VD) 및 제2 전기 신호(VG)에 응답하여 제1 영역(111)과 제2 영역(112)으로부터 전하 캐리어들을 제3 영역(113)으로 주입시킬 수 있고, 이에 따라 제3 영역(113)의 굴절율이 변화하여 제2 광신호(L2)의 위상을 변화시켜 제2 출력 광신호(LO2)로 광결합기(300)에 출력할 수 있다. 위상 쉬프터(100b)에 대해서는 이하에서 도 3a 및 도 3b를 참조하여 보다 상세히 설명한다.
광결합부(300)는 제1 출력 광신호(LO1) 및 제2 출력 광신호(LO2)를 결합하여, 입력된 광신호(LI)가 전송하고자 하는 데이터에 상응하도록 전광 변조된 광신호(LM)를 출력 그레이팅 커플러(2)로 전송할 수 있다.
도 3a 및 도 3b는 도 2의 Ⅲ-Ⅲ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도들이다. 도 3a와 도 3b는 각기 위상 쉬프터에서 플러그와 반도체 층의 접촉 구조에 대한 실시예들을 도시한다. 이하에서 도 3b를 설명함에 있어서, 도 3a에서와 동일 또는 유사한 구성들에 대하여는 동일한 부호를 부여하고 이들에 대한 중복 설명은 생략한다.
도 1, 도 2 및 도 3a를 참조하면, 위상 쉬프터(100b)는 반도체 기판(101), 하부 절연층(102), 반도체 층(110), 상부 절연층(103), 제1 및 제2 플러그들(131, 132), 및 제1 및 제2 전극 패드들(141, 142)을 포함할 수 있다.
반도체 기판(101)은, 예컨대 실리콘 기판일 수 있다. 하부 절연층(102)은 반도체 기판(101) 상에 위치할 수 있으며, 예컨대 실리콘 산화물로 형성될 수 있다.
반도체 층(110)은 하부 절연층(102) 상에 위치할 수 있다. 반도체 층(110)은 반도체 물질, 예컨대 단결정 실리콘으로 형성될 수 있다. 반도체 층(110)은 소정의 전하 캐리어 농도를 갖도록 제1 도전형, 예컨대 P형 또는 제2 도전형, 예컨대 N형의 도펀트로 도핑된 외인성 실리콘, 또는 도핑되지 않은 진성 실리콘으로 형성될 수도 있다.
반도체 층(110)은 제1 영역(111), 제2 영역(112), 및 제3 영역(113)을 포함할 수 있다. 반도체 층(110)의 제1 영역(111) 및 제2 영역(112)은 제2 광신호(LI2)의 손실을 최소화하기 위하여 제3 영역(113) 보다 작은 두께를 가질 수 있으며, 후술되는 바와 같이 제1 영역(111) 및 제2 영역(112)에서 제3 영역(113)으로 유출입되는 전하 캐리어들의 양이 서로 대칭적일 수 있도록 서로 동일한 두께를 가질 수 있다. 그러나 이에 한정되는 것은 아니며, 제1 영역(111)과 제2 영역(112)은 두께가 서로 상이할 수도 있다. 반도체 층(110)은 제1 영역(111) 및 제2 영역(112)보다 제3 영역(113)이 큰 두께를 가짐으로써 제3 영역(113)이 제1 영역(111) 및 제2 영역(112)의 일면을 기준으로 돌출된 구조를 가질 수 있다. 도 3a에서는 반도체 층(110)이, 제3 영역의 제1 부분(113a)이 제1 영역(111) 및 제2 영역(112)과 동일한 두께를 갖고 제3 영역의 제2 부분(113b)이 제1 영역(111) 및 제2 영역(112)의 상면을 기준으로 돌출된 구조를 가지는 것으로 도시되고 있으나 이에 한정되는 것은 아니다. 반도체 층(110)은, 제3 영역의 제1 부분(113a)이 제1 영역(111) 및 제2 영역(112)과 동일한 두께를 갖고 제3 영역의 제2 부분(113b)이 제1 영역(111) 및 제2 영역(112)의 하면을 기준으로 돌출된 구조를 가질 수 있다. 또한 반도체 층(110)은 제1 영역(111) 및 제2 영역(112)의 상면과 하면 측으로 제3 영역(113)이 모두 돌출된 구조를 가질 수도 있다.
제1 영역(111)은 제1 전극 패드(141) 및 제1 플러그(131)를 통해 제1 전기 신호(VD)를 제공받아 전극으로 동작하는 영역일 수 있다. 특히, 제1 영역(111)은 상면의 일부가 제1 플러그(131)의 하면과 접합되어 정류성 접촉, 즉, 전압-전류 특성이 일 방향의 바이어스 시에는 전류가 흐르고 반대 방향의 바이어스 시에는 전류가 거의 흐르지 않는 반도체-금속 접촉을 구현할 수 있다.
제1 영역(111)은, 반도체 층(110)이 제1 또는 제2 도전형의 도펀트로 도핑되지 않은 진성(intrinsic) 영역일 수 있다. 또한, 제1 영역(111)은, 반도체 층(110)이 소정의 전하 캐리어농도를 갖도록 제1 또는 제2 도전형의 도펀트로 도핑된 경우, 추가 도핑이 생략되어 전하 캐리어 농도를 유지하는 제1 또는 제2 도전형의 외인성(extrinsic) 영역일 수 있다. 단, 이 경우 제1 영역(110)의 도핑 농도는 제1 영역(111)과 제1 플러그(131)가 정류성 접촉을 유지할 수 있도록, 제1 플러그(131)에 포함된 금속 물질을 고려하여 결정됨이 바람직하다.
제2 영역(112)은 제2 전극 패드(142) 및 제2 플러그(132)를 통해 제2 전기 신호(VG)를 제공받아 전극으로 동작할 수 있다. 특히, 제2 영역(112)은 상면의 일부가 제2 플러그(131)의 하면과 접합되어 오믹 접촉, 즉, 전압-전류 특성이 선형성을 갖는 반도체-금속 접촉을 구현할 수 있다.
제2 영역(112)은, 제2 영역(112)의 전 영역이 제1 또는 제2 도전형의 도펀트로 고농도로 도핑된 영역일 수 있다. 도 3a에서는 제2 영역(112) 전체가 제1 또는 제2 도전형의 고농도 도핑 영역인 것을 도시하고 있으나 이에 한정되는 것은 아니다. 제2 영역(112)은 제1 또는 제2 도전형의 저농도 도핑 영역과 고농도 도핑 영역을 포함할 수도 있다. 이에 대해서는 이하에서 도 9 및 도 10을 참조하여 설명한다.
제3 영역(113)은 제2 광신호(LI2)가 이동하는 경로를 제공할 수 있다. 그리고, 제3 영역(113)은 제1 영역(111) 및 제2 영역(112)으로부터 전하 캐리어들이 유출입될 수 있다. 이에 따라, 제3 영역(113)은 굴절률이 변화될 수 있어, 제2 광신호(LI2)의 위상을 변조시키는 동작이 수행될 수 있다.
제3 영역(113)은 제1 영역(111)과 실질적으로 동일한 전하 캐리어농도를 가질 수 있다. 즉, 제3 영역(113)은 제1 영역(111)과 같이 진성 영역일 수 있으며, 소정의 전하 캐리어농도를 갖도록 제1 또는 제2 도전형의 도펀트로 도핑된 외인성 영역일 수도 있다.
앞서 설명된 바와 같이 제3 영역(113)은 제3 영역의 제1 부분(113a)이 제1 영역(111) 및 제2 영역(112)과 동일한 두께를 갖고, 제3 영역의 제2 부분(113b)이 상측으로 돌출된 구조를 가질 수 있다. 제3 영역의 제2 부분(113b)은 제1 및 제2 플러그들(131, 132)과 이격될 수 있다. 그리고 제3 영역의 제2 부분(113b)은 제1 및 제2 전극 패드들(141, 142)로부터 이격될 수 있다. 또한, 제3 영역의 제2 부분(113b)은 제2 영역(112)의 도핑으로 인한 제2 광신호(LI2)의 손실을 방지하기 위해, 제3 영역의 제1 부분(113a)보다 좁은 폭을 가질 수 있다. 이와 같은 경우, 제3 영역의 제2 부분(113b)은 제3 영역의 제1 부분(113a)의 중앙에 위치하도록 형성될 수 있으나, 이에 한정되는 것은 아니다. 다만, 제3 영역의 제2 부분(113b)은 제1 영역(111)과 제2 영역(112)으로부터 유출입되는 전하 캐리어들의 양이 서로 대칭적일 수 있도록 형성됨이 바람직하다.
상부 절연층(103)은 반도체 층(110)을 덮도록 형성될 수 있으며, 예컨대 실리콘 산화물로 형성될 수 있다. 상부 절연층(103)은, 제1 및 제2 플러그들(131, 132)을 형성하기 위한 식각 공정에서의 공정 마진 확보 측면 및 저항 감소 측면을 고려할 때 얇은 두께를 가지는 것이 바람직하다. 다만, 상부 절연층(103)은 반도체 층(110)의 제3 영역(113)으로 이동하는 광신호의 손실을 방지하기 위해 적절한 두께를 갖도록 형성되어야 한다. 상부 절연층(103)의 두께는, 반도체 층(110)의 제3 영역(113)이 제1 및 제2 전극 패드들(141, 142)과 소정의 최소 거리, 예컨대 1um를 두고 형성됨을 고려하여 결정될 수 있다.
제1 및 제2 플러그들(131, 132)은 각기 반도체 층(110)의 제1 및 제2 영역(111, 112)을 대응하는 제1 및 제2 전극 패드들(141, 142)에 전기적으로 연결할 수 있다. 제1 및 제2 플러그들(131, 132)은 동일한 공정 단계(도 8h 참조)에서 형성될 수 있으며, 상호 동일한 폭(w1)을 가질 수 있다. 제1 및 제2 플러그들(131, 132)이 서로 상이한 폭을 가지는 경우에 대해서는 이하에서 도 6 및 도 7을 참조하여 설명한다. 그리고, 제1 및 제2 플러그들(131, 132)은 수직 방향으로 폭이 증가하는 형상을 가질 수도 있으며, 대응하는 제1 및 제2 영역(111, 112)과 접촉하는 하면의 면적이 다른 단면보다 넓은 형상을 가질 수도 있다. 제1 및 제2 플러그들(131, 132)은 금속 물질, 예컨대 알루미늄, 구리, 텅스텐 등으로 형성될 수 있다. 제1 및 제2 플러그(131, 132)는 도 2에 도시된 바와 같이 복수개로 형성될 수 있다. 제1 및 제2 플러그(131, 132)는 원형, 타원형, 또는 다각형 중 어느 하나의 단면을 가질 수 있으며, 수평방향으로 연장되는 라인 형상(line shape)일 수도 있다.
제1 및 제2 전극 패드들(141, 142)은 각기 제1 전기 신호(VD) 및 제2 전기 신호(VG)를 제공받을 수 있다. 그리고, 제1 전극 패드(141)는 제1 플러그(131)를 통해 반도체 층(110)의 제1 영역(111)으로 제1 전기 신호(VD)를 전송할 수 있고, 제2 전극 패드(142)는 제2 플러그(132)를 통해 반도체 층(110)의 제2 영역(112)으로 제2 전기 신호(VG)를 전송할 수 있다.
도 1, 도 2 및 도 3b를 참조하면, 위상 쉬프터(100b)는 도 3a에 도시된 실시예에서와 달리 제1 플러그(131)의 일부가 제1 영역(111)에 매립될 수 있고, 제2 플러그(132)의 일부가 제2 영역(112)에 매립될 수 있다. 이 경우, 제1 플러그(131)는 하면 및 측면의 일부가 제1 영역(111)에 매립되어 정류성 접촉함으로써 접합 정전 용량이 변화될 수 있다. 마찬가지로, 제2 플러그(132) 또한 하면 및 측면의 일부가 제2 영역(112)에 매립되어 오믹 접촉함으로써 접합 정전 용량이 변화될 수 있다. 따라서, 요구되는 광소자 특성에 따라 플러그와 반도체 층의 접합 구조를 변화시킴으로써, 위상 쉬프터(100b)의 동작 속도 등의 특성을 조절할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 광소자로서 위상 쉬프터(100b)는, 전극으로 동작하는 제1 영역(111)을 제1 플러그(131)와 정류성 접촉을 이루도록 함으로써, 전송하려는 데이터에 상응하는 제1 전기 신호(VD)에 응답하여 보다 고속으로 위상 변조 동작이 가능할 수 있다. 이는, 전류의 흐름이 다수 전하 캐리어의 주입에 기인하기 때문에 소수 전하 캐리어의 주입과 관련된 축적으로 인한 시간 지연이 없고 접합 정전 용량 또한 낮아 동작 속도가 향상되는 정류성 접촉의 특성에 기인한다.
또한, 본 발명의 일 실시예에 따른 광소자로서 위상 쉬프터(100b)는, 전극으로 동작하는 제1 영역(111)을 제1 플러그(131)와 정류성 접촉을 이루도록 구성함으로써, 모든 전극이 오믹 접촉을 이루도록 하기 위해 필요한 추가 도핑 공정이 생략될 수 있어 간소화된 프로세스를 통해 제조가 가능해지므로 제조 비용의 저감을 가능하게 한다.
도 4는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다. 도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다. 도 4 및 도 5를 설명함에 있어서, 도 2, 도 3a, 및 도 3b를 함께 참조하여 차이점을 중심으로 설명하되, 도 2, 도 3a, 및 도 3b에서와 동일 또는 유사한 구성들에 대하여는 동일한 부호를 부여하고 이들에 대한 중복 설명은 생략한다.
도 2 내지 도 5를 참조하면, 위상 쉬프트부(100)는 위상 유지부(100a) 및 위상 쉬프터(100c)를 포함할 수 있다. 위상 쉬프터(100c)는 제1 전극 패드(141)와 제1 영역(111)을 전기적으로 연결하는 제3 플러그(133)들을 더 포함할 수 있다.
제3 플러그(133)는 제1 플러그(131)와 마찬가지로 하면이 제1 영역(111)의 상면에 접합되어 정류성 접촉을 구현할 수 있다. 또는 제3 플러그(133)는 하면 및 측면의 일부가 제1 영역(111)에 매립되어 정류성 접촉을 구현할 수도 있다. 그리고, 제3 플러그(133)는 반도체 층(110)의 외곽 측으로 제1 플러그(131)와 이격되도록 형성될 수 있다. 제3 플러그(133)는 제1 및 제2 플러그들(131, 132)과 동일한 공정 단계에서 형성될 수 있으며, 상호 동일한 폭(w1)을 가질 수 있다. 그러나 이에 한정되는 것은 아니고, 제3 플러그(133)는 제1 및 제2 플러그들(131, 132)과 상이한 폭을 가질 수도 있다. 제3 플러그(133)는 제1 및 제2 플러그들(131, 132)과 마찬가지로 다양한 형상을 가질 수 있다.
위상 쉬프터(100c)는 제1 플러그(131)와 동일한 기능을 수행하는 제3 플러그(133)들을 더 포함함으로써 접합 정전 용량을 변화시킬 수 있고, 요구되는 광소자 특성에 따라 동작 속도 등의 특성을 조절할 수 있다. 필요에 따라서는, 위상 쉬프터(100c)는 제3 플러그(133)와 같이 제1 플러그(131)와 동일한 기능을 수행하는 플러그들을 제1 영역(111)과 제1 전극 패드(141) 사이에 더 포함할 수 있다. 이 경우, 위상 쉬프터(100c)에 부가되는 플러그들의 수는 제1 전극 패드(141)의 폭, 레이아웃을 고려하여 적절한 수로 구성됨이 바람직하다.
도 6은 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다. 도 7은 도 6의 Ⅶ-Ⅶ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다. 도 6 및 도 7을 설명함에 있어서, 도 2, 도 3a, 및 도 3b를 함께 참조하여 차이점을 중심으로 설명하되, 도 2, 도 3a, 및 도 3b에서와 동일 또는 유사한 구성들에 대하여는 동일한 부호를 부여하고 이들에 대한 중복 설명은 생략한다.
도 2, 도 3a, 도 3b, 도 6 및 도 7을 참조하면, 위상 쉬프트부(100)는 위상 유지부(100a) 및 위상 쉬프터(100d)를 포함할 수 있다. 위상 쉬프터(100d)는 제1 전극 패드(141)와 제1 영역(111)을 전기적으로 연결하는 제1 플러그(131)를 대신하여 제4 플러그(134)를 포함할 수 있다.
제4 플러그(134)는 제1 플러그(131)와 상이한 폭(w2)을 가질 수 있다. 예컨대 제4 플러그(133)의 폭(w2)은 제1 플러그(131) 또는 제2 플러그(132)의 폭(w1)보다 넓을 수 있다. 제4 플러그(134)는 제1 플러그(131)와 마찬가지로 하면이 제1 영역(111)의 상면에 접합되어 정류성 접촉을 구현할 수 있다. 또는 제4 플러그(134)는 하면 및 측면의 일부가 제1 영역(111)에 매립되어 정류성 접촉을 구현할 수도 있다. 제4 플러그(134)는 제2 플러그(132)와 동일한 공정 단계에서 형성될 수 있으며, 상이한 공정 단계에서 형성될 수도 있다. 그리고, 제4 플러그(134)는 앞서 설명된 제1 및 제2 플러그들(131, 132)과 마찬가지로 다양한 형상을 가질 수 있다.
위상 쉬프터(100d)는 제1 플러그(131)와 동일한 기능을 수행하되 폭이 더 넓은 제4 플러그(134)들을 포함함으로써, 접합 정전 용량을 변화시킬 수 있고, 요구되는 광소자 특성에 따라 동작 속도 등의 특성을 조절할 수 있다. 한편, 위상 쉬프터(100d)는 도 4 및 도 5에 도시된 바와 같이 제4 플러그(134)와 동일한 기능을 수행하는 플러그들을 제1 영역(111)과 제1 전극 패드(141) 사이에 더 포함할 수도 있다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 광소자로서 위상 쉬프터의 제조 방법을 순서에 따라 나타낸 측단면도들이다. 특히, 도 8a 내지 도 8g는 도 2의 Ⅲ-Ⅲ 선을 따라 위상 쉬프터를 절개한 단면을 나타낸다. 본 발명의 개념은, 각 순서에 대한 설명에서 예시되는 방법들에 한정되는 것은 아님을 알려둔다.
도 8a를 참조하면, 먼저, 반도체 기판(101), 하부 절연층(102), 반도체 물질 층(110a)을 순차적으로 적층한다. 반도체 기판(101)은 예컨대, 단결정 실리콘층일 수 있다. 하부 절연층(102)은 예컨대, 실리콘 산화물 층일 수 있다. 반도체 물질 층(110a)은 예컨대, 단결정 실리콘 층일 수 있다. 또한 반도체 물질 층(110a)은 소정의 전하 캐리어 농도를 갖도록 제1 또는 제2 도전형의 도펀트로 도핑된 외인성 실리콘 층이거나, 도핑되지 않은 진성 실리콘 층일 수 있다.
한편, 기판으로서 SOI(Silicon On Insulator) 기판을 이용하는 경우 상부 실리콘 층을 반도체 물질 층(110a)으로 이용할 수 있다. 반면, 기판으로서 실리콘 벌크(bulk) 기판을 이용하는 경우에는 상기 실리콘 벌크 기판을 산화시켜 실리콘 옥사이드와 같은 절연층을 형성한 후, 다시 비정질(amorphous) 실리콘이나 폴리 실리콘을 절연층 상에 증착하고 SPE(Solid Phase Epitaxial) 성장 공정이나 LEG(Laser Epitaxial Growth) 공정을 통해 단결정화된 단결정 실리콘을 형성하고, 상기 단결정 실리콘을 반도체 물질 층(110a)으로 이용할 수 있다.
도 8b 및 도 8c를 참조하면, 반도체 물질 층(110a) 상에 포토레지스트 패턴(PR1)을 형성한 후, 포토레지스트 패턴(PR1)을 마스크로 하여 반도체 물질 층(110a)을 식각함으로써 예비 반도체 층(110b)을 형성한다.
도 8d 및 도 8e를 참조하면, 예비 반도체 층(110b) 상에 포토레지스트 패턴(PR2)을 형성한 후, 포토레지스트 패턴(PR2)을 마스크로 하여 예비 반도체 층(110b)의 노출된 부분을 식각함으로써 반도체 층(110)을 형성한다. 이때, 예비 반도체 층(110b)의 노출된 부분들을 식각 차이를 두어 앞서 설명된 바와 같이 중심 부분이 돌출된 구조를 갖도록 한다.
도 8f를 참조하면, 반도체 층(110) 상에 포토레지스트 패턴(PR3)을 형성한다. 그리고, 노출된 반도체 층(110)으로 제1 도전형 또는 제2 도전형의 도펀트를 예컨대, 이온 임플란테이션을 통해 주입하여 반도체 층(110)에 제2 영역(112)을 정의한다. 제2 영역(112)은 앞서 설명된 바와 같이 오믹 접촉이 형성되는 영역이므로, 높은 캐리어 농도를 갖도록 제1 도전형 또는 제2 도전형의 도펀트로 고농도 도핑한다. 도 8f에서는 제2 영역(112) 전체에 걸쳐 제1 또는 제2 도전형의 고농도 도핑 영역이 형성되는 것으로 도시하였으나, 제2 영역(112)의 소정 깊이에 까지 제1 또는 제2 도전형의 고농도 도핑 영역이 형성될 수도 있다.
도 8g 및 도 8h를 참조하면, 반도체 층(110)을 덮는 상부 절연층(103)을 형성한 후, 상부 절연층(103) 상에 포토레지스터 패턴(미도시)을 형성하고 이를 마스크로 하여 상부 절연층(103)의 노출된 부분을 소정의 깊이까지 식각하여 제1 및 제2 플러그들(131, 132)을 형성하기 위한 홀들을 형성한다. 한편, 제1 및 제2 플러그들(131, 132)이 반도체 층(110)에 일부 매립되도록 하는 경우, 상기 홀들을 소정의 깊이까지 리세스되도록 더 식각한다. 상기 홀들은 서로 동일하거나 상이한 폭을 가질 수 있으며, 다양한 형상을 가질 수도 있다. 또한 반도체 층(110)의 제1 영역(111) 측에는 추가적으로 적어도 하나 이상의 홀을 더 형성할 수도 있다. 다음으로 상기 홀들에 알루미늄, 구리 등과 같은 금속 물질을 예컨대, CVD, PVD, 또는 ALD 등의 방법으로 매립하고, CMP 또는 에치백 등의 방법으로 평탄화하여 제1 및 제2 플러그들(131, 132)을 형성한다.
도 8i를 참조하면, 상부 절연층(103) 상에 전극 패드 물질층(미도시), 예컨대 도전성 물질을 CVD, 스퍼터링과 같은 PVD, ALD 등의 방법을 이용하여 형성하고, 포토리소그래피 방법으로 패터닝하여 제1 및 제2 전극 패드(141, 142)를 형성한다.
이와 같이, 본 발명의 일 실시예에 따른 광소자로서 위상 쉬프터(100b)는, 두 전극 측 모두 오믹 접촉 구조를 이루기 위해 반도체 층에 제1 또는 제2 도전형의 고농도 도핑 영역을 형성하는 기존의 광소자와는 달리, 어느 하나의 전극 측에만 제1 또는 제2 도전형의 고농도 도핑 영역을 형성할 수 있어 제조 공정이 간소화된다. 그리고 추가적인 도핑 공정의 생략으로 인해 도핑 공정에 필요한 마스크 수를 줄일 수 있어 제조 비용을 효과적으로 저감시킬 수 있으면서도 정류성 접촉 구조를 가지는 전극을 통해 동작 속도 또한 향상시킬 수 있다.
도 9는 도 1의 전광 변조기의 일 실시예를 상세하게 나타내는 사시도이다. 도 10은 도 9의 Ⅹ-Ⅹ 선을 따라 위상 쉬프트부에 포함된 위상 쉬프터를 절개한 단면을 나타내는 측단면도이다. 도 9 및 도 10을 설명함에 있어서, 도 2, 도 3a, 및 도 3b를 함께 참조하여 차이점을 중심으로 설명하되, 도 2, 도 3a, 및 도 3b에서와 동일 또는 유사한 구성들에 대하여는 동일한 부호를 부여하고 이들에 대한 중복 설명은 생략한다.
도 2, 도 3a, 도 3b, 도 9 및 도 10을 참조하면, 위상 쉬프트부(100)는 위상 유지부(100a) 및 위상 쉬프터(100e)를 포함할 수 있다. 위상 쉬프터(100d)는 도 2에서 제2 영역(112) 전체가 제1 또는 제2 도전형의 도펀트로 도핑된 고농도 도핑 영역인 것과 달리, 제2 영역(112)이 제1 또는 제2 도전형의 도펀트로 도핑된 제1 도핑 영역(114)과 제2 도핑 영역(115)으로 구성될 수 있다. 상세하게는, 제2 영역(112)에서 제2 플러그(132)의 하면과 접촉하는 콘택 영역을 제1 또는 제2 도전형의 제2 도핑 영역(115)으로 형성하고, 상기 콘택 영역 이외의 영역을 제1 또는 제2 도전형의 제1 도핑 영역(114)으로 형성할 수 있다. 이 경우, 제2 도핑 영역(115)의 전하 캐리어 농도는 제1 도핑 영역(114)의 전하 캐리어 농도보다 높을 수 있다. 이와 같이, 오믹 접촉을 형성하는 영역만을 고농도 도핑함으로써 제3 영역(113)에서 광신호 위상 변조 효율이 저하되는 것을 방지할 수 있다.
한편, 도 9 및 도 10에 도시된 위상 쉬프터(100d)는, 도 8f에 도시된 제조 단계에서 도핑 농도를 조절하여 제1 또는 제2 도전형의 저농도 도핑 영역인 제1 도핑 영역(114)을 형성하고, 도 8h에서 도시된 제조 단계에서 상부 절연층(103)에 제1 및 제2 플러그들(131, 132)이 형성되는 홀들을 형성한 후, 제1 플러그(131)가 형성되는 홀을 포토 레지스트 패턴으로 마스킹하여 제2 플러그(132)가 형성되는 홀에 저농도 도핑 영역(114)의 도전형과 동일한 도펀트를 추가적으로 주입하여 제1 또는 제2 도전형의 고농도 도핑 영역인 제2 도핑 영역(115)을 형성함으로써 제조할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자로서 광 다이오드(photodiode)를 포함하는 광 수신기(optical receiver)를 나타내는 개략적인 블록도이다.
도 11을 참조하면, 광 수신기(20)는 광전 변조된 광신호(LM)를 수신하여, 변조된 광신호(LM)에 응답하여 수신 데이터(MO), 즉 데이터를 복원하여 출력할 수 있다. 광 수신기(20)는 예컨대, 적어도 하나 이상의 광 다이오드로 구성될 수 있으며, 이하에서 도 12a 및 도 12b를 참조하여 보다 상세히 설명한다.
도 12a 및 도 12b는 광 다이오드의 실시예들을 설명하기 위한 측단면도들이다. 도 12a는 측면(lateral)형 광 다이오드를 설명하기 위한 측단면도이고, 도 12b는 수직(vertical)형 광 다이오드를 설명하기 위한 측단면도이다. 도 12a 및 도 12b에 도시된 광 다이오드는 PIN 구조의 광 다이오드를 예로 들어 도시하고 있으나 이에 한정되는 것은 아니다. 본 발명의 기술적 사상은, PN 구조의 광 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 등에도 적용될 수 있다. 이하에서는 앞서 설명된 구성과 실질적으로 동일하거나 유사한 구성에 대해서는 자세한 설명은 생략한다.
도 11 및 도 12a를 참조하면, 측면형 PIN 구조를 갖는 광 다이오드(20a)는 반도체 기판(401), 반도체 층(410), 절연층(402), 제1 및 제2 플러그들(431, 432) 및 제1 및 제2 전극 패드들(441, 442)을 포함할 수 있다. 한편, 반도체 층(410)의 상부에는 폴리 실리콘층이 더 형성될 수도 있으나, 이하에서는 설명의 편의를 위해 생략하였음을 알려둔다.
반도체 기판(401)은, 예컨대 실리콘 기판일 수 있다.
반도체 층(410)은, 반도체 기판(401) 상에 위치할 수 있다. 반도체 층(410)은 반도체 물질, 예컨대 게르마늄으로 형성될 수 있다. 반도체 층(410)은 소정의 전하 캐리어 농도를 갖도록 제1 도전형 또는 제2 도전형의 도펀트로 도핑된 외인성 게르마늄, 또는 도핑되지 않은 진성 게르마늄으로 형성될 수도 있다.
반도체 층(410)은 제1 영역(411), 제2 영역(412) 및 제3 영역(413)을 포함할 수 있다. 제1 영역(411)은 제1 플러그(431) 및 제1 전극 패드(441)를 통해 전극으로 동작하는 영역일 수 있다. 특히, 제1 영역(411)은 상면의 일부가 제1 플러그(431)의 하면과 접합되어 정류성 접촉을 구현할 수 있다. 제1 영역(411)은 반도체 층(410)이 게르마늄으로 형성된 경우 진성 영역일 수 있고, 또는 반도체 층(410)이 소정의 전하 캐리어 농도를 갖도록 도핑된 경우에는 추가 도핑이 생략되어 전하 캐리어 농도를 유지하는 외인성 영역일 수 있다. 제2 영역(412)은 제2 플러그(432) 및 제2 전극 패드(442)를 통해 전극으로 동작하는 영역일 수 있다. 특히, 제2 영역(412)은 상면의 일부가 제2 플러그(432)의 하면과 접합되어 오믹 접촉을 구현할 수 있다. 제2 영역(412)은 제1 또는 제2 도전형의 도펀트로 고농도로 도핑된 영역일 수 있다. 또한, 제2 영역(412)은 반도체 층(410)이 소정의 전하 캐리어 농도를 갖도록 도핑된 경우에는, 동일한 도전형의 도펀트로 추가 도핑된 고농도 도핑 영역일 수 있다. 제3 영역(413)은 변조된 광신호(LM)에 응답하여 전하 캐리어를 생성하는 영역일 수 있다. 제3 영역(413)에서 생성된 전하 캐리어가 제1 영역(411) 또는 제2 영역(412)으로 유출입되면서, 광 다이오드(20a)는 변조된 광신호(LM)에 상응하는 전기적 신호를 출력할 수 있다.
절연층(402)은 반도체 층(410)을 덮도록 형성될 수 있으며, 예컨대 실리콘 산화물로 형성될 수 있다. 제1 및 제2 플러그들(431, 432)은 각기 반도체 층(410)의 제1 및 제2 영역(411, 412)을 대응하는 제1 및 제2 전극 패드들(441, 442)에 전기적으로 연결할 수 있다. 제1 및 제2 전극 패드들(441, 442)은 전기 신호(VD, VG)를 입력받거나 출력하는 전원 단자로 동작할 수 있다.
도 11 및 도 12b를 참조하면, 수직형 PIN 구조를 갖는 광 다이오드(20b)는 제1 층(510), 제2 층(520), 절연층(502), 제1 및 제2 플러그들(531, 532), 및 제1 및 제2 전극 패드들(541, 542)을 포함할 수 있다.
제2 층(520)은 반도체 기판으로, 예컨대 실리콘 기판일 수 있다. 제1 층(510)은 반도체 기판(401) 상에 위치할 수 있고, 반도체 물질, 예컨대 게르마늄으로 형성될 수 있다. 수직형 PIN 구조의 특성 상, 제1 층(510)과 제2 층(520) 사이에 다이오드 구조가 형성되도록, 제1 플러그(531)들과 정류성 접촉하는 제1 영역(511)은 제1 층(510)의 상부에 형성될 수 있으며, 제2 플러그(532)들과 오믹 접촉하는 제2 영역(522)은 제2 층(520)의 상부에 형성될 수 있다. 한편, 제2 층(520)의 제2 영역(522)과 접하는 제1 층(510)의 하면은, 제2 영역(522)과 동일한 전하 캐리어 농도를 갖는 도핑 영역이 더 형성될 수 있다. 제3 영역(513)은 제1 층(510)에 정의되며, 변조된 광신호(LM)에 응답하여 전하 캐리어를 생성하는 영역일 수 있다. 제3 영역(513)에서 생성된 전하 캐리어가 제1 영역(511) 또는 제2 영역(522)으로 유출입되면서, 광 다이오드(20b)는 변조된 광신호(LM)에 상응하는 전기적 신호를 출력할 수 있다. 제1 및 제2 플러그들(531, 532), 제1 및 제2 전극 패드들(441, 442)은 도 12a에 도시된 대응하는 구성과 실질적으로 동일하므로 자세한 설명은 생략한다.
이와 같이, 본 발명의 일 실시예에 따른 광소자로서 광 다이오드들(20a, 20b)은, 두 전극 중 일측에 정류성 접촉을 이루도록 함으로써, 동작의 고속화가 가능하다. 또한, 광 다이오드들(20a, 20b)은 정류성 접촉을 이루는 전극 측은 오믹 접촉과 같이 고농도 도핑 영역을 형성하기 위한 추가 도핑 공정이 생략될 수 있어 제조 공정이 용이해지고 제조 비용 또한 저감될 수 있다.
도 13은 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자를 포함하는 광 집적회로를 개략적으로 나타내는 블록도이다.
도 13을 참조하면, 광 집적회로(1000)는 전광 변조 회로(50) 및 광 수신기(20)를 포함할 수 있다. 전광 변조 회로(50)는 전기 신호 생성기(30) 및 전광 변조기(10)를 포함할 수 있다. 전기 신호 생성기(30)는 인가 받은 송신 데이터(MI)를 기초로 하여 송신 전기 신호들(VD, VG)을 생성할 수 있다. 전광 변조 회로(50)는 광원(40)을 더 포함할 수 있으며, 전광 변조기(10)는 송신된 전기 신호들(VD, VG)에 따라 광원(40)으로부터 수신된 광신호(LI)를 변조할 수 있다. 광수신기(20)는 광전 변조된 광신호(LM)에 응답하여 수신 데이터(MO)를 생성할 수 있다.
한편, 광 집적회로(1000)의 각 구성 요소들은 동일한 반도체 기판, 예컨대 SOI 기판 또는 실리콘 벌크 기판 상에 집적될 수 있다. 전광 변조 회로(50)가 광원(40)을 더 포함하는 경우, 광원(40)은 다른 회로들과 동일한 기판내에 집적될 수도 있고, 전광 변조 회로(50)의 다른 회로들과는 별도로 구비될 수도 있다.
광 집적회로(1000)는 전광 변조기의 위상 쉬프터와 광 수신기의 광 다이오드가 두 전극 중 어느 하나의 전극 측이 고농도 도핑 영역을 형성하기 위한 추가 도핑 공정 없이 정류성 접촉을 이루는 구조를 구비함으로써, 고속 동작이 가능하고 제조 공정을 간소화시킬 수 있어 높은 제조 비용을 저감시킬 수 있다.
도 14는 본 발명의 기술적 사상에 의한 일 실시예에 따른 광소자를 포함하는 광 집적회로 시스템을 개략적으로 나타내는 블록도이다.
광 집적회로 시스템(2000)은 복수의 전기 모듈들(60_1 내지 60_n), 복수의 전광 변조 회로들(50_1 내지 50_n), 광신호 다중화기(61), 입출력 회로들(62, 63), 및 복수의 광 수신기들(20_1 내지 20_n) 및 광신호 역다중화기(64)를 포함할 수 있다.
복수의 전광 변조 회로들(50_1 내지 50_n)은 복수의 전기 모듈들(60_1 내지 60_n)로부터 입력 받은 송신 데이터들(MI_1 내지 MI_n)을 각각 기초로하여 변조된 송신 광신호들(LT_1 내지 LT_n)을 각각 생성할 수 있다. 이때, 변조된 송신 광신호들(LT_1 내지 LT_n) 각각은 서로 다른 파장을 가지는 광신호일 수 있다. 광신호 다중화기(61)는 변조된 송신 광신호들(LT_1 내지 LT_n)을 이용하여 다중화된 광신호를 생성하고, 송신 입출력 회로(62)는 상기 다중화된 광신호를 외부 장치로 송신할 수 있다. 상기 외부 장치는 광집적 회로 시스템(2000)과 동일한 기판 내에 집적될 수도 있고, 다른 기판에 집적되어 별도의 광통신 경로를 이용하여 광집적 회로 시스템(2000)과 광통신을 수행할 수 있다.
수신 입출력 회로(63)는 외부 장치로부터 송신된 다중화된 광신호를 수신하여 광신호 역다중화기(64)에 제공할 수 있다. 광신호 역다중화기(64)는 수신 입출력 회로(63)로부터 입력 받은 상기 다중화된 광신호를 변조된 수신 광신호들(LR_1 내지 LR_n)로 역 다중화할 수 있다. 이때, 변조된 수신 광신호들(LR_1 내지 LR_n) 각각은 서로 다른 파장을 가지는 광신호일 수 있다. 복수의 광수신기들(20_1 내지 20_n)은 변조된 수신 광신호들(LR_1 내지 LR_n)을 각각 기초로 하여 변조된 수신 데이터들(MO_1 내지 MO_n)을 각각 생성하여 복수의 전기 모듈들(60_1 내지 60_n)로 제공할 수 있다.
광 집적회로 시스템(2000)는 전광 변조기의 위상 쉬프터와 광 수신기의 광 다이오드가 두 전극 중 어느 하나의 전극 측이 고농도 도핑 영역을 형성하기 위한 추가 도핑 공정 없이 정류성 접촉을 이루는 구조를 구비함으로써, 고속 동작이 가능하고 제조 공정을 간소화시킬 수 있어 높은 제조 비용을 저감시킬 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 전광 변조기 20: 광 수신기
1000: 광 집적회로 2000: 광 집적회로 시스템
1000: 광 집적회로 2000: 광 집적회로 시스템
Claims (10)
- 제1 및 제2 영역을 구비하는 반도체 층;
상기 반도체 층을 덮는 절연층;
상기 절연층 상에 위치하는 제1 및 제2 전극 패드; 및
각기, 상기 절연층을 관통하도록 연장되어 상기 제1 및 제2 영역과 상호 대응하는 상기 제1 및 제2 전극 패드를 전기적으로 연결하는 제1 및 제2 플러그;를 포함하되,
상기 제1 플러그는 상기 제1 영역과 정류성 접촉하고, 상기 제2 플러그는 상기 제2 영역과 오믹(ohmic) 접촉하는 것을 특징으로 하는 광소자. - 제1 항에 있어서,
상기 반도체 층은, 상기 제1 영역과 상기 제2 영역 사이에서 전하 캐리어가 유출입되는 제3 영역을 더 구비하고,
상기 제1 및 제3 영역은, 동일한 전하 캐리어농도를 갖는 것을 특징으로 하는 광소자. - 제2 항에 있어서,
상기 제1 및 상기 제3 영역은, 진성(intrinsic) 영역인 것을 특징으로 하는 광소자. - 제2 항에 있어서,
상기 제1 및 제3 영역은, 제1 또는 제2 도전형의 도펀트로 도핑된 외인성(extrinsic) 영역인 것을 특징으로 하는 광소자. - 제1 항에 있어서,
상기 제2 영역은, 제1 또는 제2 도전형의 도펀트로 도핑된 영역이며,
상기 제2 영역의 전하 캐리어 농도는 상기 제1 영역의 전하 캐리어 농도보다 높은 것을 특징으로 하는 광소자. - 제1 항에 있어서,
상기 제1 플러그는, 하면이 상기 제1 영역의 상면에 접하는 것을 특징으로 하는 광소자. - 제1 항에 있어서,
상기 제1 플러그는, 하면이 상기 제1 영역에 매립되는 것을 특징으로 하는 광소자. - 제1 항에 있어서,
상기 절연층을 관통하도록 연장되어 상기 제1 영역과 상기 제1 전극 패드를 전기적으로 연결하는 제3 플러그;를 더 포함하되,
상기 제3 플러그와 상기 제1 영역은 정류성 접촉하는 것을 특징으로 하는 광소자. - 제1 항에 있어서,
상기 제1 플러그의 폭은, 상기 제2 플러그의 폭과 상이한 것을 특징으로 하는 광소자. - 제1 및 제2 영역이 정의된 반도체 층;
상기 제1 영역과 정류성 접촉을 형성하며, 상기 반도체 층으로 제1 전기 신호를 전송하는 제1 플러그; 및
상기 제2 영역과 오믹(ohmic) 접촉을 형성하며, 상기 반도체 층으로 제2 전기 신호를 전송하는 제2 플러그;를 포함하는 광소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120092543A KR20140026846A (ko) | 2012-08-23 | 2012-08-23 | 광소자 |
| US13/924,487 US9070815B2 (en) | 2012-08-23 | 2013-06-21 | Photonic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120092543A KR20140026846A (ko) | 2012-08-23 | 2012-08-23 | 광소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140026846A true KR20140026846A (ko) | 2014-03-06 |
Family
ID=50147771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120092543A KR20140026846A (ko) | 2012-08-23 | 2012-08-23 | 광소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9070815B2 (ko) |
| KR (1) | KR20140026846A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9429774B2 (en) | 2014-05-29 | 2016-08-30 | SK Hynix Inc. | Optic modulator and method of manufacturing the same |
| KR20170142697A (ko) * | 2016-06-20 | 2017-12-28 | 삼성전자주식회사 | 광 집적 회로를 포함하는 광 송신 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10032814B2 (en) * | 2016-11-18 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Image sensor array and manufacturing method of the same |
| JP2018097199A (ja) * | 2016-12-14 | 2018-06-21 | 住友電気工業株式会社 | 半導体素子及び半導体素子の製造方法 |
| US10797193B2 (en) * | 2018-01-23 | 2020-10-06 | Lumentum Operations Llc | Bias control structure for avalanche photodiodes |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884119A (en) * | 1988-04-22 | 1989-11-28 | American Telephone & Telegraph Company | Integrated multiple quantum well photonic and electronic devices |
| US5783844A (en) * | 1994-09-28 | 1998-07-21 | Nippon Telegraph And Telephone Corporation | Optical semiconductor device |
| JP2001168352A (ja) | 1999-12-08 | 2001-06-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
| GB2384570B (en) * | 2002-01-19 | 2005-06-29 | Marconi Optical Components Ltd | Modulators |
| US6999670B1 (en) | 2002-08-27 | 2006-02-14 | Luxtera, Inc. | Active waveguides for optoelectronic devices |
| JP2005064166A (ja) | 2003-08-11 | 2005-03-10 | Sony Corp | ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 |
| US8174048B2 (en) * | 2004-01-23 | 2012-05-08 | International Rectifier Corporation | III-nitride current control device and method of manufacture |
| JP2005250267A (ja) | 2004-03-05 | 2005-09-15 | Mitsubishi Electric Corp | 半導体光変調器およびその製造方法 |
| KR100575622B1 (ko) | 2004-04-29 | 2006-05-03 | 매그나칩 반도체 유한회사 | 반도체 장치의 제조 방법 |
| JP2006066691A (ja) | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR101035599B1 (ko) | 2004-12-30 | 2011-05-19 | 매그나칩 반도체 유한회사 | 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법 |
| KR20060122259A (ko) | 2005-05-26 | 2006-11-30 | 매그나칩 반도체 유한회사 | 포토 다이오드 및 그 제조 방법 |
| KR101212267B1 (ko) | 2005-12-29 | 2012-12-14 | 매그나칩 반도체 유한회사 | 고전압 숏키 다이오드 |
| JP5568265B2 (ja) | 2009-08-21 | 2014-08-06 | ラピスセミコンダクタ株式会社 | ショットキーダイオードの製造方法 |
| KR101284177B1 (ko) | 2009-12-09 | 2013-07-10 | 한국전자통신연구원 | 광전 소자 |
| US8981380B2 (en) | 2010-03-01 | 2015-03-17 | International Rectifier Corporation | Monolithic integration of silicon and group III-V devices |
| KR20110112126A (ko) | 2010-04-06 | 2011-10-12 | 삼성전자주식회사 | 실리콘 기반 광변조기 |
| KR101066436B1 (ko) | 2010-11-10 | 2011-09-23 | 한국과학기술원 | 광소자 및 이의 제조방법 |
-
2012
- 2012-08-23 KR KR1020120092543A patent/KR20140026846A/ko not_active Application Discontinuation
-
2013
- 2013-06-21 US US13/924,487 patent/US9070815B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9429774B2 (en) | 2014-05-29 | 2016-08-30 | SK Hynix Inc. | Optic modulator and method of manufacturing the same |
| KR20170142697A (ko) * | 2016-06-20 | 2017-12-28 | 삼성전자주식회사 | 광 집적 회로를 포함하는 광 송신 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140055838A1 (en) | 2014-02-27 |
| US9070815B2 (en) | 2015-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102741720B (zh) | 具有采用水平电场的调制器的光学器件 | |
| US10025159B2 (en) | Output monitoring method for optical modulator and output monitoring device | |
| US8873895B2 (en) | Optical modulator | |
| US9429774B2 (en) | Optic modulator and method of manufacturing the same | |
| US8548281B2 (en) | Electro-optic modulating device | |
| WO2010039594A2 (en) | Method and apparatus for high speed silicon optical modulation using pn diode | |
| SG173939A1 (en) | Silicon-based electro-optic device | |
| KR20140026846A (ko) | 광소자 | |
| US8401344B2 (en) | Semiconductor optical modulator and optical modulating apparatus | |
| US11106061B2 (en) | Method and system for a low-voltage integrated silicon high-speed modulator | |
| KR20120026318A (ko) | 광전 소자 및 그를 구비한 마흐-젠더 광변조기 | |
| CN113540063B (zh) | 兼容锗硅探测器和薄膜铌酸锂调制器的硅光集成芯片 | |
| US20210257507A1 (en) | Vertical photodiode | |
| CN103779785A (zh) | 可实现波长宽调谐的分布反射布拉格激光器及其制作方法 | |
| US8823121B2 (en) | Waveguide photo-detector | |
| US11269201B2 (en) | Multi-layer p-n junction based phase shifter and methods of manufacturing and using the same | |
| CN110941108A (zh) | 一种掺杂结构及光调制器 | |
| KR102601212B1 (ko) | 광전 소자를 포함하는 집적 회로 소자 | |
| US11275261B2 (en) | Optical modulator | |
| KR101284177B1 (ko) | 광전 소자 | |
| CN108490650B (zh) | 周期性交错波导结构、以及电光调制结构和mzi结构 | |
| US10690947B2 (en) | Photonic devices and methods of fabrication thereof | |
| US11002997B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100937591B1 (ko) | 반도체 광전 집적회로 및 그 형성 방법 | |
| US11953723B2 (en) | Thermally tunable waveguide and photonic integrated circuit component having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |