KR101284177B1 - 광전 소자 - Google Patents

광전 소자 Download PDF

Info

Publication number
KR101284177B1
KR101284177B1 KR1020090121656A KR20090121656A KR101284177B1 KR 101284177 B1 KR101284177 B1 KR 101284177B1 KR 1020090121656 A KR1020090121656 A KR 1020090121656A KR 20090121656 A KR20090121656 A KR 20090121656A KR 101284177 B1 KR101284177 B1 KR 101284177B1
Authority
KR
South Korea
Prior art keywords
semiconductor portion
semiconductor
branch
substrate
light modulator
Prior art date
Application number
KR1020090121656A
Other languages
English (en)
Other versions
KR20110064887A (ko
Inventor
박정우
유종범
김경옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090121656A priority Critical patent/KR101284177B1/ko
Priority to US12/816,550 priority patent/US8346027B2/en
Publication of KR20110064887A publication Critical patent/KR20110064887A/ko
Application granted granted Critical
Publication of KR101284177B1 publication Critical patent/KR101284177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • H01L31/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/212—Mach-Zehnder type

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

광전 소자가 제공된다. 광전 소자는 제1 입력 가지 및 제2 입력 가지를 포함하는 입력 와이 분지, 제1 출력 가지 및 제2 출력 가지를 포함하는 출력 와이 분지, 제1 입력 가지와 제1 출력 가지 사이에 직렬로 연결된 제1 광 변조기 및 제2 광 변조기, 제2 입력 가지와 제2 출력 가지를 연결하는 제3 광 변조기를 포함하되, 제1 광 변조기는 PIN 다이오드를 포함하고, 제2 및 제3 광 변조기는 각각 PN 다이오드를 포함한다.
마하 젠더, 광변조기, 다이오드

Description

광전 소자{Electro-Optic Device}
본 발명은 광전 소자에 관한 것이다.
본 발명은 지식 경제부의 IT 원천 기술 개발 사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제 관리 번호: 2006-S-004-04, 과제명: 실리콘 기판 초고속 광인터 커넥션 IC]
반도체 산업이 발전함에 따라, 논리 소자 및 기억 소자등의 반도체 집적회로들은 점점 고속화 및 고집적화되고 있다. 반도체 집적회로의 고속화 및 고집적화에 따라, 반도체 집적회로들 사이의 통신 속도는 반도체 집적회로를 포함하는 전자기기의 성능과 직결된다. 통상적으로, 반도체 집적회로들은 데이터를 전기적으로 송수신하는 전기적 통신에 의하여 데이터를 주고 받고 있다. 예컨대, 반도체 집적회로들은 인쇄회로기판에 장착되고 인쇄회로기판에 내재된 배선들을 통하여 서로 전기적 통신을 수행할 수 있다.
소자의 집적화 및 고속화에 따라, 반도체 칩들 사이에 통신 속도를 높이는 방안으로 광 신호를 이용하는 방안이 연구되고 있다.
본 발명이 이루고자하는 일 기술적 과제는 동작 속도가 향상된 광전 소자를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 고효율에 최적화된 광전 소자를 제공하는 데 있다.
본 발명이 이루고자하는 또 다른 기술적 과제는 고집적화에 최적화된 광전 소자를 제공하는 데 있다.
본 발명이 이루고자하는 또 다른 기술적 과제는 저전력화에 최적화된 광전 소자를 제공하는데 있다.
상기 기술적 과제를 해결하기 위해 본 발명은 광전 소자를 제공한다. 본 발명의 일 실시 예에 따른 광전 소자는 제1 입력 가지 및 제2 입력 가지를 포함하는 입력 와이 분지, 제1 출력 가지 및 제2 출력 가지를 포함하는 출력 와이 분지, 상기 제1 입력 가지와 상기 제1 출력 가지 사이에 직렬로 연결된 제1 광변조기 및 제2 광변조기, 상기 제2 입력 가지와 상기 제2 출력 가지를 연결하는 제3 광변조기를 포함하되, 상기 제1 광변조기는 PIN 다이오드를 포함하고, 상기 PIN 다이오드의 상기 제1 광 변조기는, 기판 상에 배치된 진성 반도체부를 포함하는 광 변조부 및 상기 광 변조부의 양 측벽들에 각각 연결되고, 상기 광 변조부의 최상부면보다 낮은 상부면을 갖는 제1 리세스부 및 제2 리세스부를 포함하되, 상기 제1 리세스부는 제1 도전형의 제1 반도체부를 포함하고, 상기 제2 리세스부는 제2 도전형의 제2 반도체부를 포함하되, 상기 진성 반도체부는 상기 제1 도전형 도핑 영역 및 상기 제2 도전형 도핑 영역과 접하고, 상기 제2 광변조기 및 상기 제3 광변조기는 각각 PN 다이오드를 포함한다.
삭제
동작시에, 상기 제1 반도체부 및 상기 제2 반도체부 사이에 순방향 DC 전압이 작용할 수 있다.
상기 제2 광변조기와 상기 제3 광변조기는 동일할 수 있다.
상기 제2 광 변조기는, 기판 상에 배치된 제1 도전형의 제1 반도체부, 제2 도전형의 제2 반도체부 및, 상기 제1 반도체부와 상기 제2 반도체부의 접합에 의해 형성된 공핍층을 포함하는 광 변조부 및 상기 광 변조부의 제1 측벽 및 제2 측벽에 각각 연결되고, 상기 광 변조부의 상부면보다 낮은 상부면을 갖는 제1 리세스부 및 제2 리세스부를 포함할 수 있다.
상기 제1 반도체부 및 상기 제2 반도체부 사이에 역 바이어스 전압이 작용할 수 있다.
상기 제1 반도체부와 상기 제2 반도체부의 접합면은 상기 기판의 상부면과 비평행할 수 있다.
상기 접합면은 상기 기판에 수직하고, 상기 접합면과 상기 제1 측벽 사이의 거리는 상기 접합면과 상기 제2 측벽 사이의 거리와 동일할 수 있다.
상기 제1 반도체부 및 상기 제2 반도체부는 상기 기판 상에 차례로 적층되고, 상기 제1 반도체부와 상기 제2 반도체부의 접합면은 상기 기판과 평행할 수 있 다.
상기 접합면 아래 위의 상기 제1 반도체부와 상기 제2 반도체부는 서로 동일한 두께를 가질 수 있다.
상기 광 변조부는, 상기 제2 반도체부를 사이에 두고, 상기 제1 반도체부와 이격된 제1 도전형의 제3 반도체부 및 상기 제3 반도체부와 상기 제2 반도체부의 접합에 의해 형성된 추가 공핍층을 더 포함할 수 있다.
상기 제1 반도체부와 상기 제2 반도체부의 제1 접합면 및 상기 제2 반도체부와 상기 제3 반도체부의 제2 접합면은 상기 기판의 상부면과 비평행할 수 있다.
상기 제1 접합면 및 상기 제2 접합면은 상기 기판에 수직하고, 상기 제1 접합면 및 제2 접합면 중에서 어느 하나의 접합면에 역바이어스 전압이 작용하고, 상기 어느 하나의 접합면과 상기 제1 측벽 사이의 거리는 상기 어느 하나의 접합면과 상기 제2 측벽 사이의 거리와 동일할 수 있다.
상기 제1 반도체부, 상기 제2 반도체부 및 상기 제3 반도체부는 상기 기판 상에 차례로 적층되고, 상기 제1 반도체부와 상기 제2 반도체부의 제1 접합면 및 상기 제2 반도체부와 상기 제3 반도체부의 제2 접합면은 상기 기판과 평행할 수 있다.
상기 제1 접합면 및 상기 제2 접합면 중에서 어느 하나의 접합면에 역 바이어스 전압이 작용하고, 상기 어느 하나의 접합면과 상기 광변조부의 상기 상부면 사이의 거리는 상기 어느 하나의 접합면과 상기 광변조부의 하부면 사이의 거리와 동일할 수 있다.
상기 광전 소자는 상기 입력 와이 분지에서 나누어져, 상기 제1 입력 가지에서 상기 제1 출력 가지로 진행하는 제1 광신호 및, 상기 제2 입력 가지에서 상기 제2 출력 가지로 진행하는 제2 광신호를 포함하되, 동작시에, 상기 제1 광변조기는 상기 제1 광신호의 위상을 90도 변조시킬 수 있다.
상기 제1 광 변조기의 상기 광 변조부와 상기 제2 광 변조기의 상기 광 변조부는 직렬로 연결될 수 있다.
상기 제1, 2 및 3 광 변조기 각각은 기판 상에 배치된 광 변조부, 상기 광 변조부의 양 측벽에 각각 연결되고, 상기 광변조부의 상부면보다 낮은 상부면을 갖는 한 쌍의 리세스부들, 상기 광 변조부 및 상기 기판 사이에 배치된 클래딩층을 포함하고, 상기 광 변조부 내의 캐리어의 농도에 의해 상기 광 변조부의 굴절률이 변화할 수 있다.
본 발명의 다른 실시 예에 따른 광전 소자는 제1 입력 가지 및 제2 입력 가지를 포함하는 입력 와이 분지, 제1 출력 가지 및 제2 출력 가지를 포함하는 출력 와이 분지, 상기 제1 입력 가지와 상기 제1 출력 가지 사이에 직렬로 연결된 제1 광변조기 및 제2 광변조기, 상기 제2 입력 가지와 상기 제2 출력 가지를 연결하는 제3 광변조기를 포함하되, 상기 제1 광 변조기는 입력된 광 신호의 위상을 90도 변조하고, 상기 제2 광 변조기 및 상기 제3 광 변조기는 입력된 광 신호의 위상을 각각 AC 변조한다.
상기 제2 광 변조기 및 상기 제3 광 변조기는 동일한 구성을 가질 수 있다.
본 발명의 실시 예들에 따르면, 진성 상태의 광 변조부를 갖는 제1 광 변조기를 통하여 입력된 광 신호의 위상을 90도 변조하고, 도핑된 상태의 광 변조부를 갖는 제2 및 제3 광 변조기를 통하여 입력된 광 신호의 위상을 AC 변조할 수 있어, 고속 및 고효율에 최적화된 광전 소자가 제공될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시 예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다.
본 발명의 일 실시 예에 따른 광전 소자가 설명된다. 도 1 은 본 발명의 일 실시 예에 따른 광전 소자를 설명하기 위한 도면이다.
도 1 을 참조하면, 본 발명의 일 실시 예에 따른 광전 소자는 입력 와이 분지(10), 출력 와이 분지(20), 연결 광 도파로(15), 제1 광 변조기(100), 제2 광 변 조기(200), 제3 광 변조기(300)를 포함할 수 있다.
상기 입력 와이 분지(10)는 입력부(12), 제1 입력 가지(14) 및 제2 입력 가지(16)를 포함할 수 있다. 상기 제1 입력 가지(14) 및 상기 제2 입력 가지(16)는 상기 입력부(120)의 일단에서 연장될 수 있다. 상기 입력부(12)의 상기 일단, 상기 제1 입력 가지(14)의 일단 및 상기 제2 입력 가지(16)의 일단은 서로 연결될 수 있다.
상기 출력 와이 분지(20)는 출력부(22), 제1 출력 가지(24) 및 제2 출력 가지(26)를 포함할 수 있다. 상기 제1 출력 가지(14) 및 상기 제2 출력 가지(26)는 상기 출력부(22)의 일단에 연장될 수 있다. 상기 출력부(22)의 상기 일단, 상기 제1 출력 가지(24)의 일단 및 상기 제2 출력 가지(26)의 일단은 서로 연결될 수 있다.
상기 제1 광 변조기(100) 및 상기 제2 광 변조기(200)는 상기 제1 입력 가지(14)와 상기 제1 출력 가지(24) 사이에 직렬로 연결될 수 있다. 상기 제1 입력 가지(14)의 타단은 상기 제1 광 변조기(100)와 연결될 수 있다. 상기 제1 광 변조기(100)는 연결 광 도파로(15)를 통해 상기 제2 광 변조기(200)와 직렬로 연결될 수 있다. 상기 제2 광 변조기(200)는 상기 제1 출력 가지(24)의 타단과 연결될 수 있다. 상기 제3 광 변조기(300)는 상기 제2 입력 가지(16)의 타단과 상기 제2 출력 가지(26)의 타단을 연결할 수 있다.
상기 제1 광 변조기(100)의 상기 광 변조부와 상기 제2 광 변조기(200)의 상기 광 변조부는 상기 연결 광 도파로(15)에 의해 직렬로 연결될 수 있다. 상기 제2 광 변조기(200) 및 상기 제3 광 변조기(300)는 동일하게 구성될 수 있다. 상기 제1 광 변조기(100)는 입력된 광 신호의 위상을 일정하게 90도 변조하여 출력할 수 있고, 상기 제2 및 상기 제3 광 변조기(200, 300)는 입력된 광 신호의 위상을 AC 변조할 수 있다.
본 발명의 일 실시 예에 따른 광전 소자의 동작방법을 설명하면, 상기 입력 와이 분지(10)의 상기 입력부(12)의 타단으로 입력 광 신호(30)가 입력되고, 상기 입력 광 신호(30)는 상기 입력부(12)의 상기 일단에서 제1 광신호(40) 및 제2 광신호(50)로 나누어질 수 있다. 상기 제1 광신호(40)는 상기 제1 입력 가지(14)로 진행할 수 있고, 상기 제2 광신호(50)는 상기 제2 입력 가지(16)로 진행할 수 있다. 상기 제1 광신호(40) 및 상기 제2 광신호(50)의 위상은 동일할 수 있다.
상기 제1 입력 가지(14)로 진행하는 상기 제1 광신호(40)는 상기 제1 광 변조기(100)로 입력된다. 제1 광 변조기(100)는 상기 제1 광신호(40)의 위상을 90도 변조시켜 제1 변조 신호(60)를 출력할 수 있다. 상기 제1 변조 신호(60)는 상기 제2 광 신호(50)와 90도의 위상차이를 가질 수 있다.
상기 제1 변조신호(60)는 상기 연결 광 도파로(15)를 통과하여, 상기 제2 광 변조기(200)로 입력될 수 있다. 상기 제2 광 변조기(200)는 상기 제1 변조 신호(60)의 위상을 변조시켜 제2 변조 신호(70)를 출력할 수 있다. 상기 제2 광 변조기(200)는 상기 제1 변조 신호(60)를 AC 변조시켜, 상기 제2 변조 신호(70)를 출력할 수 있다. 상기 제2 변조 신호(70)는 상기 제1 출력 가지(24)를 따라 진행할 수 있다.
상기 제2 입력 가지(16)로 진행하는 상기 제2 광 신호(50)는 상기 제3 광 변조기(300)로 입력될 수 있다. 상기 제3 광 변조기(300)는 상기 제2 광신호(50)의 위상을 변조시켜 제3 변조 신호(80)를 출력할 수 있다. 상기 제3 광 변조기(300)는 상기 제2 광 신호(50)를 AC 변조시켜, 상기 제3 변조 신호(80)를 출력할 수 있다. 상기 제3 변조 신호(80)는 상기 제2 출력 가지(26)을 따라 진행할 수 있다.
상기 제1 출력 가지(24)를 따라 진행하는 제2 변조 신호(70) 및 상기 제2 출력 가지(26)를 따라 진행하는 제3 변조 신호(80)는 상기 출력부(22)의 상기 일단에서 합쳐져 출력 광 신호(90)를 형성할 수 있다. 상기 출력 광 신호(90)은 상기 출력부(22)의 타단에서 출력될 수 있다.
상기 제1 입력 가지(14)에서 상기 제1 출력 가지(24)로 진행하는 광 신호는 상기 제1 광 변조기(100)에 의해 90도 위상이 변조되고, 상기 제2 광 변조기(200)에 의해 AC 변조될 수 있다. 상기 제2 입력 가지(16)에서 상기 제2 출력 가지(26)로 진행하는 광 신호는 상기 제3 광 변조기(300)에 의해 AC 변조될 수 있다. 따라서, 제2 광 변조기(200) 및 상기 제3 광 변조기(300)에 의해 AC 변조되는 광 신호들은 90도의 위상 차이를 가질 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 광전 소자는 구적점(Quadrature Point)에서 동작할 수 있어, 상기 출력 광 신호(90)의 품질이 우수할 수 있고, 본 발명의 실시 예에 따른 광전 소자의 출력 특성은 안정될 수 있다.
본 발명의 일 실시 예에 따른 광전 소자에 포함된 제1 광 변조기(100)가 설명된다. 도 2 는 본 발명의 일 실시 예에 따른 광전 소자에 포함된 제1 광 변조기 를 설명하기 위한 것으로, 도 1 의 I-I'를 따라 취한 단면도이다.
도 1 및 도 2 를 참조하면, 본 발명의 일 실시 예에 따른 광전 소자에 포함된 제1 광 변조기(100)는 기판(101) 상에 배치된 광 변조부(102), 제1 및 제2 리세스부(104, 106)을 포함할 수 있다. 상기 광 변조부(102)는 제1 측벽(103) 및 상기 제1 측벽(103)에 대향하는 제2 측벽(105)을 포함할 수 있다. 상기 제1 리세스부(104)는 상기 제1 측벽(103)에 연결될 수 있다. 상기 제2 리세스부(106)는 상기 제2 측벽(105)에 연결될 수 있다. 상기 광 변조부(102)의 상부면은 평탄할 수 있다. 상기 광 변조부(102)의 상기 상부면은 상기 기판(101)의 상부면과 평행할 수 있다. 상기 광 변조부(102)는 광 신호가 통과하는 영역일 수 있다. 상기 제1 리세스부(104) 및 상기 제2 리세스부(106)의 상부면은 상기 광 변조부(102)의 상부면보다 낮을 수 있다. 상기 광 변조부(102) 및 상기 제1 및 제2 리세스부(104, 106)들은 경계면 없이 접촉할 수 있다.
상기 광 변조부(102)는 상기 기판(101) 상에 배치된 상기 진성 반도체부(140)를 포함할 수 있다. 상기 진성 반도체부(140)는 진성 상태일 수 있다. 상기 제1 리세스부(104)는 상기 기판(101) 상에 배치된 상기 제1 도전형의 제1 반도체부(120) 및 상기 진성 반도체부(140)를 포함할 수 있다. 상기 제2 리세스부(106)는 상기 기판(101) 상에 배치된 상기 제2 도전형의 제2 반도체부(130) 및 상기 진성 반도체부(140)를 포함할 수 있다.
상기 진성 반도체부(140)는 상기 제1 반도체부(120) 및 상기 제2 반도체부(130) 사이에 개재될 수 있다. 상기 제1 반도체부(120)와 상기 진성 반도체 부(140)의 접합면은 상기 기판(101)의 상부면과 비평행할 수 있다. 상기 제2 반도체부(130)와 상기 진성 반도체부(140)의 접합면은 상기 기판(101)의 상기 상부면과 비평행할 수 있다. 상기 제1 반도체부(120)는 상기 진성 반도체부(140)를 사이에 두고 상기 제2 반도체부(130)와 옆으로 이격될 수 있다. 상기 제1 반도체부(120), 상기 진성 반도체부(140) 및 상기 제2 반도체부(130)는 상기 기판(101) 상에 차례로 옆으로 배치될 수 있다.
상기 제1 반도체부(120)는 제1 도전형이 도펀트로 도핑될 수 있고, 상기 제2 반도체부(130)는 제2 도전형의 도펀트로 도핑될 수 있다. 예를 들어, 상기 제1 반도체부(120)는 P 형 도펀트로 도핑되고, 상기 제2 반도체부(130)는 N 형 도펀트로 도핑될 수 있다. 이와는 달리, 상기 제1 반도체부(120)는 N 형 도펀트로 도핑되고, 상기 제2 반도체부(130)는 P 형 도펀트로 도핑될 수 있다.
상기 제1 반도체부(120)는 상기 제1 리세스부(104)에 포함된 상기 진성 반도체부(140)에 의해 상기 광 변조부(102)와 이격될 수 있다. 상기 제2 반도체부(130)는 상기 제2 리세스부(106)에 포함된 상기 진성 반도체부(140)에 의해 상기 광 변조부(102)로부터 이격될 수 있다.
상기 제1 광 변조기는 상기 진성 반도체부(140), 상기 제1 반도체부(120) 및 상기 제2 반도체부(130)로 형성된 PIN 다이오드를 포함할 수 있다. 상기 광 변조부(102)내 캐리어들(carriers)의 밀도에 따라 상기 광 변조부(102)의 굴절률이 달라진다. 예컨대, 상기 광 변조부(102)내 캐리어들의 밀도가 증가될수록 상기 광 변조부(102)의 굴절률이 증가될 수 있다. 상기 PIN 다이오드의 구동전류량을 조절하 여 상기 광 변조부(102)내 캐리어들의 밀도를 조절할 수 있다. 상기 광 변조부(102)의 굴절률을 제어하여 상기 광 변조부(102)를 투과하는 광신호의 위상이 변환될 수 있다. 예를 들어, 상기 PIN 다이오드에 순방향의 DC 전압을 인가하여, 입력된 광 신호의 위상은 90도로 일정하게 변조될 수 있다. PIN 다이오드의 굴절률의 변화량은 PN 다이오드의 것에 비하여 클 수 있다. 따라서, PIN 다이오드를 이용하여 입력된 광 신호의 위상을 90도로 일정하게 변조하는 것이 PN 다이오드를 이용하여 변조하는 것에 비하여 유리할 수 있다.
상기 광 변조부(102) 및 상기 기판(101) 사이에 클래딩층(110)이 배치될 수 있다. 상기 기판(101) 및 상기 리세스부들(104, 106) 사이에 상기 클래딩층(110)이 개재될 수 있다. 상기 클래딩층(110)은 상기 기판(101)의 전체상에 배치될 수 있다. 상기 클래딩층(110)은 상기 광 변조부(102)와 다른 굴절율을 갖는 물질을 포함할 수 있다. 예를 들어, 상기 클래딩층(110)은 실리콘 산화막을 포함할 수 있다. 상기 클래딩층(110)은 SOI 기판의 매몰(buried) 산화막을 포함할 수 있다. 이와는 달리, 벌크 반도체 기판의 소정의 깊이에 이온 주입법(Ion Implantation)을 이용하여 산소를 이온 주입하여 상기 클래딩층(110)을 형성할 수 있다. 상기 산소 이온 주입은 광 도파로가 형성될 부분에 선택적으로 수행될 수 있다. 상기 기판(101)이 실리콘을 포함하고, 상기 클래딩층(110)이 실리콘 산화막을 포함하는 경우, 상기 실리콘 산화물의 수직적 농도는 가우시안 분포를 가질 수 있다.
본 발명의 일 실시 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기(200, 300)가 설명된다. 도 3a 는 본 발명의 일 실시 예에 따른 광전 소자에 포 함된 제2 및 제3 광 변조기를 설명하기 위한 것으로, 도 1 의 II-II' 및 III-III' 따라 취한 단면도이다.
도 1 및 도 3a 를 참조하면, 제2 및 제3 광 변조기(200, 300)는 동일한 구성을 가질 수 있다. 상기 제2 및 제3 광 변조기(200, 300)는 기판(201) 상에 배치된 광 변조부(202), 제1 및 제2 리세스부(204, 206)을 포함할 수 있다. 상기 광 변조부(202)는 제1 측벽(203) 및 상기 제1 측벽(203)에 대향하는 제2 측벽(205)을 포함할 수 있다. 상기 제1 리세스부(204)는 상기 제1 측벽(203)에 연결될 수 있다. 상기 제2 리세스부(206)는 상기 제2 측벽(205)에 연결될 수 있다. 상기 광 변조부(202)의 상부면은 평탄할 수 있다. 상기 광 변조부(202)의 상기 상부면은 상기 기판(201)의 상부면과 평행할 수 있다. 상기 광 변조부(202)는 광 신호가 통과하는 영역일 수 있다. 상기 제1 리세스부(204) 및 상기 제2 리세스부(206)의 상부면은 상기 광 변조부(202)의 상부면보다 낮을 수 있다. 상기 광 변조부(202) 및 상기 제1 및 제2 리세스부(204, 206)들은 경계면 없이 서로 접촉할 수 있다.
상기 광 변조부(202)는 상기 기판(201) 상에 배치된 제1 도전형의 제1 반도체부(220), 제2 도전형의 제2 반도체부(230) 및 상기 제1 반도체부(220)와 상기 제2 반도체부(230)의 접합에 의해 형성된 공핍층(250)을 포함할 수 있다. 상기 제1 반도체부(220) 및 상기 제2 반도체부(230)의 접합면(240)은 상기 기판(201)의 상기 상부면과 비평행할 수 있다. 상기 접합면(240)은 상기 기판(201)의 상기 상부면과 교차할 수 있다. 상기 접합면(240)은 상기 기판(201)의 상기 상부면과 수직할 수 있다. 상기 접합면(240)과 상기 제1 측벽(203) 사이의 거리는 상기 접합면(240)와 상기 제2 측벽(205) 사이의 거리와 동일할 수 있다.
상기 제1 반도체부(220)는 제1 도전형이 도펀트로 도핑될 수 있고, 상기 제2 반도체부(230)는 제2 도전형의 도펀트로 도핑될 수 있다. 예를 들어, 상기 제1 반도체부(220)는 P 형 도펀트로 도핑되고, 상기 제2 반도체부(230)는 N 형 도펀트로 도핑될 수 있다. 이와는 달리, 상기 제1 반도체부(220)는 N 형 도펀트로 도핑되고, 상기 제2 반도체부(230)는 P 형 도펀트로 도핑될 수 있다.
상기 제1 리세스부(104)는 제1 도전형의 제1 고농도 반도체부(222)를 포함할 수 있다. 상기 제1 고농도 반도체부(222)는 상기 제1 반도체부(220)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다. 상기 제1 고농도 반도체부(222)는 상기 제1 반도체부(220)에 의해 상기 광 변조부(202)로부터 이격될 수 있다.
상기 제2 리세스부(106)는 제2 도전형의 제2 고농도 반도체부(232)를 포함할 수 있다. 상기 제2 고농도 반도체부(232)는 상기 제2 반도체부(230)보다 상기 제2 도전형의 도펀트로 더 도핑될 수 있다. 상기 제2 고농도 반도체부(232)는 상기 제2 반도체부(230)에 의해 상기 광 변조부(202)로부터 이격될 수 있다.
상기 제2 및 제3 광 변조기(200, 300)는 상기 제1 반도체부(220), 상기 제2 반도체부(230) 및 상기 공핍층(250)에 의해 형성된 PN 다이오드를 포함할 수 있다. 상기 광 변조부(202)내 캐리어들(carriers)의 밀도에 따라 상기 광 변조부(202)의 굴절률이 달라진다. 예컨대, 상기 광 변조부(202)내 캐리어들의 밀도가 증가될수록 상기 광 변조부(202)의 굴절률이 증가될 수 있다. 상기 PN 다이오드에 가해지는 역바이어스 전압을 조절하여 상기 광 변조부(202)내 캐리어들의 밀도를 조절할 수 있 다. 예를 들어, 상기 제1 도전형이 N 형이고 상기 제2 도전형이 P 형인 경우, 상기 제1 반도체부(220)에 작용하는 전압이 상기 제2 반도체부(230)에 작용하는 전압에 비하여 클 수 있다. 상기 공핍층(250)에 역바이어스 전압이 작용하는 경우, 상기 공핍층(250)의 폭은 넓어질 수 있고, 상기 광 변조부(20) 내의 캐리어의 밀도가 감소될 수 있다. 상기 역 바이어스 전압은 상기 고농도 반도체부들(222, 232)를 통하여, 상기 제1 반도체부(220) 및 상기 제2 반도체부(230)로 각각 가해질 수 있다.
상기 광 변조부(202)의 굴절률을 제어하여 상기 광 변조부(202)를 투과하는 광신호의 위상이 변환될 수 있다. 예를 들어, 상기 PN 다이오드에 역방향의 전압을 인가하여, 입력된 광 신호의 위상이 AC 변조될 수 있다. 역방향 전압이 인가된 PN 다이오드의 캐리어 농도의 변화 속도는 순방향 전압이 인가된 PIN 다이오드의 캐리어 농도의 변화 속도에 비하여 클 수 있다. 따라서, PN 다이오드를 이용하여 입력된 광 신호의 위상을 AC 변조하는 것이 PIN 다이오드를 이용하여 변조하는 것에 비하여 유리할 수 있다.
상기 광 변조부(202) 및 상기 기판(201) 사이에 클래딩층(210)이 배치될 수 있다. 상기 기판(201) 및 상기 리세스부들(204, 206) 사이에 상기 클래딩층(210)이 개재될 수 있다. 상기 클래딩층(210)은 상기 기판(201)의 전체상에 배치될 수 있다. 상기 클래딩층(210)은 상기 광 변조부(202)와 다른 굴절율을 갖는 물질을 포함할 수 있다. 예를 들어, 상기 클래딩층(210)은 실리콘 산화막을 포함할 수 있다. 상기 클래딩층(210)은 SOI 기판의 매몰(buried) 산화막을 포함할 수 있다. 이와는 달리, 벌크 반도체 기판의 소정의 깊이에 이온 주입법(Ion Implantation)을 이용하 여 산소를 이온 주입하여 상기 클래딩층(210)을 형성할 수 있다. 상기 산소 이온 주입은 광 도파로가 형성될 부분에 선택적으로 수행될 수 있다. 상기 기판(201)이 실리콘을 포함하고, 상기 클래딩층(210)이 실리콘 산화막을 포함하는 경우, 상기 실리콘 산화물의 수직적 농도는 가우시안 분포를 가질 수 있다.
본 발명의 일 실시 예의 변형 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기가 설명된다. 도 3b 는 본 발명의 일 실시 예의 변형 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기를 설명하기 위한 것으로, 도 1 의 II-II' 및 III-III' 따라 취한 단면도이다.
도 1 및 도 3b 를 참조하면, 제2 및 제3 광 변조기(200, 300)는 동일한 구성을 가질 수 있다. 상기 제2 및 제3 광 변조기(200, 300)는 기판(201) 상에 배치된 광 변조부(202), 상기 광 변조부(202)의 제1 및 제2 측벽(203, 205)에 각각 연결된 제1 및 제2 리세스부(204, 206)을 포함할 수 있다. 상기 제1 리세스부(204) 및 상기 제2 리세스부(206)의 상부면은 상기 광 변조부(202)의 상부면보다 낮을 수 있다. 상기 광 변조부(202) 및 상기 제1 및 제2 리세스부(204, 206)들은 경계면 없이 서로 접촉할 수 있다.
상기 광 변조부(202)는 상기 기판(201) 상에 배치된 제1 도전형의 제1 반도체부(220), 제2 도전형의 제2 반도체부(230) 및, 상기 제1 반도체부(220)와 상기 제2 반도체부(230)의 접합에 의해 형성된 공핍층(250)을 포함할 수 있다. 상기 제1 반도체부(220) 및 상기 제2 반도체부(230)는 상기 기판(101) 상에 차례로 적층될 수 있다. 상기 제1 반도체부(220) 및 상기 제2 반도체부(230)의 접합면(240)은 상기 기판(201)의 상부면과 평행할 수 있다. 상기 접합면(240)에서 제2 반도체부(230)의 최상부면까지의 거리와, 상기 접합면(240)에서 제1 반도체부(220)의 최하부면까지의 거리는 서로 동일하다. 즉, 광 변조부(202)에서 제1 반도체부(220)와 제2 반도체부(230)는 동일한 두께를 가질 수 있다.
상기 제1 리세스부(104)는 제1 도전형의 제1 고농도 반도체부(222)를 포함할 수 있다. 상기 제1 고농도 반도체부(222)는 상기 제1 반도체부(220)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다. 상기 제1 고농도 반도체부(222)는 상기 제1 반도체부(220)에 의해 상기 광 변조부(202)로부터 이격될 수 있다.
상기 제2 리세스부(106)는 제2 도전형의 제2 고농도 반도체부(232)를 포함할 수 있다. 상기 제2 고농도 반도체부(232)는 상기 제2 반도체부(230)보다 상기 제2 도전형의 도펀트로 더 도핑될 수 있다. 상기 제2 고농도 반도체부(232)는 상기 제2 반도체부(230)에 의해 상기 광 변조부(202)로부터 이격될 수 있다.
상기 광 변조부(202) 및 상기 기판(201) 사이에 클래딩층(210)이 배치될 수 있다. 상기 기판(201) 및 상기 리세스부들(204, 206) 사이에 상기 클래딩층(210)이 개재될 수 있다. 상기 클래딩층(210)은 SOI 기판의 매몰(buried) 산화막을 포함할 수 있다. 이와는 달리, 벌크 반도체 기판의 소정의 깊이에 이온 주입법(Ion Implantation)을 이용하여 산소를 이온 주입하여 상기 클래딩층(210)을 형성할 수 있다. 상기 산소 이온 주입은 광 도파로가 형성될 부분에 선택적으로 수행될 수 있다.
본 발명의 다른 실시 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기(200, 300)가 설명된다. 도 4a 는 본 발명의 다른 실시 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기를 설명하기 위한 것으로, 도 1 의 II-II' 및 III-III' 따라 취한 단면도이다.
도 1 및 도 4a 를 참조하면, 제2 및 제3 광 변조기(200, 300)는 동일한 구성을 가질 수 있다. 상기 제2 및 제3 광 변조기(200, 300)는 기판(301) 상에 배치된 광 변조부(302), 제1 및 제2 리세스부(304, 306)을 포함할 수 있다. 상기 광 변조부(302)는 제1 측벽(303) 및 상기 제1 측벽(303)에 대향하는 제2 측벽(305)을 포함할 수 있다. 상기 제1 리세스부(304)는 상기 제1 측벽(303)에 연결될 수 있다. 상기 제2 리세스부(306)는 상기 제2 측벽(305)에 연결될 수 있다. 상기 광 변조부(302)의 상부면은 평탄할 수 있다. 상기 광 변조부(302)의 상기 상부면은 상기 기판(301)의 상부면과 평행할 수 있다. 상기 광 변조부(302)는 광 신호가 통과하는 영역일 수 있다. 상기 제1 리세스부(304) 및 상기 제2 리세스부(306)의 상부면은 상기 광 변조부(302)의 상부면보다 낮을 수 있다. 상기 광 변조부(302) 및 상기 제1 및 제2 리세스부(304, 206)들은 경계면 없이 서로 접촉할 수 있다.
상기 광 변조부(302)는 상기 기판(301) 상에 배치된 제1 도전형의 제1 반도체부(320), 제2 도전형의 반도체부(330) 및 제1 도전형의 제3 반도체부(340)을 포함할 수 있다. 상기 제1 반도체부(320) 및 상기 제3 반도체부(340)는 상기 제2 반도체부(330)을 사이에 두고 서로 이격될 수 있다. 상기 제1 반도체부(320), 상기 제2 반도체부(330) 및 상기 제3 반도체부(340)은 상기 기판(101) 상에 차례로 옆으로 이격되어 배치될 수 있다.
상기 광 변조부(302)는 상기 제1 반도체부(320)와 상기 제2 반도체부(330)의 접합에 의해 형성된 제1 공핍층(350)을 포함할 수 있다. 상기 광 변조부(302)는 상기 제2 반도체부(330) 및 상기 제3 반도체부(340)의 접합에 의해 형성된 제2 공핍층(370)을 포함할 수 있다. 상기 공핍층들(360, 380)은 PN 정션일 수 있다.
상기 제1 반도체부(220) 및 상기 제2 반도체부(230)의 제1 접합면(350)은 상기 기판(301)의 상부면과 비평행할 수 있다. 상기 제2 반도체부(330) 및 상기 제3 반도체부(340)의 제2 접합면(370)은 상기 기판(301)의 상부면과 비평행할 수 있다. 상기 접합면들(350, 370)은 상기 기판(301)의 상기 상부면과 교차할 수 있다. 상기 접합면들(350, 370)은 상기 기판(301)의 상기 상부면과 수직할 수 있다.
상기 접합면들(350, 370)이 상기 기판(301)의 상기 상부면과 수직한 경우, 상기 제1 접합면(350)과 상기 제1 측벽(303) 사이의 거리는 상기 제1 접합면(350)과 상기 제2 측벽(305) 사이의 거리와 동일할 수 있다. 상기 제1 접합면(350)에 역바이어스 전압이 작용할 수 있다. 예를 들어, 상기 제1 도전형이 N 형이고, 상기 제2 도전형이 P 형인 경우, 상기 제1 반도체부(320)에 작용하는 전압이 상기 제2 반도체부(330)에 작용하는 전압보다 클 수 있다. 상기 제1 접합면(350)에 역바이어스 전압이 작용하는 경우, 상기 제1 공핍층(360)의 폭은 넓어지고, 상기 광 변조부(302) 내의 캐리어의 농도가 감소할 수 있다.
상기 제1 반도체부(320) 및 상기 제3 반도체부(340)는 제1 도전형의 도펀트로 도핑될 수 있고, 상기 제2 반도체부(330)는 제2 도전형의 도펀트로 도핑될 수 있다. 예를 들어, 상기 제1 반도체부(320) 및 상기 제3 반도체부(340)는 P 형 도펀트로 도핑되고, 상기 제2 반도체부(330)는 N 형 도펀트로 도핑될 수 있다. 이와는 달리, 상기 제1 반도체부(320) 및 상기 제3 반도체부(340)는 N 형 도펀트로 도핑되고, 상기 제2 반도체부(330)는 P 형 도펀트로 도핑될 수 있다.
상기 제1 리세스부(304)는 제1 도전형의 제1 고농도 반도체부(322)를 포함할 수 있다. 상기 제1 고농도 반도체부(322)는 상기 제1 반도체부(320)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다. 상기 제1 고농도 반도체부(322)는 상기 제1 반도체부(320)에 의해 상기 광 변조부(302)로부터 이격될 수 있다.
상기 제2 리세스부(206)는 제1 도전형의 제2 고농도 반도체부(342)를 포함할 수 있다. 상기 제2 고농도 반도체부(342)는 상기 제3 반도체부(340)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다. 상기 제2 고농도 반도체부(232)는 상기 제3 반도체부(340)에 의해 상기 광 변조부(302)로부터 이격될 수 있다.
상기 제2 및 제3 광 변조기(200, 300)는 상기 제1 반도체부(320), 상기 제2 반도체부(330) 및 상기 제3 반도체부(340)에 의해 형성된 PNP 또는 NPN 구조의 다이오드를 포함할 수 있다. 상기 광 변조부(302)내 캐리어들(carriers)의 밀도에 따라 상기 광 변조부(302)의 굴절률이 달라진다. 예컨대, 상기 광 변조부(302)내 캐리어들의 밀도가 증가될수록 상기 광 변조부(302)의 굴절률이 증가될 수 있다. 상기 PNP 또는 NPN 다이오드에 가해지는 역바이어스 전압을 조절하여 상기 광 변조부(302)내 캐리어들의 밀도를 조절할 수 있다.
상기 광 변조부(302)의 굴절률을 제어하여 상기 광 변조부(302)를 투과하는 광신호의 위상이 변환될 수 있다. 예를 들어, 상기 PNP 또는 NPN 다이오드에 역방향의 전압을 인가하여, 입력된 광 신호의 위상이 AC 변조될 수 있다. 역방향 전압 이 인가된 PNP 또는 NPN 다이오드의 캐리어 농도의 변화 속도는 순방향 전압이 인가된 PIN 다이오드의 캐리어 농도의 변화 속도에 비하여 클 수 있다. 따라서, NPN 또는 PNP 다이오드를 이용하여 입력된 광 신호의 위상을 AC 변조하는 것이 PIN 다이오드를 이용하여 변조하는 것에 비하여 유리할 수 있다.
또한, 상기 제2 및 제3 광 변조기(200, 300)는 상기 제1 공핍층(360) 및 상기 제2 공핍층(380)에 의해 형성된 직렬로 연결된 PN 접합 커패시터를 구성할 수 있다. 이에 따라, 상기 광 변조부(302) 내의 공핍 정전 용량(depletion capacitance)이 감소되어, 동작속도가 향상될 수 있다.
상기 광 변조부(302) 및 상기 기판(301) 사이에 클래딩층(310)이 배치될 수 있다. 상기 기판(301) 및 상기 리세스부들(304, 306) 사이에 상기 클래딩층(310)이 개재될 수 있다. 상기 클래딩층(310)은 상기 기판(301)의 전체상에 배치될 수 있다. 상기 클래딩층(310)은 상기 광 변조부(302)와 다른 굴절율을 갖는 물질을 포함할 수 있다. 예를 들어, 상기 클래딩층(310)은 실리콘 산화막을 포함할 수 있다. 상기 클래딩층(310)은 SOI 기판의 매몰(buried) 산화막을 포함할 수 있다. 이와는 달리, 벌크 반도체 기판의 소정의 깊이에 이온 주입법(Ion Implantation)을 이용하여 산소를 이온 주입하여 상기 클래딩층(310)을 형성할 수 있다. 상기 산소 이온 주입은 광 도파로가 형성될 부분에 선택적으로 수행될 수 있다. 상기 기판(301)이 실리콘을 포함하고, 상기 클래딩층(310)이 실리콘 산화막을 포함하는 경우, 상기 실리콘 산화물의 수직적 농도는 가우시안 분포를 가질 수 있다.
본 발명의 다른 실시 예의 변형 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기(200, 300)가 설명된다. 도 4b 는 본 발명의 다른 실시 예의 변형 예에 따른 광전 소자에 포함된 제2 및 제3 광 변조기를 설명하기 위한 것으로, 도 1 의 II-II' 및 III-III' 따라 취한 단면도이다.
도 1 및 도 4b 를 참조하면, 제2 및 제3 광 변조기(200, 300)는 동일한 구성을 가질 수 있다. 상기 제2 및 제3 광 변조기(200, 300)는 기판(201) 상에 배치된 광 변조부(202), 상기 광 변조부(202)의 제1 및 제2 측벽(203, 205)에 각각 연결된 제1 및 제2 리세스부(204, 206)을 포함할 수 있다. 상기 제1 리세스부(204) 및 상기 제2 리세스부(206)의 상부면은 상기 광 변조부(202)의 상부면보다 낮을 수 있다. 상기 광 변조부(202) 및 상기 제1 및 제2 리세스부(204, 206)들은 경계면 없이 접촉할 수 있다.
상기 광 변조부(302)는 상기 기판(301) 상에 배치된 제1 도전형의 제1 반도체부(320), 제2 도전형의 반도체부(330) 및 제1 도전형의 제3 반도체부(340)을 포함할 수 있다. 상기 제1 반도체부(320) 및 상기 제3 반도체부(340)는 상기 제2 반도체부(330)을 사이에 두고 서로 이격될 수 있다. 상기 제1 반도체부(320), 상기 제2 반도체부(330) 및 상기 제3 반도체부(340)은 상기 기판(101) 상에 차례로 적층될 수 있다. 상기 제1 반도체부(320)와 상기 제2 반도체부(330)의 제1 접합면(350) 및 상기 제2 반도체부(330)와 상기 제3 반도체부(340)의 제2 접합면(370)은 상기 기판(301)의 상부면과 평행할 수 있다.
상기 광 변조부(302)는 상기 제1 반도체부(320)와 상기 제2 반도체부(330)의 접합에 의해 형성된 제1 공핍층(350) 및 상기 제2 반도체부(330)와 상기 제3 반도 체부(340)의 접합에 의해 형성된 제2 공핍층(370)을 포함할 수 있다.
상기 광 변조부(302)는 상기 제3 반도체부(340) 상에 형성된 제1 도전형의 제1 고농도 반도체부(342)를 포함할 수 있다. 상기 제1 고농도 반도체부(342)는 상기 제3 반도체부(340)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다.
상기 접합면들(350, 370)이 상기 기판(301)의 상기 상부면과 평행한 경우, 상기 접합면(350)에서 제3 반도체부(340)의 최상부면까지의 거리와, 상기 접합면(350)에서 제1 반도체부(320)의 최하부면까지의 거리는 서로 동일하다. 즉, 광 변조부(202)에서 제1 반도체부(320)의 두께는 제2 반도체부(330) 및 제3 반도체부(340)를 합한 두께와 동일할 수 있다. 상기 제1 접합면(350)에 역바이어스 전압이 작용할 수 있다.
상기 제1 리세스부(304)는 제1 도전형의 제2 고농도 반도체부(322)를 포함할 수 있다. 상기 제2 고농도 반도체부(322)는 상기 제1 반도체부(320)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다. 상기 제2 고농도 반도체부(322)는 상기 제1 반도체부(320)에 의해 상기 광 변조부(302)로부터 이격될 수 있다.
상기 제2 리세스부(206)는 제1 도전형의 제3 고농도 반도체부(324)를 포함할 수 있다. 상기 제3 고농도 반도체부(324)는 상기 제3 반도체부(340)보다 상기 제1 도전형의 도펀트로 더 도핑될 수 있다. 상기 제3 고농도 반도체부(224)는 상기 제3 반도체부(340)에 의해 상기 광 변조부(302)로부터 이격될 수 있다.
상기 광 변조부(302) 및 상기 기판(301) 사이에 클래딩층(310)이 배치될 수 있다. 상기 기판(301) 및 상기 리세스부들(304, 306) 사이에 상기 클래딩층(310)이 개재될 수 있다. 상기 클래딩층(310)은 SOI 기판의 매몰(buried) 산화막을 포함할 수 있다. 이와는 달리, 벌크 반도체 기판의 소정의 깊이에 이온 주입법(Ion Implantation)을 이용하여 산소를 이온 주입하여 상기 클래딩층(310)을 형성할 수 있다. 상기 산소 이온 주입은 광 도파로가 형성될 부분에 선택적으로 수행될 수 있다.
본 발명의 일 실시 예 및 다른 실시 예에 따르면, 도 1 에 도시된 바와 같이, 상기 제1 입력 가지(14) 및 상기 제1 출력 가지(24) 사이에 상기 제1 광 변조기(100) 및 상기 제2 광 변조기(200)가 직렬로 그리고 순차적으로 연결되어 있다.
이와는 다르게, 본 발명의 또 다른 실시 예에 따르면, 상기 제1 입력 가지(14) 및 상기 제1 출력 가지(24) 사이에 상기 제2 광 변조기(200) 및 상기 제1 광 변조기(100)가 직렬로 그리고 순차적으로 연결될 수 있다. 이 경우에, 상기 제1 광 신호(40)는 상기 제2 광 변조기(200)를 지나면서 AC 변조된 후에, 상기 제1 광 변조기(100)에 의해 그 위상이 90도 변조될 수 있다.
본 발명의 다른 실시 예 및 그 변형 예에 따른 광 변조부의 공핍 정전 용량의 변화량 특성이 설명된다. 도 5 는 본 발명의 다른 실시 예 및 그 변형 예에 따른 광 변조부의 공핍 정전 용량의 변화량 특성을 평가한 그래프이다.
도 5 를 참조하면, 상기 그래프는 P형 및 N형 반도체층을 포함하는 광 변조부의 공핍 정전 용량과 N형, P형 및 N형 반도체층을 포함하는 광 변조부의 공핍 정전 용량의 역 바이어스 전압에 따른 변화량을 나타낸다. 가로축은 역 바이어스 전압의 크기를 나타내고, 세로축은 PN 반도체층의 정전 용량(점선) 및 NPN 반도체층의 정전 용량(실선)을 나타낸다.
본 그래프에서, N형 반도체층은 1019 cm- 3 의 도핑 농도를 가지고, P형 반도체층은 1018cm- 3 의 도핑 농도를 가진다. 그래프에서 알 수 있듯이, 상기 NPN 반도체층의 정전 용량은 PN 반도체층에 비하여 더 작은 것을 알 수 있다. 상기 NPN 반도체층의 공핍 정전 용량과 상기 PN 반도체층의 공핍 정전 용량은 역 바이어스 전압의 크기가 작을수록 큰 차이를 보인다.
도 1 은 본 발명의 일 실시 예에 따른 광전 소자를 설명하기 위한 평면도이다.
도 2 는 본 발명의 일 실시 예에 따른 제1 광 변조기를 설명하기 위한 단면도이다.
도 3a 내지 도 3b 는 본 발명의 일 실시 예에 따른 제2 광 변조기 및 제3 광 변조기를 설명하기 위한 단면도들이다.
도 4a 내지 도 4b 는 본 발명의 다른 실시 예에 따른 제2 광 변조기 및 제3 광 변조기를 설명하기 위한 단면도들이다.
도 5 는 본 발명의 다른 실시 예에 따른 광 변조부의 공핍 정전 용량의 변화량 특성을 평가한 그래프이다.

Claims (20)

  1. 제1 입력 가지 및 제2 입력 가지를 포함하는 입력 와이 분지;
    제1 출력 가지 및 제2 출력 가지를 포함하는 출력 와이 분지;
    상기 제1 입력 가지와 상기 제1 출력 가지 사이에 직렬로 연결된 제1 광변조기 및 제2 광변조기;
    상기 제2 입력 가지와 상기 제2 출력 가지를 연결하는 제3 광변조기를 포함하되,
    상기 제1 광변조기는 PIN 다이오드를 포함하고,
    상기 PIN 다이오드의 제1 광 변조기는,
    기판 상에 배치된 진성 반도체부를 포함하는 광 변조부; 및
    상기 광 변조부의 양 측벽들에 각각 연결되고, 상기 광 변조부의 최상부면보다 낮은 상부면을 갖는 제1 리세스부 및 제2 리세스부를 포함하되,
    상기 제1 리세스부는 제1 도전형의 제1 반도체부를 포함하고, 상기 제2 리세스부는 제2 도전형의 제2 반도체부를 포함하되,
    상기 진성 반도체부는 상기 제1 도전형 도핑 영역 및 상기 제2 도전형 도핑 영역과 접하고,
    상기 제2 광변조기 및 상기 제3 광변조기는 각각 PN 다이오드를 포함하는 광전 소자.
  2. 삭제
  3. 제1 항에 있어서,
    동작시에, 상기 제1 반도체부 및 상기 제2 반도체부 사이에 순방향 DC 전압이 작용하는 광전 소자.
  4. 제1 항에 있어서,
    상기 제2 광변조기와 상기 제3 광변조기는 동일한 구성을 갖는 광전 소자.
  5. 제4 항에 있어서,
    상기 제2 광 변조기는,
    기판 상에 배치된 제1 도전형의 제1 반도체부, 제2 도전형의 제2 반도체부 및, 상기 제1 반도체부와 상기 제2 반도체부의 접합에 의해 형성된 공핍층을 포함하는 광 변조부; 및
    상기 광 변조부의 제1 측벽 및 제2 측벽에 각각 연결되고, 상기 광 변조부의 상부면보다 낮은 상부면을 갖는 제1 리세스부 및 제2 리세스부를 포함하는 광전 소자.
  6. 제5 항에 있어서,
    상기 제1 반도체부 및 상기 제2 반도체부 사이에 역 바이어스 전압이 작용하 는 광전 소자.
  7. 제5 항에 있어서,
    상기 제1 반도체부와 상기 제2 반도체부의 접합면은 상기 기판의 상부면과 비평행한 광전 소자.
  8. 제7 항에 있어서,
    상기 접합면은 상기 기판에 수직하고,
    상기 접합면과 상기 제1 측벽 사이의 거리는 상기 접합면과 상기 제2 측벽 사이의 거리와 동일한 광전 소자.
  9. 제5 항에 있어서,
    상기 제1 반도체부 및 상기 제2 반도체부는 상기 기판 상에 차례로 적층되고, 상기 제1 반도체부와 상기 제2 반도체부의 접합면은 상기 기판과 평행한 광전 소자
  10. 제9 항에 있어서,
    상기 접합면 아래 위의 상기 제1 반도체부와 상기 제2 반도체부는 서로 동일한 두께를 갖는 광전소자.
  11. 제5 항에 있어서,
    상기 광 변조부는,
    상기 제2 반도체부를 사이에 두고, 상기 제1 반도체부와 이격된 제1 도전형의 제3 반도체부; 및
    상기 제3 반도체부와 상기 제2 반도체부의 접합에 의해 형성된 추가 공핍층을 더 포함하는 광전 소자.
  12. 제11 항에 있어서,
    상기 제1 반도체부와 상기 제2 반도체부의 제1 접합면 및 상기 제2 반도체부와 상기 제3 반도체부의 제2 접합면은 상기 기판의 상부면과 비평행한 광전 소자.
  13. 제12 항에 있어서,
    상기 제1 접합면 및 상기 제2 접합면은 상기 기판에 수직하고,
    상기 제1 접합면 및 제2 접합면 중에서 어느 하나의 접합면에 역바이어스 전압이 작용하고,
    상기 어느 하나의 접합면과 상기 제1 측벽 사이의 거리는 상기 어느 하나의 접합면과 상기 제2 측벽 사이의 거리와 동일한 광전 소자.
  14. 제11 항에 있어서,
    상기 제1 반도체부, 상기 제2 반도체부 및 상기 제3 반도체부는 상기 기판 상에 차례로 적층되고,
    상기 제1 반도체부와 상기 제2 반도체부의 제1 접합면 및 상기 제2 반도체부와 상기 제3 반도체부의 제2 접합면은 상기 기판과 평행한 광전 소자.
  15. 제14 항에 있어서,
    상기 제1 반도체부의 두께는 상기 제2 반도체부 및 상기 제3 반도체부 각각의 두께의 합과 동일한 광전 소자.
  16. 제1 항에 있어서,
    상기 입력 와이 분지에서 나누어져, 상기 제1 입력 가지에서 상기 제1 출력 가지로 진행하는 제1 광신호 및, 상기 제2 입력 가지에서 상기 제2 출력 가지로 진행하는 제2 광신호를 포함하되,
    동작시에, 상기 제1 광변조기는 상기 제1 광신호의 위상을 90도 변조시키는 광전 소자.
  17. 제1 항에 있어서,
    상기 제1 광 변조기의 상기 광 변조부와 상기 제2 광 변조기의 상기 광 변조 부는 직렬로 연결된 광전 소자.
  18. 제1 항에 있어서,
    상기 제1, 2 및 3 광 변조기 각각은,
    기판 상에 배치된 광 변조부;
    상기 광 변조부의 양 측벽에 각각 연결되고, 상기 광변조부의 상부면보다 낮은 상부면을 갖는 한 쌍의 리세스부들; 및
    상기 광 변조부 및 상기 기판 사이에 배치된 클래딩층을 포함하되,
    상기 광 변조부 내의 캐리어의 농도에 의해 상기 광 변조부의 굴절률이 변화하는 광전 소자.
  19. 제1 입력 가지 및 제2 입력 가지를 포함하는 입력 와이 분지;
    제1 출력 가지 및 제2 출력 가지를 포함하는 출력 와이 분지;
    상기 제1 입력 가지와 상기 제1 출력 가지 사이에 직렬로 연결된 제1 광변조기 및 제2 광변조기;
    상기 제2 입력 가지와 상기 제2 출력 가지를 연결하는 제3 광변조기를 포함하되,
    상기 제1 광 변조기는 입력된 광 신호의 위상을 90도 변조하고, 상기 제2 광 변조기 및 제3 광 변조기는 입력된 광 신호의 위상을 각각 에이씨(AC) 변조하는 광전 소자.
  20. 제19 항에 있어서,
    상기 제2 광 변조기 및 상기 제3 광 변조기는 동일한 구성을 갖는 광전 소자.
KR1020090121656A 2009-12-09 2009-12-09 광전 소자 KR101284177B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090121656A KR101284177B1 (ko) 2009-12-09 2009-12-09 광전 소자
US12/816,550 US8346027B2 (en) 2009-12-09 2010-06-16 Electro-optic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121656A KR101284177B1 (ko) 2009-12-09 2009-12-09 광전 소자

Publications (2)

Publication Number Publication Date
KR20110064887A KR20110064887A (ko) 2011-06-15
KR101284177B1 true KR101284177B1 (ko) 2013-07-10

Family

ID=44082092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121656A KR101284177B1 (ko) 2009-12-09 2009-12-09 광전 소자

Country Status (2)

Country Link
US (1) US8346027B2 (ko)
KR (1) KR101284177B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419802B1 (ko) * 2010-09-09 2014-07-17 한국전자통신연구원 광전 소자 및 그를 구비한 마흐-젠더 광변조기
KR20140026846A (ko) 2012-08-23 2014-03-06 삼성전자주식회사 광소자
US20160313577A1 (en) * 2015-04-23 2016-10-27 Laxense Inc. Dual-junction optical modulator and the method to make the same
US10353267B2 (en) 2016-12-30 2019-07-16 Huawei Technologies Co., Ltd. Carrier-effect based optical switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655034A (en) * 1995-09-28 1997-08-05 Nec Corporation Mach-Zehnder type modulator and method of driving the same
US6281030B1 (en) * 1997-05-28 2001-08-28 Nec Corporation Fabrication of semiconductor Mach-Zehnder modulator
KR100772538B1 (ko) * 2006-12-05 2007-11-01 한국전자통신연구원 Ｐｎ 다이오드를 이용한 광전 소자 및 그 광전 소자를포함한 실리콘 ｉｃ
KR20090059709A (ko) * 2007-12-07 2009-06-11 한국전자통신연구원 광신호의 위상을 변환시키는 광전 소자를 포함하는 반도체집적회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2334396B (en) * 1998-04-02 2000-02-02 Bookham Technology Ltd Connecting a plurality of circuit boards
US6933583B2 (en) * 2003-04-10 2005-08-23 Northrop Grumman Corporation In-phase RF drive of Mach-Zehnder modulator push-pull electrodes by using coupled quantum well optical active region
US7116853B2 (en) * 2003-08-15 2006-10-03 Luxtera, Inc. PN diode optical modulators fabricated in rib waveguides
US7447395B2 (en) * 2006-06-15 2008-11-04 Sioptical, Inc. Silicon modulator offset tuning arrangement
US8081361B2 (en) * 2007-04-11 2011-12-20 Carbon Design Innovations, Inc. Carbon nanotube signal modulator and photonic transmission device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655034A (en) * 1995-09-28 1997-08-05 Nec Corporation Mach-Zehnder type modulator and method of driving the same
US6281030B1 (en) * 1997-05-28 2001-08-28 Nec Corporation Fabrication of semiconductor Mach-Zehnder modulator
KR100772538B1 (ko) * 2006-12-05 2007-11-01 한국전자통신연구원 Ｐｎ 다이오드를 이용한 광전 소자 및 그 광전 소자를포함한 실리콘 ｉｃ
KR20090059709A (ko) * 2007-12-07 2009-06-11 한국전자통신연구원 광신호의 위상을 변환시키는 광전 소자를 포함하는 반도체집적회로

Also Published As

Publication number Publication date
US20110135243A1 (en) 2011-06-09
KR20110064887A (ko) 2011-06-15
US8346027B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
KR101419802B1 (ko) 광전 소자 및 그를 구비한 마흐-젠더 광변조기
US7747122B2 (en) Method and apparatus for high speed silicon optical modulation using PN diode
US9429774B2 (en) Optic modulator and method of manufacturing the same
US8548281B2 (en) Electro-optic modulating device
KR101070409B1 (ko) 마하-젠더 광 변조기
JP2013505485A (ja) ウェハ貼り合わせ技術を利用する光変調器
US9612459B2 (en) Silicon optical modulator using asymmetric shallow waveguide and the method to make the same
KR101284177B1 (ko) 광전 소자
US20100002978A1 (en) Photoelectric device using pn diode and silicon integrated circuit (ic) including the photoelectric device
KR100958718B1 (ko) 광신호의 위상을 변환시키는 광전 소자를 포함하는 반도체집적회로
KR20160087960A (ko) 전계흡수 광변조 소자 및 그 제조 방법
KR20140026846A (ko) 광소자
JP2015191069A (ja) 光変調用素子および光変調器
CN117406471A (zh) 硅光调制器
KR101252747B1 (ko) 광전 소자
EP3477362B1 (en) Electro-optic modulator
CN110045520B (zh) 电光相位调制器
KR100937591B1 (ko) 반도체 광전 집적회로 및 그 형성 방법
KR20110050203A (ko) 광전 소자
US20230273367A1 (en) Semiconductor package comprising optically coupled ic chips
JP2015129828A (ja) Ｍｏｓ型光変調器及びグレーティングカプラの製造方法
ZHANG et al. Monolithically Integrating a 180° Bent Waveguide into a III-Nitride Optoelectronic On-Chip System
CN117008361A (zh) 用于使光信号相移的光学装置
KR20110027549A (ko) 전기-광학 변조 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170717

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180712

Year of fee payment: 6