KR101212267B1 - 고전압 숏키 다이오드 - Google Patents
고전압 숏키 다이오드 Download PDFInfo
- Publication number
- KR101212267B1 KR101212267B1 KR1020050134140A KR20050134140A KR101212267B1 KR 101212267 B1 KR101212267 B1 KR 101212267B1 KR 1020050134140 A KR1020050134140 A KR 1020050134140A KR 20050134140 A KR20050134140 A KR 20050134140A KR 101212267 B1 KR101212267 B1 KR 101212267B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- conductive
- anode
- well
- diode
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 abstract description 19
- 229910052751 metal Inorganic materials 0.000 abstract description 19
- 239000002184 metal Substances 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 숏키배리어, 즉 메탈-실리콘 접합(Metal-silicon junction)에 의한 다이오드를 형성시켜 충분한 역방향 바이어스 항복전압을 확보함과 동시에 고속 동작이 가능한 고전압 다이오드를 제공하기 위한 것으로, 본 발명의 고전압 다이오드는 제1도전형 기판, 상기 기판 내에 형성된 숏키다이오드용 제2도전형 웰, 상기 제2도전형 웰이 형성된 기판에 국부적으로 형성되며 애노드용 활성영역과 캐소드용 활성영역을 정의하는 필드산화막, 상기 애노드용 활성영역의 표면 상에 형성되어 상기 제2도전형 웰과 숏키 다이오드를 형성하는 금속계 애노드전극, 및 상기 캐소드용 활성영역 상에 콘택된 캐소드전극을 포함하고, 상술한 본 발명은 0.6㎛ 고전압 40V 공정에 숏키다이오드용 웰 공정만을 추가하여 충분한 역방향 바이어스 특성을 가지면서 메탈-실리콘 접합에 의한 우수한 순방향 특성을 가지는 숏키배리어다이오드를 형성할 수 있는 효과가 있다.
고전압 다이오드, 순방향, 역방향 바이어스, 숏키배리어
Description
도 1a는 본 발명의 실시예에 따른 고전압 다이오드의 구조를 도시한 평면도,
도 1b는 도 1a의 Ⅰ～Ⅰ선에 따른 수직 단면도,
도 2a 내지 도 2c는 도 1a의 Ⅰ～Ⅰ선에 따른 공정 단면도,
도 3a 및 도 3b는 본 발명의 실시예에 따른 숏키다이오드의 바이어스특성을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : p형 반도체기판 22 : 숏키다이오드용 웰
23 : N형 웰 24 : 필드산화막
25 : NF 주입층 26 : NM 층
27 : N+ 층 28 : 층간절연막
29 : 배리어메탈 30 : 금속막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 고전압 다이오드(High volate diode)의 제조 방법에 관한 것이다.
고전압소자에서 사용되는 고전압 다이오드는 0.5㎛ 40V 이상의 고전압에서 사용가능한 PN 접합 다이오드(P-N junction diode)이다.
그러나, 종래기술의 PN 접합 다이오드는 역방향 바이어스(Reverse bias) 인가시의 항복전압(Breakdown voltage)은 만족할 만한 특성을 가지나, 접합다이오드 특성상 순방향 바이어스(Forward bias) 영역에서의 턴온 전압(0.7V 수준으로 높음) 및 전류 구동 능력에는 한계를 가지고 있으므로 고속 동작에 어려움을 가지고 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 제안된 것으로, 숏키배리어, 즉 메탈-실리콘 접합(Metal-silicon junction)에 의한 다이오드를 형성시켜 충분한 역방향 바이어스 항복전압을 확보함과 동시에 고속 동작이 가능한 고전압 다이오드를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 고전압 다이오드는 제1도전형 기판, 상기 기판 내에 형성된 숏키다이오드용 제2도전형 웰, 상기 제2도전형 웰이 형성된 기판에 국부적으로 형성되며 애노드용 활성영역과 캐소드용 활성영역을 정의하는 필드산화막, 상기 애노드용 활성영역의 표면 상에 형성되어 상기 제2도전형 웰과 숏키 다이오드를 형성하는 애노드전극, 및 상기 캐소드용 활성영역 상에 콘택된 캐소드전극을 포함하는 것을 특징으로 하고, 상기 캐소드용 활성영역 내에 형성된 제2도전형 웰, 상기 제2도전형 웰 내에 깊게 형성된 트랜지스터용 제2도전형 고농도 불순물층과 얕게 형성된 제2도전형 저농도 불순물층, 및 상기 애노드용 활성영역의 주변을 에워싸는 제1도전형 필드스탑층을 더 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a는 본 발명의 실시예에 따른 고전압 다이오드의 구조를 도시한 평면도이고, 도 1b는 도 1a의 Ⅰ～Ⅰ선에 따른 수직 단면도이다.
도 1a 및 도 1b를 참조하면, p형 반도체 기판(21), p형 반도체기판(21) 내에 형성된 숏키다이오드용 웰(SDwell, 22), 숏키다이오드용 웰(SDwell, 22)이 형성된 기판(21)에 국부적으로 형성되며 애노드용 활성영역(20a)과 캐소드용 활성영역(20b)을 정의하는 필드산화막(24), 상기 애노드용 활성영역(20a)의 표면 상에 형성되어 숏키다이오드용 웰(22)과 메탈-실리콘 접합의 숏키 다이오드를 형성하는 Ti/TiN 배리어막(29)과 금속막(30)으로 된 애노드전극, 및 상기 캐소드용 활성영역(20b) 상에 콘택된 Ti/TiN 배리어막(29)과 금속막(30)으로 된 캐소드전극을 포함한다.
그리고, 상기 캐소드용 활성영역(20b) 내에는 N형 웰(23)이 형성되고, N형 웰(23) 내에 깊게 형성된 트랜지스터용 고농도 N+ 층(26)과 얕게 형성된 저농도 NM 층(27), 애노드용 활성영역(20a)의 주변을 에워싸는 NF층(25)을 포함한다.
도 1a에서, 애노드용 활성영역(20a)의 모양은 평면상으로 팔각형이고, 애노드용 활성영역(20a)에 콘택되는 애노드전극은 사각형이다.
그리고, 애노드용 활성영역(20a)과 캐소드용 활성영역(20b)간 간격 유지를 위해 상기 캐소드용 활성영역(20b) 및 캐소드전극의 모양은 챔퍼드(Chamfered) 모양이다.
도 1a 및 도 1b에 따르면, 숏키다이오드용 웰(22)만을 추가하여 충분한 역방향 바이어스 특성을 가지면서 메탈(Ti/TiN 배리어메탈/금속막)-실리콘(숏키다이오드용 웰이 형성된 실리콘)의 접합에 의한 우수한 순방향 특성을 가지는 숏키배리어다이오드(SD)를 형성할 수 있다.
도 2a 내지 도 2c는 도 1a의 Ⅰ～Ⅰ선에 따른 공정 단면도이다.
도 2a에 도시된 바와 같이, p형 반도체기판(21) 내에 숏키다이오드가 형성될 숏키다이오드용 웰(SD-well, 22)을 형성한다. 이때, 숏키다이오드용 웰(SDwell, 22)은 포토레지스트패턴을 이온주입배리어로 사용한 이온주입에 의해 형성된다. 상술한 숏키다이오드용 웰(SDwell, 22)의 농도는 40V 이상의 역방향 항복전압을 가지게 하기 위해 평가를 통해 결정할 수 있으며, 종래 고전압 40V용 웰보다 낮은 농도가 필요하다. 그리고, 드라이브인 조건은 종래 조건을 그대로 유지할 수 있다. 예컨대, 숏키다이오드용 웰(SDwell, 22)을 형성하기 위한 이온주입은 인(Ph)을 125keV의 에너지로 1.0E12 atoms/cm2의 도즈량을 갖도록 실시한다. 이처럼, 숏키다이오드용 웰(SDwell, 22)은 낮은 도즈의 n형 불순물을 이온주입하고, 드라이브인(drive-in)을 길게(long drive-in) 하여 깊은 깊이까지 형성한다.
이어서, 숏키다이오드용 웰(22)의 일정 영역에 서로 격리되는 N형 웰(NWELL, 23)을 형성한다. N형 웰(23) 또한 포토레지스트 패턴을 이온 마스크로 사용한 이온 주입에 의해 달성된다. N형 웰(23)의 형성을 위한 이온 주입은 아세닉(As) 특히, 60keV의 에너지로 5.0E15 atoms/cm2의 도즈량을 갖도록 실시한다. 상기 N형 웰(23)은 저전압 PMOS용 웰이다.
이어서, NNMOS/PMOS 활성 영역을 정의하기 위하여 P형 반도체 기판(21)에 필드산화막(24)을 형성한다. 이때, 필드산화막(24)은 국부산화방법(LOCOS) 방법을 이용하여 형성한다.
도 2b에 도시된 바와 같이, NF(NMOSFET Field stop) 이온을 주입하여 숏키 다이오드가 형성되는 영역의 주변 필드산화막(24) 아래에 NF 주입층(25)을 형성한다. 이러한 NF 이온 주입은 필드산화막(24)에 의한 절연 능력의 향상 및 숏키 다이오드의 항복 전압과 누설 전류 특성을 향상시키기 위하여 실시하는 것이다. 예컨대, NF 이온주입은 보론과 같은 P형 불순물을 이온주입한다.
이어서, NM 및 N+ 공정을 진행하여, N형 웰 내에 저농도의 NM층(26)과 고농도의 N+ 층(27)의 수직 구조를 형성한다. 여기서, NM이라 함은 저농도 N형 불순물을 이온주입하는 공정이며, N+ 공정은 고농도의 N형 불순물을 이온주입하는 공정으 로서, 소스/드레인을 위한 것이다.
도 2c에 도시된 바와 같이, 전면에 층간절연막(ILD, 28)을 형성한 후, 층간절연막을 선택적으로 식각하여 콘택홀을 형성한 다음, 콘택홀을 포함한 전면에 Ti/TiN 배리어메탈(29)과 알루미늄막의 금속막(30)을 형성한다. 이후, 금속배선 식각을 진행한다.
여기서, 숏키다이오드영역에 형성되는 Ti/TiN 배리어메탈(29)과 금속막(30)의 적층(이하, 애노드전극)은 그 아래에 위치하는 쇼키다이오드용 웰(22)과 메탈-실리콘 접합의 숏키 다이오드(SD)가 되고, N+ 층(27)에 연결되는 배리어메탈(29)과 금속막(30)의 적층은 캐소드전극의 역할을 한다. 따라서, Ti/TiN 배리어메탈(29)과 숏키다이오드용 웰(SDwell, 22)간의 메탈, 실리콘 사이의 일함수 차이에 의해 숏키배리어가 형성되는 것이다.
상술한 실시예에 따르면, 숏키다이오드영역이 되는 활성영역(20a)은 그 형태가 숏키다이오드의 누설특성을 개선하기 위해 모서리가 깍인 챔퍼드(Chamfered) 팔각형 형태를 유지하는 것이 좋으나, 베이스 공정인 0.5㎛ 고전압 40V 공정상 살리사이드 형성이 불가하므로 애노드를 형성시키기 위한 활성영역 모양을 팔각형으로 하고, 숏키배리어를 형성하는 Ti/TiN 배리어메탈과 콘택되는 부분(애노드전극)은 사각형으로 유지한다.
또한, 누설특성 개선을 목적으로 애노드가 되는 활성영역의 주변을 NF 이온주입을 통해 감싸준다. 즉, P형 불순물의 NF 이온주입을 통해 애노드 주변을 감싸준다.
그리고, 도 1a의 평면도에서 캐소드전극은 애노드전극의 주변을 에워싸는 형태인데,전류구동능력에 영향을 줄 수 있는 애노드전극과 캐소드전극간의 간격 유지를 위해 캐소드용 활성영역(20b)과 캐소드전극의 모양을 챔퍼드 모양으로 형성한다.
그리고, 숏키다이오드의 전류구동능력 개선을 목적으로 캐소드 영역에 저전압 PMOS 트랜지스터의 웰로 쓰이는 N형 웰(Nwell, 23)을 형성시키므로써 전류경로의 저항을 낮춰 보다 향상된 순방향 전류 특성을 구현한다.
그리고, 숏키다이오드의 사이즈 확장(size extension) : 애노드 폭의 확장시 누설레벨의 증가를 초래하므로, 폭(Width)은 고정된 사이즈를 적용하고 길이(Length)만을 확장하거나, 동일 폭 및 길이를 가지는 다이오드를 다중(Multiple)으로 연결하여 사용한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 숏키다이오드의 바이어스특성을 도시한 도면으로서, 순방향 바이어스시 턴온전압을 0.3V로 낮게 확보함과 동시에 역방향 바이어스 항복전압을 -48V로 확보할 수 있음을 알 수 있다.
상술한 본 발명은 0.5㎛ 및 0.6㎛ 고전압 공정에 숏키다이오드용 웰 공정 조건 및 드라이브인 시간, 배리어메탈 등을 적절히 선택하여 사용할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 0.6㎛ 고전압 40V 공정에 숏키다이오드용 웰 공정만을 추가하여 충분한 역방향 바이어스 특성을 가지면서 메탈-실리콘 접합에 의한 우수한 순방향 특성을 가지는 숏키배리어다이오드를 형성할 수 있는 효과가 있다.
또한, 고속에 의한 신호의 지연시간 감소 효과 등을 요구하는 광범위한 응용 제품에 적용할 수 있는 효과가 있다.
Claims (8)
- 제1도전형 기판;상기 기판 내에 형성된 상기 제1도전형 기판과 다른 도전형인 제2도전형 제1웰;상기 제2도전형 제1웰이 형성된 기판에 국부적으로 형성되며 애노드용 활성영역과 캐소드용 활성영역을 정의하는 필드산화막;상기 애노드용 활성영역의 표면 상에 형성되어 상기 제2도전형 제1웰과 숏키 다이오드를 형성하는 애노드전극; 및상기 캐소드용 활성영역 상에 콘택된 캐소드전극;을 포함하고,상기 애노드용 활성영역의 모양은 평면상으로 팔각형이고, 상기 애노드전극은 평면상으로 사각형이며, 상기 애노드용 활성영역과 캐소드용 활성영역간 간격 유지를 위해 상기 캐소드용 활성영역 및 캐소드전극의 모양은 평면상으로 챔퍼드 모양으로 상기 애노드전극 및 상기 애노드용 활성영역 주변을 둘러싸고 있는 것을 특징으로 하는 고전압 다이오드.
- 제1항에 있어서,상기 캐소드용 활성영역 내에 형성된 제2도전형 제2웰;상기 제2도전형 제2웰 내의 하부에 형성된 트랜지스터용 제2도전형 고농도 불순물층과 상기 트랜지스터용 제2도전형 고농도 불순물층 상부에 형성된 제2도전형 저농도 불순물층; 및상기 애노드용 활성영역의 주변을 에워싸는 제1도전형 필드스탑층;을 더 포함하는 것을 특징으로 하는 고전압 다이오드.
- 삭제
- 삭제
- 제1항에 있어서,상기 애노드전극의 폭은 고정된 사이즈이고, 길이가 확장된 것을 특징으로 하는 고전압 다이오드.
- 제1항, 제2항 및 제5항 중 어느 한 항에 있어서,상기 제1도전형은 P형 불순물이 도핑된 것이고, 상기 제2도전형은 N형 불순물이 도핑된 것을 특징으로 하는 고전압 다이오드.
- 제1항에 있어서,상기 애노드용 활성영역의 주변을 에워싸며, 상기 필드 산화막보다 더 깊게 형성되는 제1도전형 필드스탑층;을 더 포함하는 것을 특징으로 하는 고전압 다이오드.
- 제1항에 있어서,상기 캐소드 전극의 모양은 단면상으로 π형인 것을 특징으로 하는 고전압 다이오드.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134140A KR101212267B1 (ko) | 2005-12-29 | 2005-12-29 | 고전압 숏키 다이오드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134140A KR101212267B1 (ko) | 2005-12-29 | 2005-12-29 | 고전압 숏키 다이오드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070071024A KR20070071024A (ko) | 2007-07-04 |
| KR101212267B1 true KR101212267B1 (ko) | 2012-12-14 |
Family
ID=38506227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134140A KR101212267B1 (ko) | 2005-12-29 | 2005-12-29 | 고전압 숏키 다이오드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101212267B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160137869A (ko) * | 2015-05-22 | 2016-12-01 | 매그나칩 반도체 유한회사 | 플로팅 구조를 갖는 쇼트키 다이오드 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140026846A (ko) | 2012-08-23 | 2014-03-06 | 삼성전자주식회사 | 광소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163373A (ja) * | 1997-12-01 | 1999-06-18 | Mitsubishi Electric Corp | ショットキーバリアダイオードを有する半導体装置およびその製造方法 |
| JP2005294634A (ja) | 2004-04-01 | 2005-10-20 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-12-29 KR KR1020050134140A patent/KR101212267B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163373A (ja) * | 1997-12-01 | 1999-06-18 | Mitsubishi Electric Corp | ショットキーバリアダイオードを有する半導体装置およびその製造方法 |
| JP2005294634A (ja) | 2004-04-01 | 2005-10-20 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160137869A (ko) * | 2015-05-22 | 2016-12-01 | 매그나칩 반도체 유한회사 | 플로팅 구조를 갖는 쇼트키 다이오드 |
| KR101872069B1 (ko) | 2015-05-22 | 2018-06-28 | 매그나칩 반도체 유한회사 | 플로팅 구조를 갖는 쇼트키 다이오드 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070071024A (ko) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138269B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5315144A (en) | Reduction of bipolar gain and improvement in snap-back sustaining voltage in SOI field effect transistor | |
| US6979861B2 (en) | Power device having reduced reverse bias leakage current | |
| KR20170059706A (ko) | 전력 반도체 장치 | |
| KR20100064262A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR0159141B1 (ko) | 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법 | |
| KR101212267B1 (ko) | 고전압 숏키 다이오드 | |
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| US20090152587A1 (en) | Deep guard regions for reducing latch-up in electronics devices | |
| KR19990078010A (ko) | 절연게이트트랜지스터및그제조방법과반도체집적회로장치 | |
| KR100366829B1 (ko) | 반도체 장치 | |
| US20170271386A1 (en) | Implant Isolated Devices and Method for Forming the Same | |
| US11049853B2 (en) | ESD protection device with breakdown voltage stabilization | |
| US7335549B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100587605B1 (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| KR20010094722A (ko) | 고전압 소자 및 그 제조방법 | |
| US6306717B1 (en) | Method of manufacturing an avalanche diode with an adjustable threshold | |
| KR101099564B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
| KR100792377B1 (ko) | 핀 트랜지스터 제조 방법 | |
| KR100261173B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100551895B1 (ko) | 반도체 집적회로의 제너 다이오드 | |
| KR101099563B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
| KR101097982B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100600273B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US6057201A (en) | Method of producing a transistor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 8 |