CN1906717B - 叠片线圈 - Google Patents

叠片线圈 Download PDF

Info

Publication number
CN1906717B
CN1906717B CN2005800018930A CN200580001893A CN1906717B CN 1906717 B CN1906717 B CN 1906717B CN 2005800018930 A CN2005800018930 A CN 2005800018930A CN 200580001893 A CN200580001893 A CN 200580001893A CN 1906717 B CN1906717 B CN 1906717B
Authority
CN
China
Prior art keywords
coil
conductor
nonmagnetic material
width
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800018930A
Other languages
English (en)
Other versions
CN1906717A (zh
Inventor
都筑庆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1906717A publication Critical patent/CN1906717A/zh
Application granted granted Critical
Publication of CN1906717B publication Critical patent/CN1906717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H01F3/14—Constrictions; Gaps, e.g. air-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Particle Accelerators (AREA)
  • Coils Of Transformers For General Uses (AREA)

Abstract

一种叠片线圈包括：具有设置在非磁性体部分(2)两主表面上并通过将多个磁性层层叠形成的磁性体部分(1)的叠片体(9)；包含至少一个非磁性层的非磁性体部分(2)；以及包括设置在叠片体中的螺旋状连接的线圈导体(3)、(4)的线圈(L)。设置在非磁性体部分中的线圈导体以及设置在非磁性体部分的两主表面上的线圈导体中的至少一个的导体宽度大于叠片体中的其它线圈导体的导体宽度。

Description

叠片线圈
技术领域
本发明涉及一种叠片线圈，尤其涉及一种具有极佳直流(DC)叠加特性的开放磁路型叠片线圈。
背景技术
现已提出作为公知的叠片线圈的一种开放磁路型叠片线圈以防止由于磁性体内的磁饱和而引起的电感值突然降低。如专利文献1所述，开放磁路型叠片线圈包括设置在包括磁性层的叠片线圈内的非磁性层。根据开放磁路型叠片线圈的结构，磁通从磁性层部分泄漏至叠片线圈外部，这使得在磁性体内产生磁饱和变得困难。结果，由直流造成的电感降低被减少，并且提高了DC叠加特性。
尽管根据专利文献1的开放磁路型叠片线圈具有极佳的DC叠加特性，然而存在电感特性不令人满意的问题。换句话说，由于非磁性层被设置在沿磁通路径的位置上，磁通受阻，造成电感降低。为了获得所要求的电感，可通过增加线圈匝数来增加电感。然而，线圈匝数的增加使直流电阻明显增加。
专利文献1：日本已审专利申请公开号1-35483。
发明内容
本发明提供一种具有极佳DC叠加特性并能在减少直流电阻的同时防止电感降低的叠片线圈。
根据本发明的叠片线圈包括：(a)包括设置在非磁性体部分的两个主表面上的磁性体部分的叠片体，磁性体部分通过将多个磁性层层叠而形成，非磁性体部分包括至少一层非磁性体层；以及(b)包括设置在叠片体内的线圈导体的线圈，线圈导体是螺旋连接的；其中，(c)设置在非磁性体部分内的线圈导体以及设置在叠片体内的线圈导体的非磁性体部分的两个主表面上的线圈导体至少一个线圈导体宽度大于其它线圈导体的导体宽度。
由于设置在非磁性体部分内的线圈导体以及设置在非磁性体部分的两个主表面上的线圈导体中的至少一个的导体宽度大于其它线圈导体的导体宽度，直流电阻降低。由于具有较大导体宽度的线圈导体被设置在非磁性体部分和/或两主表面上，即使当线圈导体的导体宽度增加时，也能减少电感的降低。
更具体地说，通常如果线圈导体的导体宽度增加，则线圈的磁通由具有更大导体宽度的线圈导体而受阻并且线圈的内周长减小以使线圈磁通量减少。因此电感减少。然而，即使非磁性体部分的线圈导体的线圈宽度增加，由于线圈的磁通被非磁性体部分从磁通起始点开始受阻，因此通过增加线圈导体的导体宽度而受阻的磁通量非常小。此外，即使线圈导体的导体宽度增加，由于在屏蔽磁通的非磁性体部分处的线圈的内周长减小，所传递的磁通量的减少相比在传递磁通的磁性体部分的线圈的内周长的减少而言是很小的。因此降低了整个线圈的电感减少。
在根据本发明的叠片线圈中，设置在非磁性体部分中的线圈导体以及设在在非磁性体部分的两主表面上的线圈导体的导体宽度可大于其它线圈导体的导体宽度。通过增加设置在非磁性体部分中的线圈导体和设置在非磁性体部分的两主表面上的线圈导体的导体宽度，可提供具有更大导体宽度的多个线圈导体。因此直流电阻明显降低。
在根据本发明的叠片线圈中，要求具有较大导体宽度的线圈导体的导体宽度是其它线圈导体的导体宽度的1.05-2.14倍。由此可获得一种线圈，其电感的降低被尽可能地抑制并且其直流电阻明显降低。
在根据本发明的叠片线圈中，可将多个非磁性体部分设置在叠片体内。通过将多个非磁性体部分设置在叠片体内，从非磁性体部分泄漏至叠片线圈外的磁通量进一步增加。由此进一步提高了DC叠加特性。
根据本发明，由于设置在非磁性体部分中的线圈导体和设置在非磁性体部分的两主表面上的线圈导体的导体宽度大于其它线圈导体的导体宽度，这里提供一种具有极佳DC叠加特性并能防止电感降低并同时减少直流电阻的叠片线圈。
附图说明
图1是根据本发明第一实施例的叠片线圈的横截面示意图。
图2是根据本发明第一实施例的叠片线圈的立体分解图。
图3是已知叠片线圈的横截面示意图。
图4是根据第一比较例的叠片线圈的横截面示意图。
图5是根据本发明第三实施例的叠片线圈的横截面示意图。
图6是根据本发明第四实施例的叠片线圈的横截面示意图。
图7是根据本发明第五实施例的叠片线圈的横截面示意图。
图8是根据第二比较例的叠片线圈的横截面示意图。
具体实施方式
下面将参照附图对根据本发明的叠片线圈的诸实施例进行说明。
第一实施例
图1是根据本发明第一实施例的叠片线圈的横截面示意图。该叠片线圈包括：具有磁性体部分1和非磁性体部分2的叠片体9；包括设置在叠片体9上的螺旋状连接线圈导体3、4的线圈L以及外部电极5。诸磁性体部分1被设置在非磁性体部分2的两主表面上。各磁性体部分1包括多个磁性层，而非磁性体部分2包括一个非磁性层。
如图1所示，线圈导体4被设置在非磁性体部分2的两主表面上。线圈导体4的导体宽度大于具有预设导体宽度的其它线圈导体3的宽度。由于线圈导体4的线圈宽度增加，叠片线圈的直流电阻减少。
由于具有增加的线圈宽度的线圈导体4被设置在非磁性体部分2的两主表面上，电感的降低被抑制。更具体地说，由于所传递的线圈磁通量因为具有增加的导体宽度的线圈导体而受阻以及减少线圈的内周长而减少，通常如果线圈导体的导体宽度增加，电感降低。然而，根据第一实施例，由于线圈L的磁通被非磁性体部分2从磁通起始开始受阻，通过增加非磁性体部分2的两主表面上的线圈导体4的导体宽度，线圈L受阻的磁通量将明显减少。即使线圈导体4的导体宽度增加，阻塞磁通的非磁性体部分2中线圈L的内周长减小。因此，所传递的磁通量的减少相比传递磁通的磁性体部分1中的线圈L的内周长的减少而言是小的。由此可大量减少整个线圈L电感的降低。
下面将结合图2所示的叠片线圈的立体分解图对制造叠片线圈的方法进行说明。
在制造叠片线圈的方法中，首先制造包括未烧结的磁性材料薄片6以及包括未烧结的非磁性材料的印刷电路薄片7。在形成叠片线圈后，未烧结的磁性薄片被称为磁性层而未烧结的非磁性薄片被称为非磁性层。
根据第一实施例，Ni-Cu-Zn基的材料被用作磁性材料。首先，使用球碾磨湿式制备包含48.0mol％氧化铁(FE2O3)、20.0mol％氧化锌(ZnO)、23.0mol％氧化镍(NiO)以及9mol％氧化铜(CuO)的原材料。将所获得的混合物晾干和接地(ground)。将所获得的粉末在750℃下焙烧一个小时。将得到的粉末通过球碾磨与粘合树脂、塑化剂、湿润剂以及分散剂混合。然后进行去发泡以获得浆料。将浆料涂覆到可剥离膜上。然后，通过干燥产生具有预设厚度的未烧结的磁性薄片。
可将Cu-Zn基的材料用作非磁性材料。未烧结的非磁性材料薄片7由包含48.0mol％氧化铁(FE2O3)、43.0mol％氧化锌(ZnO)以及9mol％氧化铜(CuO)的原材料采用与上述磁性材料相同的制备方法制成。未烧结的薄片对未烧结的磁性材料薄片的导磁率为130而对未烧结的非磁性材料薄片的磁导率为1。。
接着，将如上所述获得的未烧结的薄片6、7切成预设尺寸。在将基板6、7层叠后，通过激光方法将通孔形成在预设位置以形成螺旋状线圈L。然后，通过网眼印刷方法将主要包含银或银合金的导电浆涂覆于磁性材料薄片6a和非磁性材料薄片7而形成线圈导体3、4。通过在制造线圈导体3、4的同时将通孔内部填充以导电浆，可轻易地形成通孔连接导体8。
这里，具有增加宽度的线圈导体4被形成在未烧结的非磁性薄片基板7的两主表面上。根据第一实施例，在焙烧后，将具有增加宽度的线圈导体4制造成导体宽度为550μm并且将其它线圈导体3制造成导体宽度为350μm。通过在未烧结的材料薄片7的两主表面上形成具有增加的宽度的线圈导体4，可获得能够抑制电感降低和减少直流电阻的叠片线圈。
接着，通过将具有线圈导体3的未烧结的磁性材料薄片6a层叠在非磁性基板7的两主表面上并设置顶部和底部上不具有线圈导体的未烧结的外部磁性材料薄片6b而制造叠片体。此时，通过将未烧结的非磁性薄片7层叠在基本处于螺旋线圈L的轴心方向的中点位置处，泄漏于叠片线圈外的磁通量增加。由此提高DC叠加特性。
然后，将叠片体在1.0t/cm2的压力和45℃下加压粘合并用切片机或闸刀机将其切成3.2×2.5×0.8mm的块以获得叠片线圈的未焙烧体。随后进行粘合剂去除和对未焙烧体进行焙烧。为了去除粘合剂，在低氧氛围中将未焙烧体在500℃下焙烧2小时。至于焙烧，将焙烧体在890℃的氛围中焙烧150分钟。最后，通过浸渍将主要包含银的导电浆涂覆到引线电极4a、4b暴露在外的端面。在将本体在100℃下晾晒10分钟后，在780℃下烘干150分钟。藉此获得根据第一实施例的叠片线圈。
表1
 直流电阻(mΩ)  电感(μH)
  传统例  185  2.00
  第一实施例  166  1.91
  第一比较例  150  1.56
表1示出用来确认根据如上所述那样制造的第一实施例的叠片线圈的优点而进行的测试结果。如图3所示，在根据传统例子的叠片线圈中，设置在磁性体部分11和非磁性体部分12上的每个线圈导体13的导体宽度为350μm。如图4所示，根据比较例的叠片线圈，设置在磁性体部分21和非磁性体部分22上的每个线圈导体24的导体宽度更宽(550μm)。对于每个叠片线圈，螺旋线圈L的线圈匝数为5.5匝，而叠片线圈的尺寸为3.2×2.5×2.5mm。
根据表1，对于根据第一实施例的叠片线圈而言，直流电阻减小而电感降低是小的。更具体地说，传统例的直流电阻为185mΩ而第一实施例的直流电阻为166mΩ，减少了10％。传统例的电感为2.0μH而第一实施例的电感为1.91μH，仅减少4.5％。相反地，根据所有线圈导体的导体宽度增加的比较例，直流电阻减少18％至150mΩ而电感大幅度减少22％至1.56μH。这样，根据第一实施例，由于具有增加的导体宽度的线圈导体4是设置在阻塞磁通的非磁性体部分2的两主表面上，通过增加线圈导体4的线圈宽度可抑制电感的减少同时减小直流电阻。
表2
  设置在非磁性体两主表面上的线圈导体的导体宽度   设置在非磁性体两主表面上的线圈导体和不设置在其上的线圈导体之间的导体宽度比   直流电阻(mΩ)   电感
  传统例   350μm   1.00   185   2.00
  样本1   357μm   1.02   184   2.00
  样本2   368μm   1.05   183   1.99
  样本3   450μm   1.29   176   1.96
  样本4   550μm   1.57   166   1.91
  设置在非磁性体两主表面上的线圈导体的导体宽度   设置在非磁性体两主表面上的线圈导体和不设置在其上的线圈导体之间的导体宽度比   直流电阻(mΩ)   电感
  样本5   650μm   1.86   157   1.86
  样本6   750μm   2.14   147   1.79
  样本7   850μm   2.43   138   1.71
接着，表2表示样本1-7的评价结果，其中设置在非磁性体部分2的两主表面上的线圈导体4的导体宽度改变。产生样本1-7设置在非磁性体部分2的两主表面上的线圈导体4的导体宽度各不相同并且分别为357μm、368μm、450μm、550μm、650μm、750μm和850μm。同时，在根据传统例的叠片线圈中的每个导体的宽度相同(即350μm)，如图3所示。
对于样本2-6，直流电阻减少而电感值是理想的。样本1(导体宽度比1.02)表现出直流电阻的小于1％的明显小减少。对于样本7(导体宽度比2.43)，与传统例相比电感值的降低被明显抑制14.5％。
第二实施例
根据本发明第二实施例的叠片线圈的结构与根据图1所示第一实施例的叠片线圈的结构相同。然而，对于根据第二实施例的叠片线圈而言，设置在非磁性体部分2的两主表面上的线圈导体4的导体宽度为750μm，而不设置在非磁性体部分2的两主表面上的线圈导体3的导体宽度为350μm。下面表3所示的传统例表示设置在磁性体部分11和非磁性体部分12上的线圈导体13均具有350μm导体宽度的叠片线圈，如图3所示。如图8所示的第二比较例表示不设置在非磁性体部分32的两主表面上(或设置在磁体部分31内)的线圈导体34具有比其它线圈导体33更大的导体宽度的叠片线圈。具有增加的导体宽度的线圈导体34的导体宽度为750μm。线圈导体33的导体宽度为350μm。
表3
 直流电阻(mΩ)  电感(μH)
  传统例  185  2.00
  第二实施例  147  1.79
  第二比较例  147  1.53
如表3所示，就第二实施例的叠片线圈而言，由于设置在非磁性体部分2的两主表面上的线圈导体4的导体宽度增加，因此相比传统例，其的直流电阻减少。此外，相比第二比较例的叠片线圈，由于与根据第二实施例的叠片线圈具有相同匝数的线圈导体34的导体宽度增加，相比传统例而言，直流电阻减少。根据第二实施例的叠片线圈的电感为1.79μH并且相比传统例而言仅减少大约10％。根据第二比较例的叠片线圈的电感为1.53μm并且相比传统例而言减少大约23％。由于具有更大导体宽度的线圈导体4被设置在阻塞磁通的非磁性体部分2的两主表面上，因此根据第二实施例的叠片线圈的电感的减少受到抑制。
第三实施例
图5示出和根据本发明第三实施例的叠片线圈的横截面示意图。图5中与图1中的部件相同或相对应的部件由图1中相同标号表示，并且对其说明不再重复。
在根据第三实施例的叠片线圈中，线圈导体4被形成在非磁性体部分2中。线圈导体4的导体宽度大于其它线圈导体3的导体宽度。与第一实施例相同，根据第三实施例的叠片线圈的制造通过下列步骤：将具有线圈导体的未烧结的薄片层叠和加压粘合，将未烧结的薄片切成多片以及形成外部电极。
通过提供具有增加的导体宽度的线圈导体4，可减少直流电阻。此外，通过将具有大导体宽度的线圈导体4形成在非磁性体部分2内，可减少电感的降低。
第四实施例
图6示出根据第四实施例的叠片线圈的横截面示意图。图6中与图1中的部件相同或相对应的部件由图1中相同标号表示，并且不再重复对它的说明。
在根据第四实施例的叠片线圈中，线圈导体4被形成在非磁性体部分2中和非磁性体部分2的两主表面上。线圈导体4的导体宽度大于其它线圈导体3的导体宽度。
通过为线圈导体4提供增加的导体宽度，可减少直流电阻。特别地，根据第四实施例，由于提供具有大导体宽度的线圈导体4有三层，因此直流电阻显著减小。通过将具有大导体宽度的线圈导体4形成在非磁性体部分2中并设置在非磁性体部分2的两主表面上，可减少电感的降低。
第五实施例
图7示出根据第五实施例的叠片线圈的横截面示意图。图7中与图1中的部件相同或相对应的部件由图1中相同标号表示，并且不再重复对它的说明。
在根据第五实施例的叠片线圈中，将两个非磁性体部分2设置在叠片体9内。线圈导体4被设置在非磁性体部分2的两侧。线圈导体4的导体宽度大于其它线圈导体3的导体宽度。
由于两个非磁性体部分2被设置在叠片体9中，泄漏到叠片线圈外的磁通量增加，并且能改善DC叠加特性。通过提供宽线圈导体4，直流电阻减小。尤其是根据第五实施例，由于提供具有大导体宽度的线圈导体4有四层，直流电阻明显减小。通过将具有增加的导体宽度的线圈导体4设置在非磁性体部分2的两主表面上，可减少电感的降低。
其它实施例
根据本发明的叠片线圈不局限于上述实施例，并且可在本发明的范围内实现各种修正。
例如，可增加设置在非磁性体部分的两主表面上的线圈导体中的一个的导体宽度。设置在非磁性体部分中的线圈导体和设置在非磁性体部分的两主表面上的线圈导体的其中一个的导体宽度可以大于主要部分中其它导体的宽度。
工业应用
如上所述，可将本发明用于开放磁路型叠片线圈，尤为有利的是具有极佳的DC叠加特性，减少电感的降低并减少直流电阻。

Claims (5)

1.一种叠片线圈，包括：
包括设置在非磁性体部分的两个主表面上的磁性体部分的叠片体，所述磁性体部分通过将多个磁性层层叠而形成，所述非磁性体部分包括至少一层非磁性体层；以及
包括设置在叠片体内的线圈导体的线圈，所述线圈导体是螺旋状连接的；
其中，设置在非磁性体部分内的线圈导体或设置在非磁性体部分的两个主表面上的线圈导体中的至少一个的导体宽度大于其它线圈导体的导体宽度。
2.如权利要求1所述的叠片线圈，其特征在于，设置在非磁性体部分中或设置在非磁性体部分的两主表面上的任何线圈导体的导体宽度大于其它线圈导体的导体宽度。
3.如权利要求1或2所述的叠片线圈，其特征在于，具有大导体宽度的线圈导体的导体宽度是其它线圈导体的导体宽度的1.05-2.14倍。
4.如权利要求1或2所述的叠片线圈，其特征在于，多个非磁性体部分被设置在叠片体内。
5.如权利要求3所述的叠片线圈，其特征在于，多个非磁性体部分被设置在叠片体内。
CN2005800018930A 2005-01-07 2005-12-27 叠片线圈 Active CN1906717B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP003180/2005 2005-01-07
JP2005003180 2005-01-07
PCT/JP2005/023908 WO2006073092A1 (ja) 2005-01-07 2005-12-27 積層コイル

Publications (2)

Publication Number Publication Date
CN1906717A CN1906717A (zh) 2007-01-31
CN1906717B true CN1906717B (zh) 2010-06-16

Family

ID=36647574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800018930A Active CN1906717B (zh) 2005-01-07 2005-12-27 叠片线圈

Country Status (8)

Country Link
US (1) US7719398B2 (zh)
EP (1) EP1710814B1 (zh)
JP (1) JP4201043B2 (zh)
KR (1) KR100745496B1 (zh)
CN (1) CN1906717B (zh)
AT (1) ATE395708T1 (zh)
DE (1) DE602005006736D1 (zh)
WO (1) WO2006073092A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187157A (zh) * 2011-12-28 2013-07-03 三星电机株式会社 多层感应器

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509186B2 (ja) * 2006-01-31 2010-07-21 日立金属株式会社 積層部品及びこれを用いたモジュール
TWI319581B (en) * 2006-08-08 2010-01-11 Murata Manufacturing Co Laminated coil component and method for manufacturing the same
JP4661746B2 (ja) * 2006-09-19 2011-03-30 Ｔｄｋ株式会社 積層型インダクタ及びその製造方法
JP4895193B2 (ja) * 2006-11-24 2012-03-14 Ｆｄｋ株式会社 積層インダクタ
KR100843422B1 (ko) * 2007-06-20 2008-07-03 삼성전기주식회사 적층형 인덕터
JP4973996B2 (ja) * 2007-08-10 2012-07-11 日立金属株式会社 積層電子部品
KR100905850B1 (ko) * 2007-08-20 2009-07-02 삼성전기주식회사 적층 인덕터
JP2009170446A (ja) * 2008-01-10 2009-07-30 Murata Mfg Co Ltd 電子部品及びその製造方法
JP5262775B2 (ja) * 2008-03-18 2013-08-14 株式会社村田製作所 積層型電子部品及びその製造方法
CN102007551B (zh) * 2008-04-28 2013-06-26 株式会社村田制作所 层叠线圈部件及其制造方法
JP5382002B2 (ja) * 2009-01-14 2014-01-08 株式会社村田製作所 電子部品及びその製造方法
TWM365534U (en) * 2009-05-08 2009-09-21 Mag Layers Scient Technics Co Improved laminated inductor sustainable to large current
CN101834050B (zh) * 2010-04-27 2011-12-28 深圳顺络电子股份有限公司 一种线圈电导体器件的制作方法及线圈电导体器件
CN102934181B (zh) * 2010-06-11 2015-12-16 株式会社村田制作所 电子部件
JP4906972B1 (ja) 2011-04-27 2012-03-28 太陽誘電株式会社 磁性材料およびそれを用いたコイル部品
JP2012238841A (ja) 2011-04-27 2012-12-06 Taiyo Yuden Co Ltd 磁性材料及びコイル部品
CN103608876B (zh) * 2011-06-15 2017-08-15 株式会社村田制作所 层叠线圈部件及该层叠线圈部件的制造方法
JP5032711B1 (ja) 2011-07-05 2012-09-26 太陽誘電株式会社 磁性材料およびそれを用いたコイル部品
JP5048155B1 (ja) * 2011-08-05 2012-10-17 太陽誘電株式会社 積層インダクタ
JP5881992B2 (ja) * 2011-08-09 2016-03-09 太陽誘電株式会社 積層インダクタ及びその製造方法
JP5082002B1 (ja) 2011-08-26 2012-11-28 太陽誘電株式会社 磁性材料およびコイル部品
KR20130023622A (ko) * 2011-08-29 2013-03-08 삼성전기주식회사 도체 패턴 및 이를 포함하는 전자부품
JP5682548B2 (ja) * 2011-12-14 2015-03-11 株式会社村田製作所 積層型インダクタ素子およびその製造方法
CN102568778B (zh) * 2012-01-20 2015-07-22 深圳顺络电子股份有限公司 叠层功率型线圈类器件
KR101792273B1 (ko) * 2012-06-14 2017-11-01 삼성전기주식회사 적층 칩 전자부품
KR101338139B1 (ko) * 2012-10-18 2013-12-06 정소영 파워 인덕터
CN104756207B (zh) * 2012-11-01 2017-04-05 株式会社村田制作所 层叠型电感元件
CN103035357A (zh) * 2012-12-03 2013-04-10 深圳顺络电子股份有限公司 层叠电感器
KR101983135B1 (ko) * 2012-12-27 2019-05-28 삼성전기주식회사 인덕터 및 그의 갭층 제조를 위한 조성물
WO2014129278A1 (ja) * 2013-02-19 2014-08-28 株式会社村田製作所 インダクタブリッジおよび電子機器
WO2014181755A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 電子部品
JP6303123B2 (ja) * 2013-06-21 2018-04-04 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
KR20160053380A (ko) * 2014-11-04 2016-05-13 삼성전기주식회사 적층형 인덕터
JP2016139742A (ja) * 2015-01-28 2016-08-04 株式会社村田製作所 コイル部品
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판
JP6678292B2 (ja) * 2015-02-19 2020-04-08 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
KR102404332B1 (ko) * 2016-02-18 2022-06-07 삼성전기주식회사 코일 부품 및 그 제조 방법
KR102404313B1 (ko) * 2016-02-18 2022-06-07 삼성전기주식회사 코일 부품
KR101832608B1 (ko) * 2016-05-25 2018-02-26 삼성전기주식회사 코일 전자 부품 및 그 제조방법
KR101843260B1 (ko) * 2016-05-30 2018-03-28 삼성전기주식회사 칩 인덕터 및 그의 제조 방법
JP6830347B2 (ja) * 2016-12-09 2021-02-17 太陽誘電株式会社 コイル部品
JP6729422B2 (ja) * 2017-01-27 2020-07-22 株式会社村田製作所 積層型電子部品
JP6686991B2 (ja) * 2017-09-05 2020-04-22 株式会社村田製作所 コイル部品
TW201914095A (zh) 2017-09-12 2019-04-01 華碩電腦股份有限公司 天線模組以及包含其之電子裝置
FR3073662B1 (fr) * 2017-11-14 2022-01-21 Arjo Wiggins Fine Papers Ltd Inducteur multicouches
JP7109979B2 (ja) * 2018-04-26 2022-08-01 矢崎総業株式会社 基板
EP3850645A4 (en) * 2018-09-12 2022-06-15 Multi-Fineline Electronix, Inc. BALANCED SYMMETRIC COIL
JP2021136336A (ja) * 2020-02-27 2021-09-13 Tdk株式会社 積層コイル部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393892A (zh) * 2001-06-27 2003-01-29 株式会社村田制作所 多层电感器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155516A (en) 1980-05-06 1981-12-01 Tdk Corp Laminated coil of open magnetic circuit type
JPH0536532A (ja) * 1991-08-01 1993-02-12 Tdk Corp 高周波用コイル
JP3549286B2 (ja) 1995-06-15 2004-08-04 Ｔｄｋ株式会社 積層ノイズ対策部品
JPH1197243A (ja) * 1997-09-16 1999-04-09 Tokin Corp 電子部品及びその製造方法
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2003092214A (ja) 2001-09-18 2003-03-28 Murata Mfg Co Ltd 積層型インダクタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393892A (zh) * 2001-06-27 2003-01-29 株式会社村田制作所 多层电感器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平11-97243A 1999.04.09
JP平8-236354A 1996.09.13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187157A (zh) * 2011-12-28 2013-07-03 三星电机株式会社 多层感应器

Also Published As

Publication number Publication date
EP1710814A4 (en) 2007-08-22
WO2006073092A1 (ja) 2006-07-13
ATE395708T1 (de) 2008-05-15
JP4201043B2 (ja) 2008-12-24
KR100745496B1 (ko) 2007-08-02
US7719398B2 (en) 2010-05-18
US20090184794A1 (en) 2009-07-23
KR20070000419A (ko) 2007-01-02
CN1906717A (zh) 2007-01-31
EP1710814A1 (en) 2006-10-11
DE602005006736D1 (de) 2008-06-26
EP1710814B1 (en) 2008-05-14
JPWO2006073092A1 (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
CN1906717B (zh) 叠片线圈
CN1910710B (zh) 叠层线圈
KR20060136389A (ko) 적층 코일
US8633794B2 (en) Electronic component and manufacturing method for same
JP6376000B2 (ja) 電子部品およびその製造方法
TWI435344B (zh) 電子零件
JP4596008B2 (ja) 積層コイル
TW201108267A (en) Electronic component and method for producing the same
US20110006868A1 (en) Electronic component and method for manufacturing the same
KR101523872B1 (ko) 전자 부품
JP4659469B2 (ja) コイル内蔵基板
KR20120052817A (ko) 세라믹 전자부품용 비자성체 조성물, 이를 이용한 세라믹 전자부품 및 이의 제조방법
KR100359263B1 (ko) 자성 세라믹 조성물과 그를 이용한 인덕터 부품
KR101339553B1 (ko) 세라믹 전자부품용 비자성체 조성물, 이를 이용한 세라믹 전자부품 및 이의 제조방법
KR101367952B1 (ko) 적층형 전자부품용 비자성체 조성물, 이를 이용한 적층형 전자부품 및 이의 제조방법
US9123465B2 (en) Electronic component
KR101408617B1 (ko) 적층형 코일 부품
KR20070032275A (ko) 적층코일
JP4525066B2 (ja) 積層セラミック電子部品の製造方法
JP7475946B2 (ja) 積層型コイル部品
JP2007227611A (ja) コモンモードノイズフィルタ
JP2007234755A (ja) Ｌｃ複合フィルタ部品の製造方法及びｌｃ複合フィルタ部品
JP2005294637A (ja) 積層コイルアレイ
JP3035479B2 (ja) 積層型インダクタンス素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant