JP3549286B2 - 積層ノイズ対策部品 - Google Patents

積層ノイズ対策部品 Download PDF

Info

Publication number
JP3549286B2
JP3549286B2 JP17281695A JP17281695A JP3549286B2 JP 3549286 B2 JP3549286 B2 JP 3549286B2 JP 17281695 A JP17281695 A JP 17281695A JP 17281695 A JP17281695 A JP 17281695A JP 3549286 B2 JP3549286 B2 JP 3549286B2
Authority
JP
Japan
Prior art keywords
magnetic
noise suppression
layer
laminated
suppression component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17281695A
Other languages
English (en)
Other versions
JPH097835A (ja
Inventor
克治 安田
稔 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP17281695A priority Critical patent/JP3549286B2/ja
Publication of JPH097835A publication Critical patent/JPH097835A/ja
Application granted granted Critical
Publication of JP3549286B2 publication Critical patent/JP3549286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、異なる透磁率を有する複数の磁性体層にそれぞれコイル導体を内蔵してこれらのコイル導体を直列に接続した積層体により構成される積層ノイズ対策部品に関する。
【0002】
【従来の技術】
印刷法やシート法等の厚膜形成法を用い、磁性体とコイル導体とを積層してなるチップ状の積層体によって構成された積層ノイズ対策部品において、広い周波数帯域についてノイズ低減効果を得るため、特公平3−30282号公報においては、図5(A)の斜視図およびそのG−G断面図である(B)に示すように、相対的に高透磁率(低周波用)、低透磁率(高周波用)となる磁性体層1、2を積層し、各磁性体層1、2にそれぞれコイル導体3、4を内蔵してインダクタ5、6を構成すると共に、各磁性体層1、2に内蔵したコイル導体3、4を積層体内部において直列に接続してなるものが提案されている。これら一連に接続されるコイル導体3、4の両端は、チップ状に形成された積層体の側面に設けられた端子電極7、8に接続される。
【0003】
図5に示した積層ノイズ対策部品において、高透磁率層1と低透磁率層2とは、図6(A)の上段に示すように、それぞれ透磁率=1となる周波数f1、f2が異なり、低透磁率層2側のインダクタ6は、高い周波数帯域におけるノイズ除去の役目を果たすように期待される。
【0004】
【発明が解決しようとする課題】
しかし図5(B)の断面図に示すように、従来の積層ノイズ対策部品において、磁束φは高透磁率層1と低透磁率層2の双方にわたって順次通過することになり、起磁力Vmに対して高透磁率層1の磁気抵抗Rm1と低透磁率の磁気抵抗Rm2とが直列に接続された回路として把握され、さらに高透磁率層1の透磁率が1となる周波数f1より低い周波数においては、積層ノイズ対策部品全体として図6(C)に示すように、高透磁率層1と低透磁率層2からなるコアが結合され、これにコイル導体3、4が巻かれたものと同等の作用をなすものとして認識でき、高透磁率層1の透磁率=1となる周波数f1より高く、かつ低透磁率層2の透磁率が1となる周波数f2より低い周波数帯域においては、図6(D)に示すように、高透磁率層1が欠落した磁気回路として認識できる。このため、図6(A)の下段に示すように、積層ノイズ対策部品全体としてのインピーダンスは、高透磁率層1によるインダクタ5によるインピーダンスよりやや高い程度となり、高周波用の低透磁率層2の特性を十分に生かすことができなかった。
【0005】
本発明は、上記した問題点に鑑み、異なる透磁率を有する複数の磁性体層にそれぞれコイル導体を内蔵して直列接続した積層ノイズ対策部品において、それぞれ高周波用、低周波用構成要素(インダクタ)の特性を十分に生かし得るものを提供することを目的とする。
【0006】
【課題を解決するための手段】
この目的を達成するため、本発明の積層ノイズ対策部品は、透磁率が異なる複数の磁性体層を積層し、各磁性体層にそれぞれコイル導体を内蔵すると共に、各磁性体層に内蔵したコイル導体を直列に接続してなる積層ノイズ対策部品において、
透磁率が異なる磁性体層の間に非磁性体でなる中間層と磁束の変化により短絡電流を流すショートリングとを積層構造により一体に介在させ、
前記磁性体層、コイル導体、中間層およびショートリングからなる積層体は、印刷法あるいはシート法による積層工程を用いて製造されるものである
ことを特徴とする。
【0007】
また、本発明の積層ノイズ対策部品は、前記中間層に前記ショートリングを埋設した
ことを特徴とする。
また、本発明の積層ノイズ対策部品は、前記磁性体層は磁性フェライトでなり、前記中間層は非磁性フェライトでなる
ことを特徴とする。
【0008】
【作用】
本発明において、透磁率が異なる磁性体層の間に非磁性体からなる中間層を一体に介在させたものにおいては、各磁性体層におけるインダクタの周波数特性がそれぞれ独立し、全体として個々の特性を加えた特性が得られ、従来より高い周波数帯域に至る広い周波数帯域におけるノイズ除去が可能となる。また、中間層にショートリングを設けたので、中間層における磁束の通過がさらに良好に防止される。
【0009】
【実施例】
図1(A)は本発明による積層ノイズ対策部品の前提構成を示す斜視図、(B)は(A)のE−E断面図である。1、2はそれぞれ相対的に高透磁率、低透磁率の磁性体層であり、3、4は各磁性体層1、2に内蔵されたコイル導体であり、これらによりそれぞれ低周波用インダクタ5と高周波用のインダクタ6を構成する。9は磁性体層1、2間に一体に設けた中間層であり、該中間層9は非磁性体からなる。10は各コイル導体3、4を積層体の内部において接続する導体である。7、8は一連に接続されたコイル導体3、4の両端に接続されるように、積層体の側面に設けられた端子電極である。
【0010】
該インダクタ5や中間層9からなる積層体は、印刷法あるいはシート法による積層工程を用いて製造されるもので、積層、乾燥工程後、各チップ毎に切断して焼成し、その後、その積層体の側面に端子電極7、8を焼き付けやメッキにより形成する。
【0011】
前記磁性体層1、2として、例えばニッケル−銅−亜鉛系の磁性フェライトを用いた場合には、低周波用(高透磁率)磁性体層1として亜鉛リッチでかつ透磁率を例えば200〜1000に設定したものを用い、高周波用(低透磁率)磁性体層2としてニッケルリッチでかつ透磁率を例えば10〜100に設定したものを用いる。また、中間層9としては、非磁性フェライトを用いる。
【0012】
図2(A)の上段は高透磁率層1および低透磁率層2の周波数に対する透磁率の変化を示し、下段はそれぞれインダクタ5、6の周波数に対するインピーダンス変化と全体のインピーダンスの変化を示す。
【0013】
図1(B)には、この積層ノイズ対策部品における各層1、2における磁束φ1、φ2の流れを示しており、本実施例においては、高透磁率層1と低透磁率層2との間に非磁性体でなる中間層9を設けたため、双方の層1、2にまたがる磁束の通過は減少し、それぞれの層1、2において磁束の流れがほとんど個別に生じた状態とすることができる。この積層ノイズ対策部品における磁気回路は、図2(B)に示すように表現され、起磁力Vmに対してそれぞれ高透磁率、低透磁率の各層1、2ごとに独立した磁気抵抗Rm1、Rm2が接続されたものとなる。また、等価電気回路は、図2(C)に示すように、高透磁率層1でなるコアでなるインダクタ5と、低透磁率層2でなるインダクタ6とが直列に接続されたものとして表現できる。図2(C)から理解されるように、この構成においては、合成インピーダンス特性は、インダクタ5、6のインピーダンスを加えたものとなる。すなわち、図2(A)の下段に示すように、両インダクタ5、6を加えた特性となり、周波数f1を超えた高周波帯域においてもノイズ除去効果が得られ、広い周波数範囲についてノイズ除去効果が得られる。
【0014】
具体例について説明すると、積層ノイズ対策部品の寸法を縦3.2mm、横1.6mm、高さ1.6mmとし、高透磁率層1にFe2O3…49、NiO…7、CuO…13、ZnO…31なる組成(原子%)の磁性フェライトを用い、低透磁率層2にFe2O3…49、NiO…24、CuO…10、ZnO…17なる組成(原子%)の磁性フェライトを用い、中間層9にFe2O3…49、CuO…12、ZnO…39なる組成(原子%)の非磁性フェライトを用い、コイル導体3、4にAgを用い、コイルピッチPを50μm、コイル導体3のターン数を5Ts、コイル導体4のターン数を10Tsとし、中間層9の厚みt1を100μm、中間層9とコイル導体3、4間の間隔t2を250μmとしたものにおいて、周波数に対するインピーダンスの変化を測定した結果を、それぞれインダクタ5、6を個別に構成して測定した結果と対比して図3に示す。図3から分かるように、この構成によれば、積層ノイズ対策部品全体としてのインピーダンスは、インダクタ5、6の特性を加えたものとなる。また、従来例の構成すなわち中間層9のないものにおいて、10dB程度の減衰が得られる周波数範囲は15〜200MHzであったが、前記中間層9を設けたものにおいては、10〜400MHzとなった。
【0015】
図4(A)は本発明の一実施例を示す縦断面図、(B)はそのF−F断面図であり、本実施例は、前記中間層9に、磁束の変化により短絡電流を流して磁束の通過を減少させるショートリング11を埋設したものである。本実施例においては、中間層における磁束の通過がさらに良好に防止されるため、各インダクタ5、6の特性は図1に示した構成よりもさらに独立したものとなり、より特性の良好なものが得られる。
【0016】
本発明においては、1つのチップ内に3層以上のインダクタを積層したもの、もしくは同一層に複数個のインダクタを配設したもの等にも適用できる。
【0017】
【発明の効果】
本発明によれば、透磁率が異なる磁性体層の間に前記非磁性体でなる中間層を一体に介在させたので、各層において構成されたインダクタの特性を加えた特性のものが得られ、1個の積層体だけで、高い周波数帯域に至る広い帯域にわたり、ノイズ除去効果が得られる。
【0018】
また、積層体内に複数個のインダクタを構成した積層ノイズ対策部品において、ショー トリングにより、各磁性体層間における磁束の通過が防止され、各インダクタの個別化がより促進され、より良好なノイズ除去効果が得られる。
【図面の簡単な説明】
【図1】(A)は本発明による積層ノイズ対策部品の前提構成を示す斜視図、(B)は(A)のE−E断面図である。
【図2】(A)は図1の部品の周波数特性を示す図、(B)はその等価磁気回路図、(C)はその等価電気回路図である。
【図3】図1の部品の周波数特性の具体例を示す図である。
【図4】(A)は本発明の一実施例の構成を示す縦断面図、(B)は(A)のF−F断面図である。
図5】(A)は従来の積層ノイズ対策部品の一例を示す斜視図、(B)は(A)のG−G断面図である。
図6】(A)は従来の積層ノイズ対策部品の周波数特性を示す図、(B)は該従来部品の等価磁気回路図、(C)、(D)はそれぞれ該従来部品における低周波帯域、高周波帯域における等価電気回路図である。
【符号の説明】
1:高透磁率磁性体層、2:低透磁率磁性体層、3、4:コイル導体、5:低周波用インダクタ、6:高周波用インダクタ、7、8:端子電極、9:中間層、10:接続用導体、11:ショートリング

Claims (3)

  1. 透磁率が異なる複数の磁性体層を積層し、各磁性体層にそれぞれコイル導体を内蔵すると共に、各磁性体層に内蔵したコイル導体を直列に接続してなる積層ノイズ対策部品において、
    透磁率が異なる磁性体層の間に非磁性体でなる中間層と磁束の変化により短絡電流を流すショートリングとを積層構造により一体に介在させ、
    前記磁性体層、コイル導体、中間層およびショートリングからなる積層体は、印刷法あるいはシート法による積層工程を用いて製造されるものである
    ことを特徴とする積層ノイズ対策部品。
  2. 請求項1に記載の積層ノイズ対策部品において、
    前記中間層に前記ショートリングを埋設した
    ことを特徴とする積層ノイズ対策部品。
  3. 請求項1または2に記載の積層ノイズ対策部品において、
    前記磁性体層は磁性フェライトでなり、前記中間層は非磁性フェライトでなる
    ことを特徴とする積層ノイズ対策部品。
JP17281695A 1995-06-15 1995-06-15 積層ノイズ対策部品 Expired - Fee Related JP3549286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17281695A JP3549286B2 (ja) 1995-06-15 1995-06-15 積層ノイズ対策部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17281695A JP3549286B2 (ja) 1995-06-15 1995-06-15 積層ノイズ対策部品

Publications (2)

Publication Number Publication Date
JPH097835A JPH097835A (ja) 1997-01-10
JP3549286B2 true JP3549286B2 (ja) 2004-08-04

Family

ID=15948909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17281695A Expired - Fee Related JP3549286B2 (ja) 1995-06-15 1995-06-15 積層ノイズ対策部品

Country Status (1)

Country Link
JP (1) JP3549286B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259717B2 (ja) 1999-08-20 2002-02-25 株式会社村田製作所 積層型インダクタ
JP4702581B2 (ja) * 2001-01-09 2011-06-15 日立金属株式会社 積層型多連トランスおよびこれを用いた差動伝送ケーブル
JP3791406B2 (ja) 2001-01-19 2006-06-28 株式会社村田製作所 積層型インピーダンス素子
KR100678325B1 (ko) * 2003-09-30 2007-02-02 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품 및 그 제조방법
JP4598384B2 (ja) * 2003-11-06 2010-12-15 スミダコーポレーション株式会社 積層コモンモードフィルタ
JP2006093603A (ja) * 2004-09-27 2006-04-06 Mitsubishi Materials Corp 積層型コモンモードチョークコイルアレイ
ATE395708T1 (de) 2005-01-07 2008-05-15 Murata Manufacturing Co Laminierte spule
JP2006202880A (ja) * 2005-01-19 2006-08-03 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及び製造方法
JP4811464B2 (ja) 2006-06-20 2011-11-09 株式会社村田製作所 積層コイル部品
JP4811465B2 (ja) * 2006-07-04 2011-11-09 株式会社村田製作所 積層コイル部品
CN101356599A (zh) * 2006-08-07 2009-01-28 株式会社村田制作所 层叠线圈元件及其制造方法
JP4661746B2 (ja) * 2006-09-19 2011-03-30 Tdk株式会社 積層型インダクタ及びその製造方法
JP4788593B2 (ja) * 2006-12-22 2011-10-05 パナソニック株式会社 コモンモードノイズフィルタ
JP5181694B2 (ja) * 2008-01-22 2013-04-10 株式会社村田製作所 電子部品
WO2009147925A1 (ja) * 2008-06-06 2009-12-10 株式会社村田製作所 電子部品
JP5581145B2 (ja) * 2009-08-11 2014-08-27 日本碍子株式会社 複合電子部品の製造方法
JP6558302B2 (ja) * 2016-05-26 2019-08-14 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
JPH097835A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
JP3549286B2 (ja) 積層ノイズ対策部品
JP3621300B2 (ja) 電源回路用積層インダクタ
KR910003292B1 (ko) 평면인덕터
JP4019071B2 (ja) コイル部品
US6515568B1 (en) Multilayer component having inductive impedance
JP3941508B2 (ja) 積層型インピーダンス素子
JP3058164B1 (ja) 積層型インダクタ
US6590486B2 (en) Multilayer inductor
JP2007324555A (ja) 積層インダクタ
JPWO2005122192A1 (ja) 積層コイル
WO2008018187A1 (en) Laminated coil component and method of manufacturing the same
JP4213679B2 (ja) 積層型インダクタ
JPH0135483B2 (ja)
JP3446681B2 (ja) 積層インダクタアレイ
JP2000182834A (ja) 積層型インダクタンス素子及びその製造方法
JP2007324554A (ja) 積層インダクタ
JPH04242911A (ja) 電子部品の製造方法
JP2682829B2 (ja) 積層応用部品の構造
JP3204249B2 (ja) 積層型インダクタ
KR20150089278A (ko) 적층형 전자부품
JP2005167029A (ja) 積層型インダクタ
JPH05347215A (ja) チップ型コモンモードチョークコイル及びその製造方法
JP2607058Y2 (ja) 積層チップインダクタ
JP3476887B2 (ja) コイル部品および電極の形成方法
JP2958893B2 (ja) 平面インダクタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees