KR20150089278A - 적층형 전자부품 - Google Patents

적층형 전자부품 Download PDF

Info

Publication number
KR20150089278A
KR20150089278A KR1020140009721A KR20140009721A KR20150089278A KR 20150089278 A KR20150089278 A KR 20150089278A KR 1020140009721 A KR1020140009721 A KR 1020140009721A KR 20140009721 A KR20140009721 A KR 20140009721A KR 20150089278 A KR20150089278 A KR 20150089278A
Authority
KR
South Korea
Prior art keywords
ceramic body
magnetic
layers
inner coil
pattern
Prior art date
Application number
KR1020140009721A
Other languages
English (en)
Inventor
최광선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140009721A priority Critical patent/KR20150089278A/ko
Publication of KR20150089278A publication Critical patent/KR20150089278A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/30Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 적층형 전자부품에 관한 것이다. 본 발명에 따른 적층형 전자부품은, 복수의 자성체 층 및 내부 패턴을 갖는 비자성체 층이 적층되어 형성되며, 실장면으로 제공되는 하면과 이에 대향되는 상면을 갖는 세라믹 본체, 상기 복수의 자성체 층 상에 형성되는 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 세라믹 본체 내부에 형성되는 내부 코일부 및 상기 세라믹 본체의 길이 방향의 양 측면에 형성되며, 상기 내부 코일부와 접속하는 외부 전극을 포함하고, 상기 비자성체 층은, 상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 상기 내부 코일 패턴과 상기 세라믹 본체의 하면 사이에 위치하고, 상기 내부 패턴은, 상기 세라믹 본체의 길이 방향으로 상기 비자성체 층 상에 형성될 수 있다.

Description

적층형 전자부품 {MULTILAYERED ELECTRONIC COMPONENT}
본 발명은 적층형 전자부품에 관한 것이다.
전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
이때, 적층형 인덕터는 그 기능 중 노이즈 제거와 관계된 특성을 임피던스(Impedance)로 나타내는데, 임피던스는 리액턴스(reactance)와 레지스턴스(resistance)의 합성 저항으로 나타낸다.
상기 적층형 인덕터는 저주파 영역에서 리액턴스 성분이 지배적이어서 노이즈를 반사하는 인덕터로 동작하지만, 주파수가 증가하면 레지스턴스 성분이 증가하여 노이즈를 열로 변환하여 흡수하는 저항으로 동작하는 특징이 있다. 이에 따라, 고주파 영역에서 레지스턴스 성분이 증가하여 저항으로 동작할 때 적층형 인덕터를 적층형 비즈라는 이름으로 부르기도 한다.
한편, 상기 적층형 인덕터의 내부 코일 및 본체를 구성하는 자성체, 즉 페라이트는 전류가 인가되면 자기 포화로 임피던스(또는 인덕턴스) 특성이 저하되며, 포화 자속 밀도에 이르면 페라이트로의 기능을 상실하여 공심 코일 형태가 될 수 있다. 이 경우 노이즈가 제거되지 않는 문제가 발생할 수 있다.
하기의 선행기술문헌인 특허문헌 1은 적층 인덕터의 제조 방법에 관한 것으로서, 코일 상태 도체 간에 비자성체 층을 형성하여 인덕턴스 저하를 억제시키는 것에 관한 것이다. 다만, 본 발명과는 달리 비자성체 내에 있는 금속으로 형성된 저항 성분을 구현하기 위한 내부 패턴을 비자성체에 삽입하고, 이를 이용하여 자기 포화로 인한 임피던스 특성이 저하되어 노이즈를 충분히 제거하지 못하는 경우를 방지할 수 있는 내용에 대해서는 개시되어 있지 않다.
일본 공개공보 제2010-109281호
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 자성체, 내부 코일, 비자성체 및 비자성체 상에 형성되는 내부 패턴을 이용하여 적층형 전자부품을 구성하고, 특히 비자성체 및 비자성체 상에 위치한 내부 패턴으로 형성된 저항 성분을 이용하여 노이즈를 충분히 제거할 수 있는 적층형 전자부품을 제안한다.
본 발명의 제1 기술적인 측면에 따른 적층형 전자부품은, 복수의 자성체 층 및 내부 패턴을 갖는 비자성체 층이 적층되어 형성되며, 실장면으로 제공되는 하면과 이에 대향되는 상면을 갖는 세라믹 본체, 상기 복수의 자성체 층 상에 형성되는 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 세라믹 본체 내부에 형성되는 내부 코일부 및 상기 세라믹 본체의 길이 방향의 양 측면에 형성되며, 상기 내부 코일부와 접속하는 외부 전극을 포함하고, 상기 비자성체 층은, 상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 상기 내부 코일 패턴과 상기 세라믹 본체의 하면 사이에 위치하고, 상기 내부 패턴은, 상기 세라믹 본체의 길이 방향으로 상기 비자성체 층 상에 형성될 수 있다.
또한, 상기 내부 패턴은, 상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 자성체 층과 비아(via) 홀로 접속될 수 있다.
또한, 상기 복수의 자성체 층의 적층 면과 평행한 일면의 상부 또는 하부에 형성되는 마킹 패턴; 을 더 포함할 수 있다.
또한, 상기 비자성체 층은, SiO2, B2O3, TiO2, Al2O3, ZnO, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 글래스(glass)를 포함할 수 있다.
또한, 상기 내부 패턴은, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
본 발명의 제2 기술적인 측면에 따른 적층형 전자부품은, 복수의 자성체 층 및 내부 패턴을 갖는 비자성체 층이 적층되어 형성되며, 실장면으로 제공되는 하면과 이에 대향되는 상면을 갖는 세라믹 본체; 상기 복수의 자성체 층 상에 형성되는 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 세라믹 본체 내부에 형성되는 내부 코일부; 및 상기 내부 코일부와 접속되며, 상기 세라믹 본체의 길이 방향의 양 측면에 각각 형성되는 제1 외부 전극; 을 포함하고, 상기 비자성체 층은, 상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 상기 내부 코일 패턴과 상기 세라믹 본체의 하면 사이에 위치하며, 상기 내부 패턴은, 상기 세라믹 본체의 폭 방향에 대향하는 양 단면으로 노출되는 제1 및 제2 인출부를 가질 수 있다.
또한, 상기 세라믹 본체의 길이 방향의 중앙부에서 상기 세라믹 본체의 두께 방향으로 형성되어, 상기 제1 및 제2 인출부와 각각 접속하는 제2 외부 전극; 을 더 포함할 수 있다.
또한, 상기 내부 패턴은, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
또한, 상기 비자성체층은, SiO2, B2O3, TiO2, Al2O3, ZnO, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 글래스(glass)를 포함할 수 있다.
본 발명에 따른 적층형 전자부품은, 전류가 증가하여도 비자성체 및 비자성체 상에 위치하는 내부 패턴으로 형성되는 저항 성분을 이용하여, 자기 포화로 인한 임피던스 특성이 저하되어 노이즈를 충분히 제거하지 못하는 문제를 방지할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자부품의 사시도이다.
도 2는 도 1에 도시한 적층형 전자부품의 A-A'선에 의한 단면도이다.
도 3은 도 1에 도시한 적층형 전자부품의 분해 사시도이다.
도 4는 도 1에 도시한 적층형 전자부품을 보다 구체적으로 도시한 사시도이다.
도 5는 종래 기술에 따른 적층형 전자부품에서 자속 포화로 인한 특성 저하로 노이즈가 제거되지 않은 신호 파형을 나타낸 그래프이다.
도 6은 본 발명에 따른 적층형 전자부품에서 노이즈가 제거되는 경우의 신호 파형을 나타낸 그래프이다.
도 7은 본 발명의 다른 일 실시형태에 따른 적층형 전자부품의 사시도이다.
도 8은 도 7에 도시한 적층형 전자부품의 분해 사시도이다.
도 9는 도 7에 도시한 적층형 전자부품을 보다 구체적으로 도시한 사시도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하에서는 본 발명의 일 실시형태에 따른 적층형 전자부품을 설명하되, 특히 적층형 인덕터(inductor)로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자부품의 사시도이다.
도 2는 도 1에 도시한 적층형 전자부품의 A-A'선에 의한 단면도이다.
도 3은 도 1에 도시한 적층형 전자부품의 분해 사시도이다.
도 4는 도 1에 도시한 적층형 전자부품을 보다 구체적으로 도시한 사시도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층형 전자부품(100)은, 세라믹 본체(110), 내부 코일부(120) 및 외부 전극(130)을 포함할 수 있다.
상기 세라믹 본체(110)는 복수의 자성체 층(111') 및 내부 패턴(141)을 갖는 비자성체 층(140)이 적층되어 형성되며, 실장면으로 제공되는 하면과 이에 대향되는 상면을 가질 수 있다.
이때, 상기 복수의 자성체 층(111') 및 비자성체 층(140)은 소결된 상태로서, 인접하는 자성체 층(111') 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
세라믹 본체(110)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다.
상기 자성체 층(111')은 Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트, Li계 페라이트 등의 공지된 페라이트를 포함할 수 있다.
상기 비자성체 층(140)은 SiO2, B2O3, TiO2, Al2O3, ZnO, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 글래스(glass)를 포함할 수 있다.
도 2 및 도 3을 참조하면, 상기 내부 코일부(120)는 상기 복수의 자성체 층(111') 상에 형성되는 복수의 내부 코일 패턴(112)이 전기적으로 접속되어 상기 세라믹 본체(110) 내부에 형성될 수 있다.
이때, 상기 복수의 자성체 층(111') 상에 형성되는 내부 코일 패턴(112)이 비아 전극(도시 생략)에 의해 전기적으로 접속되어 내부 코일부(120)를 형성할 수 있다. 상기 비아 전극은 상, 하의 자성체 층(111')을 연결하기 위하여 펀칭으로 형성될 수 있다.
상기 내부 코일 패턴(112)은 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성할 수 있다. 상기 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
내부 코일부(120)의 상부 및 하부에는 복수의 자성체 시트(111')가 더 적층되어 상부 및 하부 커버층을 형성할 수 있다.
상기 비자성체 층(140)은, 상기 복수의 자성체 층(111') 중 상기 세라믹 본체(110)의 하면과 가장 가까이 위치하는 상기 내부 코일 패턴(112)과 상기 세라믹 본체(110)의 하면 사이에 위치할 수 있다. 또한, 상기 내부 패턴(141)은, 상기 세라믹 본체(110)의 길이 방향으로 상기 비자성체 층(140) 상에 형성될 수 있다.
즉, 본 발명에 따른 적층형 전자부품은, 자기 포화가 되지 않는 상기 비자성체 층(140) 및 상기 비자성체 층(140) 상에 전도성 있는 금속으로 형성되어 저항 성분을 구현하는 내부 패턴(141)이 상기 내부 코일부(120)에 포함됨으로써, 전류가 증가하여도 상기 저항 성분으로 인해 노이즈를 충분히 제거할 수 있다.
한편, 도 3 및 도 4를 참조하면, 본 발명에 따른 적층형 전자부품은, 비자성체 층(140) 상에 형성되는 내부 패턴(141)을 비아 전극을 이용하여 내부에서 연결하는 구성이므로, 외부에서의 입출력 방향 구분을 위해 마킹 패턴(150)을 더 포함할 수 있다.
상기 마킹 패턴(150)은 상기 세라믹 본체(110)의 일 면에 형성될 수 있으며, 보다 상세하게는, 세라믹 본체(110)의 적층면과 평행한 일면에 형성될 수 있다. 또한, 상기 마킹 패턴(150)은 상기 세라믹 본체(110)의 적층 면과 평행한 일면의 전체 면적의 1/2 이하의 면적에만 형성될 수 있다. 이를 통해, 세라믹 본체(110)의 폭 방향의 양 단면 및 두께 방향의 양 단면이 모두 다른 형상을 띠게 될 수 있어, 4면을 모두 식별할 수 있게 된다. 즉, 내부 코일부(120)의 노출면을 식별하여 상기 세라믹 본체(110)를 외부 전극(130) 도포를 위한 방향으로 정렬할 수 있다.
도 5는 종래 기술에 따른 적층형 전자부품에서 자속 포화로 인한 특성 저하로 노이즈가 제거되지 않은 신호 파형을 나타낸 그래프이다.
도 6은 본 발명에 따른 적층형 전자부품에서 노이즈가 제거되는 경우의 신호 파형을 나타낸 그래프이다.
종래 기술에 따른 적층형 전자부품은, 내부 코일 및 본체를 구성하는 자성체, 즉 페라이트는 전류가 인가되면, 자기 포화로 인해 임피던스(또는 인덕턴스) 특성이 저하되어, 포화 자속 밀도에 이르면 페라이트로의 기능을 잃어 노이즈 제거가 되지 않는 문제가 있다.
도 5를 참조하면, 전류가 인가되는 경우 자속 포화로 인한 특성이 저하되어 노이즈가 충분히 제거되지 않는 경우임을 알 수 있다.
이에 반해, 도 6을 조하면, 본 발명에 따른 적층형 전자부품은, 전류가 인가되더라도 비자성체 층(140) 상에 형성되어 저항 성분 역할을 하는 내부 패턴(141)으로 인해 노이즈가 충분히 제거되는 것을 알 수 있다.
도 7은 본 발명의 다른 일 실시형태에 따른 적층형 전자부품의 사시도이다.
도 8은 도 7에 도시한 적층형 전자부품의 분해 사시도이다.
도 9는 도 7에 도시한 적층형 전자부품을 보다 구체적으로 도시한 사시도이다.
도 7 내지 도 9를 참조하여 본 발명의 다른 일 실시형태에 따른 적층형 전자부품을 설명하면, 세라믹 본체(110), 내부 코일부(120) 및 제1 외부 전극(131)을 포함할 수 있다.
상기 세라믹 본체(110)에 적층되어 형성되는 비자성체 층(140)상의 내부 패턴(141)은, 상기 세라믹 본체(110)의 폭 방향에 대향하는 양 단면으로 노출되는 제1 및 제2 인출부(142, 143)를 포함할 수 있다. 즉, 상기 제1 및 제2 인출부(142, 143)는 서로 직교하는 방향으로 인출될 수 있다.
이때, 본 발명의 다른 일 실시형태에 따른 적층형 전자부품은, 상기 세라믹 본체(110)의 길이 방향의 중앙부에서 상기 세라믹 본체(110)의 두께 방향으로 형성되는 제2 외부 전극(132)를 더 포함할 수 있다. 상기 제2 외부 전극(132)은 상기 내부 패턴(141)의 제1 및 제2 인출부(142, 143)와 각각 접속할 수 있다.
즉, 본 발명의 다른 일 실시형태에 따른 적층형 전자부품은, 도1 내지 도4에 도시된 적층형 전자부품과는 달리, 상기 내부 패턴(141)이 내부에서 비아 전극에 의해 연결되는 구조가 아니며, 이에 따라 상기 제2 외부 전극(132)을 통해 별도의 단자를 형성하여 상기 내부 패턴(141)과 접속하게 할 수 있다.
또한, 도면으로 도시하지는 않았으나, 본 발명에 따른 적층형 전자부품은, 상기 내부 패턴(141)의 위치 및 형태에 따라, 마킹 패턴(150) 또는 외부 전극이 추가될 수 있다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정 해석되지 아니한다.
100: 적층형 전자부품
110: 세라믹 본체
111': 자성체 층
112: 내부 코일 패턴
120: 내부 코일부
130, 131, 132: 외부 전극
140: 비자성체 층
141: 내부 패턴
150: 마킹 패턴

Claims (9)

  1. 복수의 자성체 층 및 내부 패턴을 갖는 비자성체 층이 적층되어 형성되며, 실장면으로 제공되는 하면과 이에 대향되는 상면을 갖는 세라믹 본체;
    상기 복수의 자성체 층 상에 형성되는 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 세라믹 본체 내부에 형성되는 내부 코일부; 및
    상기 세라믹 본체의 길이 방향의 양 측면에 형성되며, 상기 내부 코일부와 접속하는 외부 전극; 을 포함하고,
    상기 비자성체 층은, 상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 상기 내부 코일 패턴과 상기 세라믹 본체의 하면 사이에 위치하고,
    상기 내부 패턴은, 상기 세라믹 본체의 길이 방향으로 상기 비자성체 층 상에 형성되는 적층형 전자부품.
  2. 제1항에 있어서, 상기 내부 패턴은,
    상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 자성체 층과 비아(via) 홀로 접속되는 적층형 전자부품.
  3. 제1항에 있어서,
    상기 복수의 자성체 층의 적층 면과 평행한 일면의 상부 또는 하부에 형성되는 마킹 패턴; 을 더 포함하는 적층형 전자부품.
  4. 제1항에 있어서, 상기 비자성체 층은,
    SiO2, B2O3, TiO2, Al2O3, ZnO, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 글래스(glass)를 포함하는 적층형 전자부품.
  5. 제1항에 있어서, 상기 내부 패턴은,
    은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 적층형 전자부품.
  6. 복수의 자성체 층 및 내부 패턴을 갖는 비자성체 층이 적층되어 형성되며, 실장면으로 제공되는 하면과 이에 대향되는 상면을 갖는 세라믹 본체;
    상기 복수의 자성체 층 상에 형성되는 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 세라믹 본체 내부에 형성되는 내부 코일부; 및
    상기 내부 코일부와 접속되며, 상기 세라믹 본체의 길이 방향의 양 측면에 각각 형성되는 제1 외부 전극; 을 포함하고,
    상기 비자성체 층은, 상기 복수의 자성체 층 중 상기 세라믹 본체의 하면과 가장 가까이 위치하는 상기 내부 코일 패턴과 상기 세라믹 본체의 하면 사이에 위치하며,
    상기 내부 패턴은, 상기 세라믹 본체의 폭 방향에 대향하는 양 단면으로 노출되는 제1 및 제2 인출부를 갖는 적층형 전자부품.
  7. 제6항에 있어서,
    상기 세라믹 본체의 길이 방향의 중앙부에서 상기 세라믹 본체의 두께 방향으로 형성되어, 상기 제1 및 제2 인출부와 각각 접속하는 제2 외부 전극; 을 더 포함하는 적층형 전자부품.
  8. 제6항에 있어서, 상기 내부 패턴은,
    은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 적층형 전자부품.
  9. 제6항에 있어서, 상기 비자성체 층은,
    SiO2, B2O3, TiO2, Al2O3, ZnO, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 글래스(glass)를 포함하는 적층형 전자부품.
KR1020140009721A 2014-01-27 2014-01-27 적층형 전자부품 KR20150089278A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140009721A KR20150089278A (ko) 2014-01-27 2014-01-27 적층형 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009721A KR20150089278A (ko) 2014-01-27 2014-01-27 적층형 전자부품

Publications (1)

Publication Number Publication Date
KR20150089278A true KR20150089278A (ko) 2015-08-05

Family

ID=53885757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009721A KR20150089278A (ko) 2014-01-27 2014-01-27 적층형 전자부품

Country Status (1)

Country Link
KR (1) KR20150089278A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052834B1 (ko) * 2018-07-27 2019-12-09 삼성전기주식회사 코일 부품
KR20200009783A (ko) * 2018-07-20 2020-01-30 삼성전기주식회사 코일 부품
US11881339B2 (en) 2019-12-10 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Coil component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200009783A (ko) * 2018-07-20 2020-01-30 삼성전기주식회사 코일 부품
CN110739116A (zh) * 2018-07-20 2020-01-31 三星电机株式会社 线圈组件
CN110739116B (zh) * 2018-07-20 2021-09-21 三星电机株式会社 线圈组件
US11270835B2 (en) 2018-07-20 2022-03-08 Samsung Electro-Mechanics Co., Ltd. Coil component
KR102052834B1 (ko) * 2018-07-27 2019-12-09 삼성전기주식회사 코일 부품
CN110783082A (zh) * 2018-07-27 2020-02-11 三星电机株式会社 线圈组件
US11367561B2 (en) 2018-07-27 2022-06-21 Samsung Electro-Mechanics Co., Ltd. Coil component
US11881339B2 (en) 2019-12-10 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Coil component

Similar Documents

Publication Publication Date Title
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102004787B1 (ko) 적층형 전자부품 및 그 제조방법
KR102105389B1 (ko) 적층 전자부품
KR102127811B1 (ko) 적층 전자부품 및 그 제조방법
KR102004793B1 (ko) 적층 전자부품 및 그 실장기판
KR101952859B1 (ko) 칩 전자부품 및 그 제조방법
KR101332100B1 (ko) 적층형 인덕터
KR102052596B1 (ko) 칩형 코일 부품 및 그 제조방법
KR102163414B1 (ko) 코일 전자부품
KR102130672B1 (ko) 적층 전자부품 및 그 제조방법
JP2006032430A (ja) コイル部品
KR20150114747A (ko) 칩형 코일 부품 및 그 실장 기판
KR20160032581A (ko) 인덕터 어레이 칩 및 그 실장기판
KR20150080716A (ko) 칩 전자부품
US20140022042A1 (en) Chip device, multi-layered chip device and method of producing the same
KR20160019265A (ko) 칩형 코일 부품 및 그 제조방법
KR20120025236A (ko) 적층형 인덕터 및 그 제조 방법
KR20150117888A (ko) 적층형 전자부품
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
KR20150089278A (ko) 적층형 전자부품
KR20160008318A (ko) 칩형 코일 부품
KR20150080679A (ko) 적층형 전자부품 및 그 제조방법
KR20220101590A (ko) 인덕터
KR101963267B1 (ko) 적층 인덕터 및 그 실장기판
KR101548858B1 (ko) 칩형 코일 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application