CN101356599A - 层叠线圈元件及其制造方法 - Google Patents

层叠线圈元件及其制造方法 Download PDF

Info

Publication number
CN101356599A
CN101356599A CNA2007800011127A CN200780001112A CN101356599A CN 101356599 A CN101356599 A CN 101356599A CN A2007800011127 A CNA2007800011127 A CN A2007800011127A CN 200780001112 A CN200780001112 A CN 200780001112A CN 101356599 A CN101356599 A CN 101356599A
Authority
CN
China
Prior art keywords
layer
magnetic permeability
coil part
potsherd
low magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800011127A
Other languages
English (en)
Inventor
山口公一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101356599A publication Critical patent/CN101356599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F2017/048Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明提供不容易产生磁导率不同的层间的裂纹及脱层的开放磁路型的层叠线圈元件及其制造方法。将形成线圈用导体图形(5)的第1陶瓷片(2)与具有比第1陶瓷片(2)低的磁导率的第3陶瓷片(4)层叠,并内置将该线圈用导体图形(5)彼此之间电连接而构成的线圈的层叠线圈元件(1)。前述第3陶瓷片(4)被第1陶瓷片(2)夹住。在前述第3陶瓷片(4)的主面上形成孔(7)。与前述第3陶瓷片(4)邻接的第1陶瓷片(2)与孔(7)的内周面接触。

Description

层叠线圈元件及其制造方法
技术领域
本发明涉及层叠线圈元件,更特别是涉及将形成线圈导体的磁性体层与具有比磁性体层低的磁导率的低磁导率层层叠,并内置将该线圈导体彼此之间电连接而构成的线圈的层叠线圈元件及其制造方法。
背景技术
层叠线圈元件中,存在闭合磁路型的层叠线圈元件及开放磁路型的层叠线圈元件。闭合磁路型的层叠线圈元件由于形成磁导率大、磁阻小的磁路,因此具有能够得到大的电感量的优点。另一方面,在闭合磁路型的层叠线圈元件中,由于产生大的磁通密度,因此即使直流叠加电流较小,也容易产生磁饱和,容易因磁饱和而产生电感量下降。因而,闭合磁路型的层叠线圈元件具有直流叠加特性差的缺点。
因此,作为有效利用前述优点、同时弥补前述缺点的层叠线圈元件,存在一种开放磁路型的层叠线圈元件,它是在具有一面围绕磁性体内、一面沿层叠方向依次连接的线圈用导体图形的层叠线圈元件中,具有横切形成在该线圈用导体图形的周围的磁路的磁导率低的绝缘层(参照专利文献1)。在该层叠线圈元件中,磁导率低的绝缘层形成在该线圈用导体图形的内侧或外侧的一部分。在形成磁导率低的绝缘层的地方,能够抑制因磁通密度过大而导致磁饱和的产生。通过这样,能够抑制因磁饱和而导致电感量的下降,提高直流叠加特性。再有,由于前述绝缘层不是设置在整个面,而只是设置在一部分,因此能够得到比较高的磁导率,能够维持大的电感量。
但是,由于磁导率高的层与磁导率低的层的附着性差,容易剥离,因此在专利文献1所述的层叠线圈元件中,在磁导率低的绝缘层与磁导率高的绝缘层之间将产生裂纹(裂痕)或脱层(层间剥离)。
专利文献1:实开昭63-87809号公报
发明内容
因此,本发明的目的在于提供不容易产生磁导率不同的层间的裂纹及脱层的开放磁路型的层叠线圈元件及其制造方法。
本发明是层叠线圈元件,将形成线圈导体的磁性体层与具有比该磁性体层低的磁导率的低磁导率层层叠,并内置将该线圈导体彼此之间电连接而构成的线圈,其中,前述低磁导率层被前述磁性体层夹住,在前述低磁导率层的主面上形成孔或凹下部分,与前述低磁导率层邻接的前述磁性体层与前述孔或凹下部分的内周面接触。根据本发明,由于与低磁导率层邻接的磁性体层与前述孔或凹下部分的内周面接触,因此在磁性体层与低磁导率层之间产生固定效果。其结果,能够抑制在磁性体层与低磁导率层之间产生裂纹或脱层。
在本发明有关的层叠线圈元件中,也可以在前述低磁导率层上形成线圈导体。
在本发明有关的层叠线圈元件中,最好构成前述孔或前述凹下部分的内周面的侧面,连续连接。若构成前述凹下部分或前述孔的侧面中断,则磁性体层与低磁导率层在中断的部分不接触。其结果,将降低在磁性体层与低磁导率层之间起作用的固定效果。因此,为了得到更大的固定效果,最好构成孔或凹下部分的内周面的侧面连续连接。
在本发明有关的层叠线圈元件中,最好前述孔或前述凹下部分,在从层叠方向俯视时,形成在前述线圈的外侧的区域。另外,最好前述孔或前述凹下部分,形成在前述低磁导率层的外周附近。与存在于孔或凹下部分的周围的低磁导率层相比,孔或凹下部分的磁阻较小。通过在线圈的外侧及低磁导率层的外周附近形成这样的磁阻小的区域,与在线圈的内侧形成该区域的情况相比,能够减少向层叠线圈元件的外部的磁通泄漏。其结果,在层叠线圈元件中能够得到大电感量。
根据本发明有关的层叠线圈元件,最好前述低磁导率层的形状是长方形,前述孔或前述凹下部分形成在前述低磁导率层的长边附近。从线圈的中心到低磁导率层的长边的距离小于从线圈的中心到低磁导率层的短边的距离。为此,用线圈产生的磁通从长边比从短边容易泄漏。因此,通过在低磁导率层的长边附近形成孔或凹下部分,能够减小长边附近的磁阻。为此,能够有效地减少磁通泄漏,能够力图提高层叠线圈元件的电感量。
根据本发明有关的层叠线圈元件,最好前述低磁导率层的形状是长方形,还具有形成在将前述磁性体层与前述低磁导率层层叠而构成的层叠体的表面,并与前述线圈电连接的外部电极,前述孔或前述凹下部分,形成在前述低磁导率层的长边或短边的某一方的附近,前述外部电极形成在包含与形成前述孔或前述凹下部分的低磁导率层的边不同的低磁导率层的边的前述层叠体的侧面。另外,最好前述孔或前述凹下部分,形成在前述低磁导率层的长边附近,前述外部电极形成在包含前述低磁导率层的短边的前述层叠体的侧面。这样,通过在各边附近形成孔或凹下部分或者外部电极,能够有效地抑制磁通从层叠体的各侧面产生泄漏。其结果,能够力图提高层叠线圈元件的电感量。
在本发明有关的层叠线圈元件中,前述低磁导率层也可以是非磁性体。
本发明有关的层叠线圈元件能够用以下的制造方法来制造。具体来说,在由内置线圈的层叠体构成的层叠线圈元件的制造方法中,具有以下工序:形成磁性体层及具有比该磁性体层低的磁导率的低磁导率层的工序;对前述磁性体层的主面形成线圈导体的工序;在前述低磁导率层的主面形成孔或凹下部分的工序;以及前述磁性体层夹住前述低磁导率层那样层叠,并形成该磁性体层与前述孔或凹下部分的内周面接触的层叠体的工序。根据该制造方法,能够适于制造前述层叠线圈元件。
根据本发明,由于在低磁导率层与磁性体层之间产生固定效果,因此能够抑制在磁性体层与低磁导率层之间产生裂纹或脱层。
附图说明
图1为本发明一个实施形态有关的层叠线圈元件的分解立体图。
图2为前述层叠线圈元件的外形立体图。
图3所示为前述层叠线圈元件的剖面结构图。
图4为前述层叠线圈元件的第1变形例有关的分解立体图。
图5所示为前述层叠线圈元件的第1变形例有关的剖面结构图。
图6为前述层叠线圈元件的第2变形例有关的分解立体图。
图7所示为前述层叠线圈元件的第3变形例有关的剖面结构图。
图8所示为前述层叠线圈元件的第4变形例有关的剖面结构图。
图9所示为前述层叠线圈元件的第5变形例有关的剖面结构图。
图10所示为前述层叠线圈元件的第6变形例有关的剖面结构图。
图11为说明前述层叠线圈元件的变形例的效果用的说明图。
具体实施方式
以下,一面参照附图、一面说明本发明有关的开放磁路型的层叠线圈元件及其制造方法的一个实施形态。本发明实施形态是以单个产品的情况为例,但是当批量生产时,是在母陶瓷生片的表面印刷多个内部导体图形,并且将多片该母陶瓷生片进行层叠压接,以形成未烧成的层叠体块。然后,将层叠体块按照内部导体图形的配置进行切割,从而切出一个个层叠陶瓷芯片,对所切出的层叠陶瓷芯片进行烧成,在所烧成的层叠陶瓷芯片上形成外部电极,通过这样来进行生产。或者也可以是对母陶瓷生片进行层叠压接,再进行烧成,然后切出一个个层叠陶瓷片。
图1为层叠线圈元件1的分解立体图。图2为层叠线圈元件1的外形立体图。图3所示为层叠线圈元件1的剖面结构图。
如图1所示,层叠线圈元件1由第1陶瓷片2、第2陶瓷片3、第3陶瓷片4等构成。
第1陶瓷片2是利用磁性体材料制成的,并在其主面上形成线圈用导体图形5及通路孔导体10。第2陶瓷片3是利用与第1陶瓷片2相同的磁性体材料制成的,并在其主面上不形成线圈用导体图形5。第3陶瓷片4是利用具有比第1陶瓷片2低的磁导率的低磁导率材料或者非磁性体材料(磁导率为1的材料)制成的,并在其主面上形成线圈用导体图形5、通路孔导体10及空孔7。
第1陶瓷片2及第2陶瓷片3如以下那样进行制造。以将氧化铁(Fe2O3)、氧化锌(ZnO)、氧化镍(NiO)、氧化铜(CuO)按规定比例所秤量的各种材料作为原材料并投入球磨机中,进行湿法调合。在对所得到的混合物进行了干燥之后,进行粉碎,在750℃下对得到的粉末进行1小时预烧。在用球磨机对得到的预烧粉末进行湿法粉碎之后,再进行干燥,然后进行衰变,得到铁氧体陶瓷粉末。
对该铁氧体陶瓷粉末添加结合剂、增塑剂、润湿材料、分散剂,并用球磨机进行混合,然后通过减压进行脱泡。利用刮刀法将所得到的陶瓷浆料形成为片状,并使其干燥,从而制成所希望的膜厚的第1陶瓷生片2及第2陶瓷生片3。
第3陶瓷片4如以下那样进行制造。以将氧化铁(Fe2O3)、氧化锌(ZnO)、氧化铜(CuO)按规定比例所秤量的各种材料作为原材料并投入球磨机中,进行湿法调合。在对所得到的混合物进行了干燥之后,进行粉碎,在750℃下对得到的粉末进行1小时预烧。在用球磨机对得到的预烧粉末进行湿法粉碎之后,再进行干燥,然后进行衰变,最后得到非磁性陶瓷粉末。
对该非磁性陶瓷粉末添加结合剂、增塑剂、润湿材料、分散剂,并用球磨机进行混合,然后通过减压进行脱泡。利用刮刀法将所得到的陶瓷浆料形成为片状,并使其干燥,从而制成所希望的膜厚的第3陶瓷生片4。设第3陶瓷片4的膜厚例如是20μm左右。
在第1陶瓷片2及第3陶瓷片4上,形成用于连接邻接层的线圈用导体图形5彼此之间的通路孔导体10。在第1陶瓷片2及第3陶瓷片4上采用激光束等形成穿通孔,在该穿通孔中利用印刷涂布等方法填充Ag、Pd、Cu、Au及它们的合金等的导电性糊剂,通过这样来形成通路孔导体10。
在第1陶瓷片2及第3陶瓷片4上,采用丝网印刷法或光刻法等方法,分别涂布导电性糊剂来形成线圈用导体图形5。这些导体图形5由Ag、Pd、Cu、Au及它们的合金等构成。
在第3陶瓷片4的主面上,如图1所示,形成沿层叠方向贯通主面的空孔7。空孔7最好在从层叠方向俯视时形成在前述线圈用导体图形5的外侧的区域。再有,空孔7更加好的是形成在前述线圈用导体图形5的外侧的区域内、特别是第3陶瓷片4的外周附近。在本实施形态中,空孔7形成在第3陶瓷片4的短边附近。空孔7可以通过使用形成了凸起部分的金属模对第3陶瓷片4进行压力加工而形成,也可以利用激光对第3陶瓷片4进行穿孔来形成。
多个线圈用导体图形5通过形成在第1陶瓷片2及第3陶瓷片4上的通路孔导体10而进行串联电连接,形成为螺旋状的线圈L。线圈L的线圈轴与第1陶瓷片2、第2陶瓷片3及第3陶瓷片4的层叠方向平行。线圈L的引出部6a、6b,分别从多片第1陶瓷片2内的、配置在最上层的第1陶瓷片2的左边及配置在最下层的第1陶瓷片2的右边露出。
如图1所示,第1陶瓷片2夹住第3陶瓷片4那样层叠在第3陶瓷片4的上下,第2陶瓷片3层叠在它的上下。这时,第3陶瓷片4位于线圈L的长度方向的实质上中心那样层叠。从上下方向对这些第1陶瓷片2、第2陶瓷片3及第3陶瓷片4进行加压。在该加压时,与第3陶瓷片4邻接的第1陶瓷片2的一部分进入空孔7。通过这样,与第3陶瓷片4邻接的第1陶瓷片2与构成前述空孔7的内周面接触。通过这样,形成未烧成层叠体。
接着,将该未烧成层叠体进行烧成,形成一体,形成图2所示那样具有长方体形状的层叠体20。在层叠体20的表面,形成输入输出外部电极21及22。该输入输出外部电极21及22最好形成在位于第3陶瓷片4的短边侧的长方体的侧面。因此,在本实施形态中,输入输出外部电极21及22如图2所示,形成在层叠体20的左右端面。线圈L的引出部6a及6b与输入输出外部电极21及22电连接。
这样得到的层叠线圈元件1如图3所示,具有:内置将多个线圈用导体图形5电连接而构成的线圈L的线圈部31;以及层叠在线圈部31的上下区域的外层部32及33。然后,在层叠线圈元件1的层叠方向中,在线圈部31的近似中心位置配置第3陶瓷片4。因而,利用线圈L产生的磁通φ通过第3陶瓷片4形成的开放磁路。
如上所述,根据层叠线圈元件1,与第3陶瓷片4的上下邻接的第1陶瓷片2与空孔7的内周面接触。因此,由于在第1陶瓷片2与第3陶瓷片4之间产生固定效果,因此能够抑制第1陶瓷片2与第3陶瓷片4之间产生裂纹或脱层。
另外,在层叠线圈元件1中,空孔7形成在第3陶瓷片4的短边附近。在第3陶瓷片4的短边那样的外周附近的区域,在层叠体20进行烧成时,由于层叠的陶瓷片弯曲而容易产生裂纹或脱层。因此,像层叠线圈元件1那样,由于在第3陶瓷片4的外周附近形成空孔7,提高外周附近的第1陶瓷片2与第3陶瓷片4的结合力,因此能够有效地抑制裂纹或脱层的产生。
另外,根据层叠线圈元件1,能够容易增大开放磁路型的层叠线圈元件的电感量。以下说明理由。
在开放磁路型的层叠线圈元件中,为了增大电感量,必须将前述第3陶瓷片4形成得很薄,减小磁路的磁阻。但是,将第3陶瓷片4形成得很薄是有限度的。因此,在层叠线圈元件1中,通过对第3陶瓷片4形成空孔7,使第1陶瓷片2的一部分进入该空孔7,从而减小磁路的磁阻。这样,形成空孔7比将第3陶瓷片4形成得很薄要容易。因此,根据层叠线圈元件1,与以往的开放磁路型的层叠线圈元件相比,能够容易增大电感量。
再有,在层叠线圈元件1中,空孔7形成在第3陶瓷片4的短边附近。这样,通过在第3陶瓷片4的短边那样的外周附近形成空孔7,从而与在线圈L的内侧等形成空孔7相比,线圈L的外侧的磁路更接近闭合磁路。其结果,能够抑制向层叠线圈元件1的外部的磁通泄漏,能够有效地增大层叠线圈元件1的电感量。
另外,根据层叠线圈元件1,能够在维持较大的电感量的状态下,提高频率特性,降低高频下的功耗。以下进行说明。
在以往的开放磁路型的层叠线圈元件中,为了增大电感量,对第3陶瓷片4使用磁导率大的材料(铁氧体)。一般,磁导率大的材料的高频下的功耗大。因此,为了兼顾增大电感量与减少高频下的功耗这两方面,必须尽量将第3陶瓷片4形成得很薄。
但是,如前所述,将第3陶瓷片4形成得很薄是有限度的。因此,在层叠线圈元件1中,将使用磁导率比较小的材料的第3陶瓷片4形成得比较厚,同时使第1陶瓷片2的一部分进入该第3陶瓷片4上形成的空孔7。如前所述,对第3陶瓷片4形成空孔7而使第1陶瓷片2的一部分进入,这比将第3陶瓷片4形成得很薄要容易。通过这样,利用比较容易的方法,能够兼顾减少高频下的功耗与增大电感量这两方面。
另外,根据层叠线圈元件1,能够控制直流叠加特性。若改变层叠线圈元件1的空孔7的大小或数量,则直流叠加特性也变化。具体来说,若空孔7的面积增加,则由于磁路的磁阻减小,因此容易产生磁饱和,直流叠加特性变差。另一方面,若空孔7的面积减少,则由于磁路的磁阻增大,因此不容易产生磁饱和,直流叠加特性变好。因而,在层叠线圈元件1中,通过调节空孔7的面积,能够控制直流叠加特性。
(变形例)
另外,也可以如图4及图5所示,对第3陶瓷片4不形成空孔7,而采用形成凹下部分47的结构。图4为层叠线圈元件41的分解立体图。图5所示为层叠线圈元件41的剖面结构图。
具体来说,在第3陶瓷片4的主面上,如图4及图5所示,形成使该第3陶瓷片4的主面沿层叠方向凹下去的凹下部分47。凹下部分47与空孔7相同,形成在第3陶瓷片4的短边附近。凹下部分47通过使用形成了凸起部分的金属模对第3陶瓷片4进行压力加工而形成。
另外,也可以如图6所示,不是在第3陶瓷片4的短边附近,而是在长边附近形成空孔7或凹下部分47。具体来说,在第3陶瓷片4的主面上,如图6所示,形成沿层叠方向贯通该第3陶瓷片4的主面的空孔7。层叠线圈元件51的空孔7与层叠线圈元件1的空孔7不同,形成在第3陶瓷片4的长边附近。
根据以上那样的层叠线圈元件51,由于在第3陶瓷片4的长边附近形成空孔7,因此与层叠线圈元件1相比,能够有效地增大开放磁路型的层叠线圈元件的电感量。以下,说明理由。
在图6所示那样层叠长方形的第3陶瓷片4而构成的层叠线圈元件51中,与第3陶瓷片4的短边相比,长边相距线圈L的中心的距离要近,而且与外部接触的距离要长。因此,与从第3陶瓷片4的短边侧泄漏的磁通相比,从第3陶瓷片4的长边侧泄漏的磁通要多。因此,如图6所示,通过在第3陶瓷片4的长边附近形成空孔7,由于第1陶瓷片2的一部分进入该空孔7,因此该空孔7的磁阻减小。其结果,空孔7的周围泄漏的磁通减少,向层叠线圈元件51的外部的磁通泄漏减少。即,能够增大层叠线圈元件51的电感量。
另外,在如图6所示,在第3陶瓷片4的长边附近形成空孔7的情况下,最好如图2所示,在包含第3陶瓷片4的短边的层叠体20的侧面形,成输入输出外部电极21及22。即,最好形成输入输出外部电极21及22的侧面所包含的边、与形成空孔7的第3陶瓷片4的边不同。通过这样,能够在第3陶瓷片4的短边附近,利用输入输出外部电极21及22产生的渦流来抑制磁通泄漏,在第3陶瓷片4的长边附近,利用空孔7来抑制磁通泄漏,从而在各边附近有效地抑制磁通泄漏。其结果,能够更有效地增大层叠线圈元件51的电感量。
另外,也可以如图7所示,对第3陶瓷片4组合形成空孔7及凹下部分47。
另外,第3陶瓷片4也可以不仅是1片,而是层叠多片。通过层叠多片第3陶瓷片4,从而直流叠加特性提高。在这种情况下,也可以如图8所示,仅在一片第3陶瓷片4上形成空孔7。再有,也可以如图9所示,在上层的第3陶瓷片4上形成的凹下部分47的位置、与在下层的第3陶瓷片4上形成的凹下部分47的位置在水平方向上错开。
另外,多片第3陶瓷片4也可以如图10所示,通过将第1陶瓷片2夹在中间进行层叠,从而相互离开配置。
另外,也可以如图11所示,凹下部分47的形状是在第3陶瓷片4的短边附近、将靠近一侧的侧面与远离一侧的侧面连起来的沟槽状。即,构成空孔7或凹下部分47的内周面的侧面68也可以没有连续连接。但是,在这种情况下,在第3陶瓷片4的端部形成凹下部分47等的端部开口69。在端部开口69,由于第1陶瓷片2与第3陶瓷片4不接触,因此在第1陶瓷片2与第3陶瓷片4之间不能得到足够的固定效果。因而,最好构成凹下部分47等的内周面的侧面68连续连接。
另外,第3陶瓷片4也可以形成在线圈L的长度方向的近似中心以外的位置。
另外,如图1等所示,空孔7及凹下部分47的截面形状是假设为圆形,但它们的截面形状不限于圆形。因而,也可以是长方形等。
另外,第1陶瓷片2的一部分进入空孔7或凹下部分47的程度,可以至少是第1陶瓷片2与构成空孔7或凹下部分47的内周面的侧面接触的程度。因而,空孔7或凹下部分47不一定必须被第1陶瓷片2的一部分填满。
另外,空孔7或凹下部分47,也可以形成在第3陶瓷片4的长边附近及短边附近的两方。
工业上的实用性
如上所述,本发明对于层叠线圈元件及其制造方法是有用的,特别是不容易在磁导率不同的层间产生裂纹或脱层这一点上是很好的。

Claims (10)

1.一种层叠线圈元件,将形成线圈导体的磁性体层与具有比该磁性体层低的磁导率的低磁导率层层叠,并内置将该线圈导体彼此之间电连接而构成的线圈,其特征在于,
所述低磁导率层被所述磁性体层夹住,
在所述低磁导率层的主面上形成孔或凹下部分,
与所述低磁导率层邻接的所述磁性体层与所述孔或凹下部分的内周面接触。
2.如权利要求1所述的层叠线圈元件,其特征在于,
在所述低磁导率层上形成线圈导体。
3.如权利要求1或2所述的层叠线圈元件,其特征在于,
构成所述孔或所述凹下部分的内周面的侧面,互相之间连续连接。
4.如权利要求1至3的任一项所述的层叠线圈元件,其特征在于,
如果从层叠方向俯视的话,能看见所述孔或所述凹下部分形成在所述线圈的外侧的区域。
5.如权利要求1至4的任一项所述的层叠线圈元件,其特征在于,
所述孔或所述凹下部分,形成在所述低磁导率层的外周附近。
6.如权利要求1至5的任一项所述的层叠线圈元件,其特征在于,
所述低磁导率层的形状是长方形,
所述孔或所述凹下部分,形成在所述低磁导率层的长边附近。
7.如权利要求1至6的任一项所述的层叠线圈元件,其特征在于,
所述低磁导率层的形状是长方形,
还具有形成在将所述磁性体层与所述低磁导率层层叠而构成的层叠体的表面,并与所述线圈电连接的外部电极,
所述孔或所述凹下部分,形成在所述低磁导率层的长边或短边的某一方的附近,
所述外部电极形成在包含与形成所述孔或所述凹下部分的低磁导率层的边所不同的低磁导率层的边的所述层叠体的侧面。
8.如权利要求7所述的层叠线圈元件,其特征在于,
所述孔或所述凹下部分,形成在所述低磁导率层的长边附近,
所述外部电极形成在包含所述低磁导率层的短边的所述层叠体的侧面。
9.如权利要求1至8的任一项所述的层叠线圈元件,其特征在于,
所述低磁导率层是非磁性体。
10.一种层叠线圈元件的制造方法,该层叠线圈元件由内置线圈的层叠体构成,其特征在于,具有以下工序:
形成磁性体层及具有比该磁性体层低的磁导率的低磁导率层的工序;
在所述磁性体层的主面形成线圈导体的工序;
在所述低磁导率层的主面形成孔或凹下部分的工序;以及
以所述磁性体层夹住所述低磁导率层那样的方式进行层叠,并形成该磁性体层与所述孔或凹下部分的内周面接触的层叠体的工序。
CNA2007800011127A 2006-08-07 2007-04-10 层叠线圈元件及其制造方法 Pending CN101356599A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP214862/2006 2006-08-07
JP2006214862 2006-08-07

Publications (1)

Publication Number Publication Date
CN101356599A true CN101356599A (zh) 2009-01-28

Family

ID=39032742

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800011127A Pending CN101356599A (zh) 2006-08-07 2007-04-10 层叠线圈元件及其制造方法

Country Status (4)

Country Link
US (1) US20080218301A1 (zh)
JP (1) JP4737199B2 (zh)
CN (1) CN101356599A (zh)
WO (1) WO2008018203A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944415A (zh) * 2009-07-06 2011-01-12 株式会社村田制作所 叠层电感器
CN103187157A (zh) * 2011-12-28 2013-07-03 三星电机株式会社 多层感应器
CN102301437B (zh) * 2009-02-02 2013-08-07 株式会社村田制作所 层叠电感
CN104685586B (zh) * 2012-09-25 2016-11-30 株式会社村田制作所 电感元件
CN108010660A (zh) * 2016-10-28 2018-05-08 三星电机株式会社 线圈组件
CN108267698A (zh) * 2018-01-08 2018-07-10 上海交通大学 一种提高层叠复合磁传感器灵敏度的方法
CN108389701A (zh) * 2017-01-20 2018-08-10 株式会社村田制作所 柔性电感器
CN112331444A (zh) * 2019-08-05 2021-02-05 株式会社村田制作所 线圈部件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061679A1 (ja) * 2008-11-28 2010-06-03 株式会社村田製作所 電子部品
JP5573680B2 (ja) * 2009-01-08 2014-08-20 株式会社村田製作所 電子部品
WO2010092861A1 (ja) * 2009-02-13 2010-08-19 株式会社村田製作所 電子部品
JP5168234B2 (ja) * 2009-05-29 2013-03-21 Tdk株式会社 積層型コモンモードフィルタ
CN107851503B (zh) * 2015-07-24 2019-10-22 株式会社村田制作所 柔性电感器
KR101973432B1 (ko) * 2016-10-28 2019-04-29 삼성전기주식회사 코일 부품
KR102484848B1 (ko) * 2017-09-20 2023-01-05 삼성전기주식회사 박막형 칩 전자부품
KR101998269B1 (ko) * 2017-09-26 2019-09-27 삼성전기주식회사 코일 부품
KR102597155B1 (ko) * 2018-05-24 2023-11-02 삼성전기주식회사 코일 부품
JP7247675B2 (ja) * 2019-03-15 2023-03-29 Tdk株式会社 コイル部品
KR102099133B1 (ko) * 2019-07-03 2020-04-09 삼성전기주식회사 코일 부품
KR102249294B1 (ko) * 2020-04-01 2021-05-07 삼성전기주식회사 코일 부품
WO2022172949A1 (ja) * 2021-02-12 2022-08-18 パナソニックIpマネジメント株式会社 電子部品及び電子部品の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387809A (ja) * 1986-09-30 1988-04-19 Citizen Watch Co Ltd 演算増幅器
JPS6387809U (zh) * 1986-11-27 1988-06-08
JP3158757B2 (ja) * 1993-01-13 2001-04-23 株式会社村田製作所 チップ型コモンモードチョークコイル及びその製造方法
JPH06224043A (ja) * 1993-01-27 1994-08-12 Taiyo Yuden Co Ltd 積層チップトランスとその製造方法
JPH0888125A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層型電子部品
JP3549286B2 (ja) * 1995-06-15 2004-08-04 Tdk株式会社 積層ノイズ対策部品
JPH09275013A (ja) * 1996-04-04 1997-10-21 Taiyo Yuden Co Ltd 積層型電子部品
US6198374B1 (en) * 1999-04-01 2001-03-06 Midcom, Inc. Multi-layer transformer apparatus and method
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
JP3685720B2 (ja) * 2001-02-16 2005-08-24 三洋電機株式会社 積層型複合デバイス及びその製造方法
JP3941508B2 (ja) * 2001-02-19 2007-07-04 株式会社村田製作所 積層型インピーダンス素子
JP4214700B2 (ja) * 2002-01-22 2009-01-28 株式会社村田製作所 コモンモードチョークコイルアレイ
US7145427B2 (en) * 2003-07-28 2006-12-05 Tdk Corporation Coil component and method of manufacturing the same
AU2003266683A1 (en) * 2003-09-29 2005-04-14 Tamura Corporation Multilayer laminated circuit board
JPWO2005031764A1 (ja) * 2003-09-29 2006-12-07 株式会社タムラ製作所 積層型磁性部品及びその製造方法
JP2005123450A (ja) * 2003-10-17 2005-05-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP2005268455A (ja) * 2004-03-17 2005-09-29 Murata Mfg Co Ltd 積層型電子部品

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301437B (zh) * 2009-02-02 2013-08-07 株式会社村田制作所 层叠电感
CN101944415B (zh) * 2009-07-06 2013-03-20 株式会社村田制作所 叠层电感器
CN101944415A (zh) * 2009-07-06 2011-01-12 株式会社村田制作所 叠层电感器
US9607753B2 (en) 2011-12-28 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer inductor
US9349525B2 (en) 2011-12-28 2016-05-24 Samsung Electro-Mechanics Co., Ltd. Multilayer inductor
CN103187157A (zh) * 2011-12-28 2013-07-03 三星电机株式会社 多层感应器
CN104685586B (zh) * 2012-09-25 2016-11-30 株式会社村田制作所 电感元件
CN108010660A (zh) * 2016-10-28 2018-05-08 三星电机株式会社 线圈组件
US10504644B2 (en) 2016-10-28 2019-12-10 Samsung Electro-Mechanics Co., Ltd. Coil component
US11270829B2 (en) 2016-10-28 2022-03-08 Samsung Electro-Mechanics Co., Ltd. Coil component
CN108389701A (zh) * 2017-01-20 2018-08-10 株式会社村田制作所 柔性电感器
CN108389701B (zh) * 2017-01-20 2020-06-16 株式会社村田制作所 柔性电感器
CN108267698A (zh) * 2018-01-08 2018-07-10 上海交通大学 一种提高层叠复合磁传感器灵敏度的方法
CN108267698B (zh) * 2018-01-08 2020-07-14 上海交通大学 一种提高层叠复合磁传感器灵敏度的方法
CN112331444A (zh) * 2019-08-05 2021-02-05 株式会社村田制作所 线圈部件

Also Published As

Publication number Publication date
JPWO2008018203A1 (ja) 2009-12-24
US20080218301A1 (en) 2008-09-11
WO2008018203A1 (fr) 2008-02-14
JP4737199B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
CN101356599A (zh) 层叠线圈元件及其制造方法
CN102804292B (zh) 电子元器件及其制造方法
JP5626834B2 (ja) 開磁路型積層コイル部品の製造方法
EP1739695B1 (en) Multilayer coil
JP4530043B2 (ja) 積層コイル部品及びその製造方法
CN101568978B (zh) 层叠线圈器件
CN101578670B (zh) 层叠线圈元器件及其制造方法
US9142344B2 (en) Electronic component
CN101615499B (zh) 电子组件及其制造方法
US8395471B2 (en) Electronic component
JP2005306696A (ja) 磁性フェライトおよびそれを用いたコモンモードノイズフィルタ並びにチップトランス
CN101981635B (zh) 电子元器件
JPWO2007145189A1 (ja) 積層型セラミック電子部品
JP2006319223A (ja) 積層コイル
TWI387978B (zh) Laminated type electronic component and manufacturing method thereof
CN101133467B (zh) 层叠线圈
WO2012023315A1 (ja) 電子部品及びその製造方法
JP4780232B2 (ja) 積層型電子部品
WO2010084794A1 (ja) 電子部品及びその製造方法
US8143989B2 (en) Multilayer inductor
JP5957895B2 (ja) 電子部品の製造方法
JP2021174817A (ja) 積層型コイル部品
JP2009170446A (ja) 電子部品及びその製造方法
WO2010061679A1 (ja) 電子部品
JP2012169446A (ja) 積層コイル部品及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090128