JP3446681B2 - 積層インダクタアレイ - Google Patents
積層インダクタアレイInfo
- Publication number
- JP3446681B2 JP3446681B2 JP27502399A JP27502399A JP3446681B2 JP 3446681 B2 JP3446681 B2 JP 3446681B2 JP 27502399 A JP27502399 A JP 27502399A JP 27502399 A JP27502399 A JP 27502399A JP 3446681 B2 JP3446681 B2 JP 3446681B2
- Authority
- JP
- Japan
- Prior art keywords
- inductors
- spiral
- inductor
- inductor array
- coil conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 52
- 238000007639 printing Methods 0.000 description 7
- 239000000696 magnetic material Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のインダクタ
が内蔵された積層インダクタアレイに関する。 【０００２】 【従来の技術】従来より、この種の積層インダクタアレ
イとして、図５に示すものが知られている。この積層イ
ンダクタアレイ１は、コイル導体３ａ〜６ｅをそれぞれ
表面に設けた磁性体シート２等で構成されている。コイ
ル導体３ａ〜３ｅは、磁性体シート２に設けたビアホー
ル１２を介して電気的に直列に接続され、螺旋状インダ
クタＬ１とされる。同様に、コイル導体４ａ〜４ｅ，５
ａ〜５ｅ，６ａ〜６ｅも、それぞれ磁性体シート２に設
けたビアホール１２を介して電気的に直列に接続され、
螺旋状インダクタＬ２，Ｌ３，Ｌ４とされる。 【０００３】各磁性体シート２は、図５に示すように、
順に積み重ねられ、その上下に予め表面に導体を設けな
いカバー用磁性体シート（図示せず）を配置した後、一
体的に焼成され、図６に示すような積層体１５とされ
る。積層体１５の手前側及び奥側の側面には、それぞれ
インダクタＬ１〜Ｌ４の外部電極２１ａ〜２４ａ並びに
外部電極２１ｂ〜２４ｂが設けられている。 【０００４】 【発明が解決しようとする課題】以上の構成からなる積
層インダクタアレイ１において、小型化を図るため各イ
ンダクタＬ１〜Ｌ４を積層体１５内に近接させて配置す
ると、インダクタＬ１〜Ｌ４の磁路の独立性が低下して
インダクタＬ１〜Ｌ４相互の磁気結合が無視できなくな
る。この結果、積層体１５内のインダクタＬ１〜Ｌ４の
各インダクタンスは、異なる値になることが多い。 【０００５】図７に示すように、通常、積層体１５の左
右の端面部にそれぞれ位置する螺旋状インダクタＬ１，
Ｌ４は、その磁路が積層体１５の端面部で狭くなるた
め、インダクタンス値が低くなる。この解決策として、
螺旋状インダクタＬ２，Ｌ３より螺旋状インダクタＬ
１，Ｌ４の巻回数を多くしたり、螺旋部の径を大きくし
たりすることによってインダクタンス値を補償すること
が行われている。しかしながら、この方法は、インダク
タＬ１，Ｌ４のコイル導体長とインダクタＬ２，Ｌ３の
コイル導体長が異なることになり、インダクタＬ１〜Ｌ
４の直流抵抗値がばらつくという新たな問題が生じる。 【０００６】そこで、本発明の目的は、積層体に内蔵さ
れた三つ以上のインダクタのインダクタンス値や直流抵
抗値のばらつきが小さい積層インダクタアレイを提供す
ることにある。 【０００７】 【課題を解決するための手段】前記目的を達成するた
め、本発明に係る積層インダクタアレイは、（ａ）複数
の磁性体層と複数のコイル導体を積み重ねて構成した積
層体と、（ｂ）前記コイル導体を電気的に接続して構成
され、かつ、前記積層体内に一列に整列された三つ以上
の螺旋状インダクタと、（ｃ）前記積層体の表面に設け
られ、複数の前記螺旋状インダクタのそれぞれの引出し
端部に電気的に接続された外部電極とを備え、（ｄ）複
数の前記螺旋状インダクタの巻回数を等しくすると共
に、前記螺旋状インダクタの整列方向において、前記積
層体の両端部にそれぞれ位置する螺旋状インダクタの螺
旋部の長さより、残りの螺旋状インダクタの螺旋部の長
さを長くしたこと、を特徴とする。 【０００８】 【作用】積層体の両端部にそれぞれ位置する螺旋状イン
ダクタは、その磁路が積層体の端面部で狭くなるため、
インダクタンス値が低くなる。一方、積層体の両端部に
位置する螺旋状インダクタの螺旋部の長さより、残りの
螺旋状インダクタの螺旋部の長さの方を長く設定してい
るため、両端部以外の螺旋状インダクタのインダクタン
スは低い値に調整される。従って、インダクタンス値の
ばらつきが抑えられる。 【０００９】 【発明の実施の形態】以下、本発明に係る積層インダク
タアレイの実施形態について添付図面を参照して説明す
る。 【００１０】［第１実施形態、図１〜図３］図１に示す
ように、積層インダクタアレイ３１は、コイル導体３４
ａ，３５ａ、３３ａ，３６ａ、３３ｂ〜３６ｂ、３３ｃ
〜３６ｃ（図３参照）、３３ｄ〜３６ｄ（図３参照）、
３３ｅ，３６ｅ、３４ｅ，３５ｅをそれぞれ表面に設け
た矩形の磁性体シート３２等で構成されている。コイル
導体３３ａ〜３６ｅは印刷やスパッタリングや蒸着等の
方法により、磁性体シート３２の表面に形成されてい
る。コイル導体３３ａ〜３６ｅの材料としては、Ａｇ，
Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等が用いられる。磁性体シート
３２の材料としては、フェライト等の磁性体材料が使用
される。 【００１１】コイル導体３３ａ〜３３ｅは、磁性体シー
ト３２に設けたビアホール４２を介して電気的に直列に
接続され、３．５ターンの螺旋状インダクタＬ１を構成
している。同様に、コイル導体３４ａ〜３４ｅ，３５ａ
〜３５ｅ，３６ａ〜３６ｅも、それぞれ磁性体シート３
２に設けたビアホール４２を介して電気的に直列に接続
され、３．５ターンの螺旋状インダクタＬ２，Ｌ３，Ｌ
４を構成している。 【００１２】ここに、螺旋状インダクタＬ１，Ｌ２は時
計回り方向に巻回し、螺旋状インダクタＬ３，Ｌ４は反
時計回り方向に巻回している。つまり、インダクタＬ
１，Ｌ２を構成しているコイル導体３３ａ〜３３ｅ，３
４ａ〜３４ｅのパターンと、インダクタＬ３，Ｌ４を構
成しているコイル導体３５ａ〜３５ｅ，３６ａ〜３６ｅ
のパターンとは、シート３２上で線対称になるように配
置されている。 【００１３】インダクタＬ１の一端部（即ち、コイル導
体３３ａに接続された引出し導体３８ａ）はシート３２
の手前の辺の左側に露出し、他端部（コイル導体３３ｅ
に接続された引出し導体３８ｂ）はシート３２の奥の辺
の左側に露出している。インダクタＬ２の一端部（コイ
ル導体３４ａに接続された引出し導体３９ａ）はシート
３２の手前の辺の中央左寄りの位置に露出し、他端部
（コイル導体３４ｅに接続された引出し導体３９ｂ）は
シート３２の奥の辺の中央左寄りの位置に露出してい
る。インダクタＬ３の一端部（コイル導体３５ａに接続
された引出し導体４０ａ）はシート３２の手前の辺の中
央右寄りの位置に露出し、他端部（コイル導体３５ｅに
接続された引出し導体４０ｂ）はシート３２の奥の辺の
中央右寄りの位置に露出している。インダクタＬ４の一
端部（コイル導体３６ａに接続された引出し導体４１
ａ）はシート３２の手前の辺の右側に露出し、他端部
（コイル導体３６ｅに接続された引出し導体４１ｂ）は
シート３２の奥の辺の右側に露出している。 【００１４】以上の磁性体シート３２は、図１に示すよ
うに、順に積み重ねられ、その上下に予め表面に導体を
設けないカバー用磁性体シート（図示せず）を配置した
後、一体的に焼成され図２に示すような積層体４５とさ
れる。積層体４５の手前側及び奥側の側面には、それぞ
れインダクタＬ１〜Ｌ４の外部電極４６ａ〜４９ａ並び
に外部電極４６ｂ〜４９ｂが設けられている。外部電極
４６ａ〜４９ａはそれぞれインダクタＬ１〜Ｌ４の一方
の側の引出し導体３８ａ〜４１ａに電気的に接続され、
外部電極４６ｂ〜４９ｂはそれぞれインダクタＬ１〜Ｌ
４の他方の側の引出し導体３８ｂ〜４１ｂに電気的に接
続されている。これらの外部電極４６ａ〜４９ａ，４６
ｂ〜４９ｂは、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等の導電
性ペーストを塗布後、焼付けたり、あるいは更に湿式め
っきしたりすることによって形成される。 【００１５】以上の構成からなる積層インダクタアレイ
３１は、図３に示すように、四つの螺旋状インダクタＬ
１〜Ｌ４が積層体４５の内部に、積層体４５の左端面４
５ａから右端面４５ｂに向かって一列に整列されてい
る。そして、螺旋状インダクタＬ１〜Ｌ４の整列方向に
おいて、積層体４５の左端部及び右端部に位置するイン
ダクタＬ１，Ｌ４の螺旋部の長さａより、積層体４５の
中央部に位置するインダクタＬ２，Ｌ３の螺旋部の長さ
ｂの方が長い。螺旋状インダクタの場合、巻回数が同じ
で螺旋部の長さを長くすると、漏れ磁束が大きくなり、
インダクタンス値が低くなる。 【００１６】ところで、螺旋状インダクタＬ１の磁路の
有効面積は、積層体４５の左端面４５ａ側において小さ
くなり、螺旋状インダクタＬ４の磁路の有効面積は、積
層体４５の右端面４５ｂ側において小さくなる。従っ
て、インダクタＬ１，Ｌ４のインダクタンス値は低くな
る。そこで、インダクタＬ２，Ｌ３の螺旋部の長さｂを
インダクタＬ１，Ｌ４の螺旋部の長さａより長く設定す
ることにより、インダクタＬ２，Ｌ３のインダクタンス
低下率をインダクタＬ２，Ｌ４のインダクタンス低下率
に略等しくすることができる。この結果、インダクタＬ
１〜Ｌ４のインダクタンス値のばらつきが小さい積層イ
ンダクタアレイ３１を得ることができる。 【００１７】ここに、螺旋状インダクタＬ２，Ｌ３のイ
ンダクタンス低下率は、コイル導体３４ａ，３５ａを設
けた磁性体シート３２及びコイル導体３３ｅ，３６ｅを
設けた磁性体シート３２の厚さを変えることによって調
整することができる。従って、インダクタンス値のばら
つき調整を容易に行うことができる。また、インダクタ
アレイ毎に新たに、コイル導体パターンを形成したり、
ビアホール４２用金型等の治具を準備する必要もない。 【００１８】さらに、インダクタＬ１〜Ｌ４毎にコイル
径や巻回数を変える必要がなく、インダクタＬ１〜Ｌ４
のそれぞれのコイル導体長も殆ど等しいので、インダク
タＬ１〜Ｌ４の直流抵抗値がばらつくという心配もな
い。 【００１９】［第２実施形態、図４］図４に示すよう
に、第２実施形態の積層インダクタアレイ５１は、図１
〜図３に示した前記積層インダクタアレイ３１におい
て、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成している
コイル導体３３ａ〜３３ｅ，３４ａ〜３４ｅ，３５ａ〜
３５ｅ，３６ａ〜３６ｅが、シート３２上で同一方向に
なるように配置されたものと略同様のものである。な
お、第２実施形態の積層インダクタアレイ５１は、コイ
ル導体３３ｅ〜３６ｅを同一の磁性体シート３２上に形
成している。つまり、インダクタアレイ５１は、インダ
クタＬ２，Ｌ３の上部に位置するコイル導体３４ａ，３
５ａを、コイル導体３３ａ，３６ａと異なるシート３２
上に形成することによって、インダクタＬ２，Ｌ３の螺
旋部の長さｂをインダクタＬ１，Ｌ４の螺旋部の長さａ
より長く設定している。ただし、コイル導体３３ａ〜３
６ａを同一の磁性体シート３２上に形成し、インダクタ
Ｌ２，Ｌ３の下部に位置するコイル導体３４ｅ，３５ｅ
を、コイル導体３３ｅ，３６ｅと異なるシート３２上に
形成することによって、インダクタＬ２，Ｌ３の螺旋部
の長さｂをインダクタＬ１，Ｌ４の螺旋部の長さａより
長く設定してもよいことは言うまでもない。 【００２０】以上の構成からなる積層インダクタアレイ
５１は、前記第１実施形態の積層インダクタアレイ３１
と同様の作用効果を奏すると共に、同一シート３２上に
同一形状のコイル導体３３ａ〜３６ｅを規則正しく配置
することができ、ビアホール４２を等間隔に形成するこ
とができる。そのため、金型等でビアホール４２を形成
するとき、ビアホール４２間の距離に限界値があるが、
等間隔に形成できることにより、等間隔でない場合と比
較して、より小型のインダクタアレイにまで対応可能で
ある。さらに、同一形状のコイル導体３３ａ〜３６ｅが
規則正しく配置されるため、コイル導体３３ａ〜３６ｅ
を同一シート３２上に印刷する際、コイル導体３３ｅ〜
３６ｅ等の間での印刷のばらつき（にじみや印刷ずれ
等）を抑えることができる。 【００２１】［他の実施形態］なお、本発明に係る積層
インダクタアレイは前記実施形態に限定するものではな
く、その要旨の範囲内で種々に変更することができる。
例えば、積層体に内蔵されるインダクタの数は、四つの
他に、三つ、あるいは、五つ以上であってもよい。 【００２２】さらに、前記実施形態は、それぞれパター
ンが形成された磁性体シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
磁性体シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタアレイを作
成してもよい。印刷等の方法によりペースト状の磁性体
材料にて磁性体層を形成した後、その磁性体層の表面に
ペースト状の導電性パターン材料を塗布して任意のパタ
ーンを形成する。次に、ペースト状の磁性体材料を前記
パターンの上から塗布してパターンが内蔵された磁性体
層とする。同様にして、順に重ね塗りすることにより積
層構造を有するインダクタアレイが得られる。 【００２３】 【実施例】以下に示す条件の下、図１〜図３に示した積
層インダクタアレイ３１（サンプルＡ）、のインダクタ
ンス値のばらつきを表１に示す。表１には、比較のた
め、図５〜図７に示した従来の積層インダクタアレイ１
（従来例）のインダクタンス値のばらつきも併せて記載
している。なお、表１の従来例及びサンプルＡについて
は、螺旋状インダクタの巻回数が異なる試作品を製作し
てインダクタンス値を実測し、この実測値を、巻回数が
３．５ターンの場合に合わせて補正した。 【００２４】 チップ寸法：３．２ｍｍ×１．６ｍｍ×０．８ｍｍ コイル導体パターン幅：１２０μｍ（印刷時） コイル導体厚：１５μｍ（印刷時） 磁性体シート厚：５０μｍ（印刷時） 【００２５】 【表１】 【００２６】表１において、インダクタンス値のばらつ
きは、以下の式で計算した。 ｛（Ｌｍａｘ−Ｌｍｉｎ）／Ｌｘ｝×１００ Ｌｍａｘ：インダクタンス値の最大値 Ｌｍｉｎ：インダクタンス値の最小値 Ｌｘ：インダクタンス値の平均値 表１より、サンプルＡは従来例と比較して、インダクタ
ンス値のばらつきが大幅に改善されていることがわか
る。 【００２７】 【発明の効果】以上の説明で明らかなように、本発明に
よれば、積層体の両端部にそれぞれ位置する螺旋状イン
ダクタの螺旋部の長さより、残りの螺旋状インダクタの
螺旋部の長さの方を長く設定することにより、両端部以
外の螺旋状インダクタのインダクタンスを低い値に調整
することができる。従って、両端部以外の螺旋状インダ
クタのインダクタンス低下率を、両端部の螺旋状インダ
クタのインダクタンス低下率に略等しくすることができ
る。この結果、限られた寸法の積層体内に配設された三
つ以上のインダクタのインダクタンス値のばらつきを小
さくできる。さらに、インダクタ間でコイル導体長やパ
ターン幅の変更を行わないので、インダクタの直流抵抗
のばらつきを悪化させることもない。
が内蔵された積層インダクタアレイに関する。 【０００２】 【従来の技術】従来より、この種の積層インダクタアレ
イとして、図５に示すものが知られている。この積層イ
ンダクタアレイ１は、コイル導体３ａ〜６ｅをそれぞれ
表面に設けた磁性体シート２等で構成されている。コイ
ル導体３ａ〜３ｅは、磁性体シート２に設けたビアホー
ル１２を介して電気的に直列に接続され、螺旋状インダ
クタＬ１とされる。同様に、コイル導体４ａ〜４ｅ，５
ａ〜５ｅ，６ａ〜６ｅも、それぞれ磁性体シート２に設
けたビアホール１２を介して電気的に直列に接続され、
螺旋状インダクタＬ２，Ｌ３，Ｌ４とされる。 【０００３】各磁性体シート２は、図５に示すように、
順に積み重ねられ、その上下に予め表面に導体を設けな
いカバー用磁性体シート（図示せず）を配置した後、一
体的に焼成され、図６に示すような積層体１５とされ
る。積層体１５の手前側及び奥側の側面には、それぞれ
インダクタＬ１〜Ｌ４の外部電極２１ａ〜２４ａ並びに
外部電極２１ｂ〜２４ｂが設けられている。 【０００４】 【発明が解決しようとする課題】以上の構成からなる積
層インダクタアレイ１において、小型化を図るため各イ
ンダクタＬ１〜Ｌ４を積層体１５内に近接させて配置す
ると、インダクタＬ１〜Ｌ４の磁路の独立性が低下して
インダクタＬ１〜Ｌ４相互の磁気結合が無視できなくな
る。この結果、積層体１５内のインダクタＬ１〜Ｌ４の
各インダクタンスは、異なる値になることが多い。 【０００５】図７に示すように、通常、積層体１５の左
右の端面部にそれぞれ位置する螺旋状インダクタＬ１，
Ｌ４は、その磁路が積層体１５の端面部で狭くなるた
め、インダクタンス値が低くなる。この解決策として、
螺旋状インダクタＬ２，Ｌ３より螺旋状インダクタＬ
１，Ｌ４の巻回数を多くしたり、螺旋部の径を大きくし
たりすることによってインダクタンス値を補償すること
が行われている。しかしながら、この方法は、インダク
タＬ１，Ｌ４のコイル導体長とインダクタＬ２，Ｌ３の
コイル導体長が異なることになり、インダクタＬ１〜Ｌ
４の直流抵抗値がばらつくという新たな問題が生じる。 【０００６】そこで、本発明の目的は、積層体に内蔵さ
れた三つ以上のインダクタのインダクタンス値や直流抵
抗値のばらつきが小さい積層インダクタアレイを提供す
ることにある。 【０００７】 【課題を解決するための手段】前記目的を達成するた
め、本発明に係る積層インダクタアレイは、（ａ）複数
の磁性体層と複数のコイル導体を積み重ねて構成した積
層体と、（ｂ）前記コイル導体を電気的に接続して構成
され、かつ、前記積層体内に一列に整列された三つ以上
の螺旋状インダクタと、（ｃ）前記積層体の表面に設け
られ、複数の前記螺旋状インダクタのそれぞれの引出し
端部に電気的に接続された外部電極とを備え、（ｄ）複
数の前記螺旋状インダクタの巻回数を等しくすると共
に、前記螺旋状インダクタの整列方向において、前記積
層体の両端部にそれぞれ位置する螺旋状インダクタの螺
旋部の長さより、残りの螺旋状インダクタの螺旋部の長
さを長くしたこと、を特徴とする。 【０００８】 【作用】積層体の両端部にそれぞれ位置する螺旋状イン
ダクタは、その磁路が積層体の端面部で狭くなるため、
インダクタンス値が低くなる。一方、積層体の両端部に
位置する螺旋状インダクタの螺旋部の長さより、残りの
螺旋状インダクタの螺旋部の長さの方を長く設定してい
るため、両端部以外の螺旋状インダクタのインダクタン
スは低い値に調整される。従って、インダクタンス値の
ばらつきが抑えられる。 【０００９】 【発明の実施の形態】以下、本発明に係る積層インダク
タアレイの実施形態について添付図面を参照して説明す
る。 【００１０】［第１実施形態、図１〜図３］図１に示す
ように、積層インダクタアレイ３１は、コイル導体３４
ａ，３５ａ、３３ａ，３６ａ、３３ｂ〜３６ｂ、３３ｃ
〜３６ｃ（図３参照）、３３ｄ〜３６ｄ（図３参照）、
３３ｅ，３６ｅ、３４ｅ，３５ｅをそれぞれ表面に設け
た矩形の磁性体シート３２等で構成されている。コイル
導体３３ａ〜３６ｅは印刷やスパッタリングや蒸着等の
方法により、磁性体シート３２の表面に形成されてい
る。コイル導体３３ａ〜３６ｅの材料としては、Ａｇ，
Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等が用いられる。磁性体シート
３２の材料としては、フェライト等の磁性体材料が使用
される。 【００１１】コイル導体３３ａ〜３３ｅは、磁性体シー
ト３２に設けたビアホール４２を介して電気的に直列に
接続され、３．５ターンの螺旋状インダクタＬ１を構成
している。同様に、コイル導体３４ａ〜３４ｅ，３５ａ
〜３５ｅ，３６ａ〜３６ｅも、それぞれ磁性体シート３
２に設けたビアホール４２を介して電気的に直列に接続
され、３．５ターンの螺旋状インダクタＬ２，Ｌ３，Ｌ
４を構成している。 【００１２】ここに、螺旋状インダクタＬ１，Ｌ２は時
計回り方向に巻回し、螺旋状インダクタＬ３，Ｌ４は反
時計回り方向に巻回している。つまり、インダクタＬ
１，Ｌ２を構成しているコイル導体３３ａ〜３３ｅ，３
４ａ〜３４ｅのパターンと、インダクタＬ３，Ｌ４を構
成しているコイル導体３５ａ〜３５ｅ，３６ａ〜３６ｅ
のパターンとは、シート３２上で線対称になるように配
置されている。 【００１３】インダクタＬ１の一端部（即ち、コイル導
体３３ａに接続された引出し導体３８ａ）はシート３２
の手前の辺の左側に露出し、他端部（コイル導体３３ｅ
に接続された引出し導体３８ｂ）はシート３２の奥の辺
の左側に露出している。インダクタＬ２の一端部（コイ
ル導体３４ａに接続された引出し導体３９ａ）はシート
３２の手前の辺の中央左寄りの位置に露出し、他端部
（コイル導体３４ｅに接続された引出し導体３９ｂ）は
シート３２の奥の辺の中央左寄りの位置に露出してい
る。インダクタＬ３の一端部（コイル導体３５ａに接続
された引出し導体４０ａ）はシート３２の手前の辺の中
央右寄りの位置に露出し、他端部（コイル導体３５ｅに
接続された引出し導体４０ｂ）はシート３２の奥の辺の
中央右寄りの位置に露出している。インダクタＬ４の一
端部（コイル導体３６ａに接続された引出し導体４１
ａ）はシート３２の手前の辺の右側に露出し、他端部
（コイル導体３６ｅに接続された引出し導体４１ｂ）は
シート３２の奥の辺の右側に露出している。 【００１４】以上の磁性体シート３２は、図１に示すよ
うに、順に積み重ねられ、その上下に予め表面に導体を
設けないカバー用磁性体シート（図示せず）を配置した
後、一体的に焼成され図２に示すような積層体４５とさ
れる。積層体４５の手前側及び奥側の側面には、それぞ
れインダクタＬ１〜Ｌ４の外部電極４６ａ〜４９ａ並び
に外部電極４６ｂ〜４９ｂが設けられている。外部電極
４６ａ〜４９ａはそれぞれインダクタＬ１〜Ｌ４の一方
の側の引出し導体３８ａ〜４１ａに電気的に接続され、
外部電極４６ｂ〜４９ｂはそれぞれインダクタＬ１〜Ｌ
４の他方の側の引出し導体３８ｂ〜４１ｂに電気的に接
続されている。これらの外部電極４６ａ〜４９ａ，４６
ｂ〜４９ｂは、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等の導電
性ペーストを塗布後、焼付けたり、あるいは更に湿式め
っきしたりすることによって形成される。 【００１５】以上の構成からなる積層インダクタアレイ
３１は、図３に示すように、四つの螺旋状インダクタＬ
１〜Ｌ４が積層体４５の内部に、積層体４５の左端面４
５ａから右端面４５ｂに向かって一列に整列されてい
る。そして、螺旋状インダクタＬ１〜Ｌ４の整列方向に
おいて、積層体４５の左端部及び右端部に位置するイン
ダクタＬ１，Ｌ４の螺旋部の長さａより、積層体４５の
中央部に位置するインダクタＬ２，Ｌ３の螺旋部の長さ
ｂの方が長い。螺旋状インダクタの場合、巻回数が同じ
で螺旋部の長さを長くすると、漏れ磁束が大きくなり、
インダクタンス値が低くなる。 【００１６】ところで、螺旋状インダクタＬ１の磁路の
有効面積は、積層体４５の左端面４５ａ側において小さ
くなり、螺旋状インダクタＬ４の磁路の有効面積は、積
層体４５の右端面４５ｂ側において小さくなる。従っ
て、インダクタＬ１，Ｌ４のインダクタンス値は低くな
る。そこで、インダクタＬ２，Ｌ３の螺旋部の長さｂを
インダクタＬ１，Ｌ４の螺旋部の長さａより長く設定す
ることにより、インダクタＬ２，Ｌ３のインダクタンス
低下率をインダクタＬ２，Ｌ４のインダクタンス低下率
に略等しくすることができる。この結果、インダクタＬ
１〜Ｌ４のインダクタンス値のばらつきが小さい積層イ
ンダクタアレイ３１を得ることができる。 【００１７】ここに、螺旋状インダクタＬ２，Ｌ３のイ
ンダクタンス低下率は、コイル導体３４ａ，３５ａを設
けた磁性体シート３２及びコイル導体３３ｅ，３６ｅを
設けた磁性体シート３２の厚さを変えることによって調
整することができる。従って、インダクタンス値のばら
つき調整を容易に行うことができる。また、インダクタ
アレイ毎に新たに、コイル導体パターンを形成したり、
ビアホール４２用金型等の治具を準備する必要もない。 【００１８】さらに、インダクタＬ１〜Ｌ４毎にコイル
径や巻回数を変える必要がなく、インダクタＬ１〜Ｌ４
のそれぞれのコイル導体長も殆ど等しいので、インダク
タＬ１〜Ｌ４の直流抵抗値がばらつくという心配もな
い。 【００１９】［第２実施形態、図４］図４に示すよう
に、第２実施形態の積層インダクタアレイ５１は、図１
〜図３に示した前記積層インダクタアレイ３１におい
て、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成している
コイル導体３３ａ〜３３ｅ，３４ａ〜３４ｅ，３５ａ〜
３５ｅ，３６ａ〜３６ｅが、シート３２上で同一方向に
なるように配置されたものと略同様のものである。な
お、第２実施形態の積層インダクタアレイ５１は、コイ
ル導体３３ｅ〜３６ｅを同一の磁性体シート３２上に形
成している。つまり、インダクタアレイ５１は、インダ
クタＬ２，Ｌ３の上部に位置するコイル導体３４ａ，３
５ａを、コイル導体３３ａ，３６ａと異なるシート３２
上に形成することによって、インダクタＬ２，Ｌ３の螺
旋部の長さｂをインダクタＬ１，Ｌ４の螺旋部の長さａ
より長く設定している。ただし、コイル導体３３ａ〜３
６ａを同一の磁性体シート３２上に形成し、インダクタ
Ｌ２，Ｌ３の下部に位置するコイル導体３４ｅ，３５ｅ
を、コイル導体３３ｅ，３６ｅと異なるシート３２上に
形成することによって、インダクタＬ２，Ｌ３の螺旋部
の長さｂをインダクタＬ１，Ｌ４の螺旋部の長さａより
長く設定してもよいことは言うまでもない。 【００２０】以上の構成からなる積層インダクタアレイ
５１は、前記第１実施形態の積層インダクタアレイ３１
と同様の作用効果を奏すると共に、同一シート３２上に
同一形状のコイル導体３３ａ〜３６ｅを規則正しく配置
することができ、ビアホール４２を等間隔に形成するこ
とができる。そのため、金型等でビアホール４２を形成
するとき、ビアホール４２間の距離に限界値があるが、
等間隔に形成できることにより、等間隔でない場合と比
較して、より小型のインダクタアレイにまで対応可能で
ある。さらに、同一形状のコイル導体３３ａ〜３６ｅが
規則正しく配置されるため、コイル導体３３ａ〜３６ｅ
を同一シート３２上に印刷する際、コイル導体３３ｅ〜
３６ｅ等の間での印刷のばらつき（にじみや印刷ずれ
等）を抑えることができる。 【００２１】［他の実施形態］なお、本発明に係る積層
インダクタアレイは前記実施形態に限定するものではな
く、その要旨の範囲内で種々に変更することができる。
例えば、積層体に内蔵されるインダクタの数は、四つの
他に、三つ、あるいは、五つ以上であってもよい。 【００２２】さらに、前記実施形態は、それぞれパター
ンが形成された磁性体シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
磁性体シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタアレイを作
成してもよい。印刷等の方法によりペースト状の磁性体
材料にて磁性体層を形成した後、その磁性体層の表面に
ペースト状の導電性パターン材料を塗布して任意のパタ
ーンを形成する。次に、ペースト状の磁性体材料を前記
パターンの上から塗布してパターンが内蔵された磁性体
層とする。同様にして、順に重ね塗りすることにより積
層構造を有するインダクタアレイが得られる。 【００２３】 【実施例】以下に示す条件の下、図１〜図３に示した積
層インダクタアレイ３１（サンプルＡ）、のインダクタ
ンス値のばらつきを表１に示す。表１には、比較のた
め、図５〜図７に示した従来の積層インダクタアレイ１
（従来例）のインダクタンス値のばらつきも併せて記載
している。なお、表１の従来例及びサンプルＡについて
は、螺旋状インダクタの巻回数が異なる試作品を製作し
てインダクタンス値を実測し、この実測値を、巻回数が
３．５ターンの場合に合わせて補正した。 【００２４】 チップ寸法：３．２ｍｍ×１．６ｍｍ×０．８ｍｍ コイル導体パターン幅：１２０μｍ（印刷時） コイル導体厚：１５μｍ（印刷時） 磁性体シート厚：５０μｍ（印刷時） 【００２５】 【表１】 【００２６】表１において、インダクタンス値のばらつ
きは、以下の式で計算した。 ｛（Ｌｍａｘ−Ｌｍｉｎ）／Ｌｘ｝×１００ Ｌｍａｘ：インダクタンス値の最大値 Ｌｍｉｎ：インダクタンス値の最小値 Ｌｘ：インダクタンス値の平均値 表１より、サンプルＡは従来例と比較して、インダクタ
ンス値のばらつきが大幅に改善されていることがわか
る。 【００２７】 【発明の効果】以上の説明で明らかなように、本発明に
よれば、積層体の両端部にそれぞれ位置する螺旋状イン
ダクタの螺旋部の長さより、残りの螺旋状インダクタの
螺旋部の長さの方を長く設定することにより、両端部以
外の螺旋状インダクタのインダクタンスを低い値に調整
することができる。従って、両端部以外の螺旋状インダ
クタのインダクタンス低下率を、両端部の螺旋状インダ
クタのインダクタンス低下率に略等しくすることができ
る。この結果、限られた寸法の積層体内に配設された三
つ以上のインダクタのインダクタンス値のばらつきを小
さくできる。さらに、インダクタ間でコイル導体長やパ
ターン幅の変更を行わないので、インダクタの直流抵抗
のばらつきを悪化させることもない。
【図面の簡単な説明】
【図１】本発明に係る積層インダクタアレイの第１実施
形態の構成を示す分解斜視図。 【図２】図１に示した積層インダクタアレイの外観斜視
図。 【図３】図２のＩＩＩ−ＩＩＩ断面図。 【図４】本発明に係る積層インダクタアレイの第２実施
形態の構成を示す分解斜視図。 【図５】従来の積層インダクタアレイの構成を示す分解
斜視図。 【図６】図５に示した積層インダクタアレイの外観斜視
図。 【図７】図６のＶＩＩ−ＶＩＩ断面図。 【符号の説明】 ３１，５１…積層インダクタアレイ ３２…磁性体シート ３３ａ〜３６ｅ…コイル導体 ４５…積層体 ４５ａ，４５ｂ…端面 ４６ａ〜４９ｂ…外部電極 Ｌ１，Ｌ２，Ｌ３，Ｌ４…螺旋状インダクタ
形態の構成を示す分解斜視図。 【図２】図１に示した積層インダクタアレイの外観斜視
図。 【図３】図２のＩＩＩ−ＩＩＩ断面図。 【図４】本発明に係る積層インダクタアレイの第２実施
形態の構成を示す分解斜視図。 【図５】従来の積層インダクタアレイの構成を示す分解
斜視図。 【図６】図５に示した積層インダクタアレイの外観斜視
図。 【図７】図６のＶＩＩ−ＶＩＩ断面図。 【符号の説明】 ３１，５１…積層インダクタアレイ ３２…磁性体シート ３３ａ〜３６ｅ…コイル導体 ４５…積層体 ４５ａ，４５ｂ…端面 ４６ａ〜４９ｂ…外部電極 Ｌ１，Ｌ２，Ｌ３，Ｌ４…螺旋状インダクタ
フロントページの続き
(56)参考文献 特開 平11−144957（ＪＰ，Ａ)
特開 平11−54331（ＪＰ，Ａ)
特開 平７−22243（ＪＰ，Ａ)
実開 平５−28006（ＪＰ，Ｕ)
実開 平４−77213（ＪＰ，Ｕ)
実開 平４−76006（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 17/00 - 38/42
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数の磁性体層と複数のコイル導体を積
み重ねて構成した積層体と、 前記コイル導体を電気的に接続して構成され、かつ、前
記積層体内に一列に整列された三つ以上の螺旋状インダ
クタと、 前記積層体の表面に設けられ、複数の前記螺旋状インダ
クタのそれぞれの引出し端部に電気的に接続された外部
電極とを備え、 複数の前記螺旋状インダクタの巻回数を等しくすると共
に、前記螺旋状インダクタの整列方向において、前記積
層体の両端部にそれぞれ位置する螺旋状インダクタの螺
旋部の長さより、残りの螺旋状インダクタの螺旋部の長
さを長くしたこと、 を特徴とする積層インダクタアレイ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27502399A JP3446681B2 (ja) | 1999-09-28 | 1999-09-28 | 積層インダクタアレイ |
| TW089119726A TW473748B (en) | 1999-09-28 | 2000-09-25 | Multi-layered inductor array |
| US09/672,744 US6437677B1 (en) | 1999-09-28 | 2000-09-28 | Multi-layered inductor array |
| KR1020000057013A KR100343896B1 (ko) | 1999-09-28 | 2000-09-28 | 다층 인덕터 어레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27502399A JP3446681B2 (ja) | 1999-09-28 | 1999-09-28 | 積層インダクタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102223A JP2001102223A (ja) | 2001-04-13 |
| JP3446681B2 true JP3446681B2 (ja) | 2003-09-16 |
Family
ID=17549809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27502399A Expired - Lifetime JP3446681B2 (ja) | 1999-09-28 | 1999-09-28 | 積層インダクタアレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6437677B1 (ja) |
| JP (1) | JP3446681B2 (ja) |
| KR (1) | KR100343896B1 (ja) |
| TW (1) | TW473748B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174749A (ja) * | 2001-12-06 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 積層セラミックコイルおよびこれを用いたモータ |
| US7033364B1 (en) * | 2002-01-31 | 2006-04-25 | Arthrotek, Inc. | Apparatus and method for manipulating a flexible strand and soft tissue replacement during surgery |
| US6775807B2 (en) * | 2002-08-19 | 2004-08-10 | Intersil Americas Inc. | Numerically modeling inductive circuit elements |
| JP2004095860A (ja) * | 2002-08-30 | 2004-03-25 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JP4604580B2 (ja) * | 2004-07-12 | 2011-01-05 | 株式会社村田製作所 | 積層コイルアレイ |
| KR100548388B1 (ko) * | 2004-07-20 | 2006-02-02 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
| JP5262775B2 (ja) * | 2008-03-18 | 2013-08-14 | 株式会社村田製作所 | 積層型電子部品及びその製造方法 |
| TWI501269B (zh) * | 2010-04-21 | 2015-09-21 | Taiyo Yuden Kk | Laminated inductors |
| US9570222B2 (en) | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| US9324490B2 (en) | 2013-05-28 | 2016-04-26 | Tdk Corporation | Apparatus and methods for vector inductors |
| JP6064854B2 (ja) * | 2013-09-30 | 2017-01-25 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| KR102004791B1 (ko) * | 2014-05-21 | 2019-07-29 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
| US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
| CN209449029U (zh) * | 2016-11-28 | 2019-09-27 | 株式会社村田制作所 | 多层基板以及多层基板向电路基板的安装构造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3158757B2 (ja) * | 1993-01-13 | 2001-04-23 | 株式会社村田製作所 | チップ型コモンモードチョークコイル及びその製造方法 |
| JPH1116738A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | チップ型インダクタアレイ |
| JP3409998B2 (ja) * | 1997-08-05 | 2003-05-26 | 太陽誘電株式会社 | チップ型インダクタアレイ |
| JP3371812B2 (ja) * | 1998-07-02 | 2003-01-27 | 株式会社村田製作所 | 積層型インダクタアレイ |
-
1999
- 1999-09-28 JP JP27502399A patent/JP3446681B2/ja not_active Expired - Lifetime
-
2000
- 2000-09-25 TW TW089119726A patent/TW473748B/zh not_active IP Right Cessation
- 2000-09-28 US US09/672,744 patent/US6437677B1/en not_active Expired - Lifetime
- 2000-09-28 KR KR1020000057013A patent/KR100343896B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100343896B1 (ko) | 2002-07-20 |
| JP2001102223A (ja) | 2001-04-13 |
| KR20010067253A (ko) | 2001-07-12 |
| TW473748B (en) | 2002-01-21 |
| US6437677B1 (en) | 2002-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164000B2 (ja) | 積層型インダクタ | |
| US6590486B2 (en) | Multilayer inductor | |
| US8159322B2 (en) | Laminated coil | |
| JP3571247B2 (ja) | 積層電子部品 | |
| JP3446681B2 (ja) | 積層インダクタアレイ | |
| US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
| US20020157849A1 (en) | Laminated inductor | |
| US6157285A (en) | Laminated inductor | |
| JP3371812B2 (ja) | 積層型インダクタアレイ | |
| JP2001085230A (ja) | インダクタ | |
| JP4140061B2 (ja) | チップインダクタおよびその製造方法 | |
| JP3058164B1 (ja) | 積層型インダクタ | |
| US6977573B1 (en) | Laminated coil array | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JPH0258813A (ja) | 積層型インダクタ | |
| JP3508644B2 (ja) | 積層インダクタアレイ | |
| JP2005175300A (ja) | 積層セラミック電子部品 | |
| JPH0661084A (ja) | 積層ビーズインダクタの製造方法 | |
| US20160126003A1 (en) | Multilayer inductor | |
| JP2002043130A (ja) | 積層インダクタ | |
| JP2003217935A (ja) | 積層インダクタアレイ | |
| JP3204249B2 (ja) | 積層型インダクタ | |
| JP4813007B2 (ja) | 積層型電子部品アレイ | |
| JP2001118729A (ja) | インダクタアレイ | |
| JPH0623217U (ja) | 積層セラミックインダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3446681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |