KR20010067253A - 다층 인덕터 어레이 - Google Patents

Abstract

본 발명은 다층체에 내장되어 있는 복수개의 인덕터의 인덕턴스 값에서의 변동과 직류 저항치에서의 변동을 저하시킨 다층 인덕터 어레이를 제공한다. 이 다층 인덕터 어레이에서, 다층체의 내부에는, 권선 회수가 동일한 4개의 나선형 인덕터가 다층체의 좌측 단면으로부터 우측 단면을 향하여 일렬로 정렬되어 있다. 4개의 나선형 인덕터의 정렬 방향에서, 다층체의 중앙부에 각각 위치된 나선형 인덕터의 나선부의 길이는 다층체의 양 단부에 각각 위치된 나선형 인덕터의 나선부의 길이 보다 길다.

Description

다층 인덕터 어레이{Multi-layered Inductor Array}

본 발명은 복수개의 인덕터를 포함하고 있는 다층 인덕터 어레이에 관한 것이다.

이런 종류의 다층 인덕터 어레이로서, 도 5에는 종래 다층 인덕터 어레이 1이 도시되어 있다. 이 다층 인덕터 어레이 1은 코일 도체 3a∼6e가 각각 표면에 형성된 자성체 시트 2 등으로 구성되어 있다. 코일 도체 3a∼3e는 자성체 시트 2에 배치된 비어홀(via hole) 12를 통해 서로 전기적으로 직렬로 접속되어서, 나선형 인덕터(spiral inductor) L1을 형성한다. 유사하게, 코일 도체 4a∼4e, 5a∼5e, 6a∼6e도 또한 자성체 시트 2에 배치된 비어홀 12를 통해 서로 전기적으로 직렬로 접속되어서, 나선형 인덕터 L2, L3, L4를 각각 형성한다.

각개의 자성체 시트 2는 도 5에 도시된 바와 같이 순서대로 적층되고, 적층된 자성체 시트 2의 상부 및 하부에는 표면에 도체가 미리 형성되지 않은 덮개용 자성체 시트(도시되지 않음)가 배치되어 있다. 그 후에, 적층된 자성체 시트 2는 일체적으로 연소되어, 도 6에 도시된 바와 같은 다층체 15를 형성한다. 다층체 15의 앞쪽 측면 및 뒤쪽 측면에는 각각 인덕터 L1∼L4의 외부전극 21a∼24a 및 외부전극 21b∼24b가 형성되어 있다.

상기 구성으로 형성된 다층 인덕터 어레이 1에서, 인덕터 어레이 1의 소형화를 이루기 위해서, 각 인덕터 L1∼L4가 다층체 15의 내부에서 서로 근접하도록 배열될 때에, 인덕터 L1∼L4의 자로들(magnetic paths)간의 독립성이 저하되고, 그 결과 인덕터 L1∼L4간의 상호 자계 결합을 무시할 수 없게 된다. 따라서, 다층체 15 내부의 인덕터 L1∼L4는 통상 각기 다른 인덕턴스 값을 갖는다.

도 7에 도시된 바와 같이, 다층체 15의 좌우 단면에 각각 배치되는 나선형 인덕터 L1, L4의 자로가 다층체 15의 단면에서 보다 협소해지므로, 인덕터 L1, L4의 인덕턴스 값이 저하된다. 이 문제점을 해결하기 위해서, 나선형 인덕터 L1, L4의 권선 회수를 나선형 인덕터 L2, L3 보다 증가시키고, 또한 나선형 인덕터 L1, L4의 나선부의 직경을 나선형 인덕터 L2, L3의 나선부보다 크게함으로써, 인덕턴스 값의 저하를 보상한다. 그러나, 이러한 구성에서는 인덕터 L1, L4의 코일 도체의 길이가 인덕터 L2, L3의 코일 도체의 길이와 다르므로, 인덕터 L1∼L4의 직류 저항치가 변화된다는 새로운 문제가 발생한다.

따라서, 본 발명의 목적은 다층체에 내장되어 있는 3개 이상의 인덕터들 사이의 인덕턴스 값과 직류 저항치의 변동을 저하시킨 다층 인덕터 어레이를 제공하는 것이다.

도 1은 본 발명의 제 1 실시 형태에 따른 다층 인덕터 어레이의 분해 사시도이다.

도 2는 도 1에 도시된 다층 인덕터 어레이의 외형의 사시도이다.

도 3은 도 2에 도시된 다층 인덕터 어레이에서 선 Ⅲ-Ⅲ를 따라 절단한 단면도이다.

도 4는 본 발명의 제 2 실시 형태에 따른 다층 인덕터 어레이의 분해 사시도이다.

도 5는 종래 다층 인덕터 어레이의 구성을 도시하는 분해 사시도이다.

도 6은 도 5에 도시된 다층 인덕터 어레이의 외형의 사시도이다.

도 7은 도 6에 도시된 다층 인덕터 어레이에서 선 Ⅶ-Ⅶ를 따라 절단한 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

31, 51 ... 다층 인덕터 어레이 32 ... 자성체 시트

33a∼36e ... 코일 도체 45 ... 다층체

45a, 45b ... 단면 46a∼49b ... 외부전극

L1, L2, L3, L4 ... 나선형 인덕터

상기 목적을 달성하기 위해서, 본 발명의 한 특징에 따르면, 본 발명은 복수개의 자성체층과 복수개의 코일 도체를 적층시켜 형성된 다층체; 상기 코일 도체들을 전기적으로 접속시킴으로써 형성되어, 상기 다층체 내부에서 일렬로 정렬되어 있는 적어도 3개의 나선형 인덕터; 및 상기 다층체의 표면에 배치되고, 복수개의상기 나선형 인덕터의 각각의 인출 단부(leading end portion)에 전기적으로 접속되어 있는 외부전극을 포함하고 있는 다층 인덕터 어레이를 제공한다. 이 다층 인덕터 어레이에서, 복수개의 나선형 인덕터는 권선 회수가 동일하고, 나선형 인덕터의 정렬 방향으로 다층체의 양단부에 각각 위치된 나선형 인덕터의 나선부의 길이가 남은 나선형 인덕터의 나선부의 길이 보다 짧게 설정되는 특징이 있다.

다층체의 양 단부에 각각 위치된 나선형 인덕터의 자로는 다층체의 단면에서 협소하고, 인덕터의 인덕턴스 값은 저하된다. 그러나, 다층체의 양 단부에 위치된 나선형 인덕터의 나선부의 길이가 남은 나선형 인덕터의 나선부의 길이 보다 짧게 설정됨으로써, 남은 나선형 인덕터의 나선부의 인덕턴스 값은 낮게 조정될 수 있다. 그러므로, 나선형 인덕터들간의 인덕턴스 값에서의 변동을 억제시킬 수 있다.

이하, 본 발명에 따른 다층 인덕터 어레이의 실시 형태를 첨부된 도면을 참조하여 설명할 것이다.

[제 1 실시 형태: 도 1∼도 3]

도 1에 도시된 바와 같이, 다층 인덕터 어레이 31은 코일 도체 34a, 35a, 33a, 36a, 33b∼36b, 33c∼36c(도 3 참조), 33d∼36d(도 3 참조), 33e, 36e, 34e, 35e가 각각 표면에 형성된 사각형 형상의 자성체 시트 32 등으로 구성되어 있다. 코일 도체 33a∼36e는 인쇄, 스퍼터링, 증착 등의 방법에 의해 자성체 시트 32의 표면에 형성된다. 코일 도체 33a∼36e는 Ag, Ag-Pd, Cu, Ni 등의 재료로 형성된다. 자성체 시트 32는 페라이트(ferrite) 등의 자성체 재료로 형성된다.

코일 도체 33a∼33e는 자성체 시트 32에 배치된 비어홀 42를 통해 서로 전기적으로 직렬로 접속되어서, 권선 3.5턴(turns)의 나선형 인덕터 L1을 구성한다. 유사하게, 코일 도체 34a∼34e, 35a∼35e, 36a∼36e도 또한 각각 자성체 시트 32에 배치된 비어홀 42를 통해 서로 전기적으로 직렬로 접속되어서, 권선 3.5턴의 나선형 인덕터 L2, L3, L4를 각각 구성한다.

이 경우에, 나선형 인덕터 L1, L2는 시계 방향으로 감겨져 있고, 나선형 인덕터 L3, L4는 시계 반대 방향으로 감겨져 있다. 다시 말해, 나선형 인덕터 L1, L2를 구성하는 코일 도체 33a∼33e 및 34a∼34e의 패턴과 인덕터 L3, L4를 구성하는 코일 도체 35a∼35e 및 36a∼36e의 패턴은 자성체 시트 32 상에서 대칭적으로 배치되어 있다.

인덕터 L1의 한 단부, 즉 코일 도체 33a에 접속되어 있는 인출 도체 38a는 시트 32의 앞쪽 가장자리의 좌측에 노출되어 있고, 다른 단부, 즉 코일 도체 33e에 접속되어 있는 인출 도체 38b는 시트 32의 뒤쪽 가장자리의 좌측에 노출되어 있다. 인덕터 L2의 한 단부, 즉 코일 도체 34a에 접속되어 있는 인출 도체 39a는 시트 32의 앞쪽 가장자리의 중앙의 좌측에 근접한 부분에 노출되어 있고, 다른 단부, 즉 코일 도체 34e에 접속되어 있는 인출 도체 39b는 시트 32의 뒤쪽 가장자리의 중앙의 좌측에 근접한 부분에 노출되어 있다. 인덕터 L3의 한 단부, 즉 코일 도체 35a에 접속되어 있는 인출 도체 40a는 시트 32의 앞쪽 가장자리의 중앙의 우측에 근접한 부분에 노출되어 있고, 다른 단부, 즉 코일 도체 35e에 접속되어 있는 인출 도체 40b는 시트 32의 뒤쪽 가장자리의 중앙의 우측에 근접한 부분에 노출되어 있다.인덕터 L4의 한 단부, 즉 코일 도체 36a에 접속되어 있는 인출 도체 41a는 시트 32의 앞쪽 가장자리의 우측에 노출되어 있고, 다른 단부, 즉 코일 도체 36e에 접속되어 있는 인출 도체 41b는 시트 32의 뒤쪽 가장자리의 우측에 노출되어 있다.

도 1에 도시된 바와 같이, 상술한 자성체 시트 32는 순서대로 적층되고, 적층된 자성체 시트 32의 상부 및 하부에는 표면에 도체가 미리 형성되지 않은 덮개용 자성체 시트(도시되지 않음)가 배치되어 있다. 그 후에, 적층된 자성체 시트 32는 일체적으로 연소되어, 도 2에 도시된 바와 같은 다층체 45를 형성한다. 다층체 45의 앞면 및 뒤면에는 각각 인덕터 L1∼L4의 외부전극 46a∼49a 및 외부전극 46b∼49b가 형성되어 있다. 외부전극 46a∼49a는 각각 인덕터 L1∼L4의 한쪽에서 인출 도체 38a∼41a에 전기적으로 접속되고, 외부전극 46b∼49b는 각각 인덕터 L1∼L4의 다른쪽에서 인출 도체 38b∼41b에 전기적으로 접속되어 있다. 이러한 외부전극 46a∼49a 및 외부전극 46b∼49b는 Ag, Ag-Pd, Cu 또는 Ni 등의 도전성 페이스트 재료를 도포한 후에, 연소하고 또는 부가하여 습식 도금에 의해 형성된다.

상기 구성을 가지고 있는 다층 인덕터 어레이 31에서, 도 3에 도시된 바와 같이, 4개의 나선형 인덕터 L1∼L4는 다층체 45의 내부에서 다층체 45의 좌측 단면 45a로부터 우측 단면 45b를 향하여 일렬로 정렬되어 있다. 나선형 인덕터 L1∼L4의 정렬 방향으로, 다층체 45의 중앙에 위치된 나선형 인덕터 L2, L3의 나선부의 길이 b는 다층체 45의 좌측 단부 및 우측 단부에 위치된 인덕터 L1, L4의 나선부의 길이 a 보다 길다. 나선형 인덕터의 권선 회수를 동일하게 설정하면서 인덕터의 나선부의 길이를 길게 할 때에, 인덕터의 누설 자속이 증가하고, 그 결과 인덕턴스 값은저하된다.

나선형 인덕터 L1의 자로의 유효 면적은 다층체 45의 좌측 단면 45a측에서 작고, 나선형 인덕터 L4의 자로의 유효 면적은 다층체 45의 우측 단면 45b측에서 작다. 그 결과, 인덕터 L1, L4의 각 인덕턴스 값은 저하된다. 이 경우에, 나선형 인덕터 L2, L3의 나선부의 길이 b를 나선형 인덕터 L1, L4의 나선부의 길이 a 보다 길게 설정할 때에, 나선형 인덕터 L2, L3의 인덕턴스 저하율을 나선형 인덕터 L1, L4의 인덕턴스 저하율에 실질적으로 동등하게 할 수 있다. 그 결과, 다층 인덕터 어레이 31에서, 나선형 인덕터 L1∼L4의 인덕턴스 값의 변동을 저하시킬 수 있다.

나선형 인덕터 L2, L3의 인덕턴스 저하율은, 코일 도체 34a, 35a가 배치되어 있는 자성체 시트 32의 두께 및 코일 도체 33e, 36e가 배치되어 있는 자성체 시트 32의 두께를 변화시킴으로써 조정될 수 있다. 이러한 구성으로, 인덕턴스 값의 변동을 용이하게 조정할 수 있다. 부가하여, 인덕터 어레이에 추가 코일 도체 패턴을 형성하고, 비어홀 42를 위한 금형 금속 다이(molding metal die) 등의 지그(jig)를 준비할 필요가 없다.

아울러, 각 나선형 인덕터 L1∼L4에서 코일의 직경과 권선 회수를 변화시킬 필요가 없고, 각 나선형 인덕터 L1∼L4의 코일 도체의 길이는 실질적으로 동일하다. 따라서, 나선형 인덕터 L1∼L4의 직류 저항치가 변화되는 문제점이 발생하지 않는다.

[제 2 실시 형태: 도 4]

도 4에 도시된 바와 같이, 본 발명의 제 2 실시 형태에 따른 다층 인덕터 어레이 51은, 도 1 내지 도 3에 도시된 다층 인덕터 어레이 31에서 나선형 인덕터 L1, L2, L3, L4를 각각 구성하는 코일 도체 33a∼33e, 34a∼34e, 35a∼35e 및 36a∼36e가 자성체 시트 32 상에서 동일한 방향으로 정렬되는 것처럼 실질적으로 동일한 구성을 가지고 있다. 그러나, 제 2 실시 형태의 다층 인덕터 어레이 51에서는, 코일 도체 33e∼36e가 동일한 자성체 시트 32 상에 형성된다. 다시 말해, 다층 인덕터 어레이 51에서, 인덕터 L2, L3의 상부에 위치된 코일 도체 34a, 35a는 코일 도체 33a, 36a가 형성되는 시트와는 다른 시트 32에 형성된다. 이러한 구성으로, 나선형 인덕터 L2, L3의 나선부의 길이 b는 인덕터 L1, L4의 나선부의 길이 a 보다 길게 설정된다. 그러나, 부가하여, 코일 도체 33a∼36a를 동일한 자성체 시트 32 상에 형성하고 인덕터 L2, L3의 하부에 위치된 코일 도체 34e, 35e를 코일 도체 33e, 36e와는 다른 시트 32 상에 형성함으로써, 인덕터 L2, L3의 나선부의 길이 b를 인덕터 L1, L4의 나선부의 길이 a 보다 길게 설정할 수 있다.

상기 구성을 가지고 있는 다층 인덕터 어레이 51은 상기 제 1 실시 형태에 따른 다층 인덕터 어레이 31에서 얻은 이점 및 효과와 동일한 이점 및 효과를 제공할 수 있다. 부가하여, 동일한 시트 32 상에 동일한 구성을 가지고 있는 코일 도체 33a∼36e를 규칙에 맞게 배열할 수 있고, 비어홀 42를 등간격으로 형성할 수 있다. 그 결과, 금형 금속 다이 등에 의해 비어홀 42를 형성할 때에, 비어홀 42들 사이의 거리의 한계치를 고려할 필요없이, 비어홀 42를 형성할 수 있다. 그러므로, 등간격으로 형성되지 않은 비어홀의 경우와는 다르게, 본 발명은 보다 소형의 인덕터 어레이의 경우에도 적용될 수 있다. 아울러, 동일한 구성을 가지고 있는 코일 도체33a∼36e를 규칙에 맞게 배열하므로, 코일 도체 33a∼36e를 동일한 시트 32 상에 인쇄할 때에, 코일 도체 33e∼36e 사이에서 퍼짐(spreading) 또는 편차(deviation) 등의 인쇄 변동이 저하될 수 있다.

[그 외의 실시 형태]

본 발명에 따른 다층 인덕터 어레이는 상기 실시 형태들로만 한정되지 않고, 본 발명의 범위 내에서 각종 변형 및 변화가 가능하다. 예를 들어, 다층체에 내장되어 있는 인덕터의 수는 4개 이외에 3개 또는 5개 이상이 되어도 된다.

아울러, 본 발명의 실시 형태에서는, 패턴이 형성된 자성체 시트를 적층시킨 다음에 일체적으로 연소하였지만, 본 발명이 이것으로만 한정되는 것은 아니다. 자성체 시트는 적층되기 전에 미리 소성되어 사용하여도 된다. 또한, 본 발명의 인덕터 어레이는 이하에서 설명할 제법에 의해서 제작되어도 된다. 인쇄 등의 방법에 의해 페이스트 형태의 자성체 재료로 형성된 자성체층을 형성한 후에, 자성체층의 표면에 페이스트 형태의 도전성 패턴을 도포하여 임의의 패턴을 형성한다. 그 다음에, 페이스트 형태의 자성체 재료를 상기 임의의 패턴 위에 다시 도포하여 패턴이 내장되어 있는 자성체층을 형성한다. 유사하게, 도포 과정을 순차적으로 반복함으로써, 다층체를 가지고 있는 인덕터 어레이를 얻을 수 있다.

[실시예]

이하에서 기술하는 조건하에서, 도 1 내지 도 3에 도시된 다층 인덕터 어레이 31(시료 A)의 인덕턴스 값에서의 변동을 표 1에 나타낸다. 표 1에는 또한 비교를 위해서 도 5 내지 도 7에 도시된 종래의 다층 인덕터 어레이 1(종래예)의 인덕턴스 값에서의 변동도 기재되어 있다. 표 1에 나타낸 종래예 및 시료 A에서는, 나선형 인덕터들의 권선 회수가 각기 다른 시험 모형을 제작하였고, 이 모형의 인덕턴스 값을 실측하여, 이 실측치를 권선회수가 3.5턴의 조건으로 보정하였다.

칩의 직경 : 3.2㎜ × 1.6㎜ × 0.8㎜

코일 도체의 패턴 폭 : 120㎛(인쇄시)

코일 도체의 두께 : 15㎛(인쇄시)

자성체 시트의 두께 : 50㎛(인쇄시)

상기 표 1에서, 인덕턴스 값에서의 변동은 하기 식 1에 의해 얻었다.

{(Lmax－Lmin)/Lx}×100

상기 수학식 1에서, Lmax는 최대 인덕턴스 값, Lmin은 최소 인덕턴스 값, Lx는 인덕턴스 값의 평균값을 나타낸다.

표 1은, 시료 A의 인덕턴스 값에서의 변동이 종래예와는 다르게 대폭 저하된 것을 보여준다.

이제까지 상술한 바와 같이, 본 발명에 따르면, 다층체의 양 단부에 각각 위치된 나선형 인덕터의 나선부의 길이가 남은 나선형 인덕터의 나선부의 길이 보다 짧게 설정할 때에, 양단부 이외의 남은 나선형 인덕터의 인덕턴스를 낮은 값으로 조정할 수 있다. 그 결과, 다층체의 양단부 이외의 남은 나선형 인덕터의 인덕턴스 저하율은, 다층체의 양단부에 위치된 나선형 인덕터의 인덕턴스 저하율에 실질적으로 동등할 수 있다. 이러한 구성으로, 제한된 치수의 다층체 내부에 배치된 3개 이상의 인덕터의 인덕턴스 값에서의 변동을 저하시킬 수 있다. 아울러, 인덕터들 사이에서 코일 도체의 길이와 패턴 폭이 변화되지 않으므로, 인덕터의 직류 저항치의 변동이 커지지 않는다.

이제까지 본 발명의 바람직한 실시 형태에 대해서 기술하였지만, 본 발명은 이로써만 한정되지 않는다. 당업자들에게는 본 발명이 본 발명의 범위를 벗어나지 않는 범위 내에서 각종 변형 및 변화가 가능하다는 것이 명확하게 이해될 것이다.

Claims (1)

1. 복수개의 자성체층과 복수개의 코일 도체를 적층시켜 형성된 다층체;

   상기 코일 도체들을 전기적으로 접속시킴으로써 형성되어, 상기 다층체 내부에서 일렬로 정렬되어 있는 적어도 3개의 나선형 인덕터; 및

   상기 다층체의 표면에 배치되고, 복수개의 상기 나선형 인덕터의 각각의 인출 단부(leading end portion)에 전기적으로 접속되어 있는 외부전극을 포함하고 있는 다층 인덕터 어레이로서,

   상기 복수개의 나선형 인덕터들은 권선 회수가 동일하고,

   상기 나선형 인덕터의 정렬 방향으로 다층체의 양단부에 각각 위치된 나선형 인덕터의 나선부의 길이가 남은 나선형 인덕터의 나선부의 길이 보다 짧게 설정되는 것을 특징으로 하는 다층 인덕터 어레이.