JPH1116738A - チップ型インダクタアレイ - Google Patents
チップ型インダクタアレイInfo
- Publication number
- JPH1116738A JPH1116738A JP16452097A JP16452097A JPH1116738A JP H1116738 A JPH1116738 A JP H1116738A JP 16452097 A JP16452097 A JP 16452097A JP 16452097 A JP16452097 A JP 16452097A JP H1116738 A JPH1116738 A JP H1116738A
- Authority
- JP
- Japan
- Prior art keywords
- inductors
- magnetic
- coils
- type inductor
- inductor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Regulation Of General Use Transformers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 インダクタ素子間のクロストークを抑制し、
且つインダクタ素子間の間隔を狭く設定できるチップ型
インダクタアレイを提供する。 【解決手段】 磁性材料シート24a〜24h上に形成された
導体パターン23a,23b,23d,23e,23g,23hを積層方向に連
続して２つずつ、スパイラル形状となるようにスルーホ
ール26を介して導電接続し、３個のコイルL1〜L3を形成
すると共に、コイルL1とコイルL2の間に配置されている
磁性材料シート24c及びコイルL2とコイルL3の間に配置
されている磁性材料シート24fの上面に所定幅の周縁部
を除いた部分に矩形状の導体パターン23c,23fを形成
し、これを磁器遮蔽金属部材とした素体21を構成する。
さらに、コイルL1〜L3の両端に対応する部分の導体パタ
ーンを素体21の側面に形成した接続電極22a〜22fに導電
接続し、チップ型インダクタアレイとする。これによ
り、各コイルから発生した磁束は磁気遮蔽金属部材によ
って遮蔽され、磁束が隣り合うコイルに結合することが
ないので、各コイルに異なる信号を印加しても、磁束の
結合に起因するクロストークを抑制することができる。
且つインダクタ素子間の間隔を狭く設定できるチップ型
インダクタアレイを提供する。 【解決手段】 磁性材料シート24a〜24h上に形成された
導体パターン23a,23b,23d,23e,23g,23hを積層方向に連
続して２つずつ、スパイラル形状となるようにスルーホ
ール26を介して導電接続し、３個のコイルL1〜L3を形成
すると共に、コイルL1とコイルL2の間に配置されている
磁性材料シート24c及びコイルL2とコイルL3の間に配置
されている磁性材料シート24fの上面に所定幅の周縁部
を除いた部分に矩形状の導体パターン23c,23fを形成
し、これを磁器遮蔽金属部材とした素体21を構成する。
さらに、コイルL1〜L3の両端に対応する部分の導体パタ
ーンを素体21の側面に形成した接続電極22a〜22fに導電
接続し、チップ型インダクタアレイとする。これによ
り、各コイルから発生した磁束は磁気遮蔽金属部材によ
って遮蔽され、磁束が隣り合うコイルに結合することが
ないので、各コイルに異なる信号を印加しても、磁束の
結合に起因するクロストークを抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、インダクタ間のク
ロストークの低減を図ったチップ型インダクタアレイに
関するものである。
ロストークの低減を図ったチップ型インダクタアレイに
関するものである。
【０００２】
【従来の技術】近年、ディジタル信号処理技術が急速な
進歩を遂げ、さらにその処理速度はＣＰＵクロック周波
数で１００〜２００ＭＨｚに至っている。ディジタル信
号処理技術があらゆる電子機器に用いられている。一般
に、電子機器のディジタル信号は多くの高調波成分を含
んでいるため、この高調波が他の機器に接続するケーブ
ルに流出し、ノイズとして不要輻射を起こす。これを回
避するために、ケーブル接続用コネクタ近傍の各信号ラ
インにインダクタを挿入している。
進歩を遂げ、さらにその処理速度はＣＰＵクロック周波
数で１００〜２００ＭＨｚに至っている。ディジタル信
号処理技術があらゆる電子機器に用いられている。一般
に、電子機器のディジタル信号は多くの高調波成分を含
んでいるため、この高調波が他の機器に接続するケーブ
ルに流出し、ノイズとして不要輻射を起こす。これを回
避するために、ケーブル接続用コネクタ近傍の各信号ラ
インにインダクタを挿入している。
【０００３】一方、近年においては電子機器の小型化及
び集積化が進み、これに伴い個々の電子部品の複合化や
アレイ化が行われている。前述したインダクタにしても
アレイ化が図られ、さらにチップ型に小型化されてい
る。
び集積化が進み、これに伴い個々の電子部品の複合化や
アレイ化が行われている。前述したインダクタにしても
アレイ化が図られ、さらにチップ型に小型化されてい
る。
【０００４】この様なチップ型インダクタアレイの一例
を図２及び図３に示す。図２はチップ型インダクタアレ
イの構造を示す斜視図、図３は要部分解斜視図である。
このインダクタアレイ１は、１個の磁性体中に３個のコ
イル（インダクタ）１０を横方向に配列したもので、各
コイル１０は導体ペースト１１を印刷したフェライト製
のグリーンシート１２を複数枚積層して構成される。こ
の印刷された導体ペースト１１はスルーホール１３を介
して上下に接続され、上下に周回する周回パターンが形
成され、この周回パターンの両端は接続電極１４を介し
てコネクタ或いは電子機器の信号ラインに接続される。
を図２及び図３に示す。図２はチップ型インダクタアレ
イの構造を示す斜視図、図３は要部分解斜視図である。
このインダクタアレイ１は、１個の磁性体中に３個のコ
イル（インダクタ）１０を横方向に配列したもので、各
コイル１０は導体ペースト１１を印刷したフェライト製
のグリーンシート１２を複数枚積層して構成される。こ
の印刷された導体ペースト１１はスルーホール１３を介
して上下に接続され、上下に周回する周回パターンが形
成され、この周回パターンの両端は接続電極１４を介し
てコネクタ或いは電子機器の信号ラインに接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
たようなチップ型インダクタアレイ１では、隣り合うコ
イル１０間の間隔が狭くなっているときは、各コイル１
０から発生する磁束が他のコイル１０に結合してクロス
トークを起こすという問題点があった。
たようなチップ型インダクタアレイ１では、隣り合うコ
イル１０間の間隔が狭くなっているときは、各コイル１
０から発生する磁束が他のコイル１０に結合してクロス
トークを起こすという問題点があった。
【０００６】本発明の目的は上記の問題点に鑑み、イン
ダクタ間のクロストークを抑制し、且つインダクタ間の
間隔を狭く設定できるチップ型インダクタアレイを提供
することにある。
ダクタ間のクロストークを抑制し、且つインダクタ間の
間隔を狭く設定できるチップ型インダクタアレイを提供
することにある。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、所定形状の導電材からなる
複数のインダクタと、前記複数のインダクタを包含する
所定空間に充填された所定の磁性材料によって形成され
た磁性体とからなる素体と、前記各インダクタの両端に
接続され、前記素体の外面に形成された複数対の接続電
極とを備えたチップ型インダクタアレイにおいて、隣り
合うインダクタ間には磁気遮蔽金属部材が介在されてい
るチップ型インダクタアレイを提案する。
成するために請求項１では、所定形状の導電材からなる
複数のインダクタと、前記複数のインダクタを包含する
所定空間に充填された所定の磁性材料によって形成され
た磁性体とからなる素体と、前記各インダクタの両端に
接続され、前記素体の外面に形成された複数対の接続電
極とを備えたチップ型インダクタアレイにおいて、隣り
合うインダクタ間には磁気遮蔽金属部材が介在されてい
るチップ型インダクタアレイを提案する。
【０００８】該チップ型インダクタアレイによれば、隣
り合うインダクタ間には磁気遮蔽金属部材が介在されて
いるため、各インダクタから発生した磁束は前記磁気遮
蔽金属部材によって遮蔽され、該磁束が隣り合うインダ
クタに結合することがない。
り合うインダクタ間には磁気遮蔽金属部材が介在されて
いるため、各インダクタから発生した磁束は前記磁気遮
蔽金属部材によって遮蔽され、該磁束が隣り合うインダ
クタに結合することがない。
【０００９】また、請求項２では、請求項１記載のチッ
プ型インダクタアレイにおいて、前記磁性体は矩形状の
磁性体シート層を複数積層して形成されると共に、前記
各インダクタは積層方向に連続する所定数の前記磁性体
シート層上に形成された所定形状の導体パターンの両端
の接続部を上下層間でスルーホールを介してスパイラル
状に導電接続してなり、前記磁気遮蔽金属部材は積層方
向に隣り合うインダクタ間に配置された前記磁性体シー
ト層上面に所定幅の周縁部を除いて形成された矩形状の
導体パターンからなるチップ型インダクタアレイを提案
する。
プ型インダクタアレイにおいて、前記磁性体は矩形状の
磁性体シート層を複数積層して形成されると共に、前記
各インダクタは積層方向に連続する所定数の前記磁性体
シート層上に形成された所定形状の導体パターンの両端
の接続部を上下層間でスルーホールを介してスパイラル
状に導電接続してなり、前記磁気遮蔽金属部材は積層方
向に隣り合うインダクタ間に配置された前記磁性体シー
ト層上面に所定幅の周縁部を除いて形成された矩形状の
導体パターンからなるチップ型インダクタアレイを提案
する。
【００１０】該チップ型インダクタアレイによれば、所
定の磁性体シート層上に形成された導体パターンがスパ
イラル状に導電接続されてコイル状のインダクタが形成
され、複数のインダクタが積層された略直方体形状の素
体が形成される。さらに、積層方向に隣り合うインダク
タ間には前記磁性体シート層とほぼ面積を同じくする矩
形状の導体パターンが介在されるため、各インダクタか
ら発生した磁束は前記矩形状の導体パターン、即ち磁気
遮蔽金属部材によって遮蔽され、該磁束が隣り合うイン
ダクタに結合することがない。
定の磁性体シート層上に形成された導体パターンがスパ
イラル状に導電接続されてコイル状のインダクタが形成
され、複数のインダクタが積層された略直方体形状の素
体が形成される。さらに、積層方向に隣り合うインダク
タ間には前記磁性体シート層とほぼ面積を同じくする矩
形状の導体パターンが介在されるため、各インダクタか
ら発生した磁束は前記矩形状の導体パターン、即ち磁気
遮蔽金属部材によって遮蔽され、該磁束が隣り合うイン
ダクタに結合することがない。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を説明
する。図１は本発明の一実施形態のチップ型インダクタ
アレイを示す外観斜視図、図４は要部分解斜視図、図５
は平面図、図６は図５のＡ−Ａ線矢視方向断面図であ
る。図において、２はチップ型インダクタアレイで、磁
性体からなる略直方体形状の素体２１と、素体２１の対
向する１対の側面に所定の間隔をあけて形成された３対
の接続電極２２ａ〜２２ｆとから構成されている。
する。図１は本発明の一実施形態のチップ型インダクタ
アレイを示す外観斜視図、図４は要部分解斜視図、図５
は平面図、図６は図５のＡ−Ａ線矢視方向断面図であ
る。図において、２はチップ型インダクタアレイで、磁
性体からなる略直方体形状の素体２１と、素体２１の対
向する１対の側面に所定の間隔をあけて形成された３対
の接続電極２２ａ〜２２ｆとから構成されている。
【００１２】また、素体２１の内部には導体からなる３
個のコイル（インダクタ）Ｌ１〜Ｌ３が上下方向に積層
して形成され、これらのコイルＬ１〜Ｌ３の両端はそれ
ぞれ素体２１の側面に形成された接続電極２２ａ〜２２
ｆに接続されている。さらに、コイルＬ１，Ｌ２間及び
コイルＬ２，Ｌ３間には、矩形状の磁気遮蔽金属部材が
配置されている。
個のコイル（インダクタ）Ｌ１〜Ｌ３が上下方向に積層
して形成され、これらのコイルＬ１〜Ｌ３の両端はそれ
ぞれ素体２１の側面に形成された接続電極２２ａ〜２２
ｆに接続されている。さらに、コイルＬ１，Ｌ２間及び
コイルＬ２，Ｌ３間には、矩形状の磁気遮蔽金属部材が
配置されている。
【００１３】即ち、素体２１は、導体パターン２３ａ〜
２３ｈが形成された矩形の複数の磁性材料シート２４ａ
〜２４ｈ及び導体パターンが形成されていない矩形の磁
性材料シート２５を積層して一体に形成される。
２３ｈが形成された矩形の複数の磁性材料シート２４ａ
〜２４ｈ及び導体パターンが形成されていない矩形の磁
性材料シート２５を積層して一体に形成される。
【００１４】導体パターン２３ａ〜２３ｈのそれぞれは
所定の導体によって磁性材料シート２４ａ〜２４ｈに形
成され，導体パターン２３ａ，２３ｂ，２３ｄ，２３
ｅ、２３ｇ，２３ｈは磁性材料シート２４ａ，２４ｂ，
２４ｄ，２４ｅ、２４ｇ，２４ｈの所定の３乃至４辺に
ほぼ平行となるように略コ字或いは略ロ字形状に形成さ
れている。これらの導体パターン２３ａ，２３ｂ，２３
ｄ，２３ｅ、２３ｇ，２３ｈは積層方向に連続して２つ
ずつ、スパイラル形状となるようにスルーホール２６を
介して互いに導電接続され、３個のコイルＬ１〜Ｌ３が
構成されている。
所定の導体によって磁性材料シート２４ａ〜２４ｈに形
成され，導体パターン２３ａ，２３ｂ，２３ｄ，２３
ｅ、２３ｇ，２３ｈは磁性材料シート２４ａ，２４ｂ，
２４ｄ，２４ｅ、２４ｇ，２４ｈの所定の３乃至４辺に
ほぼ平行となるように略コ字或いは略ロ字形状に形成さ
れている。これらの導体パターン２３ａ，２３ｂ，２３
ｄ，２３ｅ、２３ｇ，２３ｈは積層方向に連続して２つ
ずつ、スパイラル形状となるようにスルーホール２６を
介して互いに導電接続され、３個のコイルＬ１〜Ｌ３が
構成されている。
【００１５】即ち、導体パターン２３ａ，２３ｂによっ
てコイルＬ１が形成され、導体パターン２３ｄ，２３ｅ
によってコイルＬ２が形成され、導体パターン２３ｇ，
２３ｈによってコイルＬ３が形成されている。
てコイルＬ１が形成され、導体パターン２３ｄ，２３ｅ
によってコイルＬ２が形成され、導体パターン２３ｇ，
２３ｈによってコイルＬ３が形成されている。
【００１６】さらに、これらのコイルＬ１〜Ｌ３の両端
に対応する部分の導体パターンは、素体２１の側面に露
出するように形成され、素体２１の側面に露出した導体
パターンは接続電極２２ａ〜２２ｆに導電接続されてい
る。
に対応する部分の導体パターンは、素体２１の側面に露
出するように形成され、素体２１の側面に露出した導体
パターンは接続電極２２ａ〜２２ｆに導電接続されてい
る。
【００１７】また、コイルＬ１とコイルＬ２の間に配置
されている磁性材料シート２４ｃ及び、コイルＬ２とコ
イルＬ３の間に配置されている磁性材料シート２４ｆの
それぞれには、その上面に所定幅の周縁部を除いた部分
に矩形状の導体パターン２３ｃ，２３ｆが形成され、こ
れらの導体パターン２３ｃ，２３ｆが前述した磁気遮蔽
金属部材を構成している。
されている磁性材料シート２４ｃ及び、コイルＬ２とコ
イルＬ３の間に配置されている磁性材料シート２４ｆの
それぞれには、その上面に所定幅の周縁部を除いた部分
に矩形状の導体パターン２３ｃ，２３ｆが形成され、こ
れらの導体パターン２３ｃ，２３ｆが前述した磁気遮蔽
金属部材を構成している。
【００１８】前述の構成よりなる本実施形態によれば、
積層方向に隣り合うコイルＬ１〜Ｌ３間には磁性材料シ
ートとほぼ面積を同じくする矩形状の導体パターン２３
ｃ，２３ｆが介在されるため、各コイルＬ１〜Ｌ３から
発生した磁束は矩形状の導体パターン２３ｃ，２３ｆ、
即ち磁気遮蔽金属部材によって遮蔽され、各コイルＬ１
〜Ｌ３から発生した磁束が隣り合うコイルＬ１〜Ｌ３に
結合することがない。
積層方向に隣り合うコイルＬ１〜Ｌ３間には磁性材料シ
ートとほぼ面積を同じくする矩形状の導体パターン２３
ｃ，２３ｆが介在されるため、各コイルＬ１〜Ｌ３から
発生した磁束は矩形状の導体パターン２３ｃ，２３ｆ、
即ち磁気遮蔽金属部材によって遮蔽され、各コイルＬ１
〜Ｌ３から発生した磁束が隣り合うコイルＬ１〜Ｌ３に
結合することがない。
【００１９】これにより、各コイルＬ１〜Ｌ３に異なる
信号を印加しても、磁束の結合に起因するクロストーク
を抑制することができる。さらに、各コイルＬ１〜Ｌ３
間の磁束の結合を防止できるのでコイルＬ１〜Ｌ３の間
隔を狭く設定することができ、アレイを従来よりも小型
に形成することができる。
信号を印加しても、磁束の結合に起因するクロストーク
を抑制することができる。さらに、各コイルＬ１〜Ｌ３
間の磁束の結合を防止できるのでコイルＬ１〜Ｌ３の間
隔を狭く設定することができ、アレイを従来よりも小型
に形成することができる。
【００２０】尚、前述した実施形態は一例であり、本発
明がこれに限定されることはない。
明がこれに限定されることはない。
【００２１】
【発明の効果】以上説明したように本発明の請求項１又
は２記載のチップ型インダクタアレイによれば、隣り合
うインダクタ間には磁気遮蔽金属部材が介在されている
ため、各インダクタから発生した磁束は前記磁気遮蔽金
属部材によって遮蔽され、該磁束が隣り合うインダクタ
に結合することがないので、各インダクタに異なる信号
を印加しても、磁束の結合に起因するクロストークを抑
制することができる。さらに、各インダクタ間の磁束の
結合を防止できるのでインダクタの間隔を狭く設定する
ことができ、アレイを従来よりも小型に形成することが
できる。
は２記載のチップ型インダクタアレイによれば、隣り合
うインダクタ間には磁気遮蔽金属部材が介在されている
ため、各インダクタから発生した磁束は前記磁気遮蔽金
属部材によって遮蔽され、該磁束が隣り合うインダクタ
に結合することがないので、各インダクタに異なる信号
を印加しても、磁束の結合に起因するクロストークを抑
制することができる。さらに、各インダクタ間の磁束の
結合を防止できるのでインダクタの間隔を狭く設定する
ことができ、アレイを従来よりも小型に形成することが
できる。
【００２２】さらに、請求項２によれば、上記の効果に
加えて、従来周知の積層型チップ素子の製造技術を用い
ることにより容易に製造することができるという効果を
奏する。
加えて、従来周知の積層型チップ素子の製造技術を用い
ることにより容易に製造することができるという効果を
奏する。
【図１】本発明の一実施形態のチップ型インダクタアレ
イを示す外観斜視図
イを示す外観斜視図
【図２】従来例のチップ型インダクタアレイの構造を示
す斜視図
す斜視図
【図３】従来例のチップ型インダクタアレイを示す要部
分解斜視図
分解斜視図
【図４】本発明の一実施形態のチップ型インダクタアレ
イを示す要部分解斜視図
イを示す要部分解斜視図
【図５】本発明の一実施形態のチップ型インダクタアレ
イを示す平面図
イを示す平面図
【図６】図５のＡ−Ａ線矢視方向断面図
２…チップ型インダクタアレイ、２１…素体、２２ａ〜
２２ｆ…接続電極、２３ａ〜２３ｈ…導体パターン、２
４ａ〜２４ｈ，２５……磁性材料シート、２６…スルー
ホール、Ｌ１〜Ｌ３…コイル。
２２ｆ…接続電極、２３ａ〜２３ｈ…導体パターン、２
４ａ〜２４ｈ，２５……磁性材料シート、２６…スルー
ホール、Ｌ１〜Ｌ３…コイル。
Claims (2)
- 【請求項１】 所定形状の導電材からなる複数のインダ
クタと、前記複数のインダクタを包含する所定空間に充
填された所定の磁性材料によって形成された磁性体とか
らなる素体と、前記各インダクタの両端に接続され、前
記素体の外面に形成された複数対の接続電極とを備えた
チップ型インダクタアレイにおいて、 隣り合うインダクタ間には磁気遮蔽金属部材が介在され
ていることを特徴とするチップ型インダクタアレイ。 - 【請求項２】 前記磁性体は矩形状の磁性体シート層を
複数積層して形成されると共に、前記各インダクタは積
層方向に連続する所定数の前記磁性体シート層上に形成
された所定形状の導体パターンの両端の接続部を上下層
間でスルーホールを介してスパイラル状に導電接続して
なり、前記磁気遮蔽金属部材は積層方向に隣り合うイン
ダクタ間に配置された前記磁性体シート層上面に所定幅
の周縁部を除いて形成された矩形状の導体パターンから
なることを特徴とする請求項１記載のチップ型インダク
タアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16452097A JPH1116738A (ja) | 1997-06-20 | 1997-06-20 | チップ型インダクタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16452097A JPH1116738A (ja) | 1997-06-20 | 1997-06-20 | チップ型インダクタアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116738A true JPH1116738A (ja) | 1999-01-22 |
Family
ID=15794733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16452097A Withdrawn JPH1116738A (ja) | 1997-06-20 | 1997-06-20 | チップ型インダクタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116738A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1223591A2 (en) * | 2001-01-11 | 2002-07-17 | Matsushita Electric Industrial Co., Ltd. | Multilayer electronic component and communication apparatus |
| JP2002203724A (ja) * | 2001-01-09 | 2002-07-19 | Hitachi Metals Ltd | 積層型多連トランスおよびこれを用いた差動伝送ケーブル |
| US6437677B1 (en) * | 1999-09-28 | 2002-08-20 | Murata Manufacturing Co., Ltd. | Multi-layered inductor array |
| US6480087B1 (en) * | 1999-09-17 | 2002-11-12 | Murata Manufacturing Co., Ltd. | Laminated inductor array |
| KR100392259B1 (ko) * | 2001-05-29 | 2003-07-22 | 한국전자통신연구원 | 전자기파 차폐형 매몰 인덕터 및 그 제작방법 |
| JP2006156451A (ja) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | コイル内蔵基板 |
| US7750784B2 (en) | 2007-01-24 | 2010-07-06 | Via Technologies, Inc. | Inductor structure |
| JP2013034006A (ja) * | 2005-03-29 | 2013-02-14 | Kyocera Corp | コイル内蔵基板および電子装置 |
| JP2015103723A (ja) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | インダクタ素子 |
| US9812245B2 (en) | 2013-03-29 | 2017-11-07 | Murata Manufacturing Co., Ltd. | Laminated coil component and matching circuit |
-
1997
- 1997-06-20 JP JP16452097A patent/JPH1116738A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6480087B1 (en) * | 1999-09-17 | 2002-11-12 | Murata Manufacturing Co., Ltd. | Laminated inductor array |
| US6437677B1 (en) * | 1999-09-28 | 2002-08-20 | Murata Manufacturing Co., Ltd. | Multi-layered inductor array |
| JP2002203724A (ja) * | 2001-01-09 | 2002-07-19 | Hitachi Metals Ltd | 積層型多連トランスおよびこれを用いた差動伝送ケーブル |
| EP1223591A2 (en) * | 2001-01-11 | 2002-07-17 | Matsushita Electric Industrial Co., Ltd. | Multilayer electronic component and communication apparatus |
| EP1223591A3 (en) * | 2001-01-11 | 2007-06-06 | Matsushita Electric Industrial Co., Ltd. | Multilayer electronic component and communication apparatus |
| KR100392259B1 (ko) * | 2001-05-29 | 2003-07-22 | 한국전자통신연구원 | 전자기파 차폐형 매몰 인덕터 및 그 제작방법 |
| JP2006156451A (ja) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | コイル内蔵基板 |
| JP4557690B2 (ja) * | 2004-11-25 | 2010-10-06 | 京セラ株式会社 | コイル内蔵基板 |
| JP2013034006A (ja) * | 2005-03-29 | 2013-02-14 | Kyocera Corp | コイル内蔵基板および電子装置 |
| US7750784B2 (en) | 2007-01-24 | 2010-07-06 | Via Technologies, Inc. | Inductor structure |
| US9812245B2 (en) | 2013-03-29 | 2017-11-07 | Murata Manufacturing Co., Ltd. | Laminated coil component and matching circuit |
| JP2015103723A (ja) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | インダクタ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662742B2 (ja) | バンドパスフィルタ | |
| JP2878919B2 (ja) | 高周波ノイズ除去用チップ型キャパシター | |
| US5392019A (en) | Inductance device and manufacturing process thereof | |
| KR102632343B1 (ko) | 인덕터 어레이 부품 및 그의 실장 기판 | |
| JP6254071B2 (ja) | コモンモードフィルタ及びコモンモードフィルタが備えられた電子装置 | |
| JP2600918B2 (ja) | バンドパスフィルタ | |
| US20220115171A1 (en) | High-frequency inductor component | |
| JPH11214256A (ja) | 積層３端子コンデンサアレイ | |
| JPH1116738A (ja) | チップ型インダクタアレイ | |
| JP3077061B2 (ja) | 積層型コイル | |
| JP6662204B2 (ja) | 電子部品 | |
| JP4451242B2 (ja) | コモンモードチョークコイル | |
| JP2682282B2 (ja) | 積層チップｌｃフィルタ | |
| JP2009088329A (ja) | コイル部品 | |
| JP2012182286A (ja) | コイル部品 | |
| JP2012182285A (ja) | コイル部品 | |
| JPH0897328A (ja) | 積層電子部品 | |
| JPH04246807A (ja) | 積層型インダクタ | |
| CN217333763U (zh) | 电路元件 | |
| JPH04329607A (ja) | 積層チップトランス | |
| US12106880B2 (en) | Circuit element | |
| JP4560848B2 (ja) | インダクタアレイ | |
| JP6908214B1 (ja) | 多端子チップインダクタ | |
| JPH11102816A (ja) | 磁気結合を有するチップ部品 | |
| JPH0411709A (ja) | コモンモードチョークコイル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |