JPH0897328A - 積層電子部品 - Google Patents

Abstract

(57)【要約】 【目的】 積層電子部品の小型化を図り、実装密度を向
上させる。 【構成】 側面電極３４〜４０の表面側の回り込み部３
４Ａ〜４０Ａに対応するＧＮＤパターン２６の部分が除
去されており、切除部２６Ｃが設けられている。このた
め、チップ形成した後の側面電極の回り込み部３４Ａ〜
４０Ａに対するＧＮＤパターン２６の位置関係は、図
（B）に点線で示すようになり、回り込み部３４Ａ〜４
０ＡとＧＮＤパターン２６とが重ならなくなって、両者
は対向しないようになる。これにより、両者の間に形成
されるコンデンサ容量は非常に小さい値に抑えられて浮
遊容量の影響が低減されるため、各層を薄型化して部品
の小型化を達成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の所定パターン
が形成されたシートを積層して一体化した積層電子部品
の改良に関する。

【０００２】

【背景技術と発明が解決しようとする課題】信号伝送
線，キャパシタ，インダクタなどの部品のパターンが形
成されたシート，例えば誘電体グリーンシートを複数積
層し、圧着焼成などの手法で一体化した積層電子部品と
しては、既に各種のものが知られており、実用化されて
いる。これらのうち、例えば高周波用の積層部品では、
外部に電界や磁界が漏れることがないように、部品の上
面や下面にシールド用のＧＮＤ（アース）パターンが内
蔵形成されている。また、ストリップラインを形成する
ような場合にも、内部に設けられた伝送線路の上面や下
面にＧＮＤパターンが形成される。

【０００３】一方、部品の端子又は電極は、部品の側面
に導電材料を塗布して形成されるが、このとき、部品の
上下面にも導電材料の回り込みが発生する。図１０に
は、その一例が示されており、積層部品のチップ９００
の側面には電極９０２が形成されている。チップ９００
の上下面（上面のみ図示）にその回り込み９０４が発生
している。

【０００４】このような端子や電極の回り込みが発生す
ると、回り込み部分の電極がチップの上下面に設けられ
たシールド用ＧＮＤパターンと対向し、コンデンサを形
成することになる。同図で説明すると、ＧＮＤパターン
は例えば点線９０６で示すようになっており、これがチ
ップ９００のシート材を挟んで対向することになる。こ
れによって、結果的に、側面電極９０２とＧＮＤとの間
にコンデンサが形成される。

【０００５】この場合において、図中に９０４Ａで示す
ように、側面電極９０２の回り込み９０４の部分の面積
にバラツキが発生すると、側面電極９０２とＧＮＤとの
間のコンデンサ容量のバラツキとなる。すると、製品間
で特性にバラツキが生ずることになってしまう。一般的
に、チップ９００の厚みを薄くして部品の小型化を図る
ために、上下面に内蔵型で設けられるＧＮＤパターンと
チップ表面との距離は、短く設定されている。このた
め、端子や電極とシールド用ＧＮＤパターンとの対向に
よって形成されるコンデンサ容量の部品特性への影響
は、相当大きなものとなる。ＧＮＤパターンとチップ表
面との距離を大きくすればよいが、それでは部品の小型
化，薄型化の要請に反することになる。

【０００６】次に、積層部品の側面電極は、従来幅が同
一となっている。図１１にはその一例が示されており、
チップ９１０には複数の同一幅ＷＡの側面電極９１２が
設けられている。このような側面電極９１２の幅ＷＡを
マザーボード（図示せず）へ実装するときに問題が生じ
ない程度に確保しながら、側面電極９１２のピッチΔｂ
を狭くしようとすると、隣接する側面電極の間隔が短く
なってショートが発生しやすくなる。このため、ピッチ
Δｂとして、ある程度の距離を確保する必要がある。こ
れは、部品の小型化を妨げる原因となる。

【０００７】次に、部品として特に２本以上のストリッ
プラインが内蔵され、それらの結合が問題となるような
高周波用の積層型部品としては、例えば図１２に示すよ
うなものがある。まず、同図（A）に断面を示す部品は
チップ９２０の縦方向にマイクロストリップライン９２
２，９２４を配置したもので、それらはＧＮＤ層９２
６，９２８，９３０に挟まれた構造となっている。

【０００８】同図（B）には、積層時の様子が示されて
おり、最も下のシート９３２にはＧＮＤ９２６のパター
ンが形成されており、その上のシート９３４にはマイク
ロストリップライン９２２のパターンが形成されてい
る。また、その上のシート９３６にはＧＮＤ９２８のパ
ターンが形成されており、その上のシート９３８にはマ
イクロストリップライン９２４のパターンが形成されて
いる。そして、更にシート９４０にはＧＮＤ９３０のパ
ターンが形成されており、その上にはパターンの保護シ
ート９４２が設けられている。

【０００９】これらの各シートを積層して圧着し一体焼
成するとともに、電極を形成することで、ストリップラ
インの積層電子部品が得られる。ところで、このように
縦方向にマイクロストリップラインを配置した場合に
は、それらの間で不要な結合が生じないようにするた
め、相当の距離を縦方向にとる必要がある。このため、
チップ９２０の厚みＨ（同図（A）参照）がどうしても
大きくなってしまう。

【００１０】これに対し、同図（C）に示すチップ９５
０では、マイクロストリップライン９５２，９５４がＧ
ＮＤ層９５６，９５８の間で横方向に、つまり同一層内
に配置された構造となっている。従って、この場合は厚
みは低減されて約１／２となるが、逆にストリップライ
ン間の距離を横方向にとる必要があり、幅Ｗが大きくな
ってしまい、部品の面積が増大する。いずれにおいて
も、部品の小型化を妨げる結果となる。

【００１１】この発明は、以上の点に着目したもので、
その目的は、積層電子部品の小型化を図り、実装密度を
向上させることである。他の目的は、端子電極の回り込
み部分の面積のバラツキによって端子電極とＧＮＤ間に
生ずるコンデンサ容量の変動による特性への影響を低減
することである。更に他の目的は、隣接する側面電極間
の距離を確保してショートの発生を防止しつつ、部品の
小型化を図ることである。更に他の目的は、ストリップ
ラインなどの素子間に十分な距離を確保してそれら素子
間の結合を低減しつつ、部品の小型化を図ることであ
る。

【００１２】

【課題を解決するための手段と作用】前記目的を達成す
るため、この発明では、シールド用のＧＮＤパターンの
うち、チップ上下面へ回り込んだ端子電極と対向しない
ように、その対向する恐れがある部分を避けてＧＮＤパ
ターンを形成したものである。これにより、端子電極の
回り込みによって発生する端子電極とシールド用ＧＮＤ
パターンとのコンデンサ容量が抑制され、端子電極の回
り込み部分の面積のバラツキによる端子電極とＧＮＤ間
のコンデンサ容量のバラツキによる特性への影響が低減
される。

【００１３】また、この発明では、内蔵素子接続用の電
極の幅が外部接続用の電極の幅よりも狭く設定される。
内蔵素子接続のための電極は、マーザンボードへの実装
時に半田付けされないので、その幅を狭くすることがで
き、隣接する側面電極との距離を良好に確保できる。

【００１４】更にこの発明では、結合が問題となるスト
リップラインなどの素子が段違いとなるように形成され
る。素子はその上下がＧＮＤパターンで挟まれ、チップ
断面のパターン位置は地層の断層のようになる。これに
よって素子間の距離が大きくなり、結合が低減される。
この発明の前記及び他の目的，特徴，利点は、次の詳細
な説明及び添付図面から明瞭になろう。

【００１５】

【好ましい実施例の説明】この発明の積層電子部品には
数多くの実施例が有り得るが、ここでは適切な数の実施
例を示し、詳細に説明する。

【００１６】＜実施例１＞最初に、図１及び図２を参照
しながら実施例１について説明する。この実施例は、図
２に示すような方向性結合器１０に適用した例で、図１
（A）は各層のパターン，図１（B）は積層後のチップ１
２の様子を示す。まず、各層のパターンから説明する
と、最下層のシート１４にはシールド用のＧＮＤパター
ン１６が形成されており、引出し部は１６Ａ，１６Ｂで
ある。その上のシート１８には結合器パターン２０，２
２が形成されており、引出し部は２０Ａ，２０Ｂ，２２
Ａ，２２Ｂである。その上のシート２４にはシールド用
のＧＮＤパターン２６が形成されており、引出し部は２
６Ａ，２６Ｂである。その上には、パターン保護用のシ
ート２８が設けられている。

【００１７】これらの各シートは、積層後加圧されて圧
着され、その後一体焼成されてチップ１２が得られる。
これに、側面電極を形成すると、図１（B）に示すよう
な積層部品となる。同図中、側面電極３０には同図
（A）のＧＮＤパターン１６，２６の引出し部１６Ａ，
２６Ａが接続されており、側面電極３２には引出し部１
６Ｂ，２６Ｂが接続されている。また、側面電極３４，
３６には結合器パターン２０の引出し部２０Ａ，２０Ｂ
がそれぞれ接続されており、側面電極３８，４０には結
合器パターン２２の引出し部２２Ａ，２２Ｂがそれぞれ
接続されている。

【００１８】以上のパターン及び電極と図２に示した方
向性結合器１０との対応関係をみると、結合器パターン
２０，２２が破線で示すＧＮＤパターン１６，２６で挟
まれた状態と考えることができる。

【００１９】ところで、本実施例では、側面電極３４〜
４０の表面側の回り込み部３４Ａ〜４０Ａに対応するＧ
ＮＤパターン２６の部分が除去されており、切除部２６
Ｃが設けられている。このため、チップ形成した後の側
面電極の回り込み部３４Ａ〜４０Ａに対するＧＮＤパタ
ーン２６の位置関係は、図１（B）に点線で示すように
なり、回り込み部３４Ａ〜４０ＡとＧＮＤパターン２６
とが重ならなくなって、両者は対向しないようになる。
従って、両者の間に形成されるコンデンサ容量は非常に
小さい値に抑えられることとなる。そして更には、この
ような浮遊容量の影響が低減されるため、各層を薄型化
して部品の小型化を達成できる。

【００２０】よって、側面電極の回り込み部分における
面積のバラツキによる側面電極とＧＮＤ間のコンデンサ
容量の変動による特性への影響は、良好に低減されるよ
うになる。なお、チップ１２の裏面側においても、同様
に、側面電極３４〜４０の裏面側の回り込み部（図示せ
ず）に対応するＧＮＤパターン１６の部分が除去されて
おり、切除部１６Ｃが設けられている。このため、裏面
側においても、表面側と同様の作用，効果が得られる。

【００２１】＜実施例２＞次に、図３及び図４を参照し
ながら実施例２について説明する。この実施例２は、側
面電極に、外部回路との接続を行うための外部接続用
（引出し用）の側面電極と、そのチップに内蔵された素
子同士の接続を行うための内部接続用の側面電極がある
ことに着目したものである。内蔵素子を接続するための
内部用側面電極は、実装時にマーザンボードに半田付け
する必要はない。従って、その幅を狭くしても格別な問
題は生じない。

【００２２】そこで、本実施例では、（1）外部用側面
電極をできる限り隣接しないように配置する，（2）内
部用側面電極の幅を外部用側面電極よりも狭くする，よ
うにして、隣接する側面電極間の距離を確保しつつ、つ
まりショートを防止しつつ、小型化を実現している。

【００２３】図３に示す実施例では、積層部品１００の
チップ１０２の側面１０４に、外部用側面電極１０６，
１０８，１１０と、内部用側面電極１１２，１１４，１
１６とが設けられている。これらのうち、外部用側面電
極１０６〜１１０の幅はＷＡとなっており、内部用側面
電極１１２〜１１６の幅はそれよりも狭いＷＢ（＜Ｗ
Ａ）となっている。また、各電極の間隔はΔｂとなって
いる。なお、チップ１０２の側面１０４と反対側の側面
についても同様の電極構造となっている。

【００２４】このような積層部品１００を基板に実装し
た状態が、図４に示されている。同図に示すように、外
部用側面電極１０６，１０８，１１０は、基板１２０上
の配線パターン１２２，１２４，１２６の部品ランド１
２２Ａ，１２４Ａ，１２６Ａにそれぞれ半田１２８で接
続固定されている。外部用側面電極１０６〜１１０の幅
は広く、また隣接していないので、半田付け作業に手数
がかかったり、あるいは作業不良が生ずるというような
不都合は生じない。

【００２５】他方、各側面電極の間隔Δｂを、隣接する
側面電極同士がショートしない最小限度の値としたとす
ると、本実施例では内部用側面電極１１２〜１１６の幅
がＷＢと狭いため、全体として側面電極形成に必要な距
離を小さくすることができる。別言すれば、側面電極の
配置ピッチを狭くすることができる。これにより、ショ
ートを防止して外部接続を良好に行いつつ、部品全体の
小型化を図ることができる。なお、本実施例では、外部
用側面電極を隣接しないように配置するとともに、内部
用側面電極の幅を狭くしたが、単に内部用側面電極の幅
を狭くするのみでも、良好な効果が得られる。

【００２６】図５には、前記実施例２の変形例が示され
ている。基板に積層部品を実装する半田付けは、電気的
接続のためのみならず機械的固定も目的として行われ
る。この例では、内部用側面電極であっても、基板に対
する機械的固定が行われるものについては、その幅を所
定の大きさとした実施例である。同図中、積層部品１５
０のチップ１５２の外部用側面電極１５４の幅はＷＡと
なっている。他方、内部用側面電極１５６，１５８，１
６０の幅はＷＢと狭くなっている。しかし、内部用側面
電極１６２の幅はＷＡであり、外部用と同様となってい
る。この内部用側面電極１６２はチップ１５２の端に位
置しており、チップ１５２を基板（図示せず）に固定す
る必要性から通常の幅となっている。

【００２７】＜実施例３＞次に、図６を参照しながら実
施例３について説明する。この実施例は、マイクロスト
リップラインの配置に関するものである。図６（A）は
積層前の各層のパターンが示されている。この例では、
２本のマイクロストリップラインが積層型複合部品とし
て内蔵されており、全体で５層の構成となっている。

【００２８】同図において、最下部のシート２００に
は、その左方にＧＮＤパターン２０２が形成されてい
る。その上のシート２０４には、その左方の略中央にス
トリップラインパターン２０６が形成されており、右方
にはＧＮＤパターン２０８が形成されている。その上の
シート２１０には、その左方にＧＮＤパターン２１２が
形成されており、その右方の略中央にストリップライン
パターン２１４が形成されている。つまり、シート２０
４，２１０では、パターンが図の左右で逆となってお
り、２つのストリップライン２０６，２１４間の距離が
大きくとれるようになっている。

【００２９】次に、その上のシート２１６には、その右
方にＧＮＤパターン２１８が形成されている。そして、
その上の最上部は、パターン保護用のシート２２０とな
っている。

【００３０】これらの各シートを積層して圧着し、一体
焼成して積層部品を得る。同図（B）には、得られた積
層部品２２２の断面が示されている。同図に示すよう
に、ストリップライン２０６，２１４は上下方向に段違
いの配置，別言すれば中央部で断層が生じたような構成
となっている。このため、図１２（C）に示した同一層
内にストリップラインを設けたものよりもライン間距離
が大きく取れ、ライン間の結合を少なくすることができ
る。従って、幅Ｗを低減することができる。

【００３１】更に、段違いにより、ストリップライン間
にＧＮＤ層が存在しない構成となっている。このため、
積層部品の厚みＨも、図１２（A）に示したストリップ
ライン間にＧＮＤ層を形成した縦型構造より小さくなっ
ている。従って、ストリップライン間の結合を低減しつ
つ、全体として積層部品の小型化を図ることができる。

【００３２】次に、図７を参照しながら実施例３の変形
例について説明する。図７（A）は積層前の各層のパタ
ーンが示されており、全体で６層の構成となっている。
同図において、最下部のシート２５０には、その全体に
ＧＮＤパターン２５２が形成されている。その上のシー
ト２５４には、その左方の略中央にストリップラインパ
ターン２５６が形成されている。その上のシート２５８
には、その左方にＧＮＤパターン２６０が形成されてお
り、その右方の略中央にストリップラインパターン２６
２が形成されている。つまり、シート２５４，２５８で
は、ストリップラインのパターンが図の左右で逆となっ
ており、両者の距離が大きくとれるようになっている。

【００３３】次に、その上のシート２６４は、厚み方向
に間隔を取るためのスペーサであり、格別なパターンは
形成されていない。その上のシート２６６には、その右
方にＧＮＤパターン２６８が形成されている。そして、
その上の最上部は、パターン保護用のシート２７０とな
っている。

【００３４】これらの各シートを積層して圧着し、一体
焼成して積層部品を得る。同図（B）には、得られた積
層部品２７２の断面が示されている。同図に示すよう
に、ストリップライン２５６，２６２は、前記実施例と
同様に上下方向に段違いの配置となっている。このた
め、厚みＨ，幅Ｗのいずれも、同様に低減することがで
きる。この実施例は、図６の実施例と比較して、下側の
ＧＮＤ層２５２がストリップライン２５６，２６２で共
通に同一層として形成されている点で異なっている。な
お、スペーサとして作用するシート２６４は、必要に応
じて適宜挿入又は削除してよい。

【００３５】＜実施例４＞次に、図８，図９を参照しな
がら実施例４について説明する。この実施例は、図９
（A）に示すようなコイルＬ１，Ｌ２，コンデンサＣ
１，Ｃ２，Ｃ３によるＬＰＦを構成する積層複合部品に
対して、前記実施例１〜３を適用したものである。

【００３６】まず、図８を参照して積層前の各層のパタ
ーンを説明する。最下層のシート３００にはＧＮＤパタ
ーン３０２が形成されている。ＧＮＤパターン３０２に
は、引出し部３０４，３０６，切除部３０８，３１０，
３１２がそれぞれ含まれている。その上のシート３１４
には、コイルＬ１，コンデンサＣ１，Ｃ２を含む素子パ
ターン３１６が形成されている。素子パターン３１６に
は、引出し部３１８，３２０がそれぞれ含まれている。

【００３７】その上のシート３２２にはその右方にＧＮ
Ｄパターン３２４が形成されており、それには引出し部
３２６が含まれている。その上のシート３２８にはその
左方にＧＮＤパターン３３０が形成されており、それに
は引出し部３３２が含まれている。その上のシート３３
４には、コイルＬ２，コンデンサＣ３を含む素子パター
ン３３６が形成されている。素子パターン３３６には、
引出し部３３８，３４０がそれぞれ含まれている。次の
シート３４２にはＧＮＤパターン３４４が形成されてい
る。ＧＮＤパターン３４４には、引出し部３４６，３４
８，切除部３５０，３５２，３５４がそれぞれ含まれて
いる。最上部は、パターン保護用のシート３５６となっ
ている。

【００３８】なお、コイルＬ１，Ｌ２はストリップライ
ンで形成されている。コンデンサＣ１，Ｃ２のパターン
は対向するＧＮＤパターン３２４との間でコンデンサを
形成し、コンデンサＣ３のパターンは対向するＧＮＤパ
ターン３３０との間でコンデンサを形成する。

【００３９】これらの各シートを積層して圧着し、一体
焼成して積層部品を得る。図９（B）には、得られた積
層部品３６０の断面が示されている。コイルＬ１，Ｌ２
は、前記実施例と同様に上下方向に段違いの配置となっ
ている。このため、前記実施例と同様に、チップの厚み
Ｈ，幅Ｗのいずれも同様に低減でき、小型化を図ること
ができる。なお、前記図６，図７の実施例と比較する
と、段違いの程度は大きくなっている。

【００４０】次に、得られた積層部品３６０の側面電極
を示すと、図９（C）に示すようになる。チップ３６２
の一方の側面３６４には、ＧＮＤ電極３６６，入力電極
３６８が形成されている。また、他方の側面３７０に
は、ＧＮＤ電極３７２，出力電極３７４，内部接続用電
極３７６が形成されている。

【００４１】これらのうち、ＧＮＤ電極３６６には、Ｇ
ＮＤパターン３０２の引出し部３０４，ＧＮＤパターン
３３０の引出し部３３２，ＧＮＤパターン３４４の引出
し部３４６が接続されている。入力電極３６８には、素
子パターン３１６の引出し部３１８が接続されている。
ＧＮＤ電極３７２には、ＧＮＤパターン３０２の引出し
部３０６，ＧＮＤパターン３２４の引出し部３２６，Ｇ
ＮＤパターン３４４の引出し部３４８が接続されてい
る。出力電極３７４には、素子パターン３３６の引出し
部３３８が接続されている。更に、内部接続用電極３７
６には、素子パターン３１６の引出し部３２０，素子パ
ターン３３６の引出し部３４０がそれぞれ接続されてい
る。なお、入力電極３６８，内部接続用電極３７６，出
力電極３７４は、図９（A）に示すように対応してい
る。

【００４２】ここで、内部接続用電極３７６の幅は、他
の外部接続用電極３６６，３６８，３７２，３７４と比
較して実施例２で示したように幅が狭く形成されてい
る。更に、入力電極３６８，出力電極３７４，内部接続
用電極３７６については、図９（C）に示すように回り
込み（裏面側は図示せず）が生じ、この部分と図８に示
したＧＮＤパターン３０２，３４４との間でコンデンサ
が形成されることになる。

【００４３】そこで、これを低減して特性に影響がでな
いようにするため、実施例１で示したように、ＧＮＤパ
ターン３０２については、切除部３０８，３１０，３１
２が形成されている。また、ＧＮＤパターン３４４につ
いては、切除部３５０，３５２，３５４が形成されてい
る。このように、実施例４によれば、実施例１〜３に示
した効果が全体として得られ、積層複合部品の小型化が
促進される。

【００４４】＜他の実施例＞この発明は、以上の開示に
基づいて多様に改変することが可能であり、例えば次の
ようなものがある。 （1）前記実施例は、方向性結合器やＬＰＦなどに本発
明を適用したものであるが、他のものに適用することを
妨げるものではない。 （2）実施例２は高周波用以外のものにも適用可能であ
り、実施例３は結合を避けたいものであればどのような
素子にも適用でき、また更に多数の素子を複合化する場
合にも適用可能である。前記実施例１〜３のうち、いず
れか２つを組み合わしてもよい。 （3）積層数や複合化する素子数，あるいは各パターン
の形状や間隔なども、必要に応じて適宜設定してよい。

【００４５】

【発明の効果】以上説明したように、この発明によれば
次のような効果がある。 （1）ＧＮＤパターンに側面電極の回り込みに対応した
切除部を設けることとしたので、側面電極の回り込み部
分の面積のバラツキによって側面電極とＧＮＤ間に生ず
るコンデンサ容量の変動による特性への影響が低減さ
れ、特性の安定した積層電子部品の製造が可能となる。 （2）内部接続用側面電極の幅を外部接続用側面電極よ
りも狭くしたので、側面電極のピッチを狭くしても必要
な電極間隔を維持し、隣接する電極同士のショートを抑
えることができる。

【００４６】（3）マイクロストリップラインなどの結
合を避けたい複数の素子を断層状に配置することとした
ので、素子間に十分な距離を確保でき、逆にいえば部品
の面積や高さを適当に選ぶことが可能となる。 （4）更に、それら全体として、積層電子部品の小型化
を図るとともに、実装密度，集積度の向上を図ることが
できる。

【図面の簡単な説明】

【図１】この発明の実施例１の各層のパターンと積層部
品の外観を示す図である。

【図２】実施例１の素子に相当する回路図である。

【図３】実施例２の積層部品を示す斜視図である。

【図４】実施例２の部品を基板上に取り付けた状態を示
す斜視図である。

【図５】実施例２の変形例を示す斜視図である。

【図６】実施例３の各層のパターン及び部品断面を示す
図である。

【図７】実施例３の変形例の各層のパターン及び部品断
面を示す図である。

【図８】実施例４の各層のパターンを示す斜視図であ
る。

【図９】実施例４の回路，断面，側面電極構造を示す図
である。

【図１０】第１の背景技術を示す斜視図である。

【図１１】第２の背景技術を示す斜視図である。

【図１２】第３の背景技術を示す図である。

【符号の説明】

１０…方向性結合器 １２，１０２，１５２…チップ １４，１８，２４，２８，２００，２０４，２１０，２
１６，２２０，２５０，２５４，２５８，２６４，２６
６，２７０，３００，３１４，３２２，３２８，３３
４，３４２，３５６…シート １６，２６，２０２，２０８，２１２，２１８，２５
２，２６０，２６８，３０２，３２４，３３０，３４４
…ＧＮＤパターン １６Ａ，１６Ｂ，２０Ａ，２０Ｂ，２２Ａ，２２Ｂ，２
６Ａ，２６Ｂ，３０４，３０６，３１８，３２０，３２
６，３３２，３３８，３４０，３４６，３４８…引出し
部 １６Ｃ，２６Ｃ，３０８，３１０，３１２，３５０，３
５２，３５４…切除部 ２０，２２…結合器パターン ３０，３２，３４，３６，３８，４０，１０６，１０
８，１１０，１１２，１１４，１１６，１５６，１５
８，１６０，３６６，３６８，３７２，３７４，３７６
…側面電極 １００，１５０，２２２，２７２，３６０…積層部品 １０４…側面 １２０…基板 １２２，１２４，１２６…配線パターン １２２Ａ，１２４Ａ，１２６Ａ…部品ランド １２８…半田 ２０６，２１４，２５６，２６２…ストリップラインパ
ターン Ｃ１，Ｃ２，Ｃ３…コンデンサ Ｌ１，Ｌ２…コイル

Claims (6)

【特許請求の範囲】
1. 【請求項１】 チップに内蔵された素子；この素子をシ
   ールドするために、チップの上下に設けられたＧＮＤパ
   ターン；前記素子の外部引出しを行うためにチップ側面
   に形成された側面電極；を備え、 この側面電極の形成時にチップの上下に生ずる回り込み
   に対応する部分を、前記ＧＮＤパターンから切除した積
   層電子部品。
2. 【請求項２】 チップと外部との接続を行うための外部
   接続用側面電極；チップの内部の接続を行うための内部
   接続用側面電極；を備え、 前記内部接続用側面電極の幅を前記外部接続用側面電極
   の幅よりも狭くした積層電子部品。
3. 【請求項３】 チップ内の異なる層に、上下で重ならな
   いように形成された少なくとも２つの素子パターン；前
   記各素子パターンの上下にそれぞれ形成されたＧＮＤパ
   ターン；を備えた積層電子部品。
4. 【請求項４】 請求項１又は２記載の積層電子部品にお
   いて、 チップ内の異なる層に、上下で重ならないように形成さ
   れた少なくとも２つの素子パターン；前記各素子パター
   ンの上下にそれぞれ形成されたＧＮＤパターン；を備え
   た積層電子部品。
5. 【請求項５】 請求項１記載の積層電子部品において、 チップと外部との接続を行うための外部接続用側面電
   極；チップの内部の接続を行うための内部接続用側面電
   極；を備え、 前記内部接続用側面電極の幅を前記外部接続用側面電極
   の幅よりも狭くした積層電子部品。
6. 【請求項６】 請求項５記載の積層電子部品において、 チップ内の異なる層に、上下で重ならないように形成さ
   れた少なくとも２つの素子パターン；前記各素子パター
   ンの上下にそれぞれ形成されたＧＮＤパターン；を備え
   た積層電子部品。