CN217333763U - 电路元件 - Google Patents

Abstract

本实用新型提供一种电路元件。电路元件(101)具备层叠基材层而形成的层叠体(1)、设置在层叠体的内部的内部元件和设置在层叠体的外表面的第1外部电极(E12、E13、E14)及第2外部电极(E21、E22、E23、E24)。内部元件包含与第2外部电极连接的线圈导体，线圈导体在基材层的层叠方向上具有卷绕轴，第1外部电极设置在与层叠体的安装面(B)相接的位置，第2外部电极设置在与层叠体的侧棱部(SL12、SL23、SL34、SL41)相接的位置且与安装面分离的位置，第2外部电极(E22、E23、E24)的最大宽度小于第1外部电极(E12、E13、E14)的最大宽度。

Description

电路元件

技术领域

本实用新型涉及在基材层的层叠体内具备线圈导体的电路元件。

背景技术

以往，通过在基材层的层叠体内设置线圈导体，从而构成了片式电感器或片式变压器等电路元件。此外，通过在上述层叠体内进一步设置电容器电极，从而构成了例如用作LC复合部件的电路元件。

例如在专利文献1中示出了如下的电路元件，即，通过在层叠绝缘体层而成的层叠体形成电感器以及电容器从而构成，并用作滤波器。

在先技术文献

专利文献

专利文献1：日本特开2013-21449号公报

实用新型内容

实用新型要解决的课题

在基材层的层叠体内的给定的层间设置了在层叠方向上具有卷绕轴的线圈导体的电路元件中，若作为连接内部元件间的电极(例如连接电容器电极和线圈导体的电极)而将过孔导体配置于层叠体内，则线圈开口变小相应该过孔导体的形成区域的大小。例如，在将过孔导体形成于线圈导体形成区域的外侧，并规定了线圈导体的形状使得避开该过孔导体的形成位置的情况下，线圈开口变小。关于电容器电极也同样地，面积变小相应过孔导体的形成区域的大小。

另一方面，若将连接内部元件间的电极形成在层叠体的侧面，则可避免上述问题。但是，该内部元件间连接用外部电极有可能妨碍线圈导体所产生的磁通。其结果是，导致电感器的Q值的下降、线圈间的耦合系数的下降。

因此，本实用新型的目的在于，提供一种能够有效地利用基材层的层叠体内部并且抑制了内部元件间连接用外部电极对线圈导体所产生的磁通的阻碍的电路元件。

用于解决课题的手段

作为本公开的一例的电路元件，具备层叠基材层而形成的长方体形状的层叠体、设置在该层叠体的内部的内部元件和设置在所述层叠体的外表面的第1外部电极以及第2外部电极，

所述内部元件包含与所述第1外部电极连接的线圈导体，

所述线圈导体在所述基材层的层叠方向上具有卷绕轴，

所述第1外部电极设置在与所述层叠体的4个侧面之中相邻的2个侧面的交线即侧棱部相接的位置，并且设置在与所述层叠体的所述层叠方向的底面即安装面分离的位置，

所述第2外部电极不与所述第1外部电极相连，设置在与所述安装面相接的位置，并且与所述第1外部电极一起设置在所述侧棱部。

实用新型效果

根据本实用新型，与内部元件连接的第2外部电极形成在与层叠体的侧棱部相接的位置，因此可得到能够有效地利用基材层的层叠体内部并且抑制了该第2外部电极对线圈导体所产生的磁通的阻碍的电路元件。

附图说明

图1是第1实施方式涉及的电路元件101的立体图。

图2是示出形成于电路元件101的各基材层的绝缘基材图案以及导体图案的分解俯视图。

图3(A)是与X-Z面平行并且穿过电路元件101的中央的面处的剖视图。图3(B)是与X-Z面平行并且穿过电路元件101的第3外部电极 E31以及第1外部电极E14的面处的剖视图。

图4是电路元件101的电路图。

图5是示出电路元件101内的线圈导体和第2外部电极的干扰的图。

图6是示出在电路元件101的三个侧面出现的各外部电极的宽度的图。

图7是第2实施方式涉及的电路元件102的立体图。

图8是示出形成于电路元件102的各基材层的导体图案的分解俯视图。

图9是电路元件102的电路图。

图10是作为比较例的电路元件的立体图。

图11是示出作为比较例的电路元件内的线圈导体和外部电极的干扰的图。

具体实施方式

以下，参照图列举几个具体的例子，示出用于实施本实用新型的多个方式。在各图中对同一部位标注同一附图标记。考虑到要点的说明或理解的容易性，为了便于说明，将实施方式分为多个实施方式来示出，但能够进行在不同的实施方式中示出的结构的部分置换或组合。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于同样的结构所带来的同样的作用效果将不在每个实施方式中逐次提及。

《第1实施方式》

图1是第1实施方式涉及的电路元件101的立体图。该电路元件101 具备层叠基材层而形成的长方体形状的层叠体1、设置在该层叠体1的内部的内部元件、和设置在层叠体1的外表面的第1外部电极E12、E13、 E14、第2外部电极E21、E22、E23、E24以及第3外部电极E31。上述内部元件包含与第1外部电极E12、E13、E14以及第2外部电极E21、E22、 E23、E24连接的线圈导体。如后面所示，该线圈导体在基材层的层叠方向(图1中的与Z轴平行的方向)上具有卷绕轴。在图1中，将与层叠体 1的各边平行的轴作为X、Y、Z轴来表示坐标轴。

第1外部电极E12、E13、E14设置在与层叠体1的层叠方向的底面即安装面B相接的位置。第2外部电极E21、E22、E23、E24设置于层叠体 1的4个侧面RS1、RS2、RS3、RS4之中相邻的2个侧面的交线即侧棱部 SL12、SL23、SL34、SL41，并且设置在与安装面B分离的位置。

在相对于安装面B的平行方向上，第2外部电极E22、E23、E24的最大宽度小于第1外部电极E12、E13、E14的最大宽度。此外，第2外部电极E21的最大宽度小于第3外部电极E31的最大宽度。

图2是示出形成于电路元件101的各基材层的绝缘基材图案以及导体图案的分解俯视图。基材层S1是最上层的基材层，基材层S13是最下层的基材层。基材层S2～S12是处于最上层的基材层S1与最下层的基材层 S13之间的基材层。在基材层S13的下表面形成有第1外部电极E12、E13、 E14以及第3外部电极E31。在基材层S2～S10形成有第2外部电极E21、E22、E23、E24。在基材层S11形成有第2外部电极E22、E23、E24。此外，在基材层S12形成有第2外部电极E22、E23、E24以及第3外部电极E31。第2外部电极E22、E23、E24设置为贯通各基材层S2～S12。也就是说，第2外部电极E21、E22、E23、E24在基材层的层叠方向上连续地形成为跨越多个基材层。像这样，形成于各基材层的第2外部电极E21、 E22、E23、E24在同一附图标记的外部电极彼此导通。形成于基材层S12 的第2外部电极E22、E23、E24分别与形成于基材层S13的第1外部电极E12、E13、E14导通。此外，形成于基材层S12的第3外部电极E31 和形成于基材层S13的第3外部电极E31导通。

在基材层S2、S3、S4分别形成有第1线圈导体L11、L12、L13。此外，在基材层S6、S7、S8分别形成有第2线圈导体L21、L22、L23。在图2中虚线示出了基于过孔导体的连接位置。

第1线圈导体L11的第1端与第2外部电极E22连接。在基材层S3 形成有将第1线圈导体L11的第2端和第1线圈导体L12的第1端连接的过孔导体。此外，在基材层S4形成有将第1线圈导体L12的第2端和第 1线圈导体L13的第1端连接的过孔导体。第1线圈导体L13的第2端与第2外部电极E21连接。由上述第1线圈导体L11、L12、L13以及过孔导体构成后面所示的第1线圈L1。

第2线圈导体L21的第1端与第2外部电极E21连接。在基材层S7 形成有将第2线圈导体L21的第2端和第2线圈导体L22的第1端连接的过孔导体。此外，在基材层S8形成有将第2线圈导体L22的第2端和第 2线圈导体L23的第1端连接的过孔导体。第2线圈导体L23的第2端与第2外部电极E23连接。由上述第2线圈导体L21、L22、L23以及过孔导体构成后面所示的第2线圈L2。

在基材层S9、S10分别形成有电容器电极C1、C2。由上述电容器电极C1、C2构成后面所示的电容器C。

层叠体1的各基材层S1～S13通过感光性绝缘膏以及感光性导电膏的丝网印刷、曝光以及显影而形成，通过这些基材层的层叠形成来形成层叠体1。

具体地，对感光性绝缘膏层进行丝网印刷，照射紫外线，并利用碱性溶液进行显影。由此形成具有外部电极用的开口或通孔等的绝缘基材图案。此外，通过对感光性导电膏进行丝网印刷，照射紫外线，并利用碱性溶液进行显影，由此形成导体图案。通过该绝缘基材图案以及导体图案的层叠而得到母层叠体。然后，通过将该母层叠体切断为单片，从而得到许多层叠体1。在各外部电极的表面，以提高焊接性、提高导电率、提高耐环境性为目的，例如实施Ni/Au镀敷。

上述层叠体1的形成方法不限于此。例如，也可以是利用开口为导体图案形状的丝网版来印刷导体膏并进行层叠的工艺方法。也可以在绝缘基材粘附导体箔，通过导体箔的图案化来形成各基材层的导体图案。此外，外部电极的形成方法也不限于此，例如，也可以通过导体膏对层叠体的浸渍或溅射法，在层叠体1的底面以及侧面形成外部电极，进而，也可以在其表面实施镀敷加工。

图3(A)是与X-Z面平行并且穿过电路元件101的中央的面处的剖视图。此外，图3(B)是与X-Z面平行并且穿过电路元件101的第3 外部电极E31以及第1外部电极E14的面处的剖视图。

在与Z轴平行的方向上观察，由于上述第1线圈导体L11、L12、L13 的线圈开口和上述第2线圈导体L21、L22、L23的线圈开口重叠(由于卷绕轴一致)，因此第1线圈L1和第2线圈L2进行磁场耦合。

图4是电路元件101的电路图。电路元件101具备由上述第1线圈导体L11、L12、L13构成的第1线圈L1、由上述第2线圈导体L21、L22、 L23构成的第2线圈L2、以及由上述电容器电极C1、C2构成的电容器C。端子T1相当于上述第1外部电极E12，端子T2相当于上述第1外部电极 E13。此外，端子T4相当于上述第1外部电极E14。该电路作为端子T4 与接地电位连接且在端子T1、T2输入输出不平衡信号的滤波器电路发挥作用。也就是说，由第1线圈L1、第2线圈L2的电感器和电容器C构成 LC滤波器电路。

图5是示出本实施方式的电路元件101内的线圈导体和第2外部电极的干扰的图。图10是作为比较例的电路元件的立体图，图11是示出作为该比较例的电路元件内的线圈导体和外部电极的干扰的图。

图10、图11所示的作为比较例的电路元件在对置的2个侧面具备外部电极E1A、E1B、E1C、E1D以及外部电极E2。外部电极E2与层叠体 1内的内部元件连接。若像该例这样外部电极形成于长方体状的层叠体1 的对置的2个侧面，则会设置避开这些外部电极的形状的线圈导体图案，无法将线圈导体图案的环绕范围获取得较大。此外，关于电容器电极也无法将其面积获取得较大。

相对于此，在本实施方式中，如图5所示，第2外部电极E21、E22、 E23、E24不易阻碍线圈导体的环绕范围。由此，能够将线圈导体L11、 L12、L13、L21、L22、L23的环绕范围确保得较大。

在图5、图L1中，带箭头的虚线简要地表示了由线圈导体形成的磁通。在作为比较例的电路元件中，如图11所示，外部电极E1A、E1B、E1C、 E1D以及外部电极E2会遮挡磁通的路径。因此，发生线圈间的耦合系数的下降、线圈的Q值的劣化。

在图5所示的线圈开口的内侧用虚线示出的区域是通过线圈导体环绕而形成的角部的内侧所夹着的区域，是磁通密度高的区域。另一方面，在线圈开口的外侧用双点划线示出的区域是通过线圈导体环绕而形成的角部的外侧所形成的区域，是磁通密度低的区域。在本实施方式的电路元件 101中，在该磁通密度低的区域形成有第2外部电极E21、E22、E23、E24，因此这些第2外部电极E21、E22、E23、E24遮挡由线圈导体形成的磁通的比例非常少。其结果是，可避免线圈间的耦合系数的下降、线圈的Q值的劣化。

图6是示出在电路元件101的三个侧面出现的各外部电极的宽度的图。如根据图1、图6可明确的那样，在该例中，第1侧面RS1是宽面积的侧面，第2侧面RS2是窄面积的侧面。第2外部电极E21、E24在第1 侧面RS1的宽度(相对于安装面B的平行方向的宽度)大于在第2侧面 RS2的宽度(相对于安装面B的平行方向的宽度)。关于第2外部电极 E22、E23也是同样的。此外，第3外部电极E31也是在第1侧面RS1的宽度大于在第2侧面RS2的宽度。

像这样，长方体形状的层叠体1的长度方向和第2外部电极E21、E22、 E23、E24的长度方向一致，因此在层叠体1的各侧面，第2外部电极相对于侧面的占有率一致。由此，线圈导体图案容易做成为避开第2外部电极E21、E22、E23、E24的形状，能够有效地利用层叠体1内部的容积。

如已经描述的那样，根据本实施方式，与作为内部元件的线圈导体 L11、L12、L13、L21、L22、L23以及电容器电极C1、C2连接的第2外部电极E21、E22、E23、E24形成于与层叠体1的侧棱部SL12、SL23、 SL34、SL41相接的位置，因此能够有效地利用层叠体1的内部容积。此外，第2外部电极E21、E22、E23、E24处于不易遮挡线圈导体L11、L12、L13、L21、L22、L23所产生的磁通的位置，因此可抑制第1线圈L1和第 2线圈L2的耦合系数的下降、线圈的Q值的劣化。

此外，根据本实施方式，第1外部电极E12、E13、E14以及第3外部电极E31设置在与层叠体1的安装面B相接并且与侧棱部SL12、SL23、 SL34、SL41相接的位置，因此能够有效地利用层叠体1的内部容积。此外，第1外部电极E12、E13、E14以及第3外部电极E31处于不易遮挡线圈导体L11、L12、L13、L21、L22、L23所产生的磁通的位置，因此可抑制第1线圈L1和第2线圈L2的耦合系数的下降、线圈的Q值的劣化。

此外，根据本实施方式，第1外部电极E12、E13、E14以及第3外部电极E31在长方体形状的层叠体1的安装面B配置于角部，因此在电路元件101向电路基板的表面安装时，不易引发电路元件101立起的“墓碑 (tombstone)”现象。

进而，根据本实施方式，在相对于安装面B的平行方向上，第2外部电极E22、E23、E24的宽度小于第1外部电极E12、E13、E14的宽度。同样地，第2外部电极E21的宽度小于第3外部电极E31的宽度。通过该构造，由于磁通密度高的部位处的外部电极的占有区域变小，因此磁通变得不易碰上外部电极，可抑制对线圈导体所产生的磁通的阻碍。为了使这样的效果有效，只要第2外部电极E22、E23、E24的最大宽度小于第1 外部电极E12、E13、E14的最大宽度即可。同样地，只要第2外部电极 E21的最大宽度小于第3外部电极E31的最大宽度即可。

此外，如根据图6可明确的那样，第1外部电极E12以及第2外部电极E22在层叠体1的侧面RS2形成为L字状，作为与安装面B相接的L 字状下部的第1外部电极E12的层叠方向的长度小于作为与层叠体1的侧棱部(图1所示的SL23)相接的L字状侧部的第2外部电极E22的长度。通过该构造，即使重复多次回流焊工序，焊料也会润湿上升到第1外部电极E12、E13、E14以及第3外部电极E31部分为止，仅在该部分形成“焊料圆角(Solder fillets)”。也就是说，焊料的润湿上升范围受到限制。其结果是，可得到电路元件101相对于电路基板的高的安装强度。此外，尽管遍及层叠方向的较长范围形成有外部电极，但是焊料不易润湿上升到第 2外部电极E21、E22、E23、E24，因此能够防止电路元件101立起的“墓碑”现象。此外，还能够防止第2外部电极E21和第3外部电极E31的焊料桥。

《第2实施方式》

在第2实施方式中，示出第1外部电极以及第2外部电极的结构与在第1实施方式中示出的电路元件101不同的电路元件的例子。

图7是第2实施方式涉及的电路元件102的立体图。该电路元件102 具备层叠基材层而形成的长方体形状的层叠体1、设置在该层叠体1的内部的内部元件、和设置在层叠体1的外表面的第1外部电极E11、E12、 E13、E14以及第2外部电极E21、E22、E23、E24。与图1所示的电路元件101的不同点在于：具备第1外部电极E11；以及，第2外部电极E21 与该第1外部电极E11导通。

图8是示出形成于电路元件102的各基材层的导体图案的分解俯视图。基材层S1是最上层的基材层，基材层S13是最下层的基材层。基材层S2～S12是处于最上层的基材层S1与最下层的基材层S13之间的基材层。在基材层S13的下表面形成有第1外部电极E11、E12、E13、E14。在基材层S2～S12形成有第2外部电极E21、E22、E23、E24。形成于各基材层的第2外部电极E21、E22、E23、E24在相同附图标记的外部电极彼此导通。形成于基材层S12的第2外部电极E21、E22、E23、E24分别与形成于基材层S13的第1外部电极E11、E12、E13、E14导通。其他的结构如在第1实施方式中示出的那样。

图9是电路元件102的电路图。电路元件102具备第1线圈L1、第2 线圈L2以及电容器C。端子T1相当于第1外部电极E12，端子T2相当于第1外部电极E13。端子T3相当于第1外部电极E11。此外，端子T4 相当于第1外部电极E14。该电路作为端子T4与接地电位连接且在端子 T1、T2输入输出不平衡信号的LC滤波器电路发挥作用。

在图1所示的例子中，第3外部电极E31是不与第1外部电极以及第 2外部电极相连的、单纯的安装用的电极，但也可以如第2实施方式所示，全部的第2外部电极分别与第1外部电极相连。

根据本实施方式，与作为内部元件的线圈导体L11、L12、L13、L21、 L22、L23以及电容器电极C1、C2连接的第2外部电极E21、E22、E23、 E24形成于与层叠体1的侧棱部相接的位置，因此能够有效地利用层叠体 1的内部容积。此外，第2外部电极E21、E22、E23、E24处于不易遮挡线圈导体L11、L12、L13、L21、L22、L23所产生的磁通的位置，因此可抑制第1线圈L1和第2线圈L2的耦合系数的下降、线圈的Q值的劣化。

此外，根据本实施方式，第1外部电极E11、E12、E13、E14设置在与层叠体1的安装面B相接并且与侧棱部相接的位置，因此能够有效地利用层叠体1的内部容积。此外，第1外部电极E11、E12、E13、E14处于不易遮挡线圈导体L11、L12、L13、L21、L22、L23所产生的磁通的位置，因此可抑制第1线圈L1和第2线圈L2的耦合系数的下降、线圈的Q值的劣化。

最后，上述的实施方式的说明在所有方面均为例示，而不是限制性的。对于本领域技术人员而言能够适当进行变形以及变更。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书示出。进而，在本实用新型的范围中包含与权利要求书均等的范围内的从实施方式进行的变更。

例如，外部电极的外形线不限于图1、图7所示的与正交3轴的坐标中的X、Y、Z的轴平行的线所构成的外形线。例如，也可以在上述外形线具有从上述3轴倾斜的部分。此外，也可以具有圆度、曲线。关于外部电极的形状可考虑各种变形。

此外，关于第2外部电极，也可以在长方体形状的层叠体1的四个角部全部没有，只要设置需要的数量即可。

此外，在以上所示的例子中，将第1外部电极设置在与安装面以及侧棱部相接的位置，但也可以设置在不与侧棱部相接的位置。即使在该情况下，由于第1外部电极处于与安装面相接的位置，因此也不会给层叠体内的内部元件的图案形成范围带来太大限制。

附图标记说明

B…安装面；

C…电容器；

C1、C2…电容器电极；

E11、E12、E13、E14…第1外部电极；

E1A、E1B、E1C、E1D…外部电极；

E2…外部电极；

E21、E22、E23、E24…第2外部电极；

E31…第3外部电极；

L1…第1线圈；

L11、L12、L13…第1线圈导体；

L2…第2线圈；

L21、L22、L23…第2线圈导体；

RS1、RS2、RS3、RS4…侧面；

S1～S13…基材层；

SL12、SL23、SL34、SL41…侧棱部；

T1、T2、T3、T4…端子；

1…层叠体；

101、102…电路元件。

Claims (7)

1.一种电路元件，其特征在于，具备层叠基材层而形成的长方体形状的层叠体、设置在该层叠体的内部的内部元件和设置在所述层叠体的外表面的第1外部电极以及第2外部电极，

所述内部元件包含与所述第1外部电极连接的线圈导体，

所述线圈导体在所述基材层的层叠方向上具有卷绕轴，

所述第1外部电极设置在与所述层叠体的4个侧面之中相邻的2个侧面的交线即侧棱部相接的位置，并且设置在与所述层叠体的所述层叠方向的底面即安装面分离的位置，

所述第2外部电极不与所述第1外部电极相连，设置在与所述安装面相接的位置，并且与所述第1外部电极一起设置在所述侧棱部。

2.根据权利要求1所述的电路元件，其特征在于，

所述电路元件还具备设置在所述层叠体的外表面的第3外部电极，

所述第3外部电极设置在与所述安装面相接的位置，不与所述第2外部电极相连，

在相对于所述安装面的平行方向上，所述第1外部电极的最大宽度小于所述第3外部电极的最大宽度。

3.根据权利要求2所述的电路元件，其特征在于，

所述第3外部电极设置在与所述安装面以及所述侧棱部相接的位置。

4.根据权利要求1至3中任一项所述的电路元件，其特征在于，

所述层叠体的相邻的2个侧面包含宽面积的第1侧面和窄面积的第2侧面，

所述第1外部电极在所述第1侧面中的相对于所述安装面的平行方向的宽度大于在所述第2侧面中的相对于所述安装面的平行方向的宽度。

5.根据权利要求1至3中任一项所述的电路元件，其特征在于，

所述内部元件包含与所述第1外部电极连接的电容器电极。

6.根据权利要求5所述的电路元件，其特征在于，

通过由所述线圈导体形成的电感器和由所述电容器电极形成的电容器构成LC滤波器电路。

7.根据权利要求2或3所述的电路元件，其特征在于，

所述第1外部电极以及所述第3外部电极在所述层叠体的侧面形成为L字状，与所述安装面相接的L字状下部的所述层叠方向的长度小于与所述侧棱部相接的L字状侧部的所述层叠方向的长度。

Images