CN1637972A - 多层陶瓷电容器及其制造方法 - Google Patents

多层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN1637972A
CN1637972A CNA2005100041290A CN200510004129A CN1637972A CN 1637972 A CN1637972 A CN 1637972A CN A2005100041290 A CNA2005100041290 A CN A2005100041290A CN 200510004129 A CN200510004129 A CN 200510004129A CN 1637972 A CN1637972 A CN 1637972A
Authority
CN
China
Prior art keywords
ceramic capacitor
multilayer ceramic
dielectric
phase
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100041290A
Other languages
English (en)
Other versions
CN100545969C (zh
Inventor
中野幸惠
宫内真理
佐藤阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1637972A publication Critical patent/CN1637972A/zh
Application granted granted Critical
Publication of CN100545969C publication Critical patent/CN100545969C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明的目标在于通过消除介电层中的氧空位和抑制Ni内部电极的氧化来提供一种具有高介电常数、高电容和极好可靠性的多层陶瓷电容器。该多层陶瓷电容器包括通过交替堆叠主要含钡的钛酸盐的介电层和主要含Ni的内部电极层而形成的多层介电体，并且在电容器中存在含有Mg－Si－O作为组成元素的第一异相。

Description

多层陶瓷电容器及其制造方法
技术领域
本发明涉及具有Ni内部电极的多层陶瓷电容器(MLCC)及其生产方法，尤其涉及介电层中异相的生成。
背景技术
多层陶瓷电容器已经被广泛用作小型、高功率和高度可靠的电子部件，并且被用于大量的电子应用中。随着近来电子应用小型化和高功率的趋势，已经越来越强烈地要求多层陶瓷电容器小型化且具有高电容、低成本和极好的可靠性。
多层陶瓷电容器包括由交替层叠的介电层和内部电极层组成的叠层介电体，以及在该叠层介电元件主体上形成的端电极。
因为这种叠层介电体是通过同时焙烧内部电极层和介电层的整体来获得的，所以构成内部电极层的材料即使与介电层被同时焙烧，其在介电层上也必须是非反应性的。因此，已经使用例如铂(Pt)或钯(Pd)的贵金属作为用于内部电极的材料。但是，贵金属很贵，所以随电容的增加而增加的内部电极数量会引发成本问题。
因此，近年来，已经普遍使用包含Ni内部电极的多层陶瓷电容器，在其中普遍使用经济的贱金属镍用于内部电极。
在使用镍用于内部电极的情况下，要求在镍不被氧化的还原气氛中焙烧叠层介电体，因此已经使用即使在还原气氛中被焙烧也不被还原的抗还原材料作为介电材料。
即使在使用抗还原介电材料的情况下，如果MLCC在还原气氛中被焙烧，在介电材料中的一些氧也会消失，并形成氧空位。如果氧空位在电容器生成之后还存在，就会出现差的可靠性的问题。因此，实际上，在焙烧之后，在低于焙烧温度的温度和高于焙烧气氛中压力的氧分压下进行退火，以消除氧空位(例如，参见日本专利申请公开No.2000-124058)。
但是，如上所述，因为Ni容易氧化，所以在进行退火的情况下，Ni更容易被氧化。虽然这取决于氧分压和退火的持续时间，但是在介电层被减薄且介电层的数量增加的情况下，就会出现Ni内部电极端部容易氧化的问题。如果Ni内部电极端部被氧化并且氧化程度很深，那么电容器的电导通变为不可能。如果氧化没那么厉害，那么电容器的分散性有时变得很显著。
发明内容
对介电层的薄的多层结构进行研究以寻找多层陶瓷电容器的更高电容。本发明的目的是不仅要消除介电体中的氧空位，而且要抑制Ni内部电极的氧化，并且其提供了具有高介电常数、高电容和极好可靠性的多层陶瓷电容器。
本发明人已经发现在Ni氧化和存在于介电层、Ni内部电极层或Ni内部电极层与介电层的界面中的异相之间有很密切的关系。即，在多层陶瓷电容器中异相的存在抑制了Ni内部电极层的氧化。
根据上述发现，本发明的多层陶瓷电容器包括多层介电体，该多层介电体通过交替堆叠主要含钡的钛酸盐的介电材料的介电层和主要含Ni的内部电极层来获得，并且该多层陶瓷电容器的特征在于存在作为组成成分的含Mg-Si-O的第一异相。根据本发明，因为存在含有Mg-Si-O作为组成元素的第一异相，所以可以抑制Ni内部电极层的氧化。第一异相优选存在于介电层和内部电极层的界面或者在内部电极层中。Ni内部电极层的氧化被进一步抑制。
在本发明的多层陶瓷电容器中，更优选的是第一异相还含有选自Mn和Cr的一种或多种元素作为组成元素。如果在第一异相中存在Mn或Cr那么会更加增强对在内部电极层的氧化抑制效应。
在本发明的多层陶瓷电容器中，优选的是不存在含有Re-Si-O(Re指以Y、Dy和Ho中选出的一种或多种元素，下同)作为组成成分的第二异相，或者如果存在第二异相，那么第二异相的比例低于第一异相的比例。第二异相可以含有Ca作为组成元素。Ni内部电极的氧化可以通过以下手段抑制，使有效作为电容器的夹在相邻内部电极层之间的介电层中不存在含Ca-Re-Si-O的第二异相，或者如果存在第二异相，使所存在的第二异相的量低于第一异相的量。
在本发明的多层陶瓷电容器中，介电材料优选地含有SiO2和MgO作为第一子组分，其中Si和Mg的组成比(Si/Mg)小于6。同样，在本发明的多层陶瓷电容器中，介电材料优选地含稀土元素氧化物Re2O3作为第二子组分，其中Re和Mg的组成比(Re/Mg)小于等于6。在介电材料含有作为第一子组分的SiO2、MgO和作为第二子组分的稀土元素氧化物Re2O3的添加组分的情况下，如果满足(Si/Mg)＜6或(Re/Mg)≤6，则会促进电介质中、介电层和内部电极层之间的界面中或者在内部电极层中的第一异相的生成，并可抑制在介电层中的第二异相的生成。
在本发明的多层陶瓷电容器中，介电材料中的MgO含量优选地在100mol的钡的钛酸盐中为2.5mol或更少。MgO含量的减少导致在室温下介电常数的增加，并且对于增加电容也是有效的。
在本发明的多层陶瓷电容器中，介电材料优选地含有MnO和Cr2O3中的至少一个作为第三子组分。这些氧化物的添加对于提高绝缘电阻是有效的。
在本发明的多层陶瓷电容器中，介电材料优选地含有选自V2O5、MoO3和WO3中的至少一个作为第四子组分。这些氧化物的极少量的添加对于提高可靠性是有效的。
在本发明的多层陶瓷电容器中，优选的是在相邻内部电极层之间的介电层的厚度是每一层5μm或更薄，并且组成介电层的陶瓷晶粒的平均晶粒直径是0.05μm或更大。同样优选的是相邻内部电极层之间的介电层的数量是100或更多。如果相邻内部电极层之间的介电层的厚度是5μm或更薄，并且介电层的数量是100或更多，那么抑制Ni内部电极层氧化的效果变得非常显著。
本发明的多层陶瓷电容器的制造方法包括：层叠体生坯形成步骤，即通过交替堆叠主要含钡的钛酸盐的介电层和主要含Ni的内部电极层来获得将成为多层介电体的层叠体生坯；焙烧步骤，即通过在还原气氛中焙烧层叠体生坯，并且在介电层中析出含有Mg-Si-O作为组成成分的第一异相来形成焙烧后的层叠体；和退火步骤，即在比焙烧步骤中的温度低的温度和比焙烧步骤中的压力高的氧分压下对焙烧后的层叠体进行退火。在退火步骤中，优选的是将第一异相转移到介电层和内部电极层之间的界面，或者转移到内部电极层。根据本发明，第一异相在于还原气氛中对多层介电体进行焙烧的过程中形成，因此可以抑制Ni内部电极层的氧化。此外，第一异相被转移到介电层和内部电极层之间的界面，或者转移到内部电极层，因此可以进一步抑制Ni内部电极层的氧化。
根据本发明，可以抑制在多层陶瓷电容器中Ni内部电极层的氧化，所以可以提供具有较大电容的具有Ni内部电极的多层陶瓷电容器。在介电层被制成很薄且有多层的情况下，可以抑制Ni内部电极的最端部的氧化，因此可以窄化电容的分散性，并且可以保证电导通。
附图说明
图1是示出了本发明的多层陶瓷电容器基本结构的一个实施例的示意图，图1A是横截面视图，图1B是内部电极层的示意透视图，图1C是沿内部电极层的A-A’线的示意横截面视图。
图2是示出了在实验1至27的样品中端部的氧化程度结果的表。
图3是被氧化端部的显微图像。
图4是氧化被抑制的端部的显微图像。
图5是示出了实验13至15以及实验28中横截面的EPMA分析结果的图像。
具体实施方式
这之后，将参照附图描述本发明的多层陶瓷电容器。但是，并不意在把本发明限于下面将要说明的实施例。
(多层陶瓷电容器)
图1A是示出了本发明的多层陶瓷电容器基本结构的一个实施例的示意图。如图1A所示，本发明的多层陶瓷电容器100包括通过交替堆叠介电层1和镍内部电极层3而形成的多层介电体2。
在多层介电体2的两个端部形成分别与交替设置在多层介电体2内部的内部电极层3电导通的一对外部电极4。介电层1主要含有钡的钛酸盐，并且还含有烧结助剂和其他子组分。
(最佳电介质组成)
介电层1的一般组成可以如下举例说明。即，组成含有：作为主要组分的钡的钛酸盐；作为子组分的，镁的氧化物和选自钇的氧化物、镝的氧化物和钬的氧化物中的至少一个氧化物；还有作为其他子组分的，选自钡的氧化物、锶的氧化物和钙的氧化物的至少一个氧化物，选自硅的氧化物、镁的氧化物和铬的氧化物的至少一个氧化物，和选自钒的氧化物、钼的氧化物和钨的氧化物的至少一个氧化物。优选的是，在假定钡的钛酸盐是BaTiO3、镁的氧化物是MgO、钇的氧化物、镝的氧化物和钬的氧化物中的至少一个氧化物是Re2O3、钡的氧化物是BaO、锶的氧化物是SrO、钙的氧化物是CaO、硅的氧化物是SiO2、锰的氧化物是MnO、铬的氧化物是Cr2O3、钒的氧化物是V2O5、钼的氧化物是MoO3、钨的氧化物是WO3的情况下，如下调整在100mol BaTiO3中各氧化物的比例：MgO为0.1到2.5mol或更少；Re2O3为6mol或更少；MO(M指选自Mg、Ca、Sr和Ba中的至少一个元素)、Li2O和B2O3中的至少一个为6mol或更少；SiO2为6mol或更少(此外，优选的是将MO的比例调整到对于1mol的SiO2是1mol)；MnO和Cr2O3中的至少一个为0.5mol或更少；V2O5、MoO3和WO3中的至少一个为0.3mol或更少。
关于添加到介电层1中的第一子组分，优选地添加MgO，更优选地以每100mol作为主要组分的钡的钛酸盐中2.5mol或更少的比例来添加MgO。优选地添加0.1mol或更多的MgO，因为这种添加满足电容的温度范围，并且另一方面，如果MgO的添加量超过上述范围，那么介电常数变坏，并导致难以满足对电容器小型化并具有高电容的要求。关于MgO的添加方法，可以添加MgO，或者可以添加含Mg-Si-O的化合物，并且可以添加MgO和含Mg-Si-O的化合物。
关于作为第一子组分，优选地添加作为烧结助剂组分的SiO2，并且优选地以每100mol作为主要组分的钡的钛酸盐中6mol或更少的比例来添加SiO2。SiO2的添加有利于改进烧结性能并使钡的钛酸盐更致密，另一方面，如果SiO2的含量超过上述范围，那么将更容易形成含Re-Si-O的第二异相。因此，加速了Ni内部电极层端部的氧化。还优选的是含有与作为烧结助剂的SiO2共存的选自MO(M指选自Mg、Ca、Sr和Ba中的至少一个元素)、Li2O和B2O3中的至少一个氧化物，其在100mol作为主要组分的钡的钛酸盐中的量是6mol或更少。更优选地是相对1mol SiO2以1mol的量添加MO。第二异相包括还含Ca作为组成元素的情况并且第二异相中可以含有Ca-Re-Si-O。
为了抑制Ni内部电极层端部的氧化程度，最好增加MgO的添加量，但是如果MgO的添加量太高，那么介电材料的介电常数值就降低，因而期望将MgO的添加量抑制为较低以满足小型化尺寸的要求。这样，如果MgO的添加量被抑制为较低，那么氧化程度容易较高。如果满足(Si/Mg)＜6，那么可以将氧化水平保持为较低。如果(Si/Mg)＜0.5，那么烧结变得不充分，因此优选地使0.5≤(Si/Mg)＜6。
关于介电层1中含有的第二子组分，优选的是以每100mol作为主要组分的钡的钛酸盐中优选6mol或更少、更优选2mol或更少的比例来添加稀土元素氧化物Re2O3。例如钇的氧化物的稀土元素氧化物Re2O3的添加对于提供IR加速寿命和DC偏压性能是有效的，因此其是优选的。另一方面，如果例如钇的氧化物的稀土元素氧化物Re2O3的添加量超过上述范围，那么容易形成含Re-Si-O的第二异相，从而导致Ni内部电极层端部的氧化加速。
如将在实例中描述的，希望抑制MgO的添加量以满足小型化尺寸的要求，但是如果MgO的添加量被抑制，那么如上所述地Ni内部电极层端部的氧化水平容易增加。如果满足(Y/Mg)≤6，那么因为抑制了含Re-Si-O的第二异相的生成，所以Ni内部电极层端部的氧化水平可以被抑制为较低。如果(Y/Mg)＜0.5，那么介电层材料的寿命较短，因此希望使0.5≤(Y/Mg)≤6。
此外，调整组分以满足0.5≤(Si/Mg)＜6和0.5≤(Y/Mg)≤6，介电材料的介电常数值被提高并满足小型化尺寸的要求，并且Ni内部电极层端部的氧化水平被抑制为较低。
关于被添加到介电层1中的第三组分，优选地添加选自MnO和Cr2O3中的至少一个，更优选地以每100mol作为主要组分的钡的钛酸盐中0.5mol或更少的比例来添加选自MnO和Cr2O3中的至少一个。MnO或Cr2O3的添加提供了对还原的抵抗能力、介电层的致密结构和IR加速寿命的延长，因此其是优选的，但是如果MnO或Cr2O3的含量超过上述范围并且太高，那么介电常数被降低从而不能满足小型化尺寸和高电容的要求。
关于被添加到介电层1中的第四组分，优选地添加选自V2O5、MoO3和WO3中的至少一个，更优选地以每100mol作为主要组分的钡的钛酸盐中0.3mol或更少的比例来添加选自V2O5、MoO3和WO3中的至少一个。V2O5、MoO3和WO3中的添加有利于增加高的可靠性，但是另一方面，如果V2O5、MoO3和WO3的含量超过上述范围并且太高，那么其将导致初期IR的相当大的降低。
介电层1还可以含有不脱离本发明精神和范围的含量的其他化合物。
<内部电极层>
内部电极层3以层的各个端表面在位于多层介电体2相对侧的两个端部的表面上交替露出的方式堆叠。将在下面更多描述的外部电极4被分别形成在多层介电体2端部，并被连接到交替堆叠的镍内部电极层3的外露端面，以组成多层陶瓷电容器100。
组成内部电极层3的导电材料含有Ni作为主要组分。关于将被用于导电材料的贱金属，镍或镍合金是优选的。内部电极层的厚度可以根据使用来适当地确定，并且其一般是0.2到2.5μm，更优选为0.4到1.5μm。
内部电极层3通过烧结组成材料的原材料粉末而形成。在本发明中，作为用于组成内部电极层3的原材料，使用平均颗粒直径为0.5μm或更小、优选为0.25μm或更小的镍或镍合金粉末。原材料粉末的平均颗粒直径通过扫描电子显微镜的观测来计算。
<外部电极>
外部电极4是分别与交替设置在多层介电体2内部的镍内部电极层3电导通的电极，并且在多层介电体2的两个端部形成一对该电极。外部电极4中含有的导电材料不受特别的限制，并且在本发明中，可以使用经济的Ni、Cu及它们的合金。外部电极的厚度可以根据使用来适当地确定。外部电极4的表面通过电镀等涂覆有涂层。
<多层介电体的精细结构>
介电层1的平均晶粒直径是0.6μm或更小，优选0.45μm或更小，更优选0.25μm或更小。如果平均晶粒直径是0.6μm或更小，那么可靠性被提高。不特别限定晶粒直径的下限，但是如果平均晶粒直径太小，那么介电常数被降低，因此平均晶粒直径优选为0.05μm或更大。介电层1的平均晶粒直径在介电层1被抛光、且抛光面被化学刻蚀之后通过扫描电子显微镜的观测来计算。
介电层1中每一层的厚度都不受特别的限制，但是根据本发明，如果介电层1的厚度是5μm或更薄，那么效果显著。此外，如果其被调整到2μm或更薄，那么可以获得足够的可靠性。将要被堆叠的介电层的数量一般是2到1,500。
图1B示出了多层陶瓷电容器100的内部电极层3的一个实施例的示意透视图。图1C示出了沿内部电极层3的A-A’线的示意横截面视图。在多层陶瓷电容器100中，优选的是含Mg-Si-O作为组成成分的第一异相6存在于介电层1和内部电极层3的界面中或者在内部电极层3中。如图1B或图1C所示，第一异相6包括：在介电层1和内部电极层3的界面中析出的第一异相6a；存在于介电层1和内部电极层3的界面中、且析出于内部电极层3侧的第一异相6c；存在于介电层1和内部电极层3的界面中、且析出于介电层1侧的第一异相6d；析出于内部电极层3中的第一异相6e；穿透内部电极层3前后面的第一异相6b；及它们的复合型相。但是，如图1B所示，内部电极层3通过镍相5被电导通，而没有被第一异相6断开。由于第一异相6的存在，Ni内部电极层3的氧化被抑制。第一异相6可以存在于介电层1中(未示出)。第一异相6还可以含有Mn和Cr中的至少一个作为组成元素，因此，可以更多地抑制Ni内部电极层3的氧化。
介电层1优选地不含有含Re-Si-O作为组成成分的第二异相，或者它们含有第二异相，那么其少于第一异相。对介电层1中第二异相比例的测量，在多层陶瓷电容器从侧面到中间部分被抛光时，基于介电层抛光面上第二异相的比表面积来进行。介电层1中第一异相比例的测量，在多层陶瓷电容器从侧面到中间部分被抛光时，基于介电层抛光面上第一异相的比表面积来进行。抑制介电层1中的第二异相，可以抑制Ni内部电极层3的氧化。
<多层介电体的形状>
多层介电体2的形状一般为矩形，但是其不受特别的限制。主体的尺寸也不受特别的限制，但是通常其约为0.4到5.6mm的长边×0.2到5.0mm的短边×0.2到1.9mm的高度。
(多层介电体的制造方法)
将描述在多层介电体2的制造方法中将要进行的制造步骤。各步骤的细节将在实例中描述。首先，是层叠体生坯形成步骤。主要含钡的钛酸盐的介电层和主要含Ni的内部电极层被交替堆叠，以获得将成为多层介电体的层叠体生坯。
接下来，是焙烧步骤。在1,150到1,400℃的焙烧温度和其中氧分压低于1.0×10-2Pa、优选1.0×10-7Pa到1.0×10-4Pa的还原气氛中焙烧层叠体生坯，以获得焙烧后的层叠体。
接下来，是退火步骤，在比焙烧步骤中的温度低的温度和比焙烧步骤中的压力高的氧分压下对焙烧后的层叠体进行退火。优选地在低于焙烧温度的例如900到1,200℃的温度和高于焙烧气氛中压力例如1.0×10-2到1.0×10帕的氧分压下进行退火。此外，在焙烧步骤之前，可以适当地增加粘合剂去除步骤。通过筒体抛光或喷砂处理对以这种方式获得的多层介电体进行端面抛光，并施用和焙烧用于外部电极的膏状物以形成外部电极4。对用于外部电极的膏状物的焙烧优选地控制在还原气氛中处于600到800℃下10分钟到1小时。基于必要性，可以通过电镀在外部电极4的表面上形成涂层。
[实例]
以下，将参照本发明的实例来更详细地描述本发明。
(实验1)
首先，制备用于介电层的膏状物、用于内部电极层的膏状物和用于外部电极的膏状物。
用于介电层的膏状物如下制备。将(MgCO3)4·Mg(OH)2·5H2O、MnCO3、BaCO3、CaCO3、SiO2、Y2O3和V2O5添加到通过水热合成方法生成的Ba1.005TiO3中，并通过球磨机湿混合16小时，以获得最终组成为含Ba1.005TiO3和0.5％mol MgO、0.4％mol MnO、1.0％mol Y2O3、1.0％mol(Ba0.6，Ca0.4)SiO3(以下缩写为BCS)和0.05％mol V2O5的介电原材料。最终组成在表1中示出。接下来，将6质量份的树脂、55质量份的稀释溶剂、增塑剂、抗静电剂等添加到100重量比的介电原材料中以使混合物成为膏状物，从而获得用于介电层的膏状物。
[表1]
  MgO   MnO  Y2O3     (Ba0.6，Ca0.4)SiO3   V2O5
    实验1     实例   0.5   0.4  1.0     1.0   0.05
    实验2     对比实例   0.5   0.4  2.0     1.0   0.05
    实验3     对比实例   0.5   0.4  3.0     1.0   0.05
    实验4     对比实例   0.5   0.4  1.0     2.0   0.05
    实验5     对比实例   0.5   0.4  2.0     2.0   0.05
    实验6     对比实例   0.5   0.4  3.0     2.0   0.05
    实验7     对比实例   0.5   0.4  1.0     3.0   0.05
    实验8     对比实例   0.5   0.4  2.0     3.0   0.05
    实验9     对比实例   0.5   0.4  3.0     3.0   0.05
    实验10     实例   1.0   0.4  1.0     1.0   0.05
    实验11     实例   1.0   0.4  2.0     1.0   0.05
    实验12     实例   1.0   0.4  3.0     1.0   0.05
    实验13     实例   1.0   0.4  1.0     2.0   0.05
    实验14     实例   1.0   0.4  2.0     2.0   0.05
    实验15     实例   1.0   0.4  3.0     2.0   0.05
    实验16     实例   1.0   0.4  1.0     3.0   0.05
    实验17     实例   1.0   0.4  2.0     3.0   0.05
    实验18     实例   1.0   0.4  3.0     3.0   0.05
    实验19     实例   2.0   0.4  1.0     1.0   0.05
    实验20     实例   2.0   0.4  2.0     1.0   0.05
    实验21     实例   2.0   0.4  3.0     1.0   0.05
    实验22     实例   2.0   0.4  1.0     2.0   0.05
    实验23     实例   2.0   0.4  2.0     2.0   0.05
    实验24     实例   2.0   0.4  3.0     2.0   0.05
    实验25     实例   2.0   0.4  1.0     3.0   0.05
    实验26     实例   2.0   0.4  2.0     3.0   0.05
    实验27     实例   2.0   0.4  3.0     3.0   0.05
    实验28     对比实例   1.0   0.4  4.0     2.0   0.05
添加到Ba1.005TiO3中[单位：mol％]
用于内部电极层的膏状物如下制备。将5质量份的乙基纤维素树脂和35质量份的萜品醇添加到100质量份的具有0.4μm尺寸的Ni原材料粉末中，并由三个辊捏和以获得膏状物。
用于外部电极的膏状物如下制备。72质量份的Cu颗粒、5质量份的玻璃和23质量份的有机载体(8质量份的乙基纤维素树脂和92质量份的丁基卡必醇)由三个辊捏和以获得膏状物。
接下来，使用以上述方式获得的用于介电层的膏状物和用于内部电极层的膏状物，生成具有图1所示结构的多层陶瓷电容器。首先，通过使用用于介电层的膏状物在PET(聚对苯二甲酸乙二醇酯树脂)膜上形成厚度为5μm的生坯片；在生坯片上印刷用于内部电极层的膏状物，然后使片剥离PET膜。将以这种方式生成的多个片层叠。只含有介电材料而没有进行膏状物印刷的片被层叠在最上和最下部，以形成200μm的保护层。对层叠的层进行压力粘合，以获得层叠体生坯。接下来，将层叠体生坯切割到预定尺寸以获得芯片生坯，在表2所示条件下对该芯片生坯进行粘合剂去除处理、焙烧和退火，从而获得多层介电器件主体。使用水来湿化在表2所示各条件下的周围气体。基于各实例的组成将焙烧温度调整到最佳值。
因为根据各样品烧结助剂不同，所以在表2的焙烧条件中焙烧温度和氧分压不同，它们在表2所示的范围中调整，并且将其结果与在最佳焙烧温度下获得的结果进行比较。
[表2]
粘合剂去除处理条件 焙烧条件 退火条件
加热速度：15℃/h保持温度：280℃温度保持时间：8h周围气体：空气 加热速度：200℃/h保持温度：1,150到1,350℃温度保持时间：2h冷却速率：200℃/h周围气体：湿化的N2和H2混合气氧分压：1.0×10-7Pa到1.0×10-4Pa(10-12到10-9大气压) 保持温度：1,100℃温度保持时间：3h周围气体：湿化的N2气氧分压：0.4Pa(4×10-6大气压)
以这种方式生成的各样品的尺寸是3.2mm×1.6mm×0.6mm：介电层的厚度是3μm；内部电极层的厚度是1.5μm。各样品中介电层的平均晶粒直径是0.35μm。通过使用由扫描电子显微镜取得的样品的横截面图像来计算平均晶粒直径。
(实验2)
除了将用于介电层的膏状物的介电原材料的最终组成调整为含Ba1.005TiO3和0.5％mol MgO、0.4％mol MnO、2.0％mol Y2O3、1.0％molBCS和0.05％mol V2O5之外，以与实验1相同的方式获得具有与实验1中的形状相同的多层陶瓷电容器的样品。介电原材料的最终组成在表1中示出。介电层的厚度和内部电极层的厚度与实验1中的厚度几乎相同。
(实验3至28)
除了将用于介电层的膏状物的介电原材料的最终组成调整为如表1中实验3至28所示的之外，以与实验1相同的方式获得具有相同形状的多层陶瓷电容器的样品。介电原材料的最终组成在表1中示出。介电层的厚度和内部电极层的厚度与实验1中的厚度几乎相同。
对于实验1至27，获得Ni内部电极层端部的氧化程度。通过观察从侧面到中间部分被抛光的多层陶瓷电容器的抛光面，来判断氧化程度。这些面由光学显微镜以1,000的放大率照相，并计算照片中距离端部2cm(相当于各芯片的20μm)范围中内部电极层的被氧化部分的比例(％)。氧化比例意味着在例如图1C的内部电极层3中与未被氧化的镍相5隔开的第一异相6的比例。更实用地，基于在显微照片中观察到金属呈白色而氧化物呈灰色，来判断氧化的发生。对于每一个样品，10个视场中每一个都被观察到包括10个电极，并使用平均值。结果在图2中示出。被氧化端部的显微照片的图像实例在图3中示出。其中氧化被抑制的端部的显微照片的图像实例在图4中示出。在图3和图4中Ni内部电极被示为多条平行线，并且白色部分是没有被氧化的金属相，而与介电层类似的灰色部分是镍的氧化物相。
图2A示出了实验1至9中Ni内部电极层端部的氧化程度；图2B示出了实验10至18中Ni内部电极层端部的氧化程度；并且图2C示出了实验19至27中Ni内部电极层端部的氧化程度。为了将氧化程度抑制到20％或更少，最好增加MgO的添加量(2.0mol)，但是如果MgO的添加量较高，那么介电材料的介电常数值被降低，因此期望抑制MgO的添加以满足小型化尺寸的要求。因此，如果MgO的添加量被抑制到0.5mol或1.0mol，那么就发现氧化程度增加。在这种条件下，如果满足(Si/Mg)＜6和(Y/Mg)≤6，那么氧化程度被抑制到20％或更低。此外，按1mol BCS添加1mol Si。在对满足(Si/Mg)＜0.5或(Y/Mg)≤0.5且除表1所示组成之外的组成进行研究的情况下，发现如果(Si/Mg)＜0.5，那么烧结不充分。在(Y/Mg)＝0.5的情况下，介电材料的寿命在可允许的范围内，但是在(Y/Mg)＜0.5的情况下，发现介电材料具有比实例中更短的寿命。因此，期望组成优选地满足0.5≤(Si/Mg)＜6和0.5≤(Y/Mg)≤6中的至少一个，更优选满足两者。在实例中，MgO含量被减少，以增加介电材料的介电常数值，并且Y2O3的添加量被减少以抑制氧化程度。结果，多层陶瓷电容器的可靠性被降低，从而，BCS即Si的添加量也随着Y2O3添加量的减少而被一起减少。因此，认为由于用于形成第二异相的Y组分被减少，所以可以抑制多层陶瓷电容器可靠性的劣化。
(实验13至15和实验28中添加组分的分布)
为了研究添加组分在多层陶瓷电容器横截面上的分布，评价实验13至15和实验28的样品。各个样品中介电层的最终组成和Ni内部电极层端部的氧化程度在表3中示出。以与实验13至15中相同的方式来测量实验28中的氧化程度。
[表3]
  MgO  MnO  Y2O3     (Ba0.6，Ca0.4)SiO3   V2O5     Ni内部电极层端部的氧化程度
  实验13   实例   1.0  0.4  1.0     2.0   0.05     9
  实验14   实例   1.0  0.4  2.0     2.0   0.05     17
  实验15   实例   1.0  0.4  3.0     2.0   0.05     20
  实验28   对比实例   1.0  0.4  4.0     2.0   0.05     35
关于实验13至15和实验28，对被抛光面的EPMA分析结果在图5中示出。在图5中，内部电极层被示为多条平行线。使用由NipponDenshi Datum制造的JCMA 733来进行EPMA分析。如在图5中通过实验13至15的样品示出的，如果Y2O3的量较少，那么在介电层中存在含Mg-Si-O作为组成成分的第一异相而不存在含Y-Si-O的第二异相。发现如果存在含Mg-Si-O作为组成成分的第一异相，那么Ni内部电极层端部的氧化被抑制。此外，发现含Y-Si-O的第二异相不存在或者以比第一异相的量更少的量存在，那么Ni内部电极层端部的氧化被抑制。在这种情况下，还发现Mn分布在与Mg相同的点，并且Mn也存在于第一异相中。
另一方面，如在图5中通过实验28的样品示出的，如果Y2O3的量较大，那么在介电层中不存在含Mg-Si-O作为组成成分的第一异相而存在含Y-Si-O的第二异相。发现因为在介电层中不存在含Mg-Si-O作为组成成分的第一异相而存在含Y-Si-O的第二异相，所以Ni内部电极层端部的氧化没有被抑制。还发现Mn靠近Mg分布，并且Mn也存在于第二异相中。
发现如果Y2O3大量存在，那么Si靠近Y分布，而如果Y2O3少量存在，那么Si靠近Mg分布，并且Y分布在钡的钛酸盐的颗粒内部。
根据上述发现，通过在介电层和内部电极层的界面中或者在内部电极层中析出含Mg-Si-O作为组成成分的第一异相，抑制了Ni内部电极层的氧化。此外，通过在介电层和内部电极层的界面中或者在内部电极层中存在第一异相，Ni内部电极层的氧化被进一步抑制。此外，通过降低介电层中第二异相的比例，抑制了Ni内部电极层的氧化。
(实验29至32)
一方面，在实验1至28中添加Y(钇)作为Re，而在这些实例中，添加Dy或Ho代替Y，或者添加选自Y、Dy和Ho中的两个或多个，并且在这些实例中，观察到相同的趋势，并且通过第一异相的析出抑制了Ni内部电极层端部的氧化。即，因为Y、Dy和Ho是稀土元素并具有类似的离子直径，所以在晶格点用Dy和Ho代替Y是可能的。
例如，在具有如表4所示组成的实验29和30中，如果Dy2O3或Ho2O3的量较少，那么存在含Mg-Si-O作为组成成分的第一异相。在实验29中，在介电层中不存在含Dy-Si-O的第二异相。在实验30中，在介电层中不存在含Ho-Si-O的第二异相。发现，如果存在第一异相，那么Ni内部电极层端部的氧化被抑制。此外，发现如果含Dy-Si-O或Ho-Si-O的第二异相不存在，或者即使第二异相存在，但是其以比第一异相的量更少的量存在，那么Ni内部电极层端部的氧化被抑制。在这种情况下，还发现Mn靠近Mg分布，并且Mn也存在于第一异相中。
[表4]
MgO  MnO  Re2O3     (Ba0.6，Ca0.4)SiO3   V2O5   Ni内部电极层端部的氧化程度
实验29 实例 1.0  0.4  Dy2O31.0     2.0   0.05     11
实验30 实例 1.0  0.4  Ho2O31.0     2.0   0.05     8
实验31 实例 1.0  0.4  Dy2O34.0     2.0   0.05     38
实验32 对比实例 1.0  0.4  Ho2O34.0     2.0   0.05     32
另一方面，在具有如表4所示组成的实验31和32中，如果Dy2O3或Ho2O3的量较大，那么不存在含Mg-Si-O作为组成成分的第一异相。在实验31中，在介电层中存在含Dy-Si-O的第二异相。在实验32中，在介电层中存在含Ho-Si-O的第二异相。发现因为在Ni内部电极层中以及Ni内部电极层和介电层之间的界面中不存在第一异相而在介电层中存在含Dy-Si-O或Ho-Si-O的第二异相，所以Ni内部电极层端部的氧化没有被抑制。在这种情况下，还发现Mn靠近Mg分布，并且Mn也存在于第二异相中。
如果Dy2O3或Ho2O3的量很大，那么Si靠近Dy或Ho分布。发现，如果Y2O3的量较少，那么Si靠近Mg分布，并且Dy或Ho分布在钡的钛酸盐的颗粒内部。
根据上述发现，即使Re是Dy或Ho，通过与使用Y的情况类似地析出第一异相也可以抑制Ni内部电极层的氧化，并且通过降低介电层中第二异相的比例，可以抑制Ni内部电极层的氧化。
在示出了实验1至32的组成的表1、3和4中，在用Cr2O3代替MnO而被添加或Cr2O3与MnO被一起添加的情况，或者在用MoO3或WO3代替V2O5而被添加或者选自V2O5、MoO3和WO3中的至少两个被添加的情况，获得了与实验1至32的结果类似的对异相和Ni内部电极层端部的氧化的效果。
使用在实验4中生成的多层陶瓷电容器，研究退火条件对Ni内部电极层端部的氧化的影响。结果在表5中示出。表5示出了退火条件与端部氧化程度(％)的相互关系。已确定通过加长退火持续时间或增加温度，可以加速端部的氧化。因此，通过析出第一异相和使退火条件缓和，可以抑制端部的氧化。
[表5]
退火条件 Ni内部电极层端部的氧化程度(％)
1100℃/1h     6
1100℃/2h     9
1100℃/3h     15
1000℃/3h     12
900℃/3h     8

Claims (18)

1.一种多层陶瓷电容器，包括通过交替堆叠主要含钡的钛酸盐的介电层和主要含Ni的内部电极层而形成的多层介电体，其中，存在含有Mg-Si-O作为组成成分的第一异相。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述第一异相存在于介电层和内部电极层的界面中或者在内部电极层中。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述第一异相还含有选自Mn和Cr的至少一种元素。
4.根据权利要求2所述的多层陶瓷电容器，其中，所述第一异相还含有选自Mn和Cr的至少一种元素。
5.根据权利要求1所述的多层陶瓷电容器，其中，在介电层中不存在含有Re-Si-O(其中Re指选自Y、Dy和Ho的一种或多种元素)的第二异相，或者如果存在，以比第一异相的比例更小的比例存在。
6.根据权利要求4所述的多层陶瓷电容器，其中，所述第二异相还含有Ca作为组成元素。
7.根据权利要求1所述的多层陶瓷电容器，其中，电介质含有SiO2和MgO作为第一子组分，并且Si和Mg的组成比是(Si/Mg)＜6。
8.根据权利要求5所述的多层陶瓷电容器，其中，电介质含有SiO2和MgO作为第一子组分，并且Si和Mg的组成比是(Si/Mg)＜6。
9.根据权利要求7所述的多层陶瓷电容器，其中，电介质含有稀土元素氧化物Re2O3作为第二子组分，且Re和Mg的组成比(Re/Mg)≤6。
10.根据权利要求1所述的多层陶瓷电容器，其中，电介质中MgO的含量是每100mol钡的钛酸盐中为2.5mol或更少。
11.根据权利要求7所述的多层陶瓷电容器，其中，电介质中MgO的含量是每100mol钡的钛酸盐中为2.5mol或更少。
12.根据权利要求11所述的多层陶瓷电容器，其中，电介质含有选自MnO和Cr2O3中的至少一种作为第三子组分。
13.根据权利要求12所述的多层陶瓷电容器，其中，电介质含有选自V2O5、MoO3和WO3中的至少一种作为第四子组分。
14.根据权利要求1所述的多层陶瓷电容器，其中，在相邻内部电极层之间的每一个介电层的厚度是5μm或更薄，并且组成介电层的陶瓷晶粒的平均晶粒直径是0.05μm或更大。
15.根据权利要求5所述的多层陶瓷电容器，其中，在相邻内部电极层之间的每一个介电层的厚度是5μm或更薄，并且组成介电层的陶瓷晶粒的平均晶粒直径是0.05μm或更大。
16.根据权利要求5所述的多层陶瓷电容器，其中，在内部电极层之间叠层的介电层的数量是100或更多。
17.一种多层陶瓷电容器的制造方法，包括：
层叠体生坯形成步骤，通过交替堆叠主要含钡的钛酸盐的介电层和主要含Ni的内部电极层来获得将成为多层介电体的层叠体生坯；
焙烧步骤，即通过在还原气氛中焙烧层叠体生坯，并且将含有Mg-Si-O作为组成成分的第一异相在介电层中析出来形成焙烧后的层叠体；以及
退火步骤，在比焙烧步骤中的温度低的温度和比焙烧步骤中的压力高的氧分压下对焙烧后的层叠体进行退火。
18.根据权利要求17所述的多层陶瓷电容器的制造方法，其中，在退火步骤中，将第一异相转移到介电层和内部电极层之间的界面或者转移到内部电极层。
CNB2005100041290A 2004-01-08 2005-01-07 多层陶瓷电容器及其制造方法 Expired - Fee Related CN100545969C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004002647 2004-01-08
JP2004002647 2004-01-08
JP2004349374A JP4776913B2 (ja) 2004-01-08 2004-12-02 積層型セラミックコンデンサ及びその製造方法
JP2004349374 2004-12-02

Publications (2)

Publication Number Publication Date
CN1637972A true CN1637972A (zh) 2005-07-13
CN100545969C CN100545969C (zh) 2009-09-30

Family

ID=34594020

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100041290A Expired - Fee Related CN100545969C (zh) 2004-01-08 2005-01-07 多层陶瓷电容器及其制造方法

Country Status (6)

Country Link
US (1) US7006345B2 (zh)
EP (1) EP1553605A3 (zh)
JP (1) JP4776913B2 (zh)
KR (1) KR100670623B1 (zh)
CN (1) CN100545969C (zh)
TW (1) TWI332218B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383896A (zh) * 2012-05-04 2013-11-06 三星电机株式会社 多层电子部件及用于制造其的方法
CN106505144A (zh) * 2016-10-17 2017-03-15 奈申（上海）智能科技有限公司 多层电卡陶瓷元件及其制备方法
CN109074956A (zh) * 2016-04-28 2018-12-21 株式会社村田制作所 陶瓷电子部件及陶瓷电子部件的制造方法
CN109616648A (zh) * 2018-12-10 2019-04-12 中国科学院物理研究所 一种含有内禀空位的二次电池电极材料及电池
CN109755020A (zh) * 2017-11-07 2019-05-14 太阳诱电株式会社 层叠陶瓷电容器
US10312023B2 (en) 2015-06-05 2019-06-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for producing the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4295179B2 (ja) * 2004-08-31 2009-07-15 Ｔｄｋ株式会社 電子部品およびその製造方法
KR100826785B1 (ko) * 2004-09-02 2008-04-30 가부시키가이샤 무라타 세이사쿠쇼 유전체 세라믹 조성물, 그 제조방법 및 적층 세라믹커패시터
JP4761062B2 (ja) * 2006-06-16 2011-08-31 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2008078593A (ja) * 2006-09-20 2008-04-03 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2008162818A (ja) * 2006-12-27 2008-07-17 Samsung Electro Mech Co Ltd 誘電体磁器組成物及び積層セラミックコンデンサ並びに誘電体磁器組成物の製造方法
US20080212258A1 (en) * 2007-02-05 2008-09-04 Tdk Corporation Electronic device and manufacturing method thereof
JP5023770B2 (ja) * 2007-03-30 2012-09-12 Ｔｄｋ株式会社 積層電子部品
KR100894064B1 (ko) 2007-09-03 2009-04-21 삼성에스디아이 주식회사 전자 방출 촉진 물질-함유 ＭｇＯ 보호막, 이의 제조 방법및 상기 보호막을 구비한 플라즈마 디스플레이 패널
KR100946016B1 (ko) * 2007-11-16 2010-03-09 삼성전기주식회사 저온 소성 및 고온 절연저항 강화용 유전체 조성물 및 이를이용한 적층 세라믹 커패시터
KR100943194B1 (ko) 2007-12-14 2010-02-19 삼성에스디아이 주식회사 마그네슘 산화물 입자가 표면에 부착된 플라즈마디스플레이 패널용 보호막, 이의 제조 방법 및 상기보호막을 구비한 플라즈마 디스플레이 패널
US7545626B1 (en) 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
EP2107578B1 (en) * 2008-03-31 2016-05-11 Samsung Electro-Mechanics Co., Ltd Multi-layer ceramic capacitor
KR101015127B1 (ko) * 2008-08-20 2011-02-16 주식회사 하이닉스반도체 반도체 장치의 전극, 캐패시터 및 그의 제조방법
KR101533411B1 (ko) 2009-12-11 2015-07-03 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
JP5093311B2 (ja) 2010-07-28 2012-12-12 Ｔｄｋ株式会社 積層型セラミック電子部品
JP2012129508A (ja) 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
CN102173155B (zh) * 2011-01-14 2013-11-20 北京化工大学 聚合物基陶瓷复合介电材料及其制备方法
DE102012101606A1 (de) * 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
JP6117557B2 (ja) * 2013-01-28 2017-04-19 京セラ株式会社 積層型電子部品
JP2015053502A (ja) 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
KR101659182B1 (ko) 2014-12-23 2016-09-22 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6533429B2 (ja) * 2015-07-28 2019-06-19 太陽誘電株式会社 積層セラミックコンデンサ
JP6378651B2 (ja) 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102691306B1 (ko) * 2018-11-13 2024-08-05 삼성전기주식회사 적층 세라믹 전자부품
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116144A (ko) * 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20220131609A (ko) * 2021-03-22 2022-09-29 삼성전기주식회사 적층 세라믹 전자부품
CN117716457A (zh) * 2021-07-15 2024-03-15 株式会社村田制作所 层叠陶瓷电容器
CN114538917B (zh) * 2022-01-29 2023-04-07 广东风华高新科技股份有限公司 一种高容量陶瓷介电材料、陶瓷电容器及其制备方法
KR20230117793A (ko) * 2022-02-03 2023-08-10 삼성전기주식회사 적층형 전자 부품
CN116874295A (zh) * 2023-06-07 2023-10-13 西安电子科技大学 一种层状高储能密度和高储能效率陶瓷介质及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218723A (en) * 1977-11-01 1980-08-19 University Of Illinois Foundation Heterophasic ceramic composition
WO1996013046A1 (fr) * 1994-10-19 1996-05-02 Tdk Corporation Condensateur pastille en ceramique multicouche
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP3305605B2 (ja) 1996-12-24 2002-07-24 京セラ株式会社 積層セラミックコンデンサ
JPH1126285A (ja) 1997-06-30 1999-01-29 Kyocera Corp 積層セラミックコンデンサ
JP3620314B2 (ja) 1998-11-09 2005-02-16 松下電器産業株式会社 誘電体磁器組成物およびこれを用いた積層セラミックコンデンサ
JP3419713B2 (ja) 1999-09-06 2003-06-23 ティーディーケイ株式会社 積層型セラミックチップコンデンサの製造方法
JP4557382B2 (ja) 2000-06-29 2010-10-06 京セラ株式会社 配線基板およびその製造方法
JP2002293627A (ja) * 2001-04-04 2002-10-09 Taiyo Yuden Co Ltd 誘電体磁器組成物及び磁器コンデンサ
JP4506084B2 (ja) * 2002-04-16 2010-07-21 株式会社村田製作所 非還元性誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383896A (zh) * 2012-05-04 2013-11-06 三星电机株式会社 多层电子部件及用于制造其的方法
CN103383896B (zh) * 2012-05-04 2017-09-01 三星电机株式会社 多层电子部件及用于制造其的方法
US10312023B2 (en) 2015-06-05 2019-06-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for producing the same
CN109074956A (zh) * 2016-04-28 2018-12-21 株式会社村田制作所 陶瓷电子部件及陶瓷电子部件的制造方法
CN109074956B (zh) * 2016-04-28 2020-07-10 株式会社村田制作所 陶瓷电子部件及陶瓷电子部件的制造方法
CN106505144A (zh) * 2016-10-17 2017-03-15 奈申（上海）智能科技有限公司 多层电卡陶瓷元件及其制备方法
CN109755020A (zh) * 2017-11-07 2019-05-14 太阳诱电株式会社 层叠陶瓷电容器
CN109755020B (zh) * 2017-11-07 2022-04-01 太阳诱电株式会社 层叠陶瓷电容器
CN109616648A (zh) * 2018-12-10 2019-04-12 中国科学院物理研究所 一种含有内禀空位的二次电池电极材料及电池
CN109616648B (zh) * 2018-12-10 2022-02-22 中国科学院物理研究所 一种含有内禀空位的二次电池电极材料及电池

Also Published As

Publication number Publication date
KR100670623B1 (ko) 2007-01-17
KR20050073531A (ko) 2005-07-14
TWI332218B (en) 2010-10-21
US7006345B2 (en) 2006-02-28
JP2005223313A (ja) 2005-08-18
JP4776913B2 (ja) 2011-09-21
TW200531100A (en) 2005-09-16
EP1553605A3 (en) 2007-10-31
CN100545969C (zh) 2009-09-30
EP1553605A2 (en) 2005-07-13
US20050152095A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
CN1637972A (zh) 多层陶瓷电容器及其制造方法
CN1181498C (zh) 介质陶瓷组合物与单片陶瓷电容器
CN1183561C (zh) 叠层陶瓷电容器及其制法
CN1610026A (zh) 多层陶瓷电容器
CN1330371A (zh) 介质陶瓷和电子元件
JP5121311B2 (ja) 誘電体磁器および積層セラミックコンデンサ
CN1619727A (zh) 电子零件、介电陶瓷组合物及其生产方法
CN1094917C (zh) 抗还原的介电陶瓷材料、制备方法及多层陶瓷电容器
CN1649049A (zh) 叠层陶瓷电容器
US9522847B2 (en) Dielectric ceramic, laminated ceramic electronic component, laminated ceramic capacitor, and method for producing laminated ceramic capacitor
CN1903787A (zh) 可低温烧结的介电陶瓷组合物和使用其的多层陶瓷电容器
CN1791563A (zh) X7r绝缘组合物
JP2011178632A (ja) 誘電体セラミックおよび積層セラミックコンデンサ
JP2019036708A (ja) 積層セラミックコンデンサおよびその製造方法
JP2010010157A (ja) 積層セラミックコンデンサ及び、その製造方法
CN101076503A (zh) 电介质陶瓷及叠层陶瓷电容器
WO2009119614A1 (ja) 積層セラミックコンデンサ
CN1832905A (zh) 介电陶瓷组合物和叠层陶瓷电容器
WO2009119613A1 (ja) 積層セラミックコンデンサ
CN1774406A (zh) 电介质瓷器组合物及电子部件
WO2012035935A1 (ja) 誘電体セラミック、積層セラミックコンデンサ、及びこれらの製造方法
JP4663141B2 (ja) 誘電体磁器および積層型電子部品
CN1790568A (zh) 电介质瓷器组合物、电子部件和它们的制造方法
CN1263045C (zh) 电子器件和介电陶瓷组合物以及其制备方法
JP5534942B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20150107

EXPY Termination of patent right or utility model