CN1589479A - 铁电或驻极体存储电路 - Google Patents

铁电或驻极体存储电路 Download PDF

Info

Publication number
CN1589479A
CN1589479A CNA028232593A CN02823259A CN1589479A CN 1589479 A CN1589479 A CN 1589479A CN A028232593 A CNA028232593 A CN A028232593A CN 02823259 A CN02823259 A CN 02823259A CN 1589479 A CN1589479 A CN 1589479A
Authority
CN
China
Prior art keywords
electrode
ferroelectric
memory circuit
electret
storage medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028232593A
Other languages
English (en)
Other versions
CN100449640C (zh
Inventor
H·G·古德森
P·-E·诺达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Film Oude Corp.
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1589479A publication Critical patent/CN1589479A/zh
Application granted granted Critical
Publication of CN100449640C publication Critical patent/CN100449640C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

在铁电或驻极体存储电路(C)中，特别是在具有改进了的抗疲劳性的铁电或驻极体存储电路中，优选是聚合物或低聚物存储材料的铁电或驻极体存储单元接触第一和第二电极，至少其中一个电极包含至少一种功能性材料，此功能性材料能够物理和/或化学体结合包含在电极或存储材料中的原子或分子物种，且显示以可移动的带电和/或中性粒子的形式在电极与存储材料之间迁移的倾向，其对二者都是有害的。具有上述性质的功能性材料用来抵消这种迁移的任何不利影响，导致存储单元抗疲劳性的改善。应用于矩阵可寻址的存储器件中，其中存储单元形成在铁电或驻极体薄膜存储材料特别是聚合物材料的全局层的不同部分中。

Description

铁电或驻极体存储电路
本发明涉及铁电或驻极体存储电路，特别是具有改进的抗疲劳性的铁电或驻极电介质驻极体存储电路，包含具有呈现滞后现象且能够被极化成具有给定极化值的正或负极化状态的存储材料的铁电或驻极体存储单元，以及以一种方式设置为直接或不直接接触存储材料的第一和第二电极，致使通过将适当的电压施加到电极，能够在存储材料上产生电位差，用来对未被极化的存储单元进行极化，或引发在存储单元的极化状态和相反的极化状态之间的转换，或引发存储单元中极化状态或其值的暂时改变。
近年来，非易失性数据存储装置已经显示，信息的每一位被储存为电可极化材料的局部化体积元中的极化状态。这种材料被称为驻极体或铁电材料。铁电材料形式上是驻极体材料的一个子类，且能够被自发极化成正或负的永久极化状态。借助于施加适当极性的电场，还有可能引发极化状态之间的转换。由于此材料即使在缺少外加电场时也能够保持其极化，故得到了非易失性。可极化的材料迄今典型为铁电陶瓷，且数据的写入、读出、以及擦除要求将电场施加到存储器件中局部化单元中的铁电材料，引起给定单元中的材料根据其先前的电性历史而转换或不转换其极化方向。在当前器件的正常操作过程中，铁电体可以经受延长或重复性质的电场应力和/或多次极化反转。这可能引起铁电体承受疲劳，亦即器件正常工作所要求的电学响应特性退化。疲劳的特征是剩余极化的减少，这又导致引发的极化反转时减小的开关电流信号。疲劳过程有时还伴有增大的矫顽场，这使器件更难以从一种极化状态转换到另一种极化状态，因而减缓转换过程。另一个不希望有的老化现象是出现痕迹，亦即铁电存储单元停留在给定极化状态一段时间，它可能变得越来越难以反转极化方向，并且对称性出现在沿任何一个方向转换极化所要求的场中。
有关疲劳和痕迹问题的解决办法时于此处讨论的基于铁电体或驻极体的器件的成功商业化是至关重要的。已经用于这些问题的大部分努力涉及到采用无机铁电体的器件。后者主要基于二类氧化物铁电体，亦即钛酸锆铅(PZT)以及诸如钽酸锶铋(SBT)和镧改性的钛酸铋(BLT)之类的层状化合物。其中SBT和BLT在具有诸如Pt的金属电极的简单电容器状存储单元结构中表现良好的抗疲劳性。但SBT和BLT电容器的转换极化以及某些铁电特性不如PZT。这些单元还要求更高的制造温度。另一方面，结合金属电极采用PZT的初期尝试已经证明，由于可转换的极化随着读出周期数目的增加而迅速退化，故对于大多数存储器应用是不成功的。深入研究的结果表明，带电缺陷(例如氧空位)的重新分布导致了电荷在界面处的积累，从而产生阻碍畴转换并使器件疲劳的钉扎位置。已经证明能够成功对付这一现象的对策是，采用最好具有类似于体铁电体的晶格结构的导电氧化物电极，其对到达电极/铁电体界面的氧空位进行中和。在诸如PZT的氧化物铁电体的情况下，电极材料的候选例子是RuO2、SrRuO3、氧化铟锡(ITO)、LaNiO3、钴酸镧锶(LSCO)、以及钇钡铜氧化物(YBCO)。在电极中提供临界原子种类供应的上述对策的一种替换方案是，通过掺杂和/或调整化学计量，在体铁电体中插入空位的吸收剂。借助于引入替换到Zr或Ti位置中且中和氧空位的诸如Nb之类的施主掺杂剂，此方法已经被用于PZT。
已经出现了对不同无机铁电组分的进一步改善和修正，构成了涉及无机特别是陶瓷铁电膜的现有技术的大体。有关现有技术的进一步背景信息，可参考例如下列文献：S.B.Desu，“Minimization ofFatigue in Ferroelectric Films”，Phys.Stat.Sol.(a)151，467-480(1995)；K.-S.Liu and T.-F.Tseng，“Improvement of(Pb1-xLax)(ZryTi1-y)1-x/4O3 ferroelectric thin films by use ofSrRuO3/Ru/Pt/Ti bottom electrodes”，Appl.Phys.Lett.，721182-1184(1998)，以及：S.Aggarwal et al.：“Switchingproperties of Pb(Nb，Zr，Ti)O3 capacitors using SrRuO3electrodes”，Appl.Phys.Lett.，75，1787-1789(1999)。但如下面所述，本发明人没有发现有关采用有机或聚合物驻极体或铁电体的器件中降低疲劳的任何相关的现有技术。
如本申请人提交的专利申请例如WO99/12170所述，有机基特别是聚合的铁电材料与其无机对应物相比，在用于存储器和/或处理装置方面提供了明显的优点。但在有机基铁电电容器中确实出现疲劳和痕迹，若不加以解决，则会严重阻碍商业化。不幸的是，已经出现的对抗无机铁电系统中疲劳的各种补救方法都由于化学性质和基本铁电性质(例如位移对永久偶极子)二者中的本质差别而无法用于这种情况。因此，本申请人在国际公开申请WO02/43071中已经提出一种铁电存储电路，其中，至少其中一个电极包含接触铁电聚合物存储材料的导电聚合物。此导电聚合物层也可以任选地被提供成常规金属电极与存储材料之间的夹层。所提供的这种设置改进了电极的电荷注入性质的控制，增加了在106极化转换周期以上保持足够的抗疲劳性的好处。但认为如所希望的铁电体或为了驻极体存储器应该在109的极化转换周期之上抗疲劳。新近还发现了输运现象，亦即，例如离子种类在电极与存储材料之间的交换不仅可能对二者有害，而且还可能对存储材料的抗疲劳性有不利的影响。
于是，对于使基于有机特别是聚合的驻极体或铁电体的存储器和/或处理装置中的疲劳过程最小化的对策和补救方法，存在着紧迫的需求。
根据上面所述，本发明的主要目的是，在应用有机驻极体或铁电材料的存储电路中以及将其用于数据储存和/或处理的装置中，提供用来降低和/或避免由电场应力引起的疲劳效应的基本对策。
本发明的进一步目的是提供其中防止或延误某些基本疲劳机制变为有效的存储电路结构的明确描述。
本发明的另一目的是列举结合在抗疲劳性存储电路中的特殊类材料，并列出大量特定相关的优选实施方案。
根据具有铁电或驻极体存储电路的本发明，实现了上述的目的和进一步特点和优点，其特征在于，至少其中一个电极包含至少一种功能性材料，其能够物理的和/或化学的体结合包含在存储单元的存储材料或电极材料中的原子或分子种类，且呈现以移动带电和/或中性粒子的形式从电极材料迁移到存储材料中或从后者迁移到前者的倾向，从而能够抵消对存储单元的存储材料或电极材料的功能性质的不利影响。
在本发明中，被认为有利的是，所述至少一种功能性材料单独或相应结合地具有与电极材料可兼容的电学和/或化学性质；相对介电常数大约等于或大于存储材料的相对介电常数；在结合所述原子或分子种类时基本上保持不变的相对介电常数；以及在结合所述原子或分子种类时基本上保持不变的电导率。
在根据本发明的第一优选实施方案中，所述至少一种功能性材料被提供成均匀分布在电极材料中。在此优选实施方案的一个变型中，所述至少一种功能性材料被提供在延伸到所述至少一个电极的表面并接触存储材料的部分电极材料中。在采用二种或更多种功能性材料的情况下，则其能够被提供在所述部分电极材料的各个单独的层面中。
在根据本发明的存储电路的第二优选实施方案中，所述至少一种功能性材料被提供在所述至少一个电极的一个或多个表面层中，所述一个或多个表面层被提供为所述至少一个电极与存储材料之间的一个或多个夹层，且在采用二种或更多种功能性材料的情况下，其能够被提供在各个二个或多个夹层中。
有利的是，所述至少一种功能性材料被选择成下列的一种或多种，亦即类金刚石纳米复合物薄膜材料、导电碳化物材料、导电氧化物材料、导电硼化物材料、导电氮化物材料、导电硅化物材料、导电碳基材料、或导电聚合物或共聚物材料。
在此联系中，导电碳化物材料可以是下列一种或多种，亦即碳化钽、碳化钛、碳化锆、或碳化铪；导电氧化物材料可以是下列一种或多种，亦即二元氧化物、三元氧化物、掺杂或不掺杂的二元氧化物、或掺杂或不掺杂的三元氧化物；导电硼化物材料可以是下列一种或多种，亦即硼化铪、硼化锆、或硼化铬；导电氮化物材料可以是下列一种或多种，亦即氮化钛、氮化锆、氮化铪、氮化钽、氮化钒、氮化铌、或氮化铬；导电硅化物材料可以是硅化钛；导电碳基材料可以是下列一种或多种，亦即石墨碳、富勒烯、或具有氰基(CN)实体的物质。
有利的是，导电聚合物或共聚物材料能够被选择为下列一种或多种，亦即掺杂的聚吡咯(PPy)、掺杂的聚吡咯(PPy)衍生物、掺杂的聚苯胺、掺杂的聚苯胺衍生物、掺杂的聚噻吩、以及掺杂的聚噻吩衍生物。
有利的是，铁电或驻极体存储材料是聚合物或低聚物材料或包含这类材料的混合物或复合物。在此联系中，铁电或驻极体聚合物存储材料能够被选择为下列一种或多种，亦即氟化聚亚乙烯(PVDF)、具有任何一种其共聚物的聚亚乙烯、基于共聚物或PVDF-三氟乙烯(PVDF-TrFE)的三元聚合物、奇数尼龙、具有其共聚物的任何一种的奇数尼龙、氰基聚合物、以及具有其共聚物的任何一种的氰基聚合物。
有利的是，电极材料能够被选择为下列一种，亦即铝、铂、金、钛、铜、或它们的合金或复合物。
有利的是，利用物理或化学气相淀积、或利用旋涂或浸涂工艺将存储材料提供在存储电路中，利用物理或化学气相淀积将电极材料提供在存储电路中，并利用物理或化学气相淀积或基于溶液的工艺将所述至少一种功能性材料提供在存储电路中。优选地，存储材料、第一和第二电极、以及若合适的话所述至少一个夹层，则都提供为存储电路中的薄膜，于是就将后者实现为基本上的薄膜器件。
有利的是，根据本发明的多个铁电或驻极体存储电路构成了矩阵可寻址阵列的存储电路，存储电路的存储单元构成了铁电或驻极体薄膜存储材料的全局层中各个不同的部分，第一和第二电极分别构成了第一和第二电极装置，每个电极装置包含多个平行的条形电极，第二电极装置的电极被取向为与第一电极装置的电极成一角度，最好是正交于第一电极装置的电极，且铁电或驻极体薄膜全局层被夹在其间，致使存储电路的存储单元被限定在薄膜全局层中第一电极装置的电极与第二电极装置的电极的各个交叉点处，由电极装置和具有存储单元的存储材料全局层形成的存储电路的阵列从而实现了集成的元源矩阵可寻址铁电或驻极体存储器件，其中各个存储单元为写入和读出操作的寻址通过与用于驱动、控制以及探测的外部电路适当连接的电极装置的电极而进行。
下面参照各个优选实施方案并结合附图来更详细地描述本发明，在附图中
图1示出了与本发明有关的一般存储电路，代表例如现有技术所公开的数据储存器件中基本存储单元，
图2是根据本发明第一优选实施方案的存储电路，
图3是根据本发明第二优选实施方案的存储电路，
图4是根据本发明第二优选实施方案的变型的存储电路，
图5a-e是大致地功能性材料结合离子的某些不同模式，
图6a是包含根据本发明的存储电路的矩阵可寻址存储器件的平面图，
图6b是图6a器件沿x-x线的剖面，
图6c是对应于图3实施方案的图7a中器件的存储电路细节，以及
图7是用于本发明的类金刚石纳米复合物(DLN)膜形式的功能性材料的示意结构。
本发明通常基于将至少一种功能性材料引入到为一般类电容器结构的存储电路中，致使其一方面与驻极体或铁电存储材料、另一方面与类电容器结构的电极形成界面。因此，至少一种功能性材料可以是电极的组成部分。此功能性材料是导电的，因而可以被看作类电容器结构中的附加电极材料。除了导电之外，功能性材料的一个重要属性是能够将某些在经由电极施加在类电容器结构上的电场的影响下、或在浓度梯度的影响下从驻极体或铁电体迁移的离子或中性物种捕获并结合到其结构中。如从下面更详细的描述中可见，离子或中性物种的这种捕获和结合以功能性材料的原子或分子组分的替位或填隙式地进行。对有目的地建立在电极结构中的反应物种的化学键联也是可能的。在所有的情况下，功能性材料都将保持导电。
如图1所示，结合本发明，对用于数据储存和处理应用的类电容器存储电路中使用的聚合物存储材料中的疲劳和痕迹的原因已经进行了广泛的研究。存储电路C包含与存储材料2形成界面的第一和第二电极1a、1b，在此情况下，铁电聚合物夹在平形板类电容器结构中的两个电极之间。借助于将电压信号施加在电极之间，铁电聚合物经受可以影响或检测其极化状态的电场。虽然要求通常可应用于有机和聚合驻极体和铁电体，但随后的讨论将主要处理聚合铁电体，重点在于PVDF及其具有TrFE和/或TFE的共聚物和/或三元聚合物。这是为了对表述提供重点和具体例子，以及为了包含未来关注的器件的特殊情况出现的各种材料。
基于实验和理论证据，本发明人已经发现，疲劳和痕迹通常重现的普遍存在的主导机制是在电位和化学势的影响下，带电杂质物种在铁电体聚合物的体中以及电极区附近的重新分布。在到达铁电体/电极界面时，这些杂质可能被铁电体/电极界面处的深陷阱捕获，或与电极材料发生化学反应。这些杂质可以产生反应产物，其对于随后到达电极的离子物种在电极处形成绝缘阻挡层以及陷阱。根据陷阱的深度，局部化电荷可能在电极表面上建立，并通过产生去极化场因而产生铁电畴的钉扎而破坏单元的功能。离子或中性物种与电极之间的化学反应也可能破坏电极的物理完整性，并通过将其电导率降低到不可接受的低水平而使之丧失功能。
于是，由于与电极处或铁电存储材料体中内部界面(亦即畴边界或非晶与结晶区之间的边界，或晶粒边界)处的缺陷积累相关的二次效应，使得丧失了铁电活性。这些缺陷(例如离子物种)可以是来自合成或膜制造工艺的铁电材料中事先存在的外来杂质，或是由于存储单元制造过程中产生的各种形式的应力、或随后与器件工作有关的电学或机械应力造成的铁电体退化而引起的。
所发现的能够有效对抗上述有害现象的补救方法，且其构成下面待要描述和举例说明的本发明，从根本上不同于为上述称为无机铁电存储膜提供的方法，其中易失性组分例如PZT中的氧在铁电体转换过程中丧失。在这种情况下，补救方法集中在借助于取代诸如氧之类的丢失物种、以及借助于用体铁电体的掺杂或化学计量修正方法抑制空位产生来填充空位。
根据本发明的一个实施方案，接触铁电体的电极制备成捕获例如到达电极/铁电存储材料界面的离子，并将所述离子结合到电极结构中而不损失电极材料中的导电性。借助于慎重选择电极材料而达到了这一点，其中每个电极可以是单个单片或膜，或其中每个电极产生为包含二个或多个功能层的夹层结构。整个电极结构所希望的功能列举如下，亦即
i.导电性。
ii.有害离子物种的捕获/结合。
iii.对抗杂质从铁电体向电极的迁移而导致电极渗透的阻挡活动。
iv.对抗带电或中性物种从电极迁移到铁电体中的阻挡活动。
此处，导电性确保了从体铁电存储材料到达电极处的离子物种被中和。于是电荷不能够积累，这可能在体铁电体中产生强的局部畴钉扎场或显著的去极化场。电极结构中离子的结合确保了被中和的离子不积累在电极/铁电体界面处，否则其可能产生不导电的阻挡层，甚至引起结构损伤。最后，良好的阻挡性质提供了对抗来自体铁电体的化学侵蚀性杂质渗透的保护，这些化学侵蚀性杂质可能对背面电极材料或存储器件的其它组成部分进行化学攻击，或提供了对抗由于部分器件的结构性位错(例如由释放的气体施加的压强)而仍然可能引起损伤的侵蚀性较小的杂质渗透的保护。
图2示出了根据本发明的存储电路的第一优选实施方案，其中，单个电极材料提供了电极1a和1b的所有最重要的功能。在此情况下，功能性材料可以被认为均匀地分布在电极材料中。作为替换，功能性材料3可以被提供在电极1a和1b的部分电极材料中。此部分则必须延伸到接触存储单元的铁电存储材料2的电极1a和1b的表面，以便具有所需的效应。在此情况下，二种或多种功能性材料能够被提供在此部分的各个层面，亦即提供在电极材料中的层化设置中。从上面可见，在第一实施方案中，功能性材料在电极材料中的结合适当地消除了使用功能性材料的单独和不同夹层的必要，分别如图3和4所示第二实施方案情况那样。第一实施方案中结合功能性材料3的电极1a和1b的实际提供可能要求比下面所述第二实施方案情况更困难的工艺问题。但是，在根据本发明的存储电路中提供各种材料和层的工艺要求将下面简要地进一步讨论。显然，第一实施方案要求特殊质量的电极材料，但如下面要举例说明的那样，这种材料是存在的。
图3示出了根据本发明第二优选实施方案的存储电路。其具有类电容器结构，其中，电极1a和1b所需的不同功能由功能性材料3的二个单独的夹层3a、3b提供。这些夹层3a、3b被夹在电极1a和1b与存储材料2之间。夹层3a、3b包含导电的且能够将从存储单元C的铁电存储材料2迁移到电极1a、1b的离子物种结合到其结构中而不丧失导电性的功能性材料3。高度导电的电极材料构成了电极1a、1b，并提供了到外部驱动和读出电路的良好导电性。电极1a、1b涂敷有在面对铁电存储材料2的侧上形成夹层3a、3b的导电离子捕获功能性材料3。离子捕获层3a、3b表现出对离子物种良好的阻挡性质，致使防止了对背面电极材料以及存储电路C的其它可能组成部分的渗透和化学攻击。不同夹层中的这种功能分离可以延伸到包含甚至更多层的结构，从而扩大了可以使用的电极材料的范围，并改善了性能和/或可制造性。例如，可以是分别由多个子层构成的夹层3a、3b，每个包含特定功能性层，并因此定制为诸如第7页中ii)-iv)所列举的其中一种特定功能性。
图4示出了根据本发明的存储电路的第二优选实施方案的变型，说明了存储单元C任一侧上的二个单独的夹层3a；4a以及3b；4b的使用。面对铁电存储材料2的夹层3a；3b是导电的，且能够吸附来自铁电存储材料2的杂质。夹层4a、4b同样包含导电的且具有良好阻挡性质的功能性材料3，防止了杂质转移到高度导电材料的电极层1a、1b，例如提供到器件中其它电路部分的连接。后者可以有利地是用于同一器件其它部分的导体材料，以便简化制造工艺。
下面稍微详细地来描述功能性材料的工作原理。离子和中性杂质物种可以以几种方式结合到电极结构中，如图5a、5b、5c所示。如图5a(i)和5a(ii)所示，替位意味着杂质移去功能性材料的原本组分并取代其位置。被释放的原本组分替代地可能迁移到另一将其重新约束的位置，例如通过在此图或下面的图5a、5b中任一所示的某种机制。图5b(i)和图5b(ii)示出了借助于空位填充的结合，而图5c(i)和图5c(ii)示出了填隙安置。在所有这些情况下，应该指出的是，对于功能性材料中的原子和空位存在特定的迁移率。于是，即使具有良好阻挡性质的致密材料，通过原子和分子重新安排，也可以在与铁电存储材料2相对的界面处超过其第一单层的深度中容纳杂质。
上述的策略明确地限制了提供具有包括功能性材料3的电极1a、1b，或者替换地具有功能性材料3的夹层3a、3b的铁电存储材料2的存储单元的可接受制造工艺的范围，以及可以选择来产生这种器件的材料和工艺的范围。于是，必须避免在各种层或材料界面处产生大量杂质进入或化学和物理缺陷的生硬的清洗和涂敷步骤。
显然，对于在其开始丧失其所希望的性质之前能够结合到电极结构中的杂质的数量必定存在着一个限度。但值得指出的是，器件寿命的延长，并不必需是无限时间以至失效，是大多数情况所谋求的。而且，在许多情况下，主要问题可能是起源于材料合成或器件制造工艺的初始杂质种群造成的。当其在电极中或在单独的夹层中被清除和容纳时，这一种群就不再成为问题，允许器件能够在延长的时间内稳定地工作。
有利的是，功能性材料应该具有与电极材料兼容的电学和/或化学性质，且不管功能性材料是否被提供成分布在电极材料中或作为其表面层，这都是适用的。特别是意味着功能性材料对于电极材料和铁电或驻极体存储材料二者在化学上将是兼容的。这也意味着功能性材料在适当结合来自电极材料或存储材料的迁移原子或分子物种之后，仍然应该保持其原来的电学和化学性质，并在电极材料和存储材料二者的意义上特别地呈现可兼容。通常还要求无论分布在电极材料中并且特别是当提供为其表面层时，还是提供为电极与存储材料之间的夹层，所使用的功能性材料应该具有高频相对介电常数大约等于或大于存储材料的高频相对介电常数，以便避免存储材料与电极材料之间的电学衰减。虽然导电，但功能性材料的相对介电常数可能适当地小于电极材料的相对介电常数，但优选高于铁电存储材料，且当迁移原子或分子物种被结合时，应该保持此性质不变。在这种结合基础上，功能性材料的导电性不应该改变。
根据本发明的存储电路可以被用作这种存储电路的矩阵可寻址阵列中的存储电路。换言之，它们可以构成图6a中的平面图和沿图6b中X-X线的剖面所示的无源矩阵可寻址存储器件。由于不存在连接到存储电路的开关晶体管以用来在寻址操作中转换存储单元C的开启与关断，因此此存储器件被称为无源矩阵器件。这将意味着存储单元C的存储材料在其不被寻址的状态下不与矩阵可寻址器件的任何寻址电极接触。基本上，这种存储器件由第一组平行的条形电极1b形成，其在图6b中所示为位于衬底上且被功能性材料的夹层3b所覆盖，以及夹层3b之后是铁电存储材料的全局层，亦即铁电聚合物2，其接着又被功能性材料的全局层3a覆盖，功能性材料的全局层3a上提供同样包含平行的条形电极1a但取向于和电极1b正交，以便形成正交的电极矩阵的另一组电极。电极1a可以例如被认为是矩阵可寻址存储器件的字线，而电极1b可以被认为是其位线。在字线1a与位线1b之间的交叉点处，存储单元被限定在存储材料2的全局层的矩阵中。于是，存储器件将包含对应于矩阵中电极交叉点数目的多个存储电路C。存储电路C在图6c的剖面中更详细地示出，并对应于根据本发明的存储电路的第二优选实施方案。换言之，功能性材料3被提供在分别与电极1a和1b形成界面的各个夹层3a和3b中，其间夹有存储材料2。可以理解的是，图6a和6b所示类型的存储器件可以在电极1a上配备有绝缘层(或所谓分隔层)，然后，第二相似器件可以被层叠在其顶部上等，从而形成如现有技术所知的层叠的或立体的存储器件。要理解的是，虽然在图中未示出外围的外部电路，但形成图6a中的存储器件中的相应字线和位线的电极1a和1b都要被连接以适当的驱动、控制以及读出电路，以便对矩阵可寻址存储器件的存储单元执行写入/读出操作。
在这种矩阵可寻址存储器件中提供功能性材料需要稍微注意生产细节。例如，位线电极1b可以位于衬底S上，且一开始被淀积成覆盖衬底的全局层，然后例如在标准光刻工艺中图形化电极，以便形成条形位线电极1b。作为替换，可以在衬底中形成其剖面部分对应于电极1b的平行凹陷，然后将其填充以适当处理的电极材料，若有要求，可以将其平坦化直至电极顶部表面与衬底表面齐平。当功能性材料3被结合在电极材料中时，可以用物理或化学气相淀积来淀积二种材料，以便得到功能性材料在电极材料中的同时或逐渐结合。或者，在下列单独的步骤中，层3b或功能性材料可以被形成为存储器件中的全局层，然后，在功能性材料的另一全局层3a被提供为覆盖存储材料2的全局层之前，淀积存储材料的全局层2。最后，字线电极1a被提供成如图6a所示，并可以被具有绝缘和分隔功能的平坦化层覆盖。得到的结构当然是一种存储器件，它将根据本发明的多个存储电路C集成在无源矩阵可寻址存储阵列中。当功能性材料3被提供在各个夹层3a、3b中时，二个层以及存储材料2都被提供成存储器件中的全局层、亦即未被图形化的层，于是能够将单个存储电路集成到这种存储电路阵列中，其数目能够达到几千万或几亿或甚至更多，而且具有储存与预定极化状态或每个单独存储电路的值相同的位数的容量。而且，借助于适当的设置用于写入和读出的外部电路，这种存储器矩阵可寻址存储器件可以在非常巨大的并行规模上执行读出操作的写入。
下面用适合于与含氟存储材料一起使用的功能性材料或其夹层的清楚描述，来提供能够被用于根据本发明的存储电路的功能性材料的各种例子。重点基于这一事实，即某些含氟聚合铁电体，特别是PVDF以及TrFE和VDF的共聚物，表明非常有前景作为未来的数据存储器件的存储材料。同样的事实是，含氟存储材料由于中性以及离子形式中的氟和氟化氢的迁移率和化学侵蚀性而具有特殊的挑战。
实施例1：具有类金刚石纳米复合物(DLN)膜的电极
近年来，已经开发了一种新类型的膜，其中结合了良好的抗腐蚀性和阻挡性质与电导率，借助于在膜生长过程中改变组分，此电导率能够在18个数量级上进行调整(参见例如”Method for formingDiamond-Like Nanocomposite or Doped-Diamond-LikeNanocomposite Films”，美国专利No.5352493(1994)；(VeniaminDorfman and Boris PyPkin))。被称为类金刚石纳米复合物(DLN)碳膜，这些膜有些相似于更加众所周知的类金刚石碳(DLC)膜(参见例如”Method of forming Diamond-like Carbon Coating inyacuum”，国际公开申请WO98/54376(A.I.Maslov等)，但是包括由氢稳定的占优势的金刚石键合的碳的互渗透随机网络，以及由氧稳定的类玻璃硅。这种C-Si自稳定非晶结构构成了基体用于引入金属，其形成能够提供低达10e-4Ωcm的电阻率的第三互渗透网络。根据所希望的性质，这些金属可以选自包括Li、Ag、Cu、Al、Zn、Mg、Nb、Ta、Cr、Mo、W、Rh、Fe、Co和Ni的很广的范围中。这些膜能够以高速率被淀积在几乎任何一种衬底材料上，使后者仅仅经受温和的温度提升(室温淀积温度)。实际上对本文有关的所有材料，亦即用作电极和铁电体的无机以及有机和聚合材料(例如金属、氧化物、陶瓷、塑料)，粘着性都是良好的。对特氟纶观察到的良好粘着性与诸如PVDF及其与TrFE的共聚物之类的化学上紧密相关的聚合铁电体有关。
DLN的一个重要特点是有可能对每种给定的应用定制微结构以及化学性质。例如，考虑从铁电体向由DLN组成的电极表面迁移的侵蚀性物种的结合问题。如上述文献所述，DLN包含相渗透的子网络的网。这些子网络可以被选择来满足不同的电极结构要求，亦即结构完整性、阻挡性质、电导率、以及来自铁电体存储材料的杂质的容纳。
具体考虑图7所示的DLN膜的结构。一个网络由占主导地由氢稳定的sp3键合的碳组成，构成结构骨干。另一网络由氧稳定的硅组成，与C-H网络相互缠绕，并与后者一起提供整个电极结构的机械强度和阻挡性质。第三，存在着其元素选自周期表1-7b和8族中的掺杂剂元素或掺杂剂化合物的网络。这些掺杂剂被容纳在形成在其它二个网络之间的纳米孔的网络中，且在此情况下是密度在渗透限之上的金属，提供电导率并附加于结合的网络结构的阻挡性质。在DLN制造工艺过程中，其它掺杂剂也可以以受到控制的方式被结合；于是，可以在膜的深度内产生掺杂剂浓度梯度。现在假设要处理的杂质是例如F-离子和氟化氢，其与PVDF和P(VDF-TrFE)铁电体有关。当到达以DLN膜为代表的电极界面时，杂质将进入纳米孔网络并在其中变得不动。网络内部的捕获可以由于图5a-c所示的任意的普通机制而发生。如对物理和化学领域中技术人员显而易见的那样，图7中的结构提供了非同一般的机会范围来选择优选的捕获机制。典型地，对于永久不动来说，深陷阱是期望的。达到此目的的一种方法是在电极材料内部提供呈现与杂质物种(例如，氟)有强化学反应的位置，且其中反应产物仍然闭锁在结构中而对电极的功能没有有害的影响。在此处的例子中，人们注意到不仅纳米孔网络中的掺杂剂，而且氧稳定的硅网络本身也能够用作电极结构中的牺牲反应物种。例如，HF是已知的用于选择性地腐蚀DLN中的Si-O网络(参见V.Dorfman：“Diamond-like nanocomposites(DLN)”，ThinSolid Films，212 267-273(1992))。
实施例2：作为功能性材料的导电碳化物
过渡金属碳化物具有高熔点，显示良好的耐磨性，且化学上稳定。许多过渡金属的氮化物也是良好的导体。此处，重点是碳化钽(TaC)、碳化钛(TiC)、碳化锆(ZrC)、以及碳化铪(HfC)。对于与目前的Ti电极结合，TiC是特别关注的。这些化合物形成为NaCl结构，并具有金属键、共价键、以及较少量离子键的复杂组合。电阻率依赖于结晶完整性，且典型为30-50·10-8Ωm。
这种材料的薄膜典型地用辉光放电技术，例如反应磁控管溅射来形成。形成质量良好的膜的方法已被成熟开发，且各种材料例如被用作扩散阻挡、耐磨涂层、以及光学涂层。
实施例3：作为功能性材料的导电氧化物
这包括掺杂的/不掺杂的二元或三元氧化物。典型的淀积技术是CVD/旋涂(Sn2O3∶In，SnO2∶F，ZnO∶Al)以及溅射(LSMO，RuO，IrO2，ITO)。
实施例4：作为功能性材料的导电硼化物
这包括HfB，ZrB，CrB。
实施例5：作为功能性材料的导电氮化物
氮化物化合物具有使材料成为金属性、半导性、或绝缘性的范围很广的导电性。特别是过渡金属的氮化物已经吸引了很大的科学兴趣。这些材料具有高熔点，显示良好的耐磨性，且化学上稳定。许多过渡金属的氮化物也是良好的导体。此处，重点是4A族的氮化物；氮化钛(TiN)、氮化锆(ZrN)、以及氮化铪(HfN)。对于与Ti电极结合，TiN是特别关注的。这些化合物形成为NaCl结构，并具有金属键、共价键、以及离子键的复杂组合。电阻率依赖于结晶完整性，且典型为20-30·10-8Ωm。这种薄膜典型地用辉光放电技术，例如反应磁控管溅射来形成。形成质量良好的膜的方法已被成熟开发，且各种材料例如被用作扩散阻挡、耐磨涂层、以及光学涂层。此外，也可以采用诸如TaN、VN、NbN之类的5A族氮化物以及诸如CrN之类6A族氮化物。
相关的文献可参见例如：Louis E.Toth的“Transition metalcarbide and nitrides”，Academic Press 1971出版；J.E.Greene，J.E.Sundgren，L.G.Hultman等人的论文。
实施例6：作为功能性材料的导电聚合物
随着银色的全反式聚乙炔(PA)的开发(H.Shirakawa)以及稍后用例如I2对相同材料的掺杂(H.Shirakawa，E.J.Louis，A.G.MacDiarmid，C.K.Chiang and A.J.Heeger，J.Chem.Soc.Chem.Comm.(1977)579)，大约25年前就合成了第一种高导电性聚合物。发现这些膜的电导率约为103(Ωcm)-1的量级。很快就发现像聚对亚苯基(PPP)、聚吡咯(PPy)、聚对亚苯基亚乙烯基(PPV)、聚噻吩(PT)以及聚苯胺(PANI)的其它共轭聚合物也能够掺杂。但这些材料的缺点是无法加工。
80年代中期，发现当羟基侧链被加入到聚噻吩得到聚(3-羟基噻吩)(P3AT)时，共轭聚合物能够被加工(可溶解也可熔化)。也发现了对这些材料进行掺杂的可能性(Sato，Tanaka，Kaeriyama，Synthetic Metals 18(1987)229)，但稳定性很差(G.Gustafsson，O.Inganas，J.O.Nilsson，B.Liedberg，Synthetic Metals 31(1988)297)。
在接下来的几年中，进一步开发了导电聚合物，提供了也是处于掺杂状态的可加工的材料(例如聚苯胺十二烷基苯磺酸，Pani DBSA)以及可溶解的材料(例如，具有聚苯乙烯磺酸的聚乙烯二羟基噻吩，PEDOT-PSS)。目前，电导率为102(？)-105(Ωcm)-1范围中的导电聚合物已经大量应用商业化。
实施例7：作为功能性材料的导电硅化物
这包括TiSi2。
实施例8：其它类型的功能性材料
这包括石墨碳、诸如C60(巴克明斯特富勒烯)之类的富勒烯、以及以氰基(CN)作为功能团的物质。
在根据本发明的存储电路中，存储单元中的存储材料优选是铁电或驻极体存储材料。此材料有利地是目前认为分布最广的聚合物和最为了解的聚合物存储材料的聚亚乙烯-三氟乙烯(PVDF-TrFE)。此存储材料将在电极之间形成界面，以便构成完整的存储电路，且这些电极通常是金属性的，优选由铝、铂、钛、铜、或它们的复合物的合金制成。此电极材料将在任何情况下显示良好的导电性。本领域技术人员众所周知并在文献中已经大量讨论的这方面的一个问题是，需要直接在其内在具有比电极材料低得多的熔点的聚合物存储材料上提供电极作为金属化。当上述各种优选类型的根据本发明的功能性材料被提供在本发明的存储电路中时，也出现基本上相同的问题。此问题依赖于待要实现的实际进一步实施方案而稍许不同地展现其本身。通常，第一电极，即1a，其电极材料例如借助于用物理或化学气相淀积而淀积在未示出的衬底上来提供于存储电路中。在图2所示的第一实施方案中，功能性材料则能够在相似的气相淀积工艺中被包括，导致形成包含均匀地分布在电极材料中的功能性材料的电极1a。作为替换，未被混合的电极材料处于如前用物理或化学气相淀积方法淀积的初试工艺阶段中，然后在下列工艺阶段中以提高的量加入功能性材料。然后可以在不同的工艺阶段中进行一种以上功能性材料的淀积，导致这些材料在电极材料邻近其表面的部分中分层地或分级地分布，其中可以用旋涂或浸涂工艺来进行后续淀积存储材料。由于具有其低熔点的存储材料现在被淀积在结合一种或多种功能性材料的电极材料的固化层上，故通常不存在后续工艺步骤具有热或化学兼容性的问题。但当具有一种或多种混合功能性材料的第二电极，例如1b将被淀积在聚合物存储材料上时，要特别注意避免此进一步的淀积工艺对已经提供的聚合物存储材料的有害影响。于是，当在聚合物存储材料表面上形成电极或功能性材料的初始膜时，应该采用包含输入到聚合物材料中的低热输入通量的物理或化学气相淀积。例如，在此阶段中，输入到聚合物存储材料的热能可以被保持在远低于某一数值，以避免在存储材料的体积元中的建立超过其熔解热的热能。
一旦存储材料被功能性材料或电极材料或其混合物的初始薄膜涂敷，就能够依赖于已经形成的薄膜的足够散热容量而继续淀积工艺，致使存储材料不再受到有害影响。应该指出的是，如图3所示，上述工艺考虑是普遍适用的，而不管功能性材料是被提供成混合在电极材料中，还是在单独的工艺中形成其表面层或电极与存储材料之间的夹层。还应该指出的是，可以用结合上述实施例2或实施例5简要指出的各种方法来淀积功能性材料。
当导电聚合物被用作功能性材料时，不能与常规的亦即金属性电极材料混合，而是在任何情况下应该被淀积在其表面处，从而形成本发明存储电路中的夹层。如在本申请引言中所指出的那样，根据现有技术，已经试图利用导电聚合物作为唯一的电极材料，亦即一起避免金属电极。但由于导电聚合物化学上不同于聚合物存储材料，故仍然有可能由于移动的带电和/或中性粒子在任一之间的迁移而恶化其中任一，防止此结果是本发明的主要目的。因此，在仅仅采用导电聚合物材料的电极的情况下，能够有利地将功能性材料结合在这种电极中作为其掺杂剂，致使电极现在完全结合了所要求的导电和电荷转移功能，并具有所希望的功能性材料效应，亦即包含在电极材料或存储材料中的原子或分子物种的结合，且易于在其间迁移。
最后，应该指出是的，借助于在第三工艺步骤中用结合或具有其一个或多个表面层的功能性材料来提供第二电极，也有可能避免涉及到耐火电极材料的常规金属化或淀积工艺的复杂性，这涉及到使用附加的未示出的衬底或例如适当电绝缘材料的底板，然后，在低温工艺中，可使用的第二电极层和/或功能性材料层被层叠到存储材料。当还考虑到能够大幅度消除功能性材料和/或电极扩散到存储材料中的事实时，这可能特别有利。
如本领域技术人员所知，应该理解的是，存储电路的所有层，不管是电极层、存储材料层，还是功能性材料的夹层，都能够用此处所述的任何一种淀积工艺来淀积成薄膜。对于本领域和高度相关的技术人员来说应该是显而易见的，作为例如基于诸如铁电聚合物之类的有机材料的铁电存储器目前看来只是薄膜器件。

Claims (24)

1.一种铁电或驻极体存储电路(C)，特别是具有改进的抗疲劳性的铁电或驻极体存储电路，包含具有呈现滞后现象且能够被极化成具有给定极化值的正或负极化状态的存储材料(2)的铁电或驻极体存储单元，以及以一种方式设置为直接或不直接接触存储材料的第一和第二电极(1a，1b)，致使通过将适当的电压施加到电极，能够在存储材料(2)上产生电位差，用来对未被极化的存储单元进行极化，或引发在存储单元的极化状态和相反的极化状态之间的转换，或引发存储单元中极化状态或其值的暂时改变，
其特征在于，至少一个电极(1a；1b)包含至少一种功能性材料(3)，所述至少一种功能性材料(3)能够物理和/或化学体结合包含在存储单元的存储材料(2)或电极材料中的原子或分子物种，并呈现以可移动的带电和/或中性粒子形式从电极材料迁移到存储材料(2)中或从后者迁移到前者的倾向，从而能够抵消对存储单元的存储材料(2)或电极材料的功能性质的不利影响。
2.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)单独地或结合地具有可与电极材料兼容的电学和/或化学性质。
3.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)的相对介电常数大约等于或大于存储材料(2)的相对介电常数。
4.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)的相对介电常数在结合所述原子或分子物种时基本上保持不变。
5.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)的电导率在结合所述原子或分子物种时基本上保持不变。
6.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)被提供成均匀分布在电极材料中。
7.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)被提供在延伸到所述至少一个电极(1a；1b)的表面并接触存储材料(2)的部分电极材料中。
8.根据权利要求7的铁电或驻极体存储电路(C)，其特征在于，二种或更多种功能性材料(3)被提供在所述部分电极材料的各个单独的层面中。
9.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)被提供在所述至少一个电极(1a；1b)的一个或多个表面层(3a；3b)中，所述一个或多个表面层(3a；3b)被提供为所述至少一个电极(1a；1b)与存储材料2之间的一个或多个夹层。
10.根据权利要求9的铁电或驻极体存储电路(C)，其特征在于，二种或更多种功能性材料(3)被提供在各自的二个或多个夹层(3a，4a；3b，4b)中。
11.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，所述至少一种功能性材料(3)被选择为下列的一种或多种，亦即类金刚石纳米复合物薄膜材料、导电碳化物材料、导电氧化物材料、导电硼化物材料、导电氮化物材料、导电硅化物材料、导电碳基材料、或导电聚合物或共聚物材料。
12.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，所述导电碳化物材料是下列的一种或多种，亦即碳化钽、碳化钛、碳化锆、或碳化铪。
13.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，所述导电氧化物材料是下列的一种或多种，亦即二元氧化物、三元氧化物、掺杂或不掺杂的二元氧化物或掺杂或不掺杂的三元氧化物
14.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，所述导电硼化物材料是下列的一种或多种，亦即硼化铪、硼化锆、或硼化铬。
15.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，所述导电氮化物材料是下列的一种或多种，亦即氮化钛、氮化锆、氮化铪、氮化钽、氮化钒、氮化铌、或氮化铬。
16.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，所述导电硅化物材料是硅化钛。
17.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，所述导电碳基材料是下列的一种或多种，亦即石墨碳、富勒烯、或具有氰基(CN)实体的物质。
18.根据权利要求11的铁电或驻极体存储电路(C)，其特征在于，导电聚合物或共聚物材料被选择为下列的一种或多种，亦即掺杂的聚吡咯(PPy)、掺杂的聚吡咯(PPy)衍生物、掺杂的聚苯胺、掺杂的聚苯胺衍生物、掺杂的聚噻吩、以及掺杂的聚噻吩衍生物。
19.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，铁电或驻极体存储材料是聚合物或低聚物材料、或包含这种材料的混合物或复合物。
20.根据权利要求19的铁电或驻极体存储电路(C)，其特征在于，铁电或驻极体聚合物存储材料被选择为下列一种或多种，亦即氟化聚亚乙烯(PVDF)、具有任何一种其共聚物的聚亚乙烯、基于共聚物或PVDF-三氟乙烯(PVDF-TrFE)的三元聚合物、奇数尼龙、具有其共聚物的任何一种的奇数尼龙、氰基聚合物、以及具有其共聚物的任何一种的氰基聚合物。
21.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，电极材料被选择为下列的一种材料，亦即铝、铂、金、钛、铜、或它们的合金或复合物。
22.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，利用物理或化学气相淀积或利用旋涂或浸涂工艺，存储材料(2)被提供在存储电路(C)中，利用物理或化学气相淀积，电极材料被提供在存储电路(C)中，并利用物理或化学气相淀积或基于溶液的工艺，所述至少一种功能性材料(3)被提供在存储电路(C)中。
23.根据权利要求22的铁电或驻极体存储电路(C)，其特征在于，存储材料(2)、第一和第二电极(1a；1b)、以及若合适的话所述至少一个夹层(3a，3b)，都被提供成存储电路中的薄膜，于是就将后者实现为基本上的薄膜器件。
24.根据权利要求1的铁电或驻极体存储电路(C)，其特征在于，多个这种存储电路(C)构成矩阵可寻址阵列的存储电路，存储电路(C)的存储单元构成铁电或驻极体薄膜存储材料的全局层(2)中的不同部分，第一和第二电极(1a；1b)分别构成第一和第二电极装置部分，每个电极装置包含多个平行的条形电极(1a；1b)，第二电极装置的电极(4b)的取向与第一电极装置的电极(1a)成一角度，优选正交于第一电极装置的电极(1a)，且铁电或驻极体薄膜全局层(2)被夹在其间，致使存储电路(C)的存储单元被限定在薄膜全局层(2)中第一电极装置的电极(1a；1b)与第二电极装置的电极的各个交叉点处，由此由电极装置和具有存储单元的存储材料的全局层(2)形成的存储电路(C)的阵列实现了集成的无源矩阵可寻址的铁电或驻极体存储器件，其中各个存储单元的写入和读出操作的寻址是通过与用于驱动、控制以及探测的外部电路适当连接的电极装置的电极(1a；1b)而进行的。
CNB028232593A 2001-11-23 2002-11-22 铁电或驻极体存储电路 Expired - Fee Related CN100449640C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20015735 2001-11-23
NO20015735A NO20015735D0 (no) 2001-11-23 2001-11-23 Barrierelag

Publications (2)

Publication Number Publication Date
CN1589479A true CN1589479A (zh) 2005-03-02
CN100449640C CN100449640C (zh) 2009-01-07

Family

ID=19913059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028232593A Expired - Fee Related CN100449640C (zh) 2001-11-23 2002-11-22 铁电或驻极体存储电路

Country Status (12)

Country Link
EP (1) EP1446806B1 (zh)
JP (1) JP2005510078A (zh)
KR (1) KR100603670B1 (zh)
CN (1) CN100449640C (zh)
AT (1) ATE291273T1 (zh)
AU (1) AU2002366187B2 (zh)
CA (1) CA2464082C (zh)
DE (1) DE60203321T2 (zh)
ES (1) ES2238638T3 (zh)
NO (1) NO20015735D0 (zh)
RU (1) RU2269830C1 (zh)
WO (1) WO2003044801A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336490B (zh) * 2006-02-09 2011-08-17 株式会社日立制作所 半导体器件及其制造方法
CN102317066B (zh) * 2008-12-13 2015-06-03 拜尔材料科学股份公司 铁电驻极体两层和更多层复合材料及其生产方法
CN108292630A (zh) * 2015-11-25 2018-07-17 东丽株式会社 铁电体存储元件、其制造方法、以及使用其的存储单元及使用其的无线通信装置
CN110265400A (zh) * 2014-05-20 2019-09-20 美光科技公司 铁电装置及其形成方法
CN111403417A (zh) * 2020-03-25 2020-07-10 无锡拍字节科技有限公司 一种存储器件的结构及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0404985B1 (de) * 1989-06-29 1993-01-13 Siemens Aktiengesellschaft Schaltungsanordnung zur Identifikation integrierter Halbleiterschaltkreise
JP2005083961A (ja) * 2003-09-10 2005-03-31 ▲高▼木 敏行 歪センサー
NO321555B1 (no) 2004-03-26 2006-05-29 Thin Film Electronics Asa Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning
US7205595B2 (en) * 2004-03-31 2007-04-17 Intel Corporation Polymer memory device with electron traps
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
NO321280B1 (no) 2004-07-22 2006-04-18 Thin Film Electronics Asa Organisk, elektronisk krets og fremgangsmate til dens fremstilling
US7808024B2 (en) * 2004-09-27 2010-10-05 Intel Corporation Ferroelectric polymer memory module
NO322202B1 (no) * 2004-12-30 2006-08-28 Thin Film Electronics Asa Fremgangsmate i fremstillingen av en elektronisk innretning
US7768014B2 (en) 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
JP4749162B2 (ja) * 2005-01-31 2011-08-17 株式会社半導体エネルギー研究所 半導体装置
NO324809B1 (no) * 2005-05-10 2007-12-10 Thin Film Electronics Asa Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer
JP4939838B2 (ja) * 2005-05-31 2012-05-30 株式会社半導体エネルギー研究所 記憶装置
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1798732A1 (en) * 2005-12-15 2007-06-20 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof.
KR100796643B1 (ko) * 2006-10-02 2008-01-22 삼성전자주식회사 폴리머 메모리 소자 및 그 형성 방법
KR101042519B1 (ko) * 2008-12-30 2011-06-20 한국과학기술원 멀티 비트 저장 가능한 메모리 장치
JP4774130B1 (ja) * 2010-12-02 2011-09-14 株式会社サクラクレパス エレクトレット性微粒子又は粗粉の製造方法
RU2578305C2 (ru) * 2011-03-08 2016-03-27 Юбло Са, Женева Композиционный материал, содержащий благородный металл, способ получения и применение такого материала
US10399166B2 (en) * 2015-10-30 2019-09-03 General Electric Company System and method for machining workpiece of lattice structure and article machined therefrom

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158173A (ja) * 1988-12-12 1990-06-18 Seiko Epson Corp 記憶装置
JPH03126275A (ja) * 1989-10-12 1991-05-29 Seiko Epson Corp 非線形２端子素子
JPH0418753A (ja) * 1990-05-11 1992-01-22 Olympus Optical Co Ltd 強誘電体メモリ
US5432731A (en) * 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
JPH0764107A (ja) * 1993-08-30 1995-03-10 Sharp Corp 非線形素子基板の製造方法
TW322578B (zh) * 1996-03-18 1997-12-11 Matsushita Electron Co Ltd
JPH1022470A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 半導体記憶装置及びその製造方法
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US6284654B1 (en) * 1998-04-16 2001-09-04 Advanced Technology Materials, Inc. Chemical vapor deposition process for fabrication of hybrid electrodes
JP2000068465A (ja) * 1998-08-21 2000-03-03 Nec Corp 半導体装置及びその形成方法
JP3668079B2 (ja) * 1999-05-31 2005-07-06 忠弘 大見 プラズマプロセス装置
JP3956190B2 (ja) * 2000-01-28 2007-08-08 セイコーエプソン株式会社 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336490B (zh) * 2006-02-09 2011-08-17 株式会社日立制作所 半导体器件及其制造方法
CN102317066B (zh) * 2008-12-13 2015-06-03 拜尔材料科学股份公司 铁电驻极体两层和更多层复合材料及其生产方法
CN110265400A (zh) * 2014-05-20 2019-09-20 美光科技公司 铁电装置及其形成方法
CN108292630A (zh) * 2015-11-25 2018-07-17 东丽株式会社 铁电体存储元件、其制造方法、以及使用其的存储单元及使用其的无线通信装置
CN111403417A (zh) * 2020-03-25 2020-07-10 无锡拍字节科技有限公司 一种存储器件的结构及其制造方法
CN111403417B (zh) * 2020-03-25 2023-06-16 无锡舜铭存储科技有限公司 一种存储器件的结构及其制造方法

Also Published As

Publication number Publication date
NO20015735D0 (no) 2001-11-23
DE60203321D1 (de) 2005-04-21
AU2002366187B2 (en) 2006-07-13
KR20040051614A (ko) 2004-06-18
EP1446806A1 (en) 2004-08-18
CA2464082A1 (en) 2003-05-30
EP1446806B1 (en) 2005-03-16
ES2238638T3 (es) 2005-09-01
AU2002366187A1 (en) 2003-06-10
CN100449640C (zh) 2009-01-07
RU2004117774A (ru) 2006-01-10
KR100603670B1 (ko) 2006-07-20
WO2003044801A1 (en) 2003-05-30
ATE291273T1 (de) 2005-04-15
RU2269830C1 (ru) 2006-02-10
JP2005510078A (ja) 2005-04-14
CA2464082C (en) 2007-03-27
DE60203321T2 (de) 2006-02-02

Similar Documents

Publication Publication Date Title
CN100449640C (zh) 铁电或驻极体存储电路
US6878980B2 (en) Ferroelectric or electret memory circuit
US6950331B2 (en) Organic bistable device and organic memory cells
JP2004207697A (ja) ひずみ依存導電素子を備えた圧電アレイおよびその方法
US20170243875A1 (en) Doped graphene electrodes as interconnects for ferroelectric capacitors
WO2006013819A1 (ja) 抵抗変化素子とそれを用いた抵抗変化型メモリ
CN101047189A (zh) 一种铁电电容器和铁电场效应管及其制造方法
US7227178B2 (en) Switching element
CN1973332A (zh) 具有功能性夹层的有机电子电路及其制造方法
CN1156905C (zh) 结构化的含金属氧化物层的制法
US20040033630A1 (en) Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same
CN101919055A (zh) Mfms-fet和铁电体存储设备及其制造方法
EP1730746B1 (en) Creation of electron traps in metal nitride and metal oxide electrodes in polymer memory devices
CN1294625C (zh) 半导体装置及其制造方法
US20050151176A1 (en) Memory cell
NO317912B1 (no) Ferroelektrisk eller elektret minnekrets
JPH113976A (ja) 誘電体素子、強誘電体メモリおよびその動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1073921

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1073921

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: FILM ELECTRONIC CO., LTD.

Free format text: FORMER OWNER: FILM OUDEKE CO.

Effective date: 20111025

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: FILM OUDEKE CO.

Free format text: FORMER NAME: FILM ELECTRONIC CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Oslo

Patentee after: Film Oude Corp.

Address before: Oslo

Patentee before: THIN FILM ELECTRONICS ASA

TR01 Transfer of patent right

Effective date of registration: 20111025

Address after: Oslo

Patentee after: THIN FILM ELECTRONICS ASA

Address before: Oslo

Patentee before: Film Oude Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20191122

CF01 Termination of patent right due to non-payment of annual fee