CN101023493B - 有机铁电体或永电体存储电路及其制造方法 - Google Patents

有机铁电体或永电体存储电路及其制造方法 Download PDF

Info

Publication number
CN101023493B
CN101023493B CN2005800313202A CN200580031320A CN101023493B CN 101023493 B CN101023493 B CN 101023493B CN 2005800313202 A CN2005800313202 A CN 2005800313202A CN 200580031320 A CN200580031320 A CN 200580031320A CN 101023493 B CN101023493 B CN 101023493B
Authority
CN
China
Prior art keywords
electrode
circuit
active material
layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800313202A
Other languages
English (en)
Other versions
CN101023493A (zh
Inventor
R·利尔杰达尔
M·桑德伯格
G·古斯塔夫森
H·G·古德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN101023493A publication Critical patent/CN101023493A/zh
Application granted granted Critical
Publication of CN101023493B publication Critical patent/CN101023493B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

在有机电子电路(C)中，具体地说是具有有机铁电体或永电体材料(2)的存储电路，活性材料包括氟原子并由各种有机材料组成。活性材料位于第一电极和第二电极之间。具有类似电容器结构的单元定义在活性材料中，并可通过第一和第二电极被访问进行寻址操作。这些电极(1a，1b)中的至少一个包括化学修改的金层。在无源矩阵可寻址电子器件中，具体地说是铁电体或永电体存储器件，此类具有活性材料作为铁电体或永电体存储材料的电路(C)形成矩阵可寻址阵列的元素，并定义设置在第一和第二组寻址电极之间的存储单元。至少一组电极然后包括至少一个金层。一种制造有机电子电路(C)的方法，该方法包括如下步骤：沉积一个金层作为至少一个电极的至少一层，并化学处理这层的暴露表面，之后活性材料层可沉积在此电极加工过的表面顶上。

Description

有机铁电体或永电体存储电路及其制造方法
技术领域
本发明涉及有机电子电路，具体地说，涉及存储电路，具有有机铁电体或永电体活性材料，其中活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物或化合物组成，其中活性材料与第一电极和第二电极接触，由此具有类似电容器结构的单元定义在有机活性材料中，并可通过电极被直接或间接电访问。
本发明还涉及制造有机电子电路或这种电路无源矩阵可寻址阵列的方法，其中电路具体地说是存储电路，其中存储电路包括有机铁电体或永电体活性材料，其中活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物和化合物组成，其中活性材料与电路的第一电极和电路的第二电极接触，由此具有类似电容器结构的活性材料单元定义在有机活性材料中，并可通过电极被直接或间接电访问。
背景技术
近年来，非易失性数据存储器件已得以证明，其中每位信息都在电可极化材料的固定容量元素中存储为极化状态。此类材料称为永电体或铁电体材料。形式上铁电体材料是永电体材料的子类，并能够自发地极化为正或负永久极化状态。通过施加适当极性的电场，还有可能在极化状态之间引起转换。由于材料甚至在没有外部所加电场的情况下也可保持其极化，因此实现了非易失性。
然而关于铁电体和永电体材料，有一些对采用这些材料作为其活性材料的电路和器件性能有不利的影响的现象，活性材料即在受到电场或电压时经历物理或化学状态改变或在状态间转换的材料。
铁电体材料受到重复性质的电场应力，例如多次极化转换，会遭受疲劳，即，可靠操作采用铁电体材料的器件所需的电响应退化。在铁电体存储单元中，这表现为极化减少，使得释放了较少电荷，这可用在检测单元的极化状态中。因此，疲劳将最终使器件变得无用。将有直到疲劳变得严重器件仍可维持的多次转换。
另一个问题是干扰，它与铁电体或永电体存储单元中极化损耗有关，存储单元已在给定极化状态做好准备，然后被暴露于具有相反方向极性的干扰电压脉冲(即，趋向于在某种意义上与单元已准备好的相反对其进行极化的方向)。甚至在干扰电压低出完全转换极化状态所需的电压很多时，重复暴露可使材料经历部分转换，导致极化损耗。
允许保持在极化状态一段时间的铁电体材料受到刻印。这表现为在转换性质上的改变，由此在施加相反极性的电场以将极化方向从材料在刻印周期期间归于的方向转换成相反方向时，材料所感知的电场有所减少。换句话说，极化具有在其被允许静止一段时间的方向变得卡住的趋势。
通常可以说，这些问题与使用和利用铁电体和永电体材料的电路和器件中的性能退化有关。性能退化与极化程度以及以期望方式改变和检测极化的可能性有关。
如本申请人之前提交的专利申请例如国际公布申请WO99/12170中所述的，基于有机的，并且具体地说是聚合铁电体活性材料，同无机对应物相比，提供了相当多的优点，供存储和/或处理器件使用。然而，上面提到的问题也存在于基于有机的铁电体或永电体材料中，并且如果不解决，将阻碍商业化。大多数有前途的材料中的一些基于偏二氟乙烯(VDF)，例如聚偏二氟乙烯(PVDF)和共聚物聚(偏二氟乙烯-三氟乙烯)[P(VDF-TrFE)]。
通常，具有使用铁电体或永电体材料作为存储材料的存储单元的存储器件具有类似电容器的结构，在两层电极之间叠层一层存储材料。之前已经示出，铁电体存储单元的性能可通过在单元的一个电极和存储材料之间的界面中引入所谓的功能材料得以改进。名称“功能”强调功能夹层应具有一定的功能。功能夹层不仅应防止在电极和存储材料之间有害的化学反应，夹层的另一功能例如还可提供对物理损坏的保护，物理损坏可发生在制造期间，例如电极的金属沉积期间。间层功能的另一实例是在电极和存储材料之间提供有效电耦合。
在本申请人提交的国际公布申请WO03/044801中公开或提供了作为电极和存储材料之间的分离夹层的可结合在电极材料中的功能材料。导电功能材料组呈现为，即，是导电的，并能够物理和/或成批结合包含在电极材料或存储材料中的原子或分子物种。虽然电极和存储材料之间的例如离子物种的交换，不仅可能对两者都是有害的，而且此外还可能增加疲劳效应，但使用能够如上所述结合的功能夹层将足以保持电极和存储材料的功能性，并大大消除疲劳。
现有技术中具有间层的电路同已知没有间层的存储电路相比，改进了相关存储电路的性能。虽然希望获得没有间层的类似改进。例如，如果存储电路结构可保持为尽可能简单，并且如果可减少或简化制造步骤，则将是有益的。间层通常在电路和制造方面都增加了复杂性。
有一种普遍的需要是改进有机铁电体或永电体存储电路的性能。具体地说，就是需要接近于达到商业化的电路，即具有由单分子、齐聚物、同聚物、共聚物、或它们的混合物和化合物组成的有机铁电体或永电体材料的电路和存储单元，并且基于偏二氟乙烯(VDF)，例如聚偏二氟乙烯(PVDF)和聚(偏二氟乙烯-三氟乙烯)[P(VDF-TrFE)]。同时，希望在这种电路中及其制造方面保持复杂性下降。
在基于例如在存储电路中所用的有机铁电体或永电体活性，即可转换材料的有机电子电路中，电极材料已经证明是一个关心的问题，特别是与上面所提到的氟基材料结合使用时。虽然这些材料具有作为存储材料的期望属性，但是已经证明，可能发生损害电极以及存储材料功能的有害反应和过程。
由于它们的化学惰性和稳定性，贵金属例如金和铂应该是显然的候选材料，用于作为集成电路中的导体或电极。然而，已经发现它们同例如常用的材料诸如铝、铜和钛相比使用有限。然而为了保护免受腐蚀和化学侵蚀，金已被广泛用于喷镀和涂敷触点等等。贵金属，特别是金，在本发明领域很少得到优先注意的一个原因是由于扩散相关问题以及可随之而来的污染，这在大多数制造环境中必须要避免。然而，存在适于解决这些问题的现有环境。基于如下事实：贵金属在商业上合格，但是这些材料之前未考虑用作与本发明有关电路中的电极，并且由于贵金属基本上是惰性材料的事实，发明人已经进行了大规模的实验和调查研究，目的就是在如上所述的电路中引入贵金属作为电极材料。具体地说，已经发现，有可能实现执行比许多备选，包括所提出具有间层的解决方案更优的存储电路。由于高度的惰性是期望的性质，并且由于存储电路的稳定条件和特性对于在正常环境下的相当长时段是所期望的，因此具有比银更低的氧化电位的贵金属受到特别关注，其包括金、铂、钯等。基于本发明人的调查研究发现，目前金好像是作为根据本发明有机电子电路电极材料的最好的候选。总之，已经结论性地示出，在电极材料的贵金属候选中，金具有最好的性质，并因此本发明限于使用金作为电极材料。
在该连接中，可能适当的是强调金电极常规上在试验环境下已经用于接触聚合物材料，并且与基于聚合物薄膜形式存储器材料的铁电薄膜技术领域最相关的示例可能是Haisheng Xu等人引述的：″Highpolarization levels in poly(vinylidene fluoride-trifluoroethylene)ferroelectricthin films doped with diethyl phthalate)″，Journal of Applied PolymerScience，Vol.88，No.6pp.1416-1419(2003)。本文给出了被旋涂和拉伸并经过热处理以便实现所需铁电相的P(VDF-TrFE)的薄膜铁电响应的调查研究结果。在极化测定之前，金电极通过溅射设置在薄膜表面上。从这个出版物和其它研究文献，显然的是，在有机存储技术中金常规上已用作电极材料，并且还用于接触聚合物材料，然后在无机电路技术中类推出金电极的许多优选应用。换句话说，相当清楚的是，在研究范围内将金电极用作聚合物的接触材料已经视为没有问题，并且在相关科学文献中没有指出可能源于使用金电极以及含氟铁电聚合物的特殊条件和问题。
然而，除了单元结构和材料，在制造的存储电路中改进性能的首要事是，在制造工艺中进行特殊护理，以避免和/或消除电极表面上的任何污染。在本发明的范围内，这被解释为，金电极和存储材料之间的任何污染物种将在界面中引起反应，导致铁电体性质降级，乃至存储电路层分层。例如，在所金电极存储单元的生产实例中，不完善的制造工艺引起上述类型的有害反应，其可能在存储单元操作期间和之后导致局部分层和“泡泡”形成。没有避免甚至最小界面反应重要性的知识，也没有由此采取的预防措施，金和贵金属当用作相关类型实际存储电路中电极时，即其中有机存储材料通常基于VDF，诸如PVDF和共聚物P(VDF-TrFE)，它们不是一个显然的选择，并且不会总是导致好的性能。
发明内容
因此，本发明的首要目的是，提供一种基于金的电极结构，供具有铁电体或永电体活性材料的电路之用，以使这种电路的适当电路功能在大量操作周期都维持。
本发明的另一目的是，提供一种用于制造本发明中所公开的基于金的电极结构的方法。
最后，本发明还有一个目的是，确保基于金的电极结构的制造方法与电路制造中一般和通用方法的兼容性，该电路具体地说是基于铁电体或永电体活性材料的存储电路。
上述目的以及其它优点和特征用根据本发明的有机电子电路实现，并且其特征在于：至少一个电极包括由碘化学修改的至少一个金层，碘至少设置在与有机活性材料对接的金层表面中或上。
在本发明的有利实施例中，有机电子电路形成n个这种电路C1...Cn叠层中的一层，以使电路Ck的底部电极1a形成前一电路Ck-1的顶部电极，其中2≤k≤n。
在本发明的另一有利实施例中，有机电子电路形成多个这种电路的无源矩阵可寻址阵列中的元素或单元，矩阵可寻址阵列具体地说是包括有机存储单元的铁电体或永电体存储器件，存储单元包括形成为有机铁电体或永电体活性材料的整体薄膜层中不同部分的存储单元，第一和第二电极部件提供为相应组的平行带状电极，第二电极部件的电极定向为与第一电极部件的电极交叉成一定角度，活性材料的有机整体薄膜层夹在电极部件之间，存储电路的存储单元分别定义在薄膜层中第一电极部件的电极和第二电极部件的电极的交叉点处，存储电路阵列由电极部件和活性材料整体层形成，由此寻址存储单元以便对其进行读写操作可以通过与用于驱动、控制和检测的外部电路适当连接的电极而进行。
上述目的以及其它优点和特征也用根据本发明的方法实现，其特征在于包括如下步骤：在至少第一电极上沉积一层金作为至少一层；通过用包含碘或碘原子的物质对其进行处理，化学修改至少一个金层的暴露表面；蚀刻并清洗所沉积金层的暴露表面；以及在至少第一电极的化学修改表面的顶上沉积一层活性材料。
其它特征和优点从所附从属权利要求中将显而易见。
附图说明
现在将参照示范实施例并结合所附附图更详细地描述本发明，附图中：
图1示出根据本发明实施例的电路，具体地说是存储电路，但具有在现有技术中已知的结构布置；
图2是根据本发明另一实施例的电路，具体地说是存储电路；
图3是具有金层的双层顶部电极，并且其可用作图1或图2所示任一实施例中的顶部电极；
图4根据本发明方法中的步骤流程图；
图5是包括根据本发明电路阵列的矩阵可寻址电子器件平面图；
图6a是包括类似图5中的矩阵可寻址电子器件叠层的器件第一实施例的截面；
图6b是包括类似图5中的矩阵可寻址器件叠层的器件另一实施例的截面；
图7a是在现有技术中制造和使用的金电极的显微摄影；
图7b是根据本发明的金电极的显微摄影；以及
图8a-d分别是现有技术已知的电路的疲劳曲线和脉冲响应，以及根据本发明的电路的疲劳曲线和脉冲响应。
具体实施方式
现在将简要论述本发明的一般背景。发明人已经发现，在本发明有关的存储电路的铁电体性质退化中的基本因素是电极和存储材料之间或夹层和存储材料之间的界面中的反应。甚至小程度的反应也可导致所观察到的退化性能，并且是所观察到的退化性能的原因。这使得很难实现基于这种电路的任何高性能电子器件。当有机永电体或铁电体存储材料含氟时，反应特别难以避免，这是今天大多数有前途的有机铁电体其中一些的情况，即，基于VDF的材料，例如PVDF(聚偏二氟乙烯)和P(VDF-TrFE)[聚(偏二氟乙烯-三氟乙烯)]，可能由于氟的化学侵蚀性的原因。为了减少有害的反应，目前焦点已经集中在发现并引入电极和存储材料之间的惰性夹层材料。因为这些材料除了惰性之外，通常还将拥有其它功能，所以这些材料的夹层通常称为功能夹层。基于这种夹层的解决方案例如在本申请人待审的挪威专利申请No.20041276和No.20041733中给出了。夹层结构的缺点是结果增加了复杂性，例如夹层通常需要附加的制造步骤，并涉及附加材料。在引入夹层时，还出现了两个新的界面区域。如果单个电极材料层可与存储材料层一起使用，那么无疑是有益的。然而，可以使用的电极材料的数量有限，特别是在期望金属电极时，如果电路将与标准硅基电子电路连接和/或集成，那么这是经常需要的。例如这是集成混合电路中的情况，在该电路中涉及传统技术诸如CMOS和有机存储单元，通常共享公共衬底，例如SiO2。最常用的电极金属是铝、钛、铜等。然而，当这些材料直接与含氟铁电体材料如基于VDF的铁电体材料接触时，同利用将电极与存储材料分离的功能夹层的情况相比，结果是性能较差。
图1示出存储电路C的第一实施例，其中在对应于平行板电容器的配置中，金电极1a和1b与存储材料2对接。它在结构上类似于现有技术电容性存储电路，例如在DRAM电路和铁电体存储器中通常所用的。电路的存储材料是有机铁电体或永电体材料，这里是P(VDF-TrFE)。电极之一通常靠近衬底设置，在该衬底上叠层存储电路各层。图中未示出衬底。存储电路中的不同层设置为薄膜层。存储材料2的厚度在P(VDF-TrFE)情况下通常在20-200nm之间的范围内。电极厚度在金电极的情况下有利地在间隔30-90nm。
应该注意，图1的基本排列，其中两个电极包围大量可极化存储材料以形成基本存储电路C，在落在本发明领域内的电极配置范围的更一般性形式中也将是代表性的。本发明领域的实例包括：
-桥接电极，在国际公布申请No.WO99/08325或No.WO99/12170中所公开的。
-横向几何结构，其中存储材料设置为填充在公共衬底上并排排列的电极之间的间隙中，如在国际公布申请No.WO03/046995中公开的。
-密集金属电极排列，如在国际公布申请No.WO03/041084和No.WO03/043013中公开的。
从上面引用的专利文档中显然的是，在上述平行板电容器状夹心配置中不必配置电极，但是相同的基本原则适用。存储电路C由大量可极化材料形成，这些材料受两个相对电极(其可形成接触相同量的可极化材料的更多电极的子集)所建立的电场的影响。
在本发明的上下文中，促使引进命名法具有重要意义，这将简化进一步的表述。参考图1，请注意，在平行板电容器(“夹心”)配置中，在如何创建两个电极方面存在根本差异：首先，一个电极1a沉积在衬底上。然后，存储材料2沉积在电极1a上。最后，电极1b沉积在存储材料2的顶部表面上。在电极1a和存储材料2之间界面的化学和物理条件一般与关于电极1b和存储材料2之间界面的那些完全不同。这可链接到具有在创建存储电路C中所涉及的相关联不同程序和材料的操作序列。因此，在下文，对所谓“底部电极”的引用将意味着在施加存储材料2的层之前已经创建了电极。同样，对所谓“顶部电极”的引用将意味着这个电极已经沉积在存储膜2的顶上，该存储膜2又已经沉积为与底部电极接触。虽然这种命名法在施加到图1所示平行板电容器(“夹心”)配置时看起来很直观，但还应与上面引用的其它电极配置结合应用，其中术语不太直观。这的一个例子是横向几何结构的情况，其中电极在衬底上并排布局，后面是沉积存储材料，该存储材料填充在电极之间的空隙中。这样，在沉积存储材料2之前，包围存储材料以形成存储电路C的衬底上的两个并排电极被创建了，并随后将定义为“底部电极”。在后面章节中将变得显然的是，由于根据本发明特别涉及底部或顶部电极的特定表面处理、电极结构以及沉积技术，底部和顶部电极之间的区别变得有用。
从现有技术已知，碘修改的电极表面，诸如碘修改的金(IMG)表面，导出吸收的有机分子层中的顺序。然而，还没有关于在有关本发明的有机铁电体电路，例如图1所示的电路中使用碘修改电极的提议或试验。相关类型有机铁电体材料的晶体结构直接与可达到的极化程度相关。同时，这是已知的事实：界面效应使得难以实现通过整个铁电体材料界面区域的良序晶体结构。如果良序晶体可排列在存储材料中，甚至界面区域中，那么就可期望极化的增加，以及由此改进的性能。根据本发明，沉积和清洁金电极表面的工艺(这将在下面说明)包括蚀刻表面。由于蚀刻金或其它金属的许多溶剂都基于碘，因此有利的组合是可能的，其中碘修改由制造工艺中的蚀刻步骤引起。另一种可能性是，与包含碘原子的物种一起沉积存储材料。
此外，导致碘单原子层(adlayer)的碘修改的金表面保护干净的金表面例如在制造工艺的其余步骤不再受不可逆的污染，这是极其希望的事情。
由于碘处理可通过简单的固溶处理进行，最好与蚀刻和清洗表面相结合进行，碘修改表面的复杂度没有增加到与现有技术提出的夹层相同的程度。
图2示出存储电路C的另一实施例，其中金电极1a、1b用有机永电体或铁电体材料作为存储材料2。材料和厚度实质上与结合图1实施例给出的相同，但底部电极1a的表面现在由碘修改，得到碘的单原子层3，该层在图2中表现为底部电极1a和存储材料2之间的夹层3。
图3是穿过顶部电极1b的截面，其已经沉积为两个分离层11和12。此类顶部电极1b可用在图1或图2的任何实施例中。
如之前提到的，在制造工艺中必须进行特殊护理，以实现根据本发明具有改进性能的存储电路。通常，重要的是，避免与存储材料物理接触的任何界面被污染，即确保界面干净。这对于底部电极而言实现起来可能特别难，因为底部电极的顶部表面在如下过程中将是敞开暴露的：至少在沉积电极材料之后开始且在已经沉积了存储材料之前的一段时间。这对于顶部电极通常问题不大，因为电极材料在此在一个工艺步骤中直接沉积在存储材料的表面上。对于顶部电极，主要问题反而是趋向于与顶部电极的通路处理有关，即当涉及有将蚀刻过存储材料并连接到为通路连接分配的特定底部电极的步骤时。在这种通路处理期间，存在重大风险：存储材料的表面可能受到污染物种的侵袭，它将损坏存储材料，并可能在顶部电极和存储材料之间的界面中引起不希望有的反应。
现在将参考图4详细地讨论根据本发明的方法，图4是示出用于实现根据本发明电路的电极结构以及电路本身的工艺步骤的流程图。
在步骤401，底部电极金(Au)层沉积在由SiO2组成的绝缘衬底上。在步骤401的沉积通过溅射进行，虽然电阻蒸发或电子束蒸发也是可能的备选。Au层的厚度有利地在间隔30-90nm。在具体实施例中，厚度为5-10nm的钛(Ti)层被添加在衬底和Au层之间，以便增加附着力。然后在步骤402，用传统微光刻继之湿蚀刻和干蚀刻对底部电极1a形成图案。在形成图案工艺之后，用传统干或湿剥离方法剥离光刻胶。备选方案是使用模制方法沉积底部电极1a，例如使用在衬底中形成的凹槽沉积材料，如结合图5的相关讨论所说明的。接下来，在步骤403，通过将底部电极的表面暴露于蚀刻电极材料的溶液，这里是乙醇和去离子水混合物中的碘化钾(KI)，来对底部电极的表面进行蚀刻。KI的浓度应该在范围0.5-10mmol/l内。其它可能的溶液包括异丙醇中的I2或异丙醇中的碘化钾。认为有利的是，使用含碘原子的溶液，因为碘修改效应，例如在碘修改金的情况下。优选技术是使用将晶片浸入溶液一段预定的时段，这段时间可达约一分钟，之后在水中清洗，在异丙醇中浸渍，在去离子水中自旋漂洗，并在N2中干燥。备选方法包括自旋涂敷或喷涂。接下来，在步骤404，沉积有机永电体或铁电体材料层，在此是整体自旋涂敷在晶片上的P(VDF-TrFE)的聚合物层2的形式。厚度通常选自间隔20nm到200nm。沉积的聚合物然后通常在热板上或在对流加热炉中进行退火。
现在，将在步骤405-409沉积顶部电极12。并不总是要求它将由金制成。现在将提供顶部电极1b由金制成的情况的第一实例，其中需要从顶部电极穿过有机活性材料例如铁电体聚合物层的连接。后面的情形在矩阵可寻址铁电体存储器中几乎总是热门话题，其中金属的通路连接将形成在存储材料的整体薄膜中，以便获得与设置在衬底中的并通常用CMOS技术实现的例如用于驱动、控制和纠错的电路的连接，这将是用所谓混合聚合物存储芯片的情况，其中除了矩阵可寻址存储器本身，由于速度、功率以及集成需要的原因，所有其它电路都在无机材料中，例如硅中实现。
在步骤405，例如通过物理气相沉积(PVD)，将金层11沉积为30到90nm的厚度。金层11可构成单层电极，并在步骤407、408，进一步进行这样的处理，该处理包括在步骤407形成图案和蚀刻，以及在步骤408蚀刻和清洗。顶部电极1b可如已经结合图3所述的是一个两层电极，并且然后金可用作其第一层11。在步骤406，进行沉积第二电极层的决定。通过采用金作为顶部电极1b的至少一个电极金属，使用两层工艺，在步骤405，将第一电极金层11沉积在聚合物层2的顶部。在步骤408，将金或另一良好导电电极材料的第二层12沉积在第一金层11的顶部，并且第一和第二层一起构成顶部电极1b。第二层12的最小厚度取决于第一层11的厚度以及沉积技术，例如在PVD的情况下，它取决于分级覆盖程度。在步骤410，使用传统微光刻，顶部电极最终被形成图案，之后是湿蚀刻，以及最终的蚀刻和清洗步骤411。用干或湿剥离方法剥离光刻胶。应该注意，在干剥离的情况下，顶部电极不保护的部分有机存储材料也将被剥离。
最后步骤410和411的一个备选方案是：可沉积一薄层钛，用作在顶部电极蚀刻过程中的硬掩模。用常规微光刻继之以湿或干蚀刻对钛层形成图案。然后用干或湿剥离方法将光刻胶剥离。
图5示出又一实施例，其中本发明的存储电路C实施为这种电路矩阵可寻址阵列中的存储电路。在此它们构成无源矩阵可寻址存储器件。无源矩阵可寻址存储器不同于有源矩阵可寻址存储器，因为前者中没有设置开关部件，并且存储单元永久地接触寻址电极。基本上，这类存储器件形成有第一组平行带状电极1a，后面是铁电存储材料例如像P(VDF-TrFE)的铁电聚合物的整体层，其上设置了另一组电极，同样包括平行带状电极1b，但与电极1a正交定向，以便形成正交电极矩阵。电极1a例如可视为矩阵可寻址存储器件的位线，而电极1b可视为其字线。在位线1a与字线1b之间的交叉点处，存储单元定义在存储材料2整体层的矩阵中。由此，存储器件将包括对应于在矩阵中交叉的电极数的多个存储电路C。存储电路C对应于之前给出的根据本发明有机电子电路实施例之一。要理解，图5所示类型的存储器件可在电极1a上设置有绝缘层(或所谓的分离层)，然后第二个类似器件可叠层在其顶上，诸如此类，以形成现有技术已知的叠层或体积存储器件。要理解的是，在图5中分别形成存储器件中位线和字线的电极1a、1b都将与用于对矩阵可寻址存储器件的存储单元执行读/写操作的适当驱动和控制及感测电路连接，虽然在附图中未示出外围外部电路。
在矩阵可寻址存储器件中设置活性功能材料需要对生产细节多加注意。例如，位线电极1a可位于衬底S上，并最初沉积为覆盖衬底的整体层，之后例如在标准微光刻工艺中对电极形成图案，以形成带状位线电极1a。备选地，具有对应于电极1a的截面的平行凹槽可形成在衬底中，然后填充有适当处理的电极材料，如果需要，其可以被平面化，直到电极顶表面变得与衬底表面齐平为止。在下面的分离步骤中，沉积活性材料即存储材料的整体层2。字线电极1b设置在顶部，并有可能用具有绝缘和分离功能的平面化层覆盖。所得到的结构当然是在无源矩阵可寻址存储阵列中集成有多个根据本发明存储电路C的存储器件。
此类矩阵可寻址存储器件可通过适当布置外部读和写电路来对庞大笨重的并行规模执行读或写操作。
此外，例如图1或图5中所示的根据本发明的电子电路C可在垂直阵列中叠层，以形成n个这种电路的列。在此情况下，电路Ck中的顶部电极1b变成叠层中随后电路CK+1中的底部电极，依此类推。在这种情况下，活性材料2可以直接沉积在顶部电极上，并根据本发明，然后也还可由金制成，并在任何情况下受到与底部电极相同的化学处理。
在这方面，可再次参考图4中的流程图。在步骤412，通过返回到步骤404并重复此步骤以及随后的步骤405-408或405、406和409-411，关于本发明存储电路的叠层作出决定。
照这样根据本发明叠层电路的优点可通过首先参考图6a中所示的排列举例说明，其例如将被认为是包括若干叠层存储器件M1-M4的铁电体数据存储装置。每个存储器件示出存储单元C的矩阵可寻址阵列，并由设置在活性材料2(即在此情况下为存储材料)相应两侧上的电极层16a、16b包围。照这样叠层的存储器件可形成设置在衬底S上的容量存储器件，且绝缘层15已经形成在衬底S的顶部，邻近包括矩阵可寻址存储器件M1位线电极的第一电极层16a。字线电极设置在电极层16b，在存储材料2整体层的相对侧上邻近存储材料2。分离层17然后跟随覆盖电极层16b，并通常设置有平面化和一般绝缘功能。后面存储器件M2的第一电极层16a现在以类似方式跟随，由分别形成矩阵可寻址存储器件位线电极和字线电极的电极层16a和15b包围。
换句话说，对于每个存储器件M将有两个电极层16a、16b，并且此外，每个存储器件必须由分离层17分离。这意味着，现在每个存储器件M可完全独立于任何其它器件被寻址，以便实际上可发生图8a所示的容量装置中每个存储器件的并行寻址。
当金电极至少用在底部电极层，即图6a中的电极层16a时，所有电极16a的暴露表面可被化学处理，之后将存储材料2沉积在此电极表面。
为了减少电极层和绝缘层的数量，在20世纪80年代后期提出了更加简化的数据存储的容量装置。在此，存储器件M设置在包含绝缘表面层15的衬底S上的叠层中。现在，跟随第一存储器件M1的底部电极层16a，并根据本发明，金可被适当地进行化学处理，之后存储材料2设置在此电极的顶部。下一电极层，顶部电极层16b，存储器件M1也提供为随后存储层M2的底部电极层16a，依此类推。换句话说，存储器件的顶部电极层总是变成随后存储器件的底部电极层，并且因此在叠层中从第二到倒数第二的电极层备选地扮演位线和字线的角色，取决于将要寻址哪个存储器件M。同时，当然，由金制成的共享电极层必须被适当地处理，之后才在其顶部提供存储材料。
显然，此类叠层式数据存储装置将需要有从叠层中任何存储器件向下到位于衬底中的电路的通路连接，并且通路连接现在当然可有利地以上面讨论的方式制成。这当然意味着，容量数据存储装置中的每个存储器件的顶部电极都可优选提供为两层金电极，并且适当的通路连接由第二金层穿过通路开口而形成，通路开口已经蚀刻穿过第一金层和活性材料或存储材料2。由于来自叠层中第二存储器件的每个存储器件的顶部电极还形成叠层中随后存储器件的底部电极，因此这些电极中的第二金层必须适当地进行处理，之后在其上提供活性材料2。在图6b中的容量数据存储装置中，显然两个相邻存储器件不能同时寻址，因为在第一个存储器件中的字线是后面存储器件中的位线，依此类推。这个缺点当然因为如下事实而稍微减轻了：叠层中每隔一个存储器件仍可并行寻址，并且在此情况下电极层的数量不是如图6a中的2n，而是减少到n+1，同时不再需要分离层。还可注意到，给容量数据存储装置提供同时且并行寻址所有存储器件或存储板的能力的尝试可导致布局问题，因为它将需要大量读出放大器，这些放大器将与叠层中的存储器件数量保持线性关系。
图7a示出根据现有技术制成的金电极的样本。可以看到，此现有技术金电极的表面凌乱地充满了泡泡。现在，可将此样本与如图7b微光刻中所示并根据本发明制成的金电极进行比较。它将绝对光滑表面呈现为可用根据本发明的化学修改获得，并且相当显然的是，用现有技术可发生的任何接触问题现在全部都消除了。除了形态学上的改进之外，根据本发明的化学修改金电极也带来了其它优点。
为了进一步强调有点意想不到的好结果，可随后使用金作为根据本发明的电极材料，图8a-8d示出了根据本发明存储电路和根据现有技术存储电路的性能。图8a和8b分别示出现有技术存储电路和本发明存储电路的疲劳特性。曲线针对铁电体材料滞后环的各种主要参数示出，并作为转换即极化反转的次数的函数给出。所提供的包含的参数是剩余极化Pr、饱和极化P*以及前者和后者之差的非转换极化
Figure G2005800313202D00151
曲线针对正负极化状态二者给出。比较图显示出使用根据本发明金电极的显著改进。虽然在图2a中在105和106个开关之间的剩余极化方面存在明显下降，但图8b中的剩余极化保持高，超过107个开关。看来，本发明提供了能够得到超出107很多的开关的良好检测辨别力的铁电体存储电路，换句话说，在抗疲劳方面改进了至少三个数量级。
还可大大减轻干扰电压脉冲的不利影响。当在所有存储单元永久地接触寻址电极的无源矩阵可寻址存储器中，存储单元在寻址操作中被开关时，未被寻址或未被选中的存储单元受到干扰电压、寄生电流和杂散电容的侵袭。影响是：未被选中的存储单元或未被寻址的存储单元可被部分或全部去极化，取决于初始极化状态。在受到大量干扰脉冲的侵袭之后，无源矩阵可寻址存储器的所有存储单元都可容易地结束于同一极化状态，并且在读出操作中所述最初存储的逻辑0和逻辑1之间的辨别将不再可能。图8c示出现有技术存储单元受到现实数量的干扰脉冲侵袭之后的情形。在脉冲之间辨别几乎不可能。然而，用本发明，这种情形在根本上变得不同，如从图8d所见。在此，输出响应信号实质上未受影响，并且最初的优秀辨别力保留下来。
上面已经给出了实施例和实例，以便提供本发明的具体性，并使本领域技术人员可实施。除了在所附权利要求中阐述的，特定引用并不认为是对本发明范围的限制。

Claims (23)

1.一种有机电子电路(C)，具体地说是存储电路，具有有机铁电体或永电体活性材料(2)，其中所述活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物或化合物组成，其中所述活性材料与第一电极(1a)和第二电极(1b)接触，由此具有类似电容器结构的单元界定在所述有机活性材料中，并能通过所述电极(1a，1b)被直接或间接电访问，其特征在于：至少一个所述电极(1a，1b)包括由碘化学改良的至少一个金层，所述碘至少设置在对接所述有机活性材料的金层表面中或上。
2.如权利要求1所述的有机电子电路(C)，其特征在于：所述有机电子电路(C)是存储电路。
3.如权利要求1所述的有机电子电路(C)，其特征在于：在至少一个金层上包括碘原子的单原子层。
4.如权利要求3所述的有机电子电路(C)，其特征在于：所述单原子层设置在所述金层和所述活性材料之间。
5.如权利要求1所述的有机电子电路(C)，其特征在于：第一电极(1a)、所述有机铁电体或永电体活性材料(2)和第二电极(1b)以该顺序设置，所述第一电极(1a)和所述第二电极(1b)分别称为底部电极和顶部电极。
6.如权利要求1所述的有机电子电路(C)，其特征在于：所述至少一个电极是所述底部电极。
7.如权利要求5所述的有机电子电路(C)，其特征在于：所述顶部电极包括在相应的分离步骤中沉积的第一和第二金层。
8.如权利要求1所述的有机电子电路(C)，其特征在于：所述有机活性材料包括齐聚物、同聚物或共聚物形式的偏二氟乙烯(VDF)。
9.如权利要求8所述的有机电子电路(C)，其特征在于：所述偏二氟乙烯共聚物是聚偏二氟乙烯-三氟乙烯P(VDF-TrFE)。
10.如权利要求1所述的有机电子电路(C)，其特征在于：所述电路形成n个这种电路C1...Cn叠层中的一层，以使电路Ck的底部电极(1a)形成前一电路Ck-1的顶部电极，其中2≤k≤n。
11.如权利要求1所述的有机电子电路(C)，其特征在于：所述电路形成多个这种电路的无源矩阵可寻址阵列中的元素或单元，所述矩阵可寻址阵列包括有机存储单元，所述存储单元设置为有机铁电体或永电体活性材料整体薄膜层(2)中的不同部分，第一和第二电极部件设置为相应的平行带状电极(1a，1b)组，第二电极部件的电极定向为与第一电极部件的电极交叉成一定角度，活性材料的有机整体薄膜层(2)夹在所述电极部件之间，所述存储电路的所述存储单元定义在所述薄膜层(2)中，分别在第一电极部件的电极(1a)和第二电极部件的电极(1b)的交叉点处，并且存储电路阵列由所述电极部件和活性材料的整体层(2)形成，由此寻址所述存储单元以便对其读写操作能通过与用于驱动、控制和检测的外部电路适当连接的所述电极(1a，1b)进行。
12.如权利要求11所述的有机电子电路(C)，其特征在于：所述矩阵可寻址阵列是铁电体或永电体存储器件，
13.如权利要求11所述的有机电子电路(C)，其特征在于：第一电极部件的电极(1a)构成所述无源矩阵可寻址阵列单元的底部电极。
14.一种制造有机电子电路(C)或这种电路的无源矩阵可寻址阵列的方法，其中所述存储电路包括有机铁电体或永电体活性材料(2)，其中所述活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物和化合物组成，所述活性材料与所述电路(C)的第一电极(1a)和所述电路(C)的第二电极(1b)接触，由此具有电容器结构之类的活性材料(2)的单元界定在所述有机活性材料中，并能通过所述电极被直接或间接电访问，并且其中所述方法其特征在于如下步骤：沉积一个金层作为至少第一电极(1a)的至少一层；通过用包含碘或碘原子的物质处理所述至少一个金层的暴露表面来对它进行化学改良；蚀刻并清洗所沉积金层的暴露表面；以及在至少第一电极(1a)的化学改良表面顶上沉积一层活性材料(2)。
15.如权利要求14所述的方法，其特征在于：所述电子电路(C)是存储电路，
16.如权利要求14所述的方法，其特征在于：所述化学改良包括在所述暴露表面上沉积所述活性材料之前在其上提供碘原子的单原子层。
17.如权利要求14所述的方法，其特征在于：在所述化学改良之前蚀刻和清洗所述暴露表面。
18.如权利要求14所述的方法，其特征在于以下附加步骤：紧接沉积金层之后，并在蚀刻和清洗所述暴露表面之前，对沉积的金层形成图案。
19.如权利要求14所述的方法，其特征在于：蚀刻和清洗所述暴露表面包括将所述暴露表面暴露于包含碘原子的物质。
20.如权利要求16所述的方法，其特征在于：蚀刻和清洗所述暴露表面包括施加蚀刻剂溶液，之后用一种或多种非蚀刻溶液清洗至少一次。
21.如权利要求20所述的方法，其特征在于：重复一次或多次蚀刻和清洗步骤。
22.如权利要求20所述的方法，其特征在于：通过旋涂、浸渍或溅射来涂敷一种或多种溶液。
23.如权利要求14所述的方法，其特征在于：通过用作异丙醇中的蚀刻剂纯碘(I2)、和/或异丙醇中的碘化钾(KI)、和/或乙醇和去离子水中的碘化钾(KI)，将化学改良与蚀刻所述暴露表面结合起来。
CN2005800313202A 2004-07-22 2005-07-18 有机铁电体或永电体存储电路及其制造方法 Expired - Fee Related CN101023493B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO20043163 2004-07-22
NO20043163A NO321280B1 (no) 2004-07-22 2004-07-22 Organisk, elektronisk krets og fremgangsmate til dens fremstilling
PCT/NO2005/000267 WO2006009461A1 (en) 2004-07-22 2005-07-18 An organic ferroelectric or electret memory circuit and a method for making same

Publications (2)

Publication Number Publication Date
CN101023493A CN101023493A (zh) 2007-08-22
CN101023493B true CN101023493B (zh) 2010-06-16

Family

ID=35013324

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2005800313274A Pending CN101023527A (zh) 2004-07-22 2005-07-18 具有通路连接的有机铁电体或永电体器件及其制造方法
CN2005800313202A Expired - Fee Related CN101023493B (zh) 2004-07-22 2005-07-18 有机铁电体或永电体存储电路及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2005800313274A Pending CN101023527A (zh) 2004-07-22 2005-07-18 具有通路连接的有机铁电体或永电体器件及其制造方法

Country Status (7)

Country Link
US (2) US7291859B2 (zh)
EP (2) EP1782428B1 (zh)
CN (2) CN101023527A (zh)
AT (1) ATE479189T1 (zh)
DE (1) DE602005023177D1 (zh)
NO (1) NO321280B1 (zh)
WO (2) WO2006009461A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US20080135900A1 (en) * 2006-11-13 2008-06-12 Seiko Epson Corporation Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
JP5233650B2 (ja) * 2008-12-18 2013-07-10 ソニー株式会社 タンパク質固定化電極およびその製造方法ならびに機能素子およびその製造方法
GB2475561A (en) * 2009-11-24 2011-05-25 Nano Eprint Ltd Planar electronic devices
US9058934B2 (en) * 2009-12-23 2015-06-16 Agency For Science, Technology And Research Method of forming a VDF oligomer or co-oligomer film on a substrate and an electrical device comprising the VDF oligomer or co-oligomer film on the substrate
CN102339953B (zh) * 2010-07-16 2017-08-01 霍尼韦尔国际公司 能量收集装置
US9093867B2 (en) 2011-09-23 2015-07-28 Eaton Corporation Power system including an electret for a power bus
US8791831B2 (en) * 2011-09-23 2014-07-29 Eaton Corporation System including an indicator responsive to an electret for a power bus
CN103943777B (zh) * 2014-03-18 2016-09-28 复旦大学 一种可控温旋涂制备有机半导体/铁电复合阻变薄膜的方法
CN110073440B (zh) 2016-10-10 2022-04-29 塞姆隆有限责任公司 电容矩阵布置及其激励方法
DE102016012071A1 (de) 2016-10-10 2018-04-12 Kai-Uwe Demasius Matrix mit kapazitiver Steuerungsvorrichtung
CN112542683B (zh) * 2020-12-09 2022-02-25 北京航空航天大学 一种用于星载的低频信号发射天线
US11792996B2 (en) 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2935055A1 (de) * 1979-08-30 1981-03-12 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum entfernen von gold auf siliciumoberflaechen

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2705407A1 (de) * 1970-09-28 1977-08-18 Technovation Verfahren zur herstellung eines ferro-elektrischen bauelementes und nach diesem verfahren hergestelltes bauelement
JPS49123132A (zh) * 1973-03-30 1974-11-25
EP0344108A3 (de) * 1988-05-27 1991-03-27 Ciba-Geigy Ag Elektroaktive ultradünne Schichten
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
JPH1081951A (ja) * 1996-09-03 1998-03-31 Canon Inc 記録媒体とその製造方法、及び該記録媒体を用いた情報記録再生装置
NO304956B1 (no) 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
NO309500B1 (no) 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US6548843B2 (en) * 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
NO20015509D0 (no) 2001-11-09 2001-11-09 Hans Gude Gudesen Elektrodeanordning, fremgangsmåte til dets fremstilling, apparat omfattende elektrodeanordningene, samt bruk av sistnevnte
NO316632B1 (no) 2001-11-16 2004-03-15 Thin Film Electronics Asa Matriseadresserbart optoelektronisk apparat og elektrodeanordning i samme
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
NO314373B1 (no) 2001-11-28 2003-03-10 Hans Gude Gudesen Matriseadresserbart apparat med en eller flere minneinnretninger
NO20016100D0 (no) * 2001-12-14 2001-12-14 Hans Gude Gudesen Piezo ikke-destruktiv utlesning
US7259039B2 (en) * 2003-07-09 2007-08-21 Spansion Llc Memory device and methods of using and making the device
US6955939B1 (en) * 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric
NO321555B1 (no) * 2004-03-26 2006-05-29 Thin Film Electronics Asa Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
NO321381B1 (no) * 2004-07-22 2006-05-02 Thin Film Electronics Asa Elektrisk viaforbindelse og tilknyttet kontaktanordning samt fremgangsmate til deres fremstilling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2935055A1 (de) * 1979-08-30 1981-03-12 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum entfernen von gold auf siliciumoberflaechen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭49-123132A 1974.11.25

Also Published As

Publication number Publication date
NO321280B1 (no) 2006-04-18
ATE479189T1 (de) 2010-09-15
EP1782428A1 (en) 2007-05-09
DE602005023177D1 (de) 2010-10-07
WO2006009462A1 (en) 2006-01-26
US20060046344A1 (en) 2006-03-02
US20060091435A1 (en) 2006-05-04
CN101023493A (zh) 2007-08-22
US7291859B2 (en) 2007-11-06
EP1782428B1 (en) 2010-08-25
US7482624B2 (en) 2009-01-27
CN101023527A (zh) 2007-08-22
NO20043163L (no) 2006-01-23
EP1774591A4 (en) 2009-11-04
EP1782428A4 (en) 2009-11-18
EP1774591A1 (en) 2007-04-18
NO20043163D0 (no) 2004-07-22
WO2006009461A8 (en) 2006-04-20
WO2006009461A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
CN101023493B (zh) 有机铁电体或永电体存储电路及其制造方法
Mikolajick et al. From ferroelectric material optimization to neuromorphic devices
US6878980B2 (en) Ferroelectric or electret memory circuit
CN100340010C (zh) 非对称区域存储单元及其形成和使用方法
CA2464082C (en) A ferroelectric or electret memory circuit
CN112956041A (zh) 可变低电阻线非易失性存储元件及其运转方法
US7148530B2 (en) Ferroelectric capacitor and method for manufacturing the same
JPH07502150A (ja) 集積回路メモリー
US7428162B2 (en) Memory device including a plurality of capacitors
JP5081069B2 (ja) 半導体記憶装置
US20050242343A1 (en) Organic electronic circuit with functional interlayer, and method for making the same
JPH02154389A (ja) 強誘電体メモリ
JP2004311512A (ja) 多値情報記憶素子、その使用方法およびその製造方法
CN114930530A (zh) 一种三维铁电存储器、制作方法及电子设备
CN112382719B (zh) 提升铁电隧穿结性能的器件结构及其制备方法
RU210435U1 (ru) САМОСОВМЕЩЕННЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3
KR100390833B1 (ko) 반도체 소자의 캐패시터 형성방법
Li et al. Designing high endurance Hf0. 5Zr0. 5O2 capacitors through engineered recovery from fatigue for non-volatile ferroelectric memory and neuromorphic hardware
CN116685193A (zh) 一种铁电面内极化栅控效应的忆阻器及其制备方法和应用
TW200409369A (en) A fabrication method for a ferroelectric capacitor applied in a low driving voltage
JP2008172133A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20110718