CN110073440B - 电容矩阵布置及其激励方法 - Google Patents

电容矩阵布置及其激励方法 Download PDF

Info

Publication number
CN110073440B
CN110073440B CN201780076100.4A CN201780076100A CN110073440B CN 110073440 B CN110073440 B CN 110073440B CN 201780076100 A CN201780076100 A CN 201780076100A CN 110073440 B CN110073440 B CN 110073440B
Authority
CN
China
Prior art keywords
word line
bit line
active medium
lines
reference electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780076100.4A
Other languages
English (en)
Other versions
CN110073440A (zh
Inventor
K·德玛斯休思
A·克斯什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semron LLC
Original Assignee
Semron LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102016012071.1A external-priority patent/DE102016012071A1/de
Priority claimed from DE102017002739.0A external-priority patent/DE102017002739A1/de
Application filed by Semron LLC filed Critical Semron LLC
Publication of CN110073440A publication Critical patent/CN110073440A/zh
Application granted granted Critical
Publication of CN110073440B publication Critical patent/CN110073440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/004—Optical devices or arrangements for the control of light using movable or deformable optical elements based on a displacement or a deformation of a fluid
    • G02B26/005—Optical devices or arrangements for the control of light using movable or deformable optical elements based on a displacement or a deformation of a fluid based on electrowetting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

本发明涉及一种电容矩阵布置，其包括有源介质，其布置在字线和位线之间的层中，其交叉点具有可通过字线和位线的激励选择的具有介入有源介质的电容单元，还涉及一种激励方法，其中本发明基于将矩阵中的电容元件的有源激励与无源激励的优点结合的目标。这是通过字线具有可变的德拜长度来实现的，即它们由具有可变移动电荷载流子浓度的材料组成，并且布置在有源介质和非有源电介质之间。通过控制电场的作用来进行激励。

Description

电容矩阵布置及其激励方法
技术领域
本发明涉及一种电容矩阵布置，包括有源介质，该有源介质嵌入在第一组和第二组相应的并行寻址电极之间的层中。有源介质能够由电场驱动。它本身也可能具有电极化。第一组的寻址电极形成字线，第二组的寻址电极形成矩阵装置的位线。字线和位线在交叉点处相交，优选地是正交的。具有介入有源介质的电容单元布置在交叉点处，可通过字线和位线的激励来选择。
本发明还涉及一种激励电容电容器装置的方法，其中位于字线和位线之间的交叉点处的电容器装置通过选择的字线和选择的位线的电位选择来选择，并且选择的字线和选择的位线对应于交叉点。
背景技术
在微电子学的许多领域中，矩阵由存储、传感器、激励器或图像元件组成。必须使用地址激励各个元件，而不会干扰相邻的单元。对于存储组件，这种矩阵布置在实现高存储密度和快速存取速度以及获得当今典型闪存存储器的替代方面起着重要作用。
人们通常区分无源矩阵和有源矩阵(e.g.,Willem den Boer:“Active MatrixLiquid Crystal Displays.Fundamentals and Applications”1st Edition,Elsevier,2005and Temkar N.Ruckmongathan:“Addressing Techniques of Liquid CrystalDisplays”,Wiley,2014)。
无源矩阵由相互垂直的金属线组成，它们对着行(位线(3))和列(字线(2))。在交叉点处，限定了单元(4)，其中有源介质(1)可以由电流(11)或电场激励。这种布置的好处是它易于生产，并且可以为存储芯片实现非常高的密度(4F2，F是最小特征尺寸)。到目前为止阻碍无源矩阵应用的主要缺点是相邻单元经历寄生干扰。仅在有机铁电存储器中可以使用该原理，但是这在材料磨损和存储时间方面具有缺点(EP 1 316 090 B1；EP 1 798 732A1；US 2006/0046344 A1；US 2002/0017667 A1；US 2003/0137865 A1)。
有源矩阵使用有源电子元件来激励各个元件。这可以是二极管或晶体管。二极管具有紧凑设计的优势，存储芯片的高密度与无源激励(4F2)中完全相同。然而，电阻元件中的二极管通常具有ON/OFF比率太低并且在液晶显示器中实现了差的对比度的问题。此外，二极管本身充当电容，并且如果激励的元件本身是电容，如在液晶显示器(US 2011/0090443 A1)/电子纸(US 2008/0043317 A1)/微镜阵列(US 5583688)或铁电存储器(EP 1316 090 B1)的情况下，难以激励(分压器)。二极管通常可用于电阻存储元件(US 2006/0002168 A1；WO 2003/85675 A2)。
晶体管激励(US 2003/0053351 A1；US 6438019)使得ON/OFF比率能够显著更高并且此外可以切换电容。此外，对比度易于控制监视器屏幕。缺点是制造步骤更多，并且通常对存储设备的空间要求相当高。
一般来说，在具有晶体管驱动的存储器的情况下，区分NAND(US 5088060)和NOR架构(US 7616497)，其中NAND架构可实现高存储密度(4F2)，但需要更长的时间存取时间。NOR架构具有更高的空间要求(6-8F2)，但另一方面是快速的(BettyPrince：“半导体存储器：设计、制造和应用手册”，第2版，Wiley，1995)。这两种不同架构结构的缺点以及相应的存储材料形成了迄今为止没有通用存储器取代SRAM、DRAM、闪存和硬计算机磁盘的原因之一。因此，需要一种结合NAND和NOR架构的优点的架构。通用存储器必须满足几个规范，其中包括高存储密度、高读取和写入速度、以及足够大量的读/写周期。移动应用方面的另一个标准是低能耗。闪存存储器的一种可能的替代技术是铁电存储器，其目前具有大量的读/写周期(1012-1015)并且大致与DRAM存储器一样快。迄今为止最大的问题是可扩展性和存储密度，因为铁电材料与基于硅的CMOS逻辑很少兼容。
新的存储技术在人工神经网络方面也很重要。在传统计算机中，信息的处理和存储是严格分开的，而大脑不具有这种分离，因此必须创建非易失性存储解决方案，其可以容易地嵌入处理单元中。人工神经网络由神经元和突触组成，其例如以电阻值的形式存储权值。神经元通常具有用于激活功能的S形瞬态响应，因此通常需要相当复杂的晶体管电路(US 3476954；US 8694452)，其具有高能耗并且难以生产。同样，所谓的整流线性单元(ReLU)用作人工神经元的激活函数。
在专利DE 10 2010 045 363 B4中，已经公开了一种半导体传感器，其可以将静态场调制成交变场。该专利涉及调制半导体中的移动电荷载流子浓度以控制电场或电势。为此，使用所谓的德拜(Debye)长度，其给出了固体场的典型屏蔽长度，如
Figure GDA0003301244970000021
其中
LD：是德拜长度
ε0：是电场常数
εr：是材料的相对介电常数
kB：是玻尔兹曼常数
T：是温度
e：是基本电荷
n：是移动电荷载流子浓度(电子和空穴浓度)。
该场描述了固体中低场的指数衰减
Figure GDA0003301244970000031
其中
E：是固体中的电场强度
E0：是固体开始处x＝0的场强
x：是在固体中的位置。
如果移动电荷载流子浓度n非常低，则德拜长度很小并且场可以容易地穿过固体，只要后者明显比德拜长度薄。但是如果移动电荷载流子浓度高，则场将很好地屏蔽，并且如果移动电荷载流子浓度被调制，则发射场将以不同强度传输并且转换成交变场。以这种方式，实现了用于电场的开关。
发明内容
因此，本发明提出要解决的问题是使得能够主动地激励矩阵中的电容元件，其具有无源激励(简单制造、高存储密度、快速存取时间)的益处。同时，应该可以更容易地模拟神经元在人工神经网络方面的激活功能。
根据本发明的装置的解决方案在于，在上述类型的电容矩阵装置中，至少在交叉点的区域中的字线由具有可变德拜长度的材料(即，具有可变移动电荷载流子浓度的材料)组成，并且布置在有源介质和非有源电介质之间，与它们形成分层布置，并且分层布置位于参比电极和位线之间。因此，在分层布置中，存在有源介质-字线-非有源电介质的序列。分层布置可以将具有有源介质的第一层指向参比电极并且将第二层指向位线。现在，
-选择分层布置的第一层，使得从字线看到的有源介质位于具有参比电极的一侧并且
-或者，选择分层布置的第二层，使得从字线看到的有源介质位于具有位线的一侧。
在字线中，例如，通过改变电荷载流子浓度来控制电场的传输。在字线和参比电极5、6之间布置有非有源电介质，其用于纯绝缘目的。
该布置还使得可以检测有源介质中的电场。为此，将字线、位线和参比电极的电位设置为彼此相等，并且在所选字线中改变德拜长度，从而可以在所选位线中测量由于电荷影响的电流，因为位于字线和参比电极之间的有源介质的电场执行从传输到屏蔽的切换，反之亦然。如果有源介质位于位线和字线之间，则必须在条带参比电极中测量电流。
这里描述的本发明使得可以控制矩阵布置中的电容耦合。因此，可以在一个点处产生场以用于激励目的并且同时测量场。这种激励在没有晶体管的情况下发生，这结合了无源矩阵的优点和有源矩阵的优点。在存储技术方面，结合了NAND架构的高存储密度优势和NOR架构的高存取速度优势。存储密度达到4F2，如无源矩阵或NAND架构的情况，并且使用金属位线和参比电极产生高存取速度，其具有比晶体管更低的电阻，因此对位线和参比电极充电的时间常数减少了。
基本上，制造几乎与无源矩阵一样简单，但没有寄生耦合到产生的相邻单元。传输电场的控制可以是自适应的，这在对比度的显示中是重要的并且可以使存储技术中的多级存储单元成为可能。
参比电极可以是整个表面电极。
但参比电极也可以由多个条状条带参比电极组成。这开启了条带参比电极形成为对应于位线并且可单独激励的可能性。
对应于位线的条带参比电极的配置基本上意味着它们具有相同数量级和相同数量的宽度。优选地，条带参比电极可以在与位线相同的方向上延伸。但它们也可能相互交叉，最好是正交。
在一个实施例中提供，字线由半导体构成并且具有p掺杂和n掺杂区，其中选择掺杂水平使得p掺杂和n掺杂区的费米能级具有与离字线的费米能级相同的距离，并且所得到的psn结的能带模型具有对称性。
这里可以提供的是，p掺杂区和n掺杂区位于相应字线的纵向延伸的一侧或者位于端面处。
为了防止完整的字线总是必须耗尽或富集电荷载流子，这是耗能和耗时的，在另一个实施例中提供，条带参比电极和位线彼此交叉，并且在交叉点处，条带参比电极跨越p掺杂区连接到字线和跨越n掺杂区连接到位线，或条带参比电极分别跨越n掺杂区连接到字线和跨越p掺杂区连接到位线。这也避免了必须单独调整德拜长度变化和参比电极与位线之间的电压。
字线也可以由半导体组成并且设置有形成肖特基接触的不同金属区域，其中选择金属的功函数使得金属区域和半导体之间的费米能级的距离相同并且能带模型是对称的。这里的金属区域位于相应字线的纵向延伸的一侧或者位于端面处。
也可以使用具有金属-绝缘体结的材料作为字线。
在电容矩阵布置的一个实施例中，有源介质是可电极化的电介质存储材料，用于存储数据，尤其是数字数据。
根据本发明，多个矩阵布置也可以一个堆叠在另一个上，由此条带参比电极可以同时形成位于顶部的单元的位线。这种布置对于存储应用是主要有利的，因为以这种方式可以显著增加存储密度。
有源介质也可以是基于液体或电泳显示装置。
有源介质可以是液晶，其改变其偏振方向并用于显示信息。
然而，有源介质也可以由微胶囊组成，用于电泳激励和信息显示。该原理可用于所谓的电子纸。
有源介质也可以由液滴组成，并且电润湿可以由这些控制。这可以用于微流体中的EWOD(电介质上的电润湿)技术。
机械激励器也可以用作有源介质，其可以用在例如微镜阵列中。
还可以提供固体中的移动离子，其可以用作存储数字信息的有源介质。这里可以使用铁电体作为存储材料。
电容矩阵布置的另一实施例要求字线由钛酸锶或二氧化钛组成。
在一个实施例中提供，矩阵布置涉及人工神经元的激活函数的建模，其具有字线的S形传输行为或者具有所产生的电场的非线性。字线具有用于建模神经元的激活函数的S形传输行为。同样，字线的非线性可用于整流线性单元(ReLU)的建模。
本发明要解决的问题也通过上述类型的方法解决，其中在所选电容单元中产生电场，其中，当设置有源介质的状态时，
-在所选电容单元中产生电场，通过
·在分层布置的第一层的情况下施加所选位线和参比电极(5，6)之间的电位差，并选择选定为与参比电极(5，6)相同的字线的电位，
·或者，在分层布置的第二层的情况下，选择字线的电位与位线相同，并且在所选字线中产生长德拜长度，即移动电荷载流子浓度很低，以至于传输足够强的场，在有源介质中产生作用，使得电场在交叉点处传输到所选位线，而在未选择的字线产生短德拜长度，即，移动电荷载流子浓度太高以至于在有源介质中不产生作用，因此建立了差的传输，
-或者，在所选位线和参比电极(5，6)之间不存在电位差，并且所选字线的电位选择为与参比电极(5，6)和位线不同(3)，而且
·字线的德拜长度选择为短，并且电场的场线分别主要在字线处结束，从而在有源介质中产生作用，其中在未选择的字线建立长德拜长度，以便在有源介质中产生作用，或
·字线中的德拜长度保持不变，并且字线、位线和条带参比电极上的电位选择为使得所选电容单元处的位线和字线之间的电位差作为满电压，而未选择的电容单元中存在一部分全电压，优选为1/3，并且所产生的场的非线性确保抑制未选择的电容单元中的场，
当确定所选电容单元中的有源介质的状态时，通过选择位线、参比电极(5，6)和字线的电位相同来测量电场，并且
-在分层布置的第一层的情况下，在所选位线中测量在改变所选字线的德拜长度期间所产生的所选位线中的电流，并且
-在分层布置的第二层的情况下，在对应于交叉点的条带参比电极中测量电流。
应当注意，具有短德拜长度的材料在这里表示的意义上表现得几乎像金属，并且具有短德拜长度的材料在这里表示的意义上表现得几乎像绝缘体。
在下文中，ΦR描述参比电极的电位，ΦB描述位线的电位和ΦW描述字线的电位。
现在，为了在矩阵中的有源介质中的一个点处产生电场，存在两种可能性，如上所述：
在这种情况下，在所选位线和参比电极之间存在电位差(ΦB≠ΦR)，从而产生电场。如果现在在所选字线中存在德拜长度使得电场被良好地传输，则电场将在所选字线和所选位线之间的交叉点处传输到参比电极，使得这可以在有源介质中起作用(例如，在铁电体的情况下，保持剩余的极化变化)。现在，如果在未被选择的字线中建立短德拜长度，即移动电荷载流子浓度如此之高以至于在有源介质中没有实现效果，则存在于所选位线和参比电极之间的电场将被中断。必须考虑的是，在这种情况下，字线的行为几乎像金属，并且在字线和参比电极或位线之间的电位差的情况下将形成电场。如果存在分层布置的第一层，即，如果有源介质位于字线和参比电极之间，则字线的电位必须相应地选择为与参比电极相同(ΦB＝ΦR)。在非有源电介质中的字线和位线之间形成的场不再是障碍，因为非有源电介质除了绝缘不起作用。否则，如果存在分层布置的第二层，即有源介质位于字线和位线之间，则应该选择字线的电位与位线相同(ΦW＝ΦB)。
2.所选位线和参比电极之间也可以存在相同的电位(ΦB＝ΦR)，由此此时有源介质中的电场由所选字线中的短德拜长度产生。然后，字线再次表现得几乎像金属，并且如果这对于位线并且因此也对于参比电极5、6具有电位差(ΦW≠ΦB)，则将在有源介质中产生电场。现在，如果在未选择的字线上建立了长德拜长度，即，移动电荷载流子浓度如此之低以至于传输足够强的场以在有源介质中产生效应，从而使得位线和参比电极5、6的电位很好地传输，来自有源介质的电场将消失。在这种情况下，字线电位可以任意选择，因为这不再通过传输实现任何效果。也就是说，选择和非选择之间的德拜长度在这里恰好与选项1相反。
在该方法的另一个实施例中，提供了完整矩阵的激励，
-在分层布置的第一层的情况下，以这样的方式完成：当对应于交叉点的条带参比电极与对应的位线之间存在电位差时，与所选位线相同的电位施加到未被选择的字线和未被选择的条带参比电极，并且未被选择的位线设置有与相应的条带参比电极相同的电位，并且
-在分层布置的第二层的情况下，以这样的方式完成：当对应于交叉点的条带参比电极与对应的位线之间存在电位差时，与相应的参比电极条带相同的电位施加到未被选择的字线和未被选择的位线，并且其他条带参比电极设置有与所选位线的电位相同的电位。
或者，可以提供的是，完整矩阵的激励以这样的方式发生：当在所选位线和所选条带参比电极(6)之间不存在电位差时，条带参比电极和位线并行布置，未被选择的位线和未被选择的条带参比电极放置在与所选字线相同的电位，并且可以任意选择未被选择的字线的电位。
在提供psn结的情况下，可以向psn结施加阻断电压以耗尽字线中的移动电荷载流子浓度，在需要长德拜长度情况下，可以施加正向电压以富集字线中的移动电荷载流子浓度，在需要短德拜长度情况下，每次向p区和n区施加反对称电压。
此外，通过所选字线的电流可以产生轻微的温度上升，并且金属-绝缘体结可以触发所选字线中的移动电荷载流子浓度的变化。
附图说明
下面借助于示例性实施例更详细地解释本发明。相应的图显示
图1是具有条带参比电极的矩阵的俯视图，
图2是具有全表面参比电极的矩阵的俯视图，
图3是具有条带参比电极的矩阵的横截面图，
图4是具有全表面参比电极的矩阵的横截面图，
图5是所选位线与所选和未被选择的字线的参比电极之间的电位差的电位关系，
图6是所选位线与所选和未被选择的字线的参比电极之间没有电位差的电位关系，
图7是测量有源介质中电场的电位关系，
图8是当所选位线和参比电极(位于参比电极(6)和字线(2)之间的有源介质)之间存在电位差时，完整矩阵的有利电位关系，
图9是当所选位线和参比电极(位于参比电极(6)和字线(2)之间的有源介质)之间不存在电位差时，完整矩阵的有利电位关系，
图10a是在侧方字线纵向延伸具有psn结的矩阵，
图10b是在字线的端面处具有psn结的矩阵，
图11是用于字线的具有金属-绝缘体结材料的矩阵，
图12是字线的发射场的瞬态响应
图13是矩阵的三维堆叠的横截面图
图14是在字线中具有恒定德拜长度的矩阵的横截面图，
图15是生成的场的非线性，
图16是具有p掺杂和n掺杂条带的矩阵，和
图17是具有分层布置的电容矩阵的横截面图。
具体实施方式
图1至图4示出了具有有源介质1的电容矩阵布置。有源介质1的特征在于它可以用电场激励，或者它本身可以具有电极化。有源介质1嵌入在第一组和第二组相应的并行寻址电极之间的层中，由此第一组的寻址电极形成字线2，第二组的寻址电极形成矩阵布置的位线3。
字线2和位线3在交叉点处相交。在交叉点处，布置了通过字线2和位线3的激励可选择的具有介入有源介质1的电容单元4。
在下文中，ΦR将描述参比电极5、6的电位，ΦB描述位线3的电位和ΦW描述字线2的电位。
现在，为了在矩阵中的有源介质1中的一个点处产生电场13，存在两种可能的方法，如上所述：
如图5所示，在这种情况下，在所选位线3和参比电极5、6之间存在电位差ΦB≠ΦR，从而产生电场13。如果现在在所选字线2中存在德拜长度，使得电场13良好地传输，则电场13将传输到在所选字线2和所选位线3之间的交叉点处的参比电极5、6。因此，这可以在有源介质中起作用，例如在铁电体的情况下，保持剩余的极化变化。如果现在在未选择的字线2中建立短德拜长度，则将中断存在于所选位线3和参比电极5、6之间的电场13。必须考虑的是，在这种情况下，字线2表现得几乎像金属，并且在字线2和参比电极5、6或位线3之间存在电位差的情况下将形成电场13。因此，如果有源介质1位于字线2和参比电极5、6之间，则字线2的电位必须相应地选择为与参比电极5、6相同，ΦB＝ΦR。在非有源电介质中的字线和位线之间形成的场不再是障碍，因为非有源电介质除绝缘外不起作用。否则，如果有源介质1位于字线2和位线3之间(图5中未示出)，则字线2的电位应选择为与位线3相同，ΦW＝ΦB。
如图6所示，在所选位线3和参比电极5、6之间也可以存在相同的电位，ΦB＝ΦR，由此此时有源介质1中的电场13由所选字线2的短德拜长度产生。然后，字线2再次表现得几乎像金属，并且如果这对于位线3并且因此也对于参比电极5、6具有电位差ΦW≠ΦB，则将在有源介质1中产生电场13。现在，如果在未选择的字线2上建立长德拜长度，使得位线3和参比电极5、6的电位很好地传输，则电场13将从有源介质1消失。在这种情况下，字线电位可以任意选择，因为这不再通过传输实现任何效果。也就是说，选择和非选择之间的德拜长度恰好与上面提到的第一种情况相反。
完整矩阵的激励可以以两种不同的方式发生，这取决于所选位线3和条带参比电极6之间是否存在电位差。
在示例性实施例中，呈现了对未选择的电位的有利选择，以便至少在所选位线3和所选参比电极6上减少需要充电的电容器的数量。在这种情况下，除了在所选电容单元4中之外，必须完全避免在有源介质1中充电。如果同时避免沿着所选位线3和字线2在非有源电介质7中充电，则可以减小所选电容单元4的充电时间常数，这将意味着对于存储的速度优势。
图7显示了有源介质中电场的检测。为此，将字线2、位线3和参比电极5、6的电位设置为彼此相等，并且在所选字线2中改变德拜长度，从而可以测量所选位线3中由于电荷影响的电流，因为位于字线2和参比电极5、6之间的有源介质1的电场13执行从传输到屏蔽的切换，反之亦然。如果有源介质1位于位线3和字线2之间，则必须在条带参比电极6中测量电流。
图8首先示出了位线5和参比电极6之间的电位差情况的示例性实施例。有源介质1位于字线2和参比电极6之间。参比电极6平行于字线2布置，并且与施加在所选位线6上的电位相同的电位ΦB施加在未选择的字线2和未选择的条带参比电极6。这一方面确保了有源介质1不在未选择的字线2和未选择的参比电极6中充电，因为它们都具有相同的电位ΦB。同时，未选择的字线2具有与所选位线3相同的电位，从而避免在非有源电介质7中的字线2和所选位线3之间的充电。因此，所选位线3仅在选择了字线2的所选电容单元4处充电。避免了沿着所选字线2的具有良好传输的充电，因为未选择的位线3的电位选择为与所选参比电极的电位ΦR相同。因此，非选择位线3和所选参比电极6之间不存在电位差。
以这种方式，仅在要以点状方式改变有源介质1的位置沿着所选参比电极6和所选位线3发生充电(在图8中，虚线和实心圆圈)。
如图8中的黑色虚线圆圈所示，充电确实发生在所选参比电极6和所选位线3之外的某些位置处的非有源电介质中。但是这种充电没有进一步的障碍，可以通过高串联电阻来降低，以降低能耗。
图9示出了另一示例性实施例。这里的条带参比电极6和位线3可以并行取向。为了避免沿着所选字线2的不必要的充电，未选择的位线3和未选择的参比电极6放置在与所选字线2相同的电位ΦW。以这种方式，在有源介质1和非有源电介质7中都避免了充电。在该方法中，仅在所选电容单元4中发生充电。
如图10a和图10b所示，根据本发明的电容矩阵布置可以由psn结构成。字线2可以由轻微掺杂的半导体组成，并且通过交替的p区和n区8、9连接在一起。稍微掺杂区中的电场将被传输。p区和n区8、9中的掺杂水平应选择得足够高，以使整个结具有对称的带状图案，并且通过反对称电压发生这种情况，从而实现均衡并且不产生任何在轻掺杂区中的干扰场。如果在阻挡方向上操作psn结，则字线2将耗尽并且垂直场将良好地传输；在前进方向，场地将得到很好的屏蔽。
根据图10a，相应的p掺杂区8在一侧平行于字线2的纵向延伸设置，而n掺杂区9同样平行于字线2的纵向延伸设置，但在字线2的另一侧。
根据图10b，相应的p掺杂区8布置在字线2的一个端面处，并且相应的n掺杂区9布置在字线2的另一个端面处。
同样可以使用肖特基接触，使得更快的数据存取成为可能，例如，用于存储器。
如图11所示，利用字线2中的金属-绝缘体结可以实现快速数据存取并且另外降低能量消耗。为此，由字线2承载电流，其产生轻微的温度上升并因此引起从金属状态到绝缘状态的转变。与不完全对称的psn或肖特基接触的情况不同，这种布置的另一个优点是干扰电压非常低。
关于铁电存储器，有源介质由铁电体代替。此外，通过将几个这样的矩阵结构彼此堆叠，可以清楚地看到3D集成的方式。此外，偏振态的读出是非破坏性的，因为该结构与场检测器同时起作用。破坏性读出是传统铁电存储器的主要问题之一。目前铁电存储器中的存取速度主要受晶体管电阻的限制。利用金属位线3和参比电极5、6，该电阻将低得多。此外，半导体的调制可能发生在肖特基接触中，其具有非常快的响应。通过适当地驱动矩阵，可以减小位线3和参比电极6的电容。与传统的FeRAM相比，这三个方面结合在一起可以实现更快的存取和写入时间。如果另外使用SrTiO3或TiO2作为半导体材料，则由于较高的介电常数和与铁电钙钛矿相似的晶体结构将带来益处，因此将解决铁电体和硅之间缺乏CMOS兼容性的问题。
除了作为有源存储介质的铁电体之外，还可以使用漂移穿过固体的离子。取决于材料中离子的位置，通过字线2的透射场将是不同的。
通过字线2的传输行为的一个特性是潜在的弯曲具有极其非线性的行为，按照
Figure GDA0003301244970000111
其中
Ψ：固体中的电位
UT：温度压力。
具有通过字线2的电位或场的指数下降的前述德拜长度仅对于相对小的电位和场而言，并且由上述给定的微分方程的线性化产生。如果场强化，则微分方程的非线性变为主导，并且透射场经历饱和。如图12所示，S形关系12产生位线电压UBL＝ΦR-ΨB，位线电位和参比电极电位之间的电位差，以及透射场。反过来，人工神经网络中的神经元表现出非常相似的行为，如已所述，并且存在使用该行为来模拟神经元的激活功能的可能性，其中具有存储功能的有源介质可以作为突触的一部分起作用，或者具有德拜长度的发射场的自适应调整可能性也可以提供突触加权。以这种方式，神经元和突触将被组合以形成组件，并且不需要进一步的不利的晶体管电路，这也将简化人工神经网络的三维结构化。图15中的非线性15可用于模拟整流线性单元(ReLU)。
如图13所示，几个这样的矩阵装置可以三维堆叠，其中一个矩阵的参比电极6同时形成位于其上方的矩阵的位线3。这种布置对于存储应用是主要有利的，因为以这种方式可以显著增加存储密度。
根据图14至图17，使用具有字线2和位线3的布置，其优选地彼此垂直布置，而字线2由具有p掺杂区8的半导体组成，位线3由具有n掺杂区9的半导体组成。选择掺杂水平使得p掺杂区8和n掺杂区9的费米能级与字线2的费米能级的距离相同和所得psn结的能带模型具有对称性。
在它们的交叉点处，条带参比电极6分别跨越p掺杂区8连接到字线2，并且跨越n掺杂区9连接到位线3。这在图17的表示中变得特别清楚。
例如，交叉点处的半导体可以是固有的或轻微掺杂的，从而形成pin结或psn结。如图17所示，p掺杂区8可以由沿着条带的各个高度组成，并且n掺杂区9可以由T形条带组成。然后，有源介质1可以在n区9和p区8以及在p区8和n区9之间的非有源介质7之间。也可以在两个地方安排有源介质。在图17中，两个存储单元彼此并排放置。
由于p区和n区的形式，它们与栅极和条带参比电极6同时起作用，从而产生场。在交叉点处的半导体区域的耗尽或富集以相同的电压发生，使得不再需要单独调整德拜长度的变化和参比电极6与栅极电极之间的电压。此外，通过适当选择电压可以实现矩阵中的点状耗尽或富集。
独立于上述示例性实施例，可以使用这样的方法，其中位线3和条带参比电极6平行布置，并且字线2优选地垂直于它们布置，并且位线3和条带参比电极6之间不存在电位差。字线2中的德拜长度保持恒定，并且选择字线2、位线3和条带参比电极6上的电位，使得位线3和字线2之间的电位差出现在所选电容单元上，作为存在于未选择的电容单元处的全电压和全电压14的1/3，并且所产生的场的非线性15用于抑制未选择的电容单元中的场。
可以将这种激励方式解释为一种电容二极管，其产生从特定阈值电压开始的电场。这种情况由图15清楚地表明，因为对于低电压，半导体中的电位弯曲几乎不显著，并且在位线3和条带参比电极6之间继续电位。由于位线3和条带参比电极6之间不存在电位差，因此不形成场。然而，从一定的阈值电压开始，半导体中的电位弯曲很大，使得字线2和位线3之间的电位差以及字线2和条带参比电极6之间的电位差变得显著，产生线性上升电场。因此，利用现有技术的通常的1/3方法，应该产生高的开/关切换关系。
这样，字线中不需要再充电，因此存储具有较低的能量消耗和较快的存取时间。
电容矩阵布置及其激励方法
附图标记列表
1 有源介质
2 字线
3 位线
4 电容单元
5 全表面参比电极
6 条带参比电极
7 非有源电介质
8 p掺杂区
9 n掺杂区
10 psn结
11 电流
12 S形瞬态响应
13 全电压
14 全电压的1/3
15 非线性

Claims (16)

1.一种具有电容矩阵布置的装置，包括有源介质(1)，其嵌入在第一组和第二组相应的并行寻址电极之间的层中，其中第一组的寻址电极形成字线(2)，第二组寻址电极形成矩阵布置的位线(3)，其中字线(2)和位线(3)在交叉点相交，具有介入有源介质(1)的电容单元(4)布置在交叉点处，能够通过字线(2)和位线(3)的激励来选择，其特征在于，至少在交叉点区域中的字线(2)由具有可变德拜长度的材料组成，即，具有可变移动电荷载流子浓度的材料，并且布置在有源介质(1)和非有源电介质(7)之间，与它们形成分层布置，并且分层布置位于参比电极(5，6)和位线(3)之间，其中
-选择分层布置的第一层，使得从字线看到的有源介质位于具有参比电极的一侧并且
-或者，选择分层布置的第二层，使得从字线看到的有源介质位于具有位线的一侧。
2.如权利要求1所述的具有电容矩阵布置的装置，其特征在于，所述参比电极包括多个条状条带参比电极(6)，其中所述条带参比电极(6)对应于所述位线(3)形成并且是可单独激励的。
3.如权利要求1或2所述的具有电容矩阵布置的装置，其特征在于，字线(2)由半导体组成，并设有p掺杂(8)和n掺杂(9)区，其中选择掺杂水平使得p掺杂(8)和n掺杂(9)区的费米能级与字线(2)的费米能级具有相同的距离，以及所得psn结(10)的能带模型具有对称性。
4.如权利要求3所述的具有电容矩阵布置的装置，其特征在于，p掺杂(8)和n掺杂(9)区位于相应字线的纵向延伸侧或端面处。
5.如权利要求3所述的具有电容矩阵布置的装置，其特征在于，条带参比电极和位线彼此交叉，并且在交叉点处，条带参比电极(6)跨越p掺杂区(8)连接到字线(2)和跨越n掺杂区(9)连接到位线(3)，或条带参比电极(6)分别跨越n掺杂区(9)连接到字线，跨越p掺杂区(8)连接到位线(3)。
6.如权利要求1或2所述的具有电容矩阵布置的装置，其特征在于，字线(2)由半导体组成，并且设置有形成肖特基接触的不同金属区域，其中选择金属的功能函数使得金属区域和半导体之间的费米能级的距离是相同的，并且能带模型是对称的。
7.如权利要求1或2所述的具有电容矩阵布置的装置，其特征在于，具有金属-绝缘体结的材料用于字线(2)。
8.如权利要求1所述的具有电容矩阵布置的装置，其特征在于，有源介质(1)是用于存储数据的可电极化的电介质存储材料。
9.如权利要求1所述的具有电容矩阵布置的装置，其特征在于，有源介质(1)是液体或电泳显示装置。
10.如权利要求1所述的具有电容矩阵布置的装置，其特征在于，所述电容矩阵布置涉及具有字线(2)的S形传输行为(12)或具有产生的电场的非线性(15)的人工神经元的激励函数的建模。
11.用于激励如权利要求1至10中任一项所述的具有电容矩阵布置的装置的方法，其中通过所选字线和所选位线的电位选择来选择位于字线和位线之间的交叉点处的电容矩阵布置，所选字线和所选位线对应于交叉点，其特征在于，当设置有源介质(1)的状态时，
-在所选电容单元(4)中产生电场(13)，通过
·在分层布置的第一层的情况下施加所选位线(3)和参比电极(5，6)之间的电位差，并选择选定为与参比电极(5，6)相同的字线(2)的电位，
·或者，在分层布置的第二层的情况下，通过选择字线(2)的电位与位线(3)相同，并且通过在所选字线(2)中产生长德拜长度，即移动电荷载流子浓度低到足以传输足够强的场，在有源介质中产生作用，使得电场(13)在交叉点处传输到所选位线(3)，而在未被选择的字线(2)处产生短德拜长度，即移动电荷载流子浓度如此之高以至于在有源介质中不产生作用，因此建立差的传输，
-或者在所选位线(3)和参比电极(5,6)之间不存在电位差，并且所选字线(2)的电位选择为与参比电极(5，6)和位线(3)不同，和
·字线(2)的德拜长度选择为短，电场(13)的场线分别主要在字线(2)处结束，从而在有源介质中产生作用，其中在未选择的字线(2)处建立长德拜长度，以便在有源介质中产生作用，或者
·字线(2)中的德拜长度保持恒定，字线(2)、位线(3)和条带参比电极(6)上的电位选择为使得在所选电容单元的位线(3)和字线(2)之间的电位差作为全电压(13)存在，在未选择的电容单元存在全电压(14)的一部分，并且产生的场的非线性(15)确保抑制未选择的电容单元中的场，
当确定所选电容单元(4)中的有源介质(1)的状态时，通过选择位线(3)、参比电极(5，6)和字线(2)的电位相同，来测量电场(13)，和
-在分层布置的第一层的情况下，在所选字线(2)中改变德拜长度期间产生的所选位线(3)中测量电流，并且
-在分层布置的第二层的情况下，在对应于交叉点的条带参比电极(6)中测量电流。
12.如权利要求11所述的方法，其特征在于，在未选择的电容单元存在1/3的全电压(14)。
13.如权利要求11所述的方法，其特征在于，完整矩阵的激励，
-在分层布置的第一层的情况下，以这样的方式完成：当对应于交叉点的条带参比电极(6)与对应的位线(3)之间存在电位差时，与所选位线(3)的电位相同的电位施加到未被选择的字线(2)和未选择的条带参比电极(6)，并且未被选择的位线(3)设置有与相应的条带参比电极(5，6)相同的电位，和
-在分层布置的第二层的情况下，以这样的方式完成：当对应于交叉点的条带参比电极(6)与对应的位线(3)之间存在电位差时，与相应的条带参比电极(6)相同的电位施加到未选择的字线(2)和未选择的位线(3)，并且其它条带参比电极(6)设置与所选位线(3)相同的电位。
14.如权利要求11所述的方法，其特征在于，完整矩阵的激励以这样的方式发生：当在所选位线(3)和所选条带参比电极(6)之间不存在电位差时，条带参比电极(6)和位线(3)并行排列，则未选择的位线(3)和未选择的条带参比电极(6)与所选字线(2)处于相同的电位，并且能够任意选择未选择的字线(2)的电位。
15.如权利要求11所述的方法，其用于激励如权利要求3至5中任一项所述的具有电容矩阵布置的装置，其特征在于，阻断电压施加到psn结(10)以消耗字线(2)中的移动电荷载流子浓度，在需要长德拜长度情况下，施加正向电压以增加字线(2)中的移动电荷载流子浓度，在需要短德拜长度情况下，每次对p区(8)和n区(9)施加反对称电压。
16.如权利要求11所述的方法，其用于激励如权利要求7所述的具有电容矩阵布置的装置，其特征在于，通过所选字线(2)的电流(11)产生轻微的温升，并且金属-绝缘体结触发所选字线(2)中的移动电荷载流子浓度的变化。
CN201780076100.4A 2016-10-10 2017-10-10 电容矩阵布置及其激励方法 Active CN110073440B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102016012071.1A DE102016012071A1 (de) 2016-10-10 2016-10-10 Matrix mit kapazitiver Steuerungsvorrichtung
DE102016012071.1 2016-10-10
DE102017002739.0A DE102017002739A1 (de) 2017-03-21 2017-03-21 Matrix für ferroelektrische Speicher mit kapazitiven Auswahlmechanismus
DE102017002739.0 2017-03-21
PCT/EP2017/075872 WO2018069359A1 (de) 2016-10-10 2017-10-10 Kapazitive matrixanordnung und verfahren zu deren ansteuerung

Publications (2)

Publication Number Publication Date
CN110073440A CN110073440A (zh) 2019-07-30
CN110073440B true CN110073440B (zh) 2022-04-29

Family

ID=60153285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076100.4A Active CN110073440B (zh) 2016-10-10 2017-10-10 电容矩阵布置及其激励方法

Country Status (4)

Country Link
US (1) US10504575B2 (zh)
EP (1) EP3523805B1 (zh)
CN (1) CN110073440B (zh)
WO (1) WO2018069359A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019008095A1 (de) 2019-11-21 2021-05-27 Aron Kirschen Kapazitive Matrixvorrichtung mit einer Schicht zur Speichung von Ladungen und Verfahren zu dessen Ansteuerung
US20210376055A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric mfm capacitor array and methods of making the same
DE102021002725A1 (de) 2021-05-26 2022-12-01 Semron Gmbh Verfahren zur Herstellung von kapazitiven synaptischen Bauelementen
EP4358087A1 (de) 2022-10-20 2024-04-24 Semron GmbH Anordnung einer pulsweiten gesteuerten vektor-matrix multiplikationseinheit mit kapazitiven elementen und verfahren zu dessen ansteuerung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023539A (zh) * 2004-07-01 2007-08-22 斯班逊有限公司 可切换存储二极管－新存储装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476954A (en) 1966-08-23 1969-11-04 Rca Corp Electrical neuron circuit that includes an operational amplifier
US5088060A (en) 1989-03-08 1992-02-11 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
US5583688A (en) 1993-12-21 1996-12-10 Texas Instruments Incorporated Multi-level digital micromirror device
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
DE19830569C1 (de) 1998-07-08 1999-11-18 Siemens Ag FeRAM-Anordnung
JP2002026280A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 強誘電体メモリ及びその製造方法
NO20004236L (no) 2000-08-24 2002-02-25 Thin Film Electronics Asa Ikke-flyktig passiv matriseinnretning og fremgangsmåte for utlesing av samme
US6773929B2 (en) 2001-09-14 2004-08-10 Hynix Semiconductor Inc. Ferroelectric memory device and method for manufacturing the same
AU2003201760A1 (en) 2002-04-04 2003-10-20 Kabushiki Kaisha Toshiba Phase-change memory device
NO321280B1 (no) 2004-07-22 2006-04-18 Thin Film Electronics Asa Organisk, elektronisk krets og fremgangsmate til dens fremstilling
EP1798732A1 (en) 2005-12-15 2007-06-20 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof.
KR100735011B1 (ko) 2006-01-23 2007-07-03 삼성전자주식회사 노어 플래시 메모리 및 그것의 읽기 방법
US7759713B2 (en) * 2006-03-06 2010-07-20 Ut-Battelle, Llc Ferroelectric tunneling element and memory applications which utilize the tunneling element
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
TW200811569A (en) 2006-08-21 2008-03-01 Prime View Int Co Ltd E-ink display panel
US8737151B2 (en) * 2007-07-26 2014-05-27 Unity Semiconductor Corporation Low read current architecture for memory
US20100090189A1 (en) * 2008-09-15 2010-04-15 Savransky Semyon D Nanoscale electrical device
KR101600821B1 (ko) 2009-10-20 2016-03-09 삼성디스플레이 주식회사 액정 표시 장치
US8694452B2 (en) 2010-07-07 2014-04-08 Qualcomm Incorporated Methods and systems for CMOS implementation of neuron synapse
DE102010045363B4 (de) 2010-09-14 2012-09-06 Kai-Uwe Demasius Elektrostatischer Halbleitersensor
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023539A (zh) * 2004-07-01 2007-08-22 斯班逊有限公司 可切换存储二极管－新存储装置

Also Published As

Publication number Publication date
EP3523805B1 (de) 2020-07-15
CN110073440A (zh) 2019-07-30
WO2018069359A1 (de) 2018-04-19
US20190237120A1 (en) 2019-08-01
EP3523805A1 (de) 2019-08-14
US10504575B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN110073440B (zh) 电容矩阵布置及其激励方法
TWI594236B (zh) 記憶體胞
CN110192279B (zh) 存储器单元及形成电容器的方法
CN105308751B (zh) 具有铁电场效应晶体管存储器阵列的设备及相关方法
US9397291B1 (en) RRAM with dual mode operation
US9978810B2 (en) Three-dimensional memory apparatuses and methods of use
US7433220B2 (en) Two variable resistance elements being formed into a laminated layer with a common electrode and method of driving the same
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
TW201903765A (zh) 用於多層記憶體陣列之多板線路架構
TW201843811A (zh) 半導體記憶體
CN107393582B (zh) 多位铁电性存储器装置及其形成方法
JP7071590B2 (ja) 電場を利用した電流経路制御方法及び電子素子
EP2769413B1 (en) Memristive element based on hetero-junction oxide
US20060050545A1 (en) Integrated memory arrangement based on resistive memory cells and production method
US11508756B2 (en) Memory cell arrangement and methods thereof
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
CN113948115B (zh) 存储器单元布置
CN114446348A (zh) 存储器单元布置及其方法
KR100745938B1 (ko) 강유전체 메모리 및 그 동작 방법
JPH1117148A (ja) 基準セルキャパシタとして線形キャパシタを使用する強誘電体メモリー素子、これに貯蔵された情報の読出方法及びその製造方法
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
US20140374693A1 (en) Varied multilayer memristive device
JPH06103886A (ja) 電子ビーム発生装置
US8837196B2 (en) Single layer complementary memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210429

Address after: Dresden

Applicant after: Semron LLC

Address before: leipzig germany

Applicant before: K. Demas Hughes

Applicant before: A. Cush

GR01 Patent grant
GR01 Patent grant