DE102017002739A1

DE102017002739A1 - Matrix für ferroelektrische Speicher mit kapazitiven Auswahlmechanismus

Info

Publication number: DE102017002739A1
Application number: DE102017002739.0A
Authority: DE
Inventors: wird später genannt werden Erfinder
Original assignee: Individual
Current assignee: Individual
Priority date: 2017-03-21
Filing date: 2017-03-21
Publication date: 2018-09-27

Abstract

Vorrichtung mit Wortleitungen (2) und Bitleitungen (3), welche vorzugsweise senkrecht zueinander angeordnet sind, dadurch gekennzeichnet, dass die Wortleitungen (2) und Bitleitungen (3) aus jeweils p- (7) und n-dotierten (8) Gebieten bestehen und diese an ihren Kreuzungspunkten durch ein Halbleitergebiet (9) verbunden sind, dessen Dotierungshöhe so gewählt ist, dass die Fermi-Niveaus der p- (7) und n-dotierten (8) Gebiete gleichen Abstand zu dem Fermi-Niveau des Halbleitergebietes (9) besitzen, und die Referenzelektrode (1), sowie die Gatelektrode gleichzeitig jeweils entweder mit dem p- (7) oder n-dotierten Gebiet (8) verbunden sind.

Description

Die Erfindung betrifft eine Vorrichtung und ein Verfahren entsprechend dem Oberbegriff des Anspruchs 1 bzw. 2.
In vielen Bereichen der Mikroelektronik wird eine Matrix aus Speicher-, Sensor-, Aktor- oder Bildelementen aufgebaut. Dabei müssen die einzelnen Elemente mit einer Adresse angesteuert werden, ohne dass Nachbarzellen gestört werden. Für Speicherbauelemente spielen solche Matrixvorrichtungen eine große Rolle, um hohe Speicherdichten und schnelle Zugriffsgeschwindigkeiten zu erzielen und einen Ersatz für den heute üblichen Flash-Speicher zu erhalten.
Es ist allgemein bekannt, dass die minimale Störspannung, welche in einer Matrix erreicht werden kann, genau 1/3 der vollen Spannung (5) beträgt.
In dem Patent DE102016012071.1 wurde bereits eine Matrixvorrichtung vorgestellt, in welcher die Wortleitung (2) aus einem Halbleitermaterial bestand, in welchem die Debye-Länge verändert werden kann. Auf diese Weise wird die kapazitive Kopplung zu einem aktiven Medium (10), welches ein Ferroelektrikum sein kann, gesteuert.
Als nachteilig bei diesem Speicherkonzept hat sich herausgestellt, dass immer eine komplette Worleitung (2) verarmt oder angereichert werden muss mit Ladungsträgern, was sich als Energie- und Zeitaufwendig herausstellt. Zudem musste bisher die Debye-Längen-Änderung und die Spannung zwischen Referenzelektrode (1) und Bitleitung (3) getrennt eingestellt werden.
Diese Aufgabe wird durch eine Vorrichtung und ein Verfahren nach den Ansprüchen 1 und 2 gelöst.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im Folgenden näher beschrieben:

1: Ansicht der Matrix mit konstanter Debye-Länge in der Wortleitung (2), nach Anspruch 2
2: Nichtlinearität des erzeugten Feldes, welche in Anspruch 2 ausgenutzt wird.
3: Matrix mit p- und n-dotierten Streifen, nach Anspruch 1
4: Querschnittsansicht der Matrix nach Anspruch 1

Die Aufgabe wird erfindungsgemäßt dadurch gelöst, dass zum einen eine Vorrichtung zum Einsatz kommt mit Wortleitungen (2) und Bitleitungen (3), welche vorzugsweise senkrecht zueinander angeordnet sind, dass die Wortleitungen (2) aus p-dotierten Gebieten (7) und die Bitleitungen (3) aus n-dotierten Gebieten (8) oder umgekehrt bestehen und diese an ihren Kreuzungspunkten durch ein Halbleitergebiet (9) verbunden sind, dessen Dotierungshöhe so gewählt ist, dass die Fermi-Niveaus der p- (7) und n-dotierten (8) Gebiete gleichen Abstand zu dem Fermi-Niveau des Halbleitergebietes (9) besitzen, und die Referenzelektrode (1), sowie die Gatelektrode gleichzeitig jeweils entweder mit dem p- (7) oder n-dotierten Gebiet (8) verbunden werden können.
Das Halbleitergebiet an dem Kreuzungspunkt kann z.B. intrinsisch oder schwach dotiert sein, sodass sich pin- bzw. psn-Übergänge ausbilden. Das p-dotierte Gebiet (7) kann hierbei, wie in 4 gezeigt aus einzelnen Erhebungen entlang des Streifens bestehen und das n-dotierte Gebiet (8) aus einem T-Förmigen Streifen. Das aktive Medium (10) kann dann zwischen dem Halbleitergebiet (9) und dem p-Gebiet (7) und das nicht-aktive Medium (11) zwischen Halbleitergebiet (9) und n-Gebiet (8) oder umgekehrt angeordnet werden. Auch mögliche wäre es an beiden Stellen ein aktives Medium unterzubringen. In 4 sind zwei Speicherzellen nebeneinander angeordnet.
Durch die Form der p- und n-Gebiete wirken diese gleichzeitig als Gate- und Referenzelektrode (1), welche das Feld erzeugen. Die Verarmung oder Anreichung des Halbleitergebietes an den Kreuzungspunkten geschieht dabei mit derselben Spannung, wodurch Debye-Länge-Änderung und Spannung zwischen Referenz- (1) und Gateelektrode nicht mehr getrennt eingestellt werden braucht. Weiterhin kann durch geschickte Wahl der Spannungen eine punktueller Verarmung oder Anreicherung in der Matrix erreicht werden.
Unabhängig von Anspruch 1 kann ein Verfahren zur Anwendung kommen, bei welchem die Bitleitungen (3) und die Referenzelektroden (1) parallel angeordnet sind und die Wortleitungen (2) vorzugsweise senkrecht hierzu angeordnet sind und keine Potentialdfferenz zwischen der Bitleitung (3) und Referenzelektrode (1) vorliegt, dadurch gekennzeichnet, dass die Ansteuerung der kompletten Matrix in der Weise erfolgt, dass die Debye-Länge in den Wortleitungen (2) konstant gehalten wird und die Potentiale an den Wortleitungen (2), Bitleitungen (3) und gestreiften Referenzelektroden (6) so gewählt werden, dass die Potentialdifferenz zwischen Bitleitung (3) und Wortleitung (2) an der ausgewählten Kondensatorzelle als volle Spannung (4) vorliegt und an den nicht-ausgewählten Kondensatorzellen 1/3 der vollen Spannung (5) vorliegt und die Nichtlinearität (6) des erzeugten Feldes zur Unterdrückung des Feldes in den nicht-ausgewählten Kondensatorzellen sorgt.
Man kann diese Ansteuerungweise als eine Art kapazitive Diode auffassen, die ab einer bestimmten Schwellspannung ein elektrisches Feld generiert. Dieser Umstand wird durch 2 deutlich, da für niedrige Spannungen die Potentialverbiegung im Halbleiter kaum ins Gewicht fällt und das Potential, zwischen Bitleitung (3) und Referenzelektrode (1) weitergeleitet wird. Da zwischen Bitleitung (3) und Referenzelektrode (1) keine Potentialdifferenz vorliegt, bildet sich kein Feld aus. Ab einer bestimmten Schwellspannungen ist die Potentialverbiegung im Halbleiter jedoch so groß, dass die Potentialdifferenz zwischen Wortleitung (2) und Bitleitung (3), sowie zwischen Wortleitung (2) und Referenzelektrode (1), ins Gewicht fällt und ein linear ansteigendes elektrisches Feld entsteht. Mit dem üblichen 1/3 Ansatz aus dem Stand der Technik, sollten sich somit ein hohes Einschalt- zu Ausschaltverhältnisse ergeben.
Auf diese Weise sind keine Umladungen in der Wortleitung nötig, sodass der Speicher einen geringeren Energieverbrauch und schnellere Zugriffszeiten besitzt.
Bezugszeichenliste

1:: Referenzelektrode
2:: Bitleitung
3:: Wortleitung
4:: volle Spannung
5:: 1/3 der vollen Spannung
6:: Nichtlinearität
7:: p-dotiertes Gebiet
8:: n-dotiertes Gebiet
9:: Halbleitergebiet
10:: aktives Medium
11:: nicht-aktives Medium

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102016012071 [0004]

Claims

Vorrichtung mit Wortleitungen (2) und Bitleitungen (3), welche vorzugsweise senkrecht zueinander angeordnet sind, dadurch gekennzeichnet, dass die Wortleitungen (2) aus p-dotierten Gebieten (7) und die Bitleitungen (3) aus n-dotierten Gebieten (8) oder umgekehrt bestehen und diese an ihren Kreuzungspunkten durch ein Halbleitergebiet (9) verbunden sind, dessen Dotierungshöhe so gewählt ist, dass die Fermi-Niveaus der p- (7) und n-dotierten (8) Gebiete gleichen Abstand zu dem Fermi-Niveau des Halbleitergebietes (9) besitzen, und die Referenzelektrode (1), sowie die Gatelektrode gleichzeitig jeweils entweder mit dem p- (7) oder n-dotierten Gebiet (8) verbunden werden können.
Verfahren, bei welchem die Bitleitungen (3) und die Referenzelektroden (1) parallel angeordnet sind und die Wortleitungen (2) vorzugsweise senkrecht hierzu angeordnet sind und keine Potentialdfferenz zwischen der Bitleitung (3) und Referenzelektrode (1) vorliegt, dadurch gekennzeichnet, dass die Ansteuerung der kompletten Matrix in der Weise erfolgt, dass die Debye-Länge in den Wortleitungen (2) konstant gehalten wird und die Potentiale an den Wortleitungen (2), Bitleitungen (3) und gestreiften Referenzelektroden (6) so gewählt werden, dass die Potentialdifferenz zwischen Bitleitung (3) und Wortleitung (2) an der ausgewählten Kondensatorzelle als volle Spannung (4) vorliegt und an den nicht-ausgewählten Kondensatorzellen 1/3 der vollen Spannung (5) vorliegt und die Nichtlinearität (6) des erzeugten Feldes zur Unterdrückung des Feldes in den nicht-ausgewählten Kondensatorzellen sorgt.