CN101023527A - 具有通路连接的有机铁电体或永电体器件及其制造方法 - Google Patents

具有通路连接的有机铁电体或永电体器件及其制造方法 Download PDF

Info

Publication number
CN101023527A
CN101023527A CNA2005800313274A CN200580031327A CN101023527A CN 101023527 A CN101023527 A CN 101023527A CN A2005800313274 A CNA2005800313274 A CN A2005800313274A CN 200580031327 A CN200580031327 A CN 200580031327A CN 101023527 A CN101023527 A CN 101023527A
Authority
CN
China
Prior art keywords
electrode
layer
gold
active material
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800313274A
Other languages
English (en)
Inventor
R·利尔杰达尔
G·贾斯塔夫森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN101023527A publication Critical patent/CN101023527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

在有机电子电路(C)中，具体地说是具有有机铁电体或永电体材料(2)的存储电路，活性材料包括氟原子并由各种有机材料组成。活性材料位于第一和第二电极组之间，第一和第二电极组分别构成器件的底部电极和顶部电极(1a；1b)。具有类似电容器结构的单元定义在活性材料(2)中，并可通过电极被存取进行寻址操作。至少一个顶部电极(1b)包括一层金，与活性材料接触。顶部电极(1b)上的第二层(12)包括不同于金的导电材料，或备选地可以由金制成。通路连接(13)延伸在第二电极层(12)和底部电极层中的底部电极(1a)或另一电极(1b)之间。在第二电极层(12)由金制成的情况下，通路连接的通路金属也可以是金，并与第二电极层(12)结合。在器件(M)中建立顶部通路电极连接的方法中，第一顶部电极金层被沉积，通孔蚀刻穿过那里，并向下至底部电极层，且沉积通路金属以形成通路连接(13)，然后第二顶部电极层(12)沉积在第一电极金层之上，并与通路连接接触。

Description

具有通路连接的有机铁电体或永电体器件及其制造方法
本发明涉及有机电子器件，具体地说，涉及存储电路，其具有有机铁电体或永电体活性材料，其中活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物或化合物组成，其中活性材料与构成器件底部电极的第一组电极和构成器件顶部电极的第二组电极接触，以使具有类似电容器结构的单元定义在活性材料中，并可通过电极被直接或间接电存取；以及制造有机电子器件或这种器件的无源矩阵可寻址阵列的方法，其中器件具体地说是存储器件，其中存储器件包括有机铁电体或永电体活性材料，其中活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物和化合物组成，其中活性材料与构成器件底部电极的第一组电极和构成器件顶部电极的第二组电极接触，以使具有类似电容器结构的单元定义在活性材料中，并可通过电极被直接或间接电存取。
底部电极通常被称为器件的位线电极，而顶部电极被称为器件的字线，在活性材料的相对侧上。如果本发明的器件是矩阵可寻址器件，则字线和位线优选为相互正交。字线和位线电极都将以某种方式连接到用于提供驱动、控制、纠错或感测功能的外部电路，并且在许多情况下，这种外部电路例如提供为：器件的硅基衬底中的CMOS电路，在此情况下它又称为混合式的，即它包括有机活性材料，例如存储材料；以及衬底中的无机集成CMOS电路。应该注意，几个这种器件可被彼此叠层，以形成容量(volumetric)装置，但在任何情况下都有必要提供不同器件的电极之间以及后面和最终向下至衬底的第一和第二电极层电极之间的连接，以便在容量装置中实现期望的功能性。
在一些体系结构或几何结构中，这可通过使用所谓交错的在边缘通路来实现，该通路向下至衬底或承载一个或多个此类器件的底板。最常见的是，活性材料提供为整体层，该层延伸过每个器件的整个表面，并具有字线和位线电极，这些电极形成图案并适当定向在周围的电极层。为了保持连接和互连布线尽可能短，将一层中的电极与另一层中的电极或将叠层器件中的电极与叠层其它器件中的电极连接起来的通路，最终建立了到衬底中电路的向下连接。此向下连接可通过提供通路而形成，该通路延伸过活性层，即功能材料或器件，在此情况下其是有机的。然而，这种解决方案并不是没有问题。此类直通通路在所述有机铁电体和永电体材料中带来了惩罚，因为基于微光刻和蚀刻的传统方法虽然速度快且成本低，但对活性材料的特性具有有害的影响，这主要是由于化学以及有时的热相互作用引起的，其虽然与大多数无机电路材料兼容，但没有非常好地被有机电路接受。
因此，本发明的首要目的是，在此类电路中提供一种新颖的通路电极互连，以便大大避免处理问题，并在没有不利影响的情况下，可应用传统的通路连接的通孔图案形成。
本发明的另一目的是，提供一种改进的通路金属电极触点。
最后，本发明还有一个目的是，提供一种制造此类通路电极连接的方法。
上述目的以及其它特征和优点根据本发明的器件和方法实现，所述器件其特征在于：至少一个顶部电极包括：金的第一电极层，邻近并接触活性材料；以及导电材料的第二电极层，设置在第一层上面并接触通路连接，所述通路连接延伸穿过金的第一电极层和活性材料，向下与底部电极或设置在同一层中作为底部电极的电极接触，所述方法其特征在于如下步骤：沉积一金层作为顶部电极的第一层；在所述金层中蚀刻通孔，并穿过活性材料向下至底部电极或沉积在底部电极层中的电极；在蚀刻的通孔中沉积通路金属，并与底部电极或沉积在底部电极层中的电极接触；对第一金层形成图案并蚀刻，并在金层顶上沉积导电材料的第二电极层，且与通路金属接触；以及对顶部电极形成图案并蚀刻，以形成期望的电极图案，以使通路开口完全包含在金电极层的覆盖区内。
现在将参照实施例并结合附图更详细地描述本发明，附图中：
图1示出在根据本发明但具有现有技术中已知结构布置的器件中所用的电路或单元的实施例；
图2示意性示出在根据本发明的器件中所用的电路或单元的另一实施例；
图3示出在根据本发明器件中所用的具有金层的两层顶部电极；
图4示出在根据本发明的器件顶部电极中所用的通路电极连接的优选实施例；
图5示出以矩阵可寻址阵列形式的根据本发明器件的平面图；
图6示出包括类似图5中器件的矩阵可寻址器件叠层的容量装置实施例的横截面；以及
图7示出根据本发明方法的步骤流程图。
图1示出存储电路C的一般结构，当其配置用于数据存储时，可用作本发明的器件M中的单元。电极1a和1b以对应于平行板电容器的配置形式与存储材料2对接。它在结构上类似于例如在DRAM电路和铁电体存储器中通常所用的现有技术电容性存储电路。该电路的存储材料是永电体材料的有机铁电体，优选为P(VDF-TrFE)。通常，此类单元或电路阵列形成在衬底上，且电极1a、1b然后由部分形成图案的电极层形成，在此情况下，在矩阵可寻址阵列中，底部电极1a可以是部分位线，而顶部电极1b可以是部分字线。在此情况下，底部电极1a通常也设置在包括操作器件所需电路的衬底上。母申请特别涉及实现具有至少一个金电极层的底部电极1a，如本文所公开的，已用碘或碘化合物的处理方法化学修改了。形成此类底部电极实际上不是本发明的要求，但是，按照母申请的示教当然认为是优选的。
图2示出了在根据本发明的器件M中所用的例如存储电路C的另一实施例。在此，底部电极1a可特别地认为是金层，而碘的单原子层(adlayer)3被设置为底部电极1a和存储材料2之间的夹层，存储材料2可以是上述的有机铁电体或永电体聚合物。
图1和图2的顶部电极1b的结构在图3中相当详细地描述了，图3示出了其横截面。它包括两个分离层11和12，并且根据本发明，第一电极层，即最靠近存储材料2的那层，被沉积为金层。
图4示出根据本发明的晶片或存储器件的横截面，并且其中矩阵可寻址阵列由类似图1或图2中所示电路C的元素形成。单元或电路C一起设置有通路13，该通路将顶部电极1b连接到所分配的底部电极1，该电极不必等同于底部电极1a，但也可以是设置在与存储器件的底部电极1a同层的另一电极。通路连接13接触顶部电极1b的第二层12。它沉积在通孔中，该通孔穿过金的第一顶部电极层11和存储材料2提供。通过提供金的第一顶部电极层11，现在将很容易通过传统图案形成，即微光刻和随后的蚀刻，来形成用于容纳穿过活性材料2的通路13的通路开口，而不破坏其通孔外部区域中的活性存储材料2。顶部电极1b的第二电极层12现在提供为附加电极层，同时，其电极材料也构成通路连接13中的通路金属。换句话说，顶部电极层12和通路材料是一个且同一个东西，并且例如可以是上述材料中的任一种，即被沉积在顶部电极1b的金层上的铜、铝或钛。然而，除了层12使用金，别的没什么，这的确在下面相关讨论中可证明是有利的。另一方面，通路连接13也由金制成不是必需的。事实上，第二顶部电极层12和通路连接13可由不同材料制成，但使用一种且同一种材料的优点对于本领域技术人员应该是显而易见的。本发明也不要求底部电极例如图1、2和4中的1a或图4中的1实际上应该由金制成，但如母申请中所阐述的，这可认为是有利的，只要遵守本文公开的示教。
图5示出本发明的一个实施例，其中单元或存储电路C构成矩阵可寻址阵列的元素，其例如可看作是无源矩阵可寻址存储器件。无源矩阵可寻址存储器不同于有源矩阵可寻址存储器，因为前者中没有提供开关部件，并且存储单元永久地接触寻址电极。基本上，此类存储器件形成有第一组平行带状电极1a，后面是铁电体存储材料例如铁电体聚合物如P(VDF-TrFE)的整体层，在其上提供了另一电极组，其包括同样的平行带状电极1b，但定向为与电极1a正交，以便形成正交电极矩阵。电极1a例如可以看作是矩阵可寻址存储器件的位线，而电极1b可以看作是其字线。在位线1a和字线1b之间的交叉点处，存储单元在存储材料2的整体层中定义在矩阵中。从而，存储器件将包括多个存储电路C，对应于矩阵中电极交叉点的数量。存储电路C对应于根据本发明的有机电子电路的之前给出的实施例之一。应该理解，图5中所示类型的存储器件M可在电极1a之上提供有绝缘层(或所谓的分离层)，然后第二个类似器件可叠层在其顶上，诸如此类，以形成叠层的或容量存储器件，这在现有技术是已知的。要理解到，分别形成图5中存储器件M的字线和位线的电极1a、1b都将与适当的驱动、控制和感测电路相连接，以执行对矩阵可寻址存储器件存储单元的写/读操作，虽然在附图中未示出外围电路。
如前面所提到的，在根据本发明获得改进性能的存储电路的制造过程中，应特别小心。通常重要的是，在与存储材料物理接触中避免污染任何界面，即保证干净的界面。对于底部电极这可能特别难以达到，因为底部电极的顶部表面在如下过程中是开放暴露的：至少在电极材料沉积之后开始且存储材料沉积完之前的一段时间。对于顶部电极，这通常问题不大，因为电极材料在此在一个工艺步骤中直接沉积在存储材料的表面上。对于顶部电极，主要问题反而是趋向于有关顶部电极的通路处理，即，当包括蚀刻穿过存储材料和连接到分配给通路连接的特定底部电极的步骤时。在这种通路处理过程中，有个重大风险：存储材料的表面可能遭受到污染物，这将损坏存储材料，并可导致在顶部电极和存储材料之间的界面中有不期望的反应。
容量装置现在可由两个或更多根据本发明的器件彼此在之上叠层而形成，且各个器件在例如衬底S的顶上，如图6可看到优势。基于根据本发明器件的叠层容量器件或装置的优选实施例在此图示出。
这里，器件M设置在包括绝缘表面层15的衬底S上的叠层中。现在，跟随第一存储器件M1的底部电极层16a，并根据本发明，在存储材料2设置到此电极顶部上之前，金可以适当地进行化学处理。下一电极层，存储器件M1的顶部电极层16b也被设置为随后的存储层M2的底部电极层16a，诸如此类。换句话说，存储器件Mk的顶部电极层成为随后的存储器件Mk-1的底部电极层，并因此叠层中从第二个到倒数第二个的电极层备选扮演了位线和字线的角色，取决于哪个存储器件M将被寻址。同时，当然由金制成的共享电极层须在存储材料供应在其顶部上之前适当处理。
显然，此类叠层式数据存储装置需要从叠层中任何存储器件向下到位于衬底上的电路的通路连接，并且现在此通路连接可有利地当然以上文讨论的方式制成。这当然意味着，容量数据存储装置中的每个存储器件M的顶部电极1b、16b优选地可以设置为本发明的两层电极，其至少第一层由金制成，且适当的通路连接13通过让第二电极层12的材料延伸过通路开口而形成，通路开口已被蚀刻穿过第一金层11以及活性材料或存储材料2。由于来自叠层中第二存储器件的每个存储器件的顶部电极16b也形成叠层中随后存储器件的底部电极16a，因此这些电极中的第二金层12必须在活性材料2设置于其上之前适当处理。在图6所示的容量装置中，显然两个相邻的存储器件，例如M2和M3，不能同时被寻址，因为第一个器件M2中的字线16b是后面器件M3的位线16a，诸如此类。这个缺点当然因为如下事实而稍微减轻了：叠层中每隔一个存储器件M仍可并行寻址，并且在此情况下电极层的数量不是如传统叠层结构中的2n，其中每个叠层器件具有其自己单独的底部和顶部电极，而是减少到n+1，同时不再需要分离层。还可注意到，提供具有同时且并行寻址所有存储器件M或存储板能力的容量数据存储装置的尝试可导致布局问题，因为它将需要大量感测放大器，这些放大器将与叠层中的存储器件数量保持线性关系。
图7示出根据本发明方法的优选实施例的重要步骤，并如在晶片上根据本发明存储器件的制造过程中所用的，该晶片使用电路C作为根据本发明矩阵可寻址阵列的元素。
应该注意，初始步骤701-704本身不是本发明的一部分，但当然仍是用于实现本发明的器件的要素。
在本发明方法的优选实施例中，底部电极金(Au)层沉积在由SiO2组成的绝缘衬底上。在步骤701的沉积通过溅射进行，虽然电阻蒸发或电子束蒸发也是可能的备选。Au层的厚度有利地在间隔30-90nm。在具体实施例中，厚度为5-10nm的钛(Ti)层被添加在衬底和Au层之间，以便增加附着力。然后在步骤702，用传统微光刻之后是湿蚀刻和干蚀刻，底部电极1a形成图案。在形成图案工艺之后，用传统干或湿剥离方法剥离光刻胶。备选方案是使用模制部件沉积底部电极1a，例如使用在衬底中形成的凹槽沉积材料，如结合图5的相关讨论所说明的。接下来，在步骤703，通过将底部电极的表面暴露于蚀刻电极材料的溶液，这里是乙醇和去离子水混合物中的碘化钾(KI)，来对底部电极的表面进行蚀刻。KI的浓度应该在范围0.5-10mmol/l内。其它可能的溶液包括异丙醇中的I2或异丙醇中的碘化钾。认为有利的是，使用含碘原子的溶液，因为碘修改效应，例如在碘修改金的情况下。优选技术是将晶片浸人溶液一段预定的时段，这段时间可达大约一分钟，之后在水中清洗，在异丙醇中浸渍，在去离子水中自旋漂洗，并在N2中干燥。备选方法包括自旋涂敷或喷涂。接下来，在步骤704，沉积有机永电或铁电体材料层，在此是整体自旋涂敷在晶片上的P(VDF-TrFE)的聚合物层2的形式。厚度通常选自间隔20nm到200nm。沉积的聚合物然后通常在热板上或在对流加热炉中进行退火。
这些步骤是母申请中所公开的发明方法的固有和部分。
现在，将在步骤705-709沉积根据本发明的顶部电极1b和通路13。根据本发明，现在将提供具有至少一个金层11的顶部电极1b，并且还需要从顶部电极1b通过有机活性材料2例如铁电体聚合物层的连接。在矩阵可寻址铁电体存储器中此类连接几乎总是热门话题，其中金属的通路连接将形成在存储材料的整体薄膜中，以便获得与在衬底中提供的并通常用CMOS技术实现的例如用于驱动、控制、纠错和感测的电路的连接，这将是用所谓的混合聚合物存储芯片的情况，其中除矩阵可寻址存储器本身外，由于速度、功率以及集成需要的原因，所有其它电路都在无机材料中，例如硅中实现。
通过采用金作为顶部电极1b的电极金属，使用两层工艺，金的第一电极层11被沉积在聚合物层2的顶上。图3和4示出了具有至少一个金层11的两层顶部电极的结构和排列。
在步骤705中，例如通过物理气相沉积(PVD)，金层11被沉积到30至90nm的厚度。金层11构成顶部电极1b的底部或界面部分，并充当电极以及在随后的通路蚀刻步骤706期间充当下面有机存储材料2的保护层。在通路处理期间，有机存储材料2被金层11保护。由于金是化学惰性的事实，这是可能的。当在电极金属和例如聚合物存储材料之间提供夹层时，如现有技术所公开的，夹层本身保护存储材料。在具有存储电路的器件中，通路处理尤其是一个问题，正如在根据本发明的器件中可发现，并且必须被相应地解决，以便获得高性能存储电路。使用传统的微光刻继之以湿和干蚀刻，来对通路开口形成图案。然后用传统的湿剥离方法剥离光刻胶。在判断步骤707，现有例如通过使用本领域所周知的分离通路钨(W)塞改进通路导电性的选项。在步骤708a，第二金层12或另一导电良好的电极材料被沉积在第一金层11顶上，并且第一和第二层11、12一起构成顶部电极1b。第二层12的最小厚度取决于第一层11的厚度和沉积技术，例如，在PVD的情况下，取决于分级覆盖的程度。顶部电极1b的第二层12从而通过通路13将顶部电极与衬底中的驱动电子电路连接，通路13延伸过在步骤706蚀刻的通路开口至所分配的底部电极1a。在步骤709，用传统的微光刻继之以湿蚀刻，最终对顶部电极1b形成图案。用干式或湿式剥离方法剥离光刻胶。应注意，假如用干式剥离，则未被顶部电极保护的部分有机存储材料也会被剥离，因此根据本发明的材料降低了聚合物层和绝缘衬底之间分层的风险。
最后步骤709的一个备选方案是，沉积一薄层钛，用作在顶部电极蚀刻过程中的硬掩模。用传统微光刻接着用湿或干蚀刻对钛层形成图案。然后用干或湿剥离方法剥离光刻胶。
第二个选项是，在步骤708b沉积分离的通路金属。使用分离的通路塞在本领域是众所周知的，并且为了改进导电性，这些可由本领域所周知的例如钨制成。在沉积通路金属后，在步骤708c，沉积第二顶部电极层12，并建立所需的接触。如第一选项一样，顶部电极形成图案和蚀刻发生在步骤709。
如果根据本发明的器件将叠层形成容量装置，则图7流程图中的过程经由判断步骤710返回到步骤704，并且随后的步骤705、709被多次重复，所述次数当然由构成叠层的器件数决定。如果在此情况下顶部电极层12由金制成，这可能是有利的，则其将通过用包括碘或碘原子的衬底处理方法进行化学修改，如母申请所公开的。这当然是因为第二电极的顶部电极层现在也形成随后器件的底部电极中的顶部电极层，诸如此类。
上面已经给出了实施例和实例，以便提供本发明的具体性，并使本领域技术人员可实施。除了在所附权利要求中阐述的，特定引用并不认为是对本发明范围的限制。

Claims (17)

1.一种有机电子器件(M)，具体地说是存储电路，具有有机铁电体或永电体活性材料(2)，其中所述活性材料包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物或化合物组成，其中所述活性材料与构成所述器件底部电极的第一组电极(1a)和构成所述器件顶部电极的第二组电极(1b)接触，以使具有类似电容器结构的单元定义在所述活性材料中，并可通过所述电极(1a，1b)被直接或间接电存取，其特征在于：至少一个所述顶部电极(1b)包括：金的第一电极层(11)，邻近并接触所述活性材料(2)；导电材料的第二电极层(12)，设置在第一层之上并接触通路连接(13)，所述通路连接(13)延伸过金的第一电极层和所述活性材料(2)，向下与底部电极(1b)或设置在与所述底部电极同一层中的电极(1)接触。
2.如权利要求1所述的有机电子器件(M)，其特征在于：第二顶部电极层(12)的导电材料不同于第一层(11)的金电极材料。
3.如权利要求2所述的有机电子器件(M)，其特征在于：第二顶部电极层(12)的所述导电材料是铜、铝或钛。
4.如权利要求1所述的有机电子器件(M)，其特征在于：第二顶部电极层(12)的所述导电材料是金。
5.如权利要求4所述的有机电子器件(M)，其特征在于：第二金顶部电极层(12)的暴露顶部表面由设置在所述表面内或上的碘进行化学修改。
6.如权利要求5所述的有机电子器件(M)，其特征在于：碘原子的单原子层已设置在第二金顶部电极层(12)的所述暴露表面上。
7.如权利要求1所述的有机电子器件(M)，其特征在于：所述通路连接(13)由不同于第二顶部电极层(12)的材料的金属制成。
8.如权利要求1所述的有机电子器件(M)，其特征在于：所述通路连接(13)由与第二顶部电极层(12)相同的材料制成。
9.如权利要求8所述的有机电子器件(M)，其特征在于：第二顶部电极层(12)的导电材料和所述通路金属金设置为彼此结合。
10.如权利要求1所述的有机电子器件(M)，其特征在于：所述有机活性材料包括齐聚物、同聚物或共聚物形式的偏二氟乙烯(VDF)。
11.如权利要求8所述的有机电子器件(M)，其特征在于：所述偏二氟乙烯共聚物是聚偏二氟乙烯-三氟乙烯P(VDF-TrFE)。
12.如权利要求1所述的有机电子器件(M)，其特征在于：所述器件(M)形成n个这种器件叠层中的一层，并且器件Mk的底部电极(1a)形成前一器件Mk-1的顶部电极(1b)，其中2≤k≤n。
13.一种制造有机电子器件(M)或这种器件(M)的无源矩阵可寻址阵列的方法，其中所述器件具体地说是存储器件，其中所述存储器件(M)包括有机铁电体或永电体活性材料(2)，其中所述活性材料(2)包括氟原子，并由单分子、齐聚物、同聚物、共聚物、或它们的混合物和化合物组成，其中所述活性材料与构成所述器件底部电极的第一组电极(1a)和构成所述器件顶部电极的第二组电极(1b)接触，以使具有类似电容器结构的单元定义在所述活性材料(2)中，并可通过所述电极(1a，1b)被直接或间接电存取，并且所述方法其特征在于如下步骤：
沉积一个金层作为所述顶部电极(1b)的第一层(11)；
在所述金层中蚀刻通孔，并穿过所述活性材料(2)，向下至底部电极(1a)或沉积在底部电极层中的电极；
在蚀刻的通孔中沉积通路金属，并与所述底部电极(1a)或沉积在所述底部电极层中的所述电极(1b)接触；
形成图案并蚀刻第一金层，并在所述金层(11)顶上沉积导电材料的第二电极层(12)，且接触所述通路金属；以及
形成图案并蚀刻所述顶部电极(1b)，以形成期望的电极图案，以使通路开口完全包含在所述金电极层(11)的覆盖区内。
14.如权利要求13所述的方法，其特征在于：将所述通路连接(13)和第二层(12)的电极材料提供为一种且同一种材料，并且在一个且同一个步骤中沉积此材料，由此所述通路连接(13)和第二电极层(12)以连续过程形成。
15.如权利要求13所述的方法，其特征在于：所述通路金属和第二层(12)的电极材料都是金。
16.如权利要求15所述的方法，其特征在于：借助于用包括碘或碘原子的衬底的处理，化学修改第二金层(12)的暴露顶部表面。
17.如权利要求16所述的方法，其特征在于：在第二金层(12)的暴露表面中设置碘原子的单原子层。
CNA2005800313274A 2004-07-22 2005-07-18 具有通路连接的有机铁电体或永电体器件及其制造方法 Pending CN101023527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20043163 2004-07-22
NO20043163A NO321280B1 (no) 2004-07-22 2004-07-22 Organisk, elektronisk krets og fremgangsmate til dens fremstilling

Publications (1)

Publication Number Publication Date
CN101023527A true CN101023527A (zh) 2007-08-22

Family

ID=35013324

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2005800313274A Pending CN101023527A (zh) 2004-07-22 2005-07-18 具有通路连接的有机铁电体或永电体器件及其制造方法
CN2005800313202A Expired - Fee Related CN101023493B (zh) 2004-07-22 2005-07-18 有机铁电体或永电体存储电路及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2005800313202A Expired - Fee Related CN101023493B (zh) 2004-07-22 2005-07-18 有机铁电体或永电体存储电路及其制造方法

Country Status (7)

Country Link
US (2) US7291859B2 (zh)
EP (2) EP1782428B1 (zh)
CN (2) CN101023527A (zh)
AT (1) ATE479189T1 (zh)
DE (1) DE602005023177D1 (zh)
NO (1) NO321280B1 (zh)
WO (2) WO2006009461A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339953A (zh) * 2010-07-16 2012-02-01 霍尼韦尔国际公司 能量收集装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US20080135900A1 (en) * 2006-11-13 2008-06-12 Seiko Epson Corporation Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
JP5233650B2 (ja) * 2008-12-18 2013-07-10 ソニー株式会社 タンパク質固定化電極およびその製造方法ならびに機能素子およびその製造方法
GB2475561A (en) * 2009-11-24 2011-05-25 Nano Eprint Ltd Planar electronic devices
US9058934B2 (en) * 2009-12-23 2015-06-16 Agency For Science, Technology And Research Method of forming a VDF oligomer or co-oligomer film on a substrate and an electrical device comprising the VDF oligomer or co-oligomer film on the substrate
US9093867B2 (en) 2011-09-23 2015-07-28 Eaton Corporation Power system including an electret for a power bus
US8791831B2 (en) * 2011-09-23 2014-07-29 Eaton Corporation System including an indicator responsive to an electret for a power bus
CN103943777B (zh) * 2014-03-18 2016-09-28 复旦大学 一种可控温旋涂制备有机半导体/铁电复合阻变薄膜的方法
CN110073440B (zh) 2016-10-10 2022-04-29 塞姆隆有限责任公司 电容矩阵布置及其激励方法
DE102016012071A1 (de) 2016-10-10 2018-04-12 Kai-Uwe Demasius Matrix mit kapazitiver Steuerungsvorrichtung
CN112542683B (zh) * 2020-12-09 2022-02-25 北京航空航天大学 一种用于星载的低频信号发射天线
US11792996B2 (en) 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2705407A1 (de) * 1970-09-28 1977-08-18 Technovation Verfahren zur herstellung eines ferro-elektrischen bauelementes und nach diesem verfahren hergestelltes bauelement
JPS49123132A (zh) * 1973-03-30 1974-11-25
DE2935055A1 (de) * 1979-08-30 1981-03-12 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum entfernen von gold auf siliciumoberflaechen
EP0344108A3 (de) * 1988-05-27 1991-03-27 Ciba-Geigy Ag Elektroaktive ultradünne Schichten
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
JPH1081951A (ja) * 1996-09-03 1998-03-31 Canon Inc 記録媒体とその製造方法、及び該記録媒体を用いた情報記録再生装置
NO304956B1 (no) 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
NO309500B1 (no) 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US6548843B2 (en) * 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
NO20015509D0 (no) 2001-11-09 2001-11-09 Hans Gude Gudesen Elektrodeanordning, fremgangsmåte til dets fremstilling, apparat omfattende elektrodeanordningene, samt bruk av sistnevnte
NO316632B1 (no) 2001-11-16 2004-03-15 Thin Film Electronics Asa Matriseadresserbart optoelektronisk apparat og elektrodeanordning i samme
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
NO314373B1 (no) 2001-11-28 2003-03-10 Hans Gude Gudesen Matriseadresserbart apparat med en eller flere minneinnretninger
NO20016100D0 (no) * 2001-12-14 2001-12-14 Hans Gude Gudesen Piezo ikke-destruktiv utlesning
US7259039B2 (en) * 2003-07-09 2007-08-21 Spansion Llc Memory device and methods of using and making the device
US6955939B1 (en) * 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric
NO321555B1 (no) * 2004-03-26 2006-05-29 Thin Film Electronics Asa Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
NO321381B1 (no) * 2004-07-22 2006-05-02 Thin Film Electronics Asa Elektrisk viaforbindelse og tilknyttet kontaktanordning samt fremgangsmate til deres fremstilling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339953A (zh) * 2010-07-16 2012-02-01 霍尼韦尔国际公司 能量收集装置

Also Published As

Publication number Publication date
NO321280B1 (no) 2006-04-18
ATE479189T1 (de) 2010-09-15
EP1782428A1 (en) 2007-05-09
DE602005023177D1 (de) 2010-10-07
WO2006009462A1 (en) 2006-01-26
US20060046344A1 (en) 2006-03-02
US20060091435A1 (en) 2006-05-04
CN101023493A (zh) 2007-08-22
US7291859B2 (en) 2007-11-06
EP1782428B1 (en) 2010-08-25
CN101023493B (zh) 2010-06-16
US7482624B2 (en) 2009-01-27
NO20043163L (no) 2006-01-23
EP1774591A4 (en) 2009-11-04
EP1782428A4 (en) 2009-11-18
EP1774591A1 (en) 2007-04-18
NO20043163D0 (no) 2004-07-22
WO2006009461A8 (en) 2006-04-20
WO2006009461A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
CN101023527A (zh) 具有通路连接的有机铁电体或永电体器件及其制造方法
US9257641B2 (en) Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US9035276B2 (en) Stackable non-volatile resistive switching memory device
US7297997B2 (en) Semiconductor memory device with dual storage node and fabricating and operating methods thereof
TW508798B (en) Semiconductor integrated circuit device and its manufacturing method
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
US7842990B2 (en) Nonvolatile ferroelectric memory device including trench capacitor
US8896070B2 (en) Patterning embedded control lines for vertically stacked semiconductor elements
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
TW201913892A (zh) 記憶單元
US10658585B2 (en) Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
CN1485901A (zh) 制造1t1r电阻型存储阵列的方法
KR20080096432A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US20070235788A1 (en) Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same
KR20150056454A (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
KR100912516B1 (ko) 다른 요소의 공정 중 메모리 셀의 액티브층 보호 방법
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
KR20010054735A (ko) 반도체 장치 및 그 제조 방법
JP5849577B2 (ja) 抵抗変化素子及びそのプログラミング方法
JP4073912B2 (ja) 直列に接続されたメモリーセルを備えた強誘電体メモリー
CN113424318B (zh) 非易失性存储单元、非易失性存储单元阵列及其制造方法
AU2002343261B2 (en) Matrix-addressable apparatus with one or more memory devices
EP1488427A1 (en) A volumetric data storage apparatus comprising a plurality of stacked matrix-addressable memory devices
US7122441B2 (en) Method of fabricating a plurality of ferroelectric capacitors
TW202236279A (zh) 半導體記憶體元件及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned