CN113424318B - 非易失性存储单元、非易失性存储单元阵列及其制造方法 - Google Patents
非易失性存储单元、非易失性存储单元阵列及其制造方法 Download PDFInfo
- Publication number
- CN113424318B CN113424318B CN202080012917.7A CN202080012917A CN113424318B CN 113424318 B CN113424318 B CN 113424318B CN 202080012917 A CN202080012917 A CN 202080012917A CN 113424318 B CN113424318 B CN 113424318B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- top electrode
- layer
- contact wire
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910004166 TaN Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000000034 method Methods 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非易失性存储单元，包括：底电极；含导电材料的顶电极；设于所述底电极和所述顶电极之间的电阻层；以及覆盖所述顶电极和所述电阻层侧面的侧面部分。该侧面部分含所述导电材料的氧化物。所述非易失性存储单元还包括设于所述顶电极上的接触导线。所述接触导线的宽度小于所述侧面部分的外侧面间宽度。
Description
相关申请的交叉引用
本申请要求申请号为16/669391，申请日为2019年10月30日，名称为“非易失性存储单元、非易失性存储单元阵列及其制造方法”的美国申请以及申请号为62/862307，申请日为2019年6月17日，名称为“非易失性存储单元、非易失性存储单元阵列及其制造方法”的美国临时申请的优先权。申请号为16/669391的美国申请要求申请号为62/862307的美国临时申请的优先权及权益。此两申请的公开内容整体援引于此。
技术领域
本发明总体涉及存储单元以及存储单元制造方法，尤其涉及非易失性存储单元、非易失性存储单元阵列及其制造方法。
背景技术
手机、计算机、汽车、显示器等许多电子设备均含有存储器件。存储器件用于存储用于各种目的数据。取决于断电后所存数据是被保留还是被擦除，存储器件一般包括两种存储类型。对于易失性存储器件，每当易失性存储器件的电源关断时，其内的数据均将被清除。然而，对于非易失性存储器件，即使在电源关断时，其内保存的数据仍会得到保留。
非易失性存储器件通常包括拥有数万个存储单元的存储阵列。图1为现有非易失性存储器件的存储单元100的示意图。存储单元100包括底电极102、顶电极104、置于底电极102和顶电极104之间的介质层106、以及与顶电极104连接的金属线路108。底电极102和顶电极104通常包括导电材料，而介质层106通常含有氧化物。该现有存储单元100具有若干缺点。例如，出于结构原因，金属线路108与介质层106之间，或金属线路108与底电极102之间，可能会发生短路。短路将对存储单元100造成损害，或使得其无法正常工作。此外，介质层106内的氧可能会逸出至存储单元100的其他部分，从而使得存储单元100功能下降。
图2为现有非易失性存储器件的存储单元200的示意图。存储单元200包括底电极202、顶电极204、设于底电极202和顶电极204之间的介质层206、与顶电极204连接的顶部金属线路208、与底电极202连接的底部金属线路210、以及设于底部金属线路210与介质层206之间的绝缘层212。绝缘层212将底电极202绝缘，从而减小顶部金属线路208与底电极202之间发生短路的可能性。然而，顶部金属线路208与介质层206之间仍旧存在发生短路的可能性。此外，介质层206内的氧仍有可能会逸出至存储单元200的其他部分，从而降低存储单元200的可靠性。
发明内容
本发明的一个方面涉及一种非易失性存储单元。该非易失性存储单元包括：底电极；含导电材料的顶电极；设于所述底电极和所述顶电极之间的电阻层；以及覆盖所述顶电极和所述电阻层侧面的侧面部分。该侧面部分含所述导电材料的氧化物。所述非易失性存储单元还包括设于所述顶电极上的接触导线。该接触导线的宽度小于所述侧面部分的外侧面间宽度。
在一些实施方式中，所述非易失性存储单元还包括设于所述侧面部分上的绝缘层以及覆盖该侧面部分和所述绝缘层外表面的侧墙。所述接触导线的侧面与所述绝缘层和所述侧墙接触。
在一些实施方式中，所述接触导线的部分底面以及该接触导线的侧面与所述侧面部分接触。在一些实施方式中，所述接触导线的宽度大于所述顶电极的宽度。
在一些实施方式中，所述底电极含TiN、TaN、W当中的至少一种。在一些实施方式中，所述顶电极含TiN、TaN、Ru当中的至少一种。在一些实施方式中，所述电阻层含金属氧化物。在一些实施方式中，所述电阻层包括第一薄膜以及设于该第一薄膜的第二薄膜，该第二薄膜与所述第一薄膜不同。所述第一薄膜含第一金属氧化物。所述第二薄膜含第二金属氧化物。在一些实施方式中，所述侧面部分进一步含所述电阻层的氧化物。在一些实施方式中，所述底电极设于过孔中，且与金属线路连接。
本发明的另一方面涉及一种非易失性存储单元制造方法。在第一金属线路上形成第一介质层后，刻蚀该第一介质层，以形成直达所述第一金属线路的第一过孔。在所述第一过孔内形成底电极后，在所述底电极和所述第一介质层上形成电阻层，顶电极以及第二介质层。随后，氧化所述电阻层和所述顶电极，以形成覆盖该顶电极和电阻层的侧面部分。形成覆盖所述第二介质层和所述侧面部分的侧墙层后，形成第二过孔，该第二过孔贯穿所述侧墙层和所述第二介质层，直达所述顶电极。之后，在所述第二过孔内形成接触导线，该接触导线的宽度小于所述侧面部分的外侧面间宽度。
当参考附图考察下文及下附权利要求时，本文公开的各装置、系统及方法的上述和其他特征以及操作方法和相关结构元件的功能将变得更加显而易见，所有附图均构成本说明书的一部分。然而，应该明确理解的是，附图仅出于说明和描述目的，并不旨在界定出本发明的限制范围。应该理解的是，无论是上文的概述内容，还是下文的详述内容，均仅为举例性和阐述性内容，并不对所要求保护的本发明有所限制。
附图说明
通过参考以下附图，可更加容易地理解本发明的非限制性实施方式。
图1为现有非易失性存储器件存储单元示意图。
图2为另一现有非易失性存储器件存储单元示意图。
图3A为根据一种例示实施方式的存储单元沿X方向截面示意图。
图3B为根据一种例示实施方式的图3A存储单元沿Y方向截面示意图。
图4A为根据一种例示实施方式的另一存储单元沿X方向截面示意图。
图4B为根据一种例示实施方式的图4A存储单元沿Y方向截面示意图。
图5A为根据一种例示实施方式的另一存储单元沿X方向截面示意图。
图5B为根据一种例示实施方式的图5A存储单元沿Y方向截面示意图。
图6所示为根据一种例示实施方式含本发明存储单元的存储阵列的一部分。
图7为根据一种实施方式的存储单元制造方法流程图。
图8A至图8W为根据各种例示实施方式的存储单元制造方法流程示意图。
具体实施方式
以下，参考附图，描述本发明的非限制性实施方式。应该理解的是，本文公开的任何实施方式的具体特征和方面均可与本文公开的任何其他实施方式的具体特征和方面一起使用且/或相互结合。还应该理解的是，此类实施方式为举例，而且仅阐述了本发明范围内的一小部分实施方式。对于本发明所属技术领域的技术人员而言容易理解的各种变化和修饰均视为落于如下附权力进一步限定的本发明精神、范围及构思之内。
本文公开的技术提供能够克服现有存储单元缺点的存储单元。以下实施方式提供的方案能够简化制造流程，并且与逻辑电路工艺相兼容。采用本发明存储单元的存储器件具有稳定的存储性能，从而提高器件的可靠性。
以下，参考附图，对各实施方式进行描述。首先，参考图3A和图3B，其中，图3A为根据一种例示实施方式的存储单元300的沿X方向截面示意图，图3B为根据一种例示实施方式的存储单元300的沿Y方向截面示意图。存储单元300包括底电极302、顶电极304、设于底电极302与顶电极304之间的介质层306、与顶电极304连接的顶部接触导线308、以及与底电极302连接的底部接触导线310。底电极302、顶电极304以及介质层306的侧面由侧面部分312覆盖。侧面部分312上设置绝缘层314。侧面部分312和绝缘层314的外表面上覆盖侧墙316。底电极302下设置用于将底部接触导线310绝缘的底部绝缘层318。侧墙316上设置用于将顶部接触导线308绝缘的顶部绝缘层320。如图3B所示，由底电极302、顶电极304以及介质层306组成的两个相邻叠层结构在Y方向上由侧墙316和顶部绝缘层320隔开。
在一些实施方式中，底电极302含有TiN、TaN、W或其他合适导电材料中的至少一种。在一些实施方式中，顶电极304含有TiN、TaN、Ru、Pt、Ir、W以及其他合适导电材料中的至少一种。介质层306可以为含电阻材料的电阻层。介质层306可例如包括Ta2O5、TaOx、WOx、TiOx、ZrOx等一种或多种电阻性金属氧化物。在一些实施方式中，电阻层306包括一层或多层薄膜。电阻层306可例如具有第一薄膜以及设于第一薄膜上的第二薄膜。第二薄膜与第一薄膜不同。在一些实施方式中，第一薄膜含有第一金属氧化物，第二薄膜含有第二金属氧化物。
顶部接触导线308和底部接触导线310可含有金属等导电材料。各接触导线例如含有Cu、Al、Au、Pt、W等。侧面部分312至少含有顶电极304内所含导电材料的氧化物。在一些实施方式中，侧面部分312可进一步含有电阻层306的氧化物。在一些实施方式中，侧面部分312可进一步含有底电极302的氧化物。
绝缘层314可含有SiON、SiN、SiOx、CSiNH、CSiOH或其他绝缘材料。侧墙316可含有SiO2、Si3N4、TEOS、CSiNH等。侧墙316延伸至绝缘层314的顶面和底部绝缘层318的顶面上。顶部接触导线308的宽度d1小于侧面部分312的外侧面之间的宽度d2。顶部接触导线308的宽度d1大于顶电极304的宽度d3。顶部接触导线308的部分底面和顶部接触导线308的部分侧面与侧面部分312相接触。此外，顶部接触导线308的侧面与绝缘层314和侧墙316相接触。
在图示实施方式中，底电极302、顶电极304以及电阻层306的侧面由绝缘性的侧面部分312覆盖，从而显著减小顶部接触导线308与电阻层306之间以及顶部接触导线308与底电极302之间发生短路的可能性。此外，覆盖电阻层306侧面的侧面部分312有效阻止氧从电阻层306扩散至存储单元300的其他部分。此类结构可提高存储单元300的性能和可靠性，并且可尤其提高存储单元300的保持能力。
图4A为根据一种例示实施方式的存储单元400的沿X方向截面示意图，图4B为根据一种例示实施方式的存储单元400的沿Y方向截面示意图。存储单元400包括底电极402、顶电极404、设于底电极402与顶电极404之间的介质层/电阻层406、与顶电极404连接的顶部接触导线408、以及与底电极402连接的底部接触导线410。顶电极404以及介质层406的侧面由侧面部分412覆盖。侧面部分412上设置绝缘层414。侧面部分412和绝缘层414的外表面上覆盖侧墙416。底部接触导线410上设置用于将底电极402绝缘的底部绝缘层418。侧墙416上设置用于将顶部接触导线408绝缘的顶部绝缘层420。如图4B所示，由底电极402、顶电极404以及介质层406组成的两个相邻叠层结构在Y方向上由侧墙416和顶部绝缘层420隔开。
存储单元400与图3A和图3B所示存储单元300类似，其区别在于，底电极402设于底部绝缘层418内的过孔中，并与底部接触导线410连接。在存储单元400中，侧面部分412至少含有顶电极404所含导电材料的氧化物。在一些实施方式中，侧面部分412可进一步含有电阻层406的氧化物。在图示实施方式中，侧面部分412可不含底电极402的氧化物。
顶部接触导线408的宽度d4小于侧面部分412外侧面之间的宽度d5。顶部接触导线408的宽度d4大于顶电极404的宽度d6。底电极402的宽度d7小于顶电极404或电阻层406的宽度d6。
顶电极404以及电阻层406的侧面由绝缘性的侧面部分412覆盖，从而减小顶部接触导线408与电阻层406之间发生短路的可能性。此外，嵌于底部绝缘层418内过孔中的底电极402减小了顶部接触导线408与底电极402之间发生短路的可能性。此外，覆盖电阻层406侧面的侧面部分412有效阻止氧从电阻层406扩散至存储单元400的其他部分。此类结构可提高存储单元400的性能和可靠性。
图5A为根据一种例示实施方式的存储单元500的沿X方向截面示意图，图5B为根据一种例示实施方式的存储单元500的沿Y方向截面示意图。存储单元500包括底电极502、顶电极504、设于底电极502与顶电极504之间的介质层/电阻层506、与顶电极504连接的顶部接触导线508、以及与底电极502连接的底部接触导线510。顶电极504以及介质层506的侧面由侧面部分512覆盖。侧面部分512上设置绝缘层514。侧面部分512和绝缘层514的外表面上覆盖侧墙516。底部接触导线510上设置用于将底电极502绝缘的底部绝缘层518。侧墙516上设置用于将顶部接触导线508绝缘的顶部绝缘层520。
如图5B所示，电阻层506和顶电极504形成为沿Y方向连接多个存储单元500的线状结构。每一底电极502均由底部绝缘层518隔开。
与图4A和图4B所示存储单元400相似，在X方向上，顶部接触导线508的宽度d8小于侧面部分512外侧面之间的宽度d9。顶部接触导线508的宽度d8大于顶电极504的宽度d10。底电极502的宽度d11小于顶电极504或电阻层506的宽度d10。
顶电极504以及电阻层506的侧面由绝缘性的侧面部分512覆盖，从而减小顶部接触导线508与电阻层506之间发生短路的可能性。此外，嵌于底部绝缘层518内过孔中的底电极502减小了顶部接触导线508与底电极502之间发生短路的可能性。此外，覆盖电阻层506侧面的侧面部分512有效阻止氧从电阻层506扩散至存储单元500的其他部分。此类结构可提高存储单元500的性能和可靠性。
本文公开的存储单元可用于形成存储器件的存储阵列。图6所示为根据一种例示实施方式含本发明存储单元的存储阵列600的一部分。存储阵列600包括多个存储单元602。每一存储单元可包括电阻元件604和晶体管606。存储阵列600采用含字线610和位线620的交叉点结构。字线610和位线620的延伸方向彼此正交。字线610与位线620的每一交叉点上设置一个电阻式存储单元602。字线610与字线解码器615连接，字线解码器615用于选择与相应一行电阻式存储单元602连接的一条字线。位线620与位线解码器625连接，位线解码器625用于选择与相应一列电阻式存储单元602连接的一条位线。存储阵列600还包括与字线610平行延伸的多条源线630。在一些实施方式中，源线630也可与位线620平行延伸。
晶体管606的栅极与字线610连接。晶体管606的源极与源线630连接，晶体管606的漏极与电阻元件604的一端连接。电阻元件604的另一端与位线620连接。取决于经被选字线610和被选位线620施加在处于被选字线610和被选位线620交叉点上的电阻式存储单元602上的相应电压脉冲的持续时间、大小及极性，该电阻式存储单元102接受读取、复位或置位操作。
采用上述存储单元的存储阵列可应用于各种电子器件和系统。例如，该存储阵列可作为微控制单元、射频识别系统等的部件。
以下，参考图7，对上述实施方式存储单元的制造方法进行说明。图7为根据一种实施方式的存储单元制造方法700流程图。在702中，在第一金属线路上形成第一介质层。在704中，通过刻蚀第一介质层形成直达第一金属线路的第一过孔。在706中，在第一过孔内形成底电极。在708中，在底电极和第一介质层上形成电阻层，顶电极以及第二介质层。在710中，通过氧化电阻层和顶电极，形成覆盖顶电极和电阻层侧面的侧面部分。在712中，形成覆盖第二介质层和侧面部分的侧墙层。在714中，形成贯穿侧墙层和第二介质层且直达顶电极的第二过孔。在716中，在第二过孔中形成接触导线，以使得该接触导线的宽度小于侧面部分外侧面之间的宽度。
以下，参考图8A至图8W，对上述实施方式存储单元的另一制造方法进行说明。图8A至图8W为根据各种例示实施方式的存储单元制造方法流程示意图。首先，参考图8A，在衬底800上形成包括金属线路802a和802b的多条底部金属线路802。虽然图8A中未示出，但衬底800可包括用于控制存储单元的其他电路。随后，在底部金属线路802和衬底800上沉积第一介质层804。第一介质层804可含有氧化硅、氮化硅、氮氧化硅或其他绝缘材料。第一介质层804可通过物理气相沉积法或化学气相沉积法进行沉积。
参考图8B，在第一介质层804上沉积光刻胶806，并对光刻胶806执行光刻工艺，以在光刻胶806中形成暴露出第一介质层804表面的开孔810。参考图8C，经开孔810刻蚀第一介质层804，以直达底部金属线路802的表面，并去除第一介质层804顶面上的光刻胶806，以形成第一过孔810(图8D)。随后，在第一介质层804上以及第一过孔810内沉积导电层812(图8E)，并利用化学机械研磨(CMP)法去除第一介质层804表面上的导电层812，并留下第一过孔810内的导电层812(图8F)。过孔内的导电层812构成非易失性存储单元的底电极814。
随后，参考图8G，在图8F所示结构上沉积含一种或多种金属氧化物(MOx)的电阻层816。在一些实施方式中，电阻层816可含有Ta2O5、TaOx等一种或多种电阻性金属氧化物。在一些实施方式中，电阻层816可包括一层或多层薄膜。电阻层816可例如具有第一薄膜以及设于第一薄膜上的第二薄膜。第二薄膜与第一薄膜不同。在一些实施方式中，第一薄膜含有第一金属氧化物，第二薄膜含有第二金属氧化物。例如，首先在底电极814和第一介质层804上沉积Ta2O5第一薄膜，然后在第一薄膜上沉积TaOx第二薄膜。随后，在电阻层816上沉积导电层818(图8H)，然后在导电层818上沉积第二介质层820(图8I)。此后，在第二介质层820上涂敷光刻胶，然后通过将光刻胶图案化而形成光刻胶图案822(图8J)。在一些实施方式中，在光刻胶图案化工艺中，可将金属线路802a用作掩膜，以使得光刻胶图案822沿宽度方向与金属线路802a对齐。
在此之后，利用光刻胶图案822刻蚀第二介质层820，以形成残留第二介质层824(图8K)。随后，通过剥除光刻胶图案822而露出第二介质层824(图8L)。在一些实施方式中，光刻胶图案822通过光刻胶灰化法剥除。例如，可利用等离子体源产生氧或氟等活性物质。活性物质通过与光刻胶图案822反应而使其灰化，所形成的灰由真空泵去除。其后，以第二介质层824为掩膜，刻蚀导电层818，以形成存储单元的顶电极826(图8M)。之后，仍旧以第二介质层824为掩膜，刻蚀电阻层816，以形成残留电阻层828(图8N)。
参考图8O，对顶电极826和电阻层828执行氧化工艺，以形成覆盖顶电极830和电阻层828侧面的侧面部分830。侧面部分830至少含顶电极830导电材料的氧化物。在一些实施方式中，侧面部分830还可含有电阻层828的氧化物。
在氧化工艺之后，在衬底800上沉积覆盖第二介质层824、侧面部分830以及第一介质层804的侧墙层832(图8P)。在一些实施方式中，侧墙层832例如含氧化硅。侧墙层832可例如通过四乙氧基硅烷(TEOS)形成。在一些实施方式中，随后在侧墙层832上沉积厚绝缘层834(图8Q)。在一些实施方式中，可通过TEOS或其他合适的绝缘材料形成绝缘层834。其后，实施CMP工艺，将绝缘层834不平坦的表面平坦化(图8R)。
在此之后，在绝缘层834平坦化后的表面上涂敷光刻胶836，并通过光刻胶的图案化，在绝缘层834中形成与金属线路802b对应的开孔838(图8S)。随后，经光刻胶836中的开孔838，对绝缘层834、侧墙层832以及第一介质层804进行图案化，以形成暴露出金属线路802b表面的沟槽840，然后将残留光刻胶836剥除(图8T)。之后，继续在衬底800上涂敷光刻胶842，并对其进行图案化，以形成分别与顶电极826和沟槽840对应的两个开孔844和846(图8U)。
参考图8V，利用光刻胶842中的开孔844，形成第二过孔848，该第二过孔848贯穿绝缘层834、第二介质层824上的侧墙层932以及第二介质层824，直至顶电极826的表面。此外，利用光刻胶842中的开孔846，进一步形成第三过孔850。第三过孔850与沟槽840重叠，而且宽度大于沟槽840。之后，将衬底800上的光刻胶842剥除。参照图8W，在衬底800上沉积金属层，该金属层填充第二过孔848、第三过孔850以及沟槽840。其后，通过CMP工艺去除绝缘层834上的多余金属层，以形成存储单元854的顶部接触线路852，以及与金属线路802b接触的接触布线结构856。
如图8W所示，形成顶部接触线路852，顶部接触线路852的宽度d20小于侧面部分830外侧面之间的宽度d21。顶部接触线路852的宽度d20大于顶电极826的宽度d22。顶电极826以及电阻层828的侧面由绝缘性的侧面部分830覆盖，从而减小顶部接触导线852与电阻层828之间发生短路的可能性。此外，嵌于第一介质层804内第一过孔810中的底电极814减小了顶部接触线路852与底电极814之间发生短路的可能性。另外，覆盖电阻层828侧面的侧面部分830有效阻止氧从电阻层828扩散至存储单元854的其他部分。此类结构可提高存储单元854的性能和可靠性。
应该理解的是，图8A至图8W所示实施方式在于举例。本领域的普通技术人员可以理解的是，在不脱离本发明精神的情况下，上述方法、工艺及步骤可以进行不同程度的修改。
虽然本文中描述了本公开内容之原理的示例和特征，但是在不脱离本公开内容实施方式的精神和范围的情况下，还可进行修饰和更改，并且存在其他的实现形式。此外，“包括”、“具有”、“包含”、“内含”四词以及其他类似形式旨在在含义上等同，而且为开放性词语，也就是说，这些词当中的任一词后所跟的一个或多个物项并不旨在为这一或这些物项的穷举式罗列，也不旨在为仅限于所列出的一个或多个物项。必须注意的是，在本文和下附权利要求书中，除非上下文另外明确指出，否则未指明数目之物不但包含单数之意，还涵盖复数之意。
本文所给出的实施方式的描述详细程度足以令本领域技术人员能够实践所公开的技术方案。除此之外，还可使用其他实施方式，或者从中导出其他实施方式，因此在不脱离本发明范围的情况下，还可在结构上和逻辑上做出替代和变化。因此，该“具体实施方式”部分不应理解为具有限制性，而且各种实施方式的范围仅由所附权利要求以及这些权利要求所有等效物限定。
Claims (19)
1.一种非易失性存储单元，其特征在于，包括：
一底电极；
含导电材料的一顶电极；
一电阻层，设于所述底电极和所述顶电极之间；
侧面部分，覆盖所述顶电极和所述电阻层的侧面，所述侧面部分包括所述导电材料的氧化物；以及
一接触导线，设于所述顶电极上，
其中，所述接触导线的宽度小于所述侧面部分的外侧面之间的宽度，以及
所述接触导线的部分底面以及所述接触导线的部分侧面与所述侧面部分相接触。
2.根据权利要求1所述的非易失性存储单元，其特征在于，还包括：
一绝缘层，设于所述侧面部分上；以及
侧墙，覆盖所述侧面部分和所述绝缘层的外侧面，
其中，所述接触导线的侧面与所述绝缘层和所述侧墙相接触。
3.根据权利要求1所述的非易失性存储单元，其特征在于：
所述接触导线的宽度大于所述顶电极的宽度。
4.根据权利要求1所述的非易失性存储单元，其特征在于：
所述底电极包括TiN、TaN、W中的至少一种。
5.根据权利要求1的所述非易失性存储单元，其特征在于：
所述顶电极包括TiN、TaN、Ru、Pt、Ir、W中的至少一种。
6.根据权利要求1所述的非易失性存储单元，其特征在于：
所述电阻层包括金属氧化物。
7.根据权利要求1所述的非易失性存储单元，其特征在于：
所述电阻层包括第一薄膜以及设于所述第一薄膜上的第二薄膜，所述第二薄膜与所述第一薄膜不同。
8.根据权利要求7所述的非易失性存储单元，其特征在于：
所述第一薄膜包括第一金属氧化物；
所述第二薄膜包括第二金属氧化物。
9.根据权利要求1所述的非易失性存储单元，其特征在于：
所述侧面部分还包括所述电阻层的氧化物。
10.根据权利要求1所述的非易失性存储单元，其特征在于：
所述底电极设于过孔内，并与金属线路连接。
11.一种非易失性存储单元，其特征在于，包括：
一底电极；
含导电材料的一顶电极；
一电阻层，设于所述底电极和所述顶电极之间；
侧面部分，覆盖所述顶电极和所述电阻层的侧面，所述侧面部分包括所述导电材料的氧化物；以及
一接触导线，设于所述顶电极上，
一绝缘层，直接设于所述侧面部分上；以及
侧墙，覆盖所述侧面部分和所述绝缘层的外侧面，
其中，所述接触导线的侧面与所述绝缘层和所述侧墙相接触。
12.根据权利要求11所述的非易失性存储单元，其特征在于：
所述接触导线的部分底面以及所述接触导线的部分侧面与所述侧面部分相接触。
13.根据权利要求11所述的非易失性存储单元，其特征在于：
所述接触导线的宽度大于所述顶电极的宽度。
14.根据权利要求11所述的非易失性存储单元，其特征在于：
所述电阻层包括金属氧化物。
15.根据权利要求11所述的非易失性存储单元，其特征在于：
所述电阻层包括第一薄膜以及设于所述第一薄膜上的第二薄膜，所述第二薄膜与所述第一薄膜不同。
16.根据权利要求11所述的非易失性存储单元，其特征在于：
所述侧面部分还包括所述电阻层的氧化物。
17.一种非易失性存储单元，其特征在于，包括：
一底电极；
含导电材料的一顶电极；
一电阻层，设于所述底电极和所述顶电极之间；
侧面部分，覆盖所述顶电极和所述电阻层的侧面，所述侧面部分包括所述导电材料的氧化物；以及
一接触导线，设于所述顶电极上，
其中，所述接触导线的宽度小于所述侧面部分的外侧面之间的宽度，
所述接触导线的宽度大于所述顶电极的总宽度，以及
所述接触导线的部分底面以及所述接触导线的部分侧面与所述侧面部分相接触。
18.根据权利要求17所述的非易失性存储单元，其特征在于，还包括：
一绝缘层，设于所述侧面部分上；以及
侧墙，覆盖所述侧面部分和所述绝缘层的外侧面，
其中，所述接触导线的侧面与所述绝缘层和所述侧墙相接触。
19.根据权利要求17所述的非易失性存储单元，其特征在于：
所述电阻层包括金属氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211085415.4A CN115440883A (zh) | 2019-06-17 | 2020-06-09 | 非易失性存储单元的制造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962862307P | 2019-06-17 | 2019-06-17 | |
| US62/862,307 | 2019-06-17 | ||
| US16/669,391 US11227994B2 (en) | 2019-06-17 | 2019-10-30 | Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same |
| US16/669,391 | 2019-10-30 | ||
| PCT/US2020/036832 WO2020257005A1 (en) | 2019-06-17 | 2020-06-09 | Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211085415.4A Division CN115440883A (zh) | 2019-06-17 | 2020-06-09 | 非易失性存储单元的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113424318A CN113424318A (zh) | 2021-09-21 |
| CN113424318B true CN113424318B (zh) | 2022-09-27 |
Family
ID=73746070
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211085415.4A Pending CN115440883A (zh) | 2019-06-17 | 2020-06-09 | 非易失性存储单元的制造方法 |
| CN202080012917.7A Active CN113424318B (zh) | 2019-06-17 | 2020-06-09 | 非易失性存储单元、非易失性存储单元阵列及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211085415.4A Pending CN115440883A (zh) | 2019-06-17 | 2020-06-09 | 非易失性存储单元的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11227994B2 (zh) |
| JP (1) | JP7383735B2 (zh) |
| CN (2) | CN115440883A (zh) |
| WO (1) | WO2020257005A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11844291B2 (en) * | 2021-06-21 | 2023-12-12 | United Microelectronics Corp. | Semiconductor memory device and fabrication method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395716A (zh) * | 2006-03-08 | 2009-03-25 | 松下电器产业株式会社 | 非易失性存储元件、非易失性存储装置、以及它们的制造方法 |
| CN104037187A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 |
| CN105280812A (zh) * | 2014-07-16 | 2016-01-27 | 台湾积体电路制造股份有限公司 | 用于rram的保护侧壁技术 |
| CN106876583A (zh) * | 2015-12-14 | 2017-06-20 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN108630808A (zh) * | 2017-03-16 | 2018-10-09 | 华邦电子股份有限公司 | 电阻式随机存取存储器结构及其形成方法 |
| CN109411503A (zh) * | 2017-08-18 | 2019-03-01 | 台湾积体电路制造股份有限公司 | 一种集成电路及其形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088349A (ja) | 2005-09-26 | 2007-04-05 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその書き込み方法 |
| JP2009076596A (ja) | 2007-09-19 | 2009-04-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2012023269A1 (ja) | 2010-08-17 | 2012-02-23 | パナソニック株式会社 | 不揮発性記憶装置およびその製造方法 |
| JP5404977B2 (ja) * | 2011-09-27 | 2014-02-05 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法 |
| US9082968B2 (en) | 2011-11-17 | 2015-07-14 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance non-volatile memory device and manufacturing method thereof |
| JP2014056941A (ja) | 2012-09-12 | 2014-03-27 | Toshiba Corp | 抵抗変化型メモリ |
| US9893276B2 (en) | 2013-06-27 | 2018-02-13 | Nec Corporation | Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method |
| JP6410095B2 (ja) | 2013-12-16 | 2018-10-24 | パナソニックＩｐマネジメント株式会社 | 不揮発性記憶装置およびその製造方法 |
| TWI713242B (zh) * | 2017-01-23 | 2020-12-11 | 聯華電子股份有限公司 | 電阻式記憶體及其製作方法 |
| TWI810362B (zh) * | 2019-09-09 | 2023-08-01 | 聯華電子股份有限公司 | 形成可變電阻式記憶體單元的方法 |
-
2019
- 2019-10-30 US US16/669,391 patent/US11227994B2/en active Active
-
2020
- 2020-06-09 CN CN202211085415.4A patent/CN115440883A/zh active Pending
- 2020-06-09 CN CN202080012917.7A patent/CN113424318B/zh active Active
- 2020-06-09 JP JP2021575030A patent/JP7383735B2/ja active Active
- 2020-06-09 WO PCT/US2020/036832 patent/WO2020257005A1/en active Application Filing
-
2021
- 2021-12-02 US US17/540,486 patent/US11950519B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395716A (zh) * | 2006-03-08 | 2009-03-25 | 松下电器产业株式会社 | 非易失性存储元件、非易失性存储装置、以及它们的制造方法 |
| CN104037187A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 |
| CN105280812A (zh) * | 2014-07-16 | 2016-01-27 | 台湾积体电路制造股份有限公司 | 用于rram的保护侧壁技术 |
| CN106876583A (zh) * | 2015-12-14 | 2017-06-20 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN108630808A (zh) * | 2017-03-16 | 2018-10-09 | 华邦电子股份有限公司 | 电阻式随机存取存储器结构及其形成方法 |
| CN109411503A (zh) * | 2017-08-18 | 2019-03-01 | 台湾积体电路制造股份有限公司 | 一种集成电路及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115440883A (zh) | 2022-12-06 |
| JP7383735B2 (ja) | 2023-11-20 |
| US20200395539A1 (en) | 2020-12-17 |
| WO2020257005A1 (en) | 2020-12-24 |
| US11950519B2 (en) | 2024-04-02 |
| US11227994B2 (en) | 2022-01-18 |
| JP2022537312A (ja) | 2022-08-25 |
| CN113424318A (zh) | 2021-09-21 |
| US20220093856A1 (en) | 2022-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104900804B (zh) | 具有导电蚀刻停止层的rram单元结构 | |
| US9985203B2 (en) | Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making | |
| US7566628B2 (en) | Process for making a resistive memory cell with separately patterned electrodes | |
| US20050205912A1 (en) | Ferroelectric memory device with merged-top-plate structure and method for fabricating the same | |
| US9318693B2 (en) | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) having a ferroelectric capacitor aligned with a three dimensional transistor structure | |
| US9425238B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2008113005A (ja) | 集積半導体構造の製造方法 | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| JP5324724B2 (ja) | 不揮発性記憶装置の製造方法 | |
| US11856788B2 (en) | Semiconductor device and method of fabricating the same | |
| KR102661235B1 (ko) | 데이터 스토리지 엘리먼트 및 그 제조 방법 | |
| US9960349B2 (en) | Resistive random-access memory structure and method for fabricating the same | |
| CN113424318B (zh) | 非易失性存储单元、非易失性存储单元阵列及其制造方法 | |
| CN113380809A (zh) | 集成电路、存储器阵列和形成其的方法 | |
| US8552515B2 (en) | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps | |
| CN114078901A (zh) | 电阻式存储装置以及其制作方法 | |
| CN112185991A (zh) | 三维电阻式存储器及其形成方法 | |
| US20090114899A1 (en) | Resistance memory and method for manufacturing the same | |
| TW201926574A (zh) | 具有無阻障結構的氧化鎢電阻式隨機存取記憶體 | |
| US20090190388A1 (en) | Resistive memory and methods for forming same | |
| US20230413582A1 (en) | Semiconductor device and method for fabricating the same | |
| US6410345B1 (en) | Method for manufacturing a ferroelectric memory device | |
| CN117835699A (zh) | 电阻式存储器装置以及其制作方法 | |
| CN114365299A (zh) | 具有防止存储器件内形成空洞的改进式存储器单元结构的存储器件 | |
| CN112768606A (zh) | 存储器元件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |