CN113380809A - 集成电路、存储器阵列和形成其的方法 - Google Patents

集成电路、存储器阵列和形成其的方法 Download PDF

Info

Publication number
CN113380809A
CN113380809A CN202110259234.8A CN202110259234A CN113380809A CN 113380809 A CN113380809 A CN 113380809A CN 202110259234 A CN202110259234 A CN 202110259234A CN 113380809 A CN113380809 A CN 113380809A
Authority
CN
China
Prior art keywords
liquid
insulated
physical object
memory
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110259234.8A
Other languages
English (en)
Inventor
C·施塔勒
A·查杜鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113380809A publication Critical patent/CN113380809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及集成电路、存储器阵列和形成其的方法。一种用于形成集成电路的方法包括形成包括竖直交替的第一层和第二层的堆叠。在所述堆叠中形成阶梯状结构。将第一液体涂覆于所述阶梯状结构上。所述第一液体包括绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。移除所述第一液体以使所述绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间。将不同于所述第一液体的第二液体涂覆于所述空隙空间中。使所述空隙空间中的所述第二液体变成固体绝缘材料。公开了其它实施例，包含结构。

Description

集成电路、存储器阵列和形成其的方法
技术领域
本文所公开的实施例涉及集成电路、包括存储器单元串的存储器阵列、用于形成集成电路的方法和用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种集成电路且在计算机系统中用于存储数据。存储器可被制造在个别存储器单元的一或多个阵列中。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。通常将非易失性存储器指定为具有至少约10年保留时间的存储器。易失性存储器会耗散，且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同的可选状态保留或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个层级或状态的信息。
场效应晶体管是可用于存储器单元中的一种电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与所述沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止了电流流过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可将基本输入输出系统(Basic Input Output System，BIOS)存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够针对增强特征远程升级装置。
NAND可以是集成快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(其中所述串联组合通常称为NAND串)。NAND架构可配置成三维布置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆编程的竖直晶体管。控制电路或其它电路可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠的存储器单元。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一者中所展示和描述的。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓的“阶梯状结构”中发生。阶梯状结构包含限定个别字线的触碰区的个别“台阶”(替代地称为“梯级”或“阶梯”)，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
发明内容
一方面，本申请涉及用于形成集成电路的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠；在所述堆叠中形成阶梯状结构；将第一液体涂覆于所述阶梯状结构上，所述第一液体包括个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者的绝缘物理对象；移除所述第一液体以使所述绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间；将不同于所述第一液体的第二液体涂覆于所述空隙空间中；以及使所述空隙空间中的所述第二液体变成固体绝缘材料。
另一方面，本申请涉及用于形成包含存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，所述堆叠包括存储器阵列区和阶梯状区；在所述阶梯状区中的所述堆叠中形成阶梯状结构；将第一液体涂覆于所述阶梯状结构上，所述第一液体包括个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者的绝缘物理对象；移除所述第一液体以使所述绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间；将不同于所述第一液体的第二液体涂覆于所述空隙空间中；使所述空隙空间中的所述第二液体变成固体绝缘材料；形成通过所述存储器阵列区中的所述第一和第二层的存储器单元的沟道材料串；以及在所述堆叠中且在所述固体绝缘材料和所述绝缘物理对象中形成水平伸长的沟槽，以形成从所述存储器阵列区延伸到所述阶梯状区中的横向间隔开的存储器块区，所述阶梯状区中的所述存储器块区包括横向间隔开的阶梯状结构区。
另一方面，本申请涉及集成电路，其包括：包括电子组件层的三维(3D)阵列；横向邻近于所述3D阵列的阶梯状结构，所述阶梯状结构具有个别地包括梯面和立板的梯级；以及在所述梯面的个体顶上且在所述立板的个体旁边的绝缘材料，所述绝缘材料包括：其间具有空隙空间的触碰的绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者；以及所述空隙空间中的固体绝缘材料。
另一方面，本申请涉及包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的沟道材料串延伸穿过存储器阵列区中的所述绝缘层和所述导电层；所述横向间隔开的存储器块的所述绝缘层和所述导电层，其从所述存储器阵列区延伸到邻近于所述存储器阵列区的阶梯状区中，所述阶梯状区中的所述存储器块的所述绝缘层与所述导电层包括相对于彼此横向间隔开的阶梯状结构，所述阶梯状结构个别地具有个别地包括梯面和立板的梯级；在所述梯面的个体顶上且在所述立板的个体旁边的绝缘材料，所述绝缘材料包括：其间具有空隙空间的触碰的绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者；以及所述空隙空间中的固体绝缘材料。
附图说明
图1是穿过图2中的线1-1截取的根据本发明的实施例的工艺中衬底的一部分的图解横截面视图。
图2是穿过图1中的线2-2截取的图解横截面视图。
图3-4是图2的部分的放大视图。
图5是穿过图1中的线5-5截取的图解横截面视图。
图6-21是根据本发明的一些实施例的工艺中的图1-5的构造或其各部分的图解依序截面、展开、放大和/或部分视图。
具体实施方式
本发明的实施例涵盖用于形成集成电路(例如存储器电路、逻辑电路或其它现有或未来研发的集成电路)的方法。在一个实例中，此类集成电路包括存储器阵列，例如可具有在阵列下的至少一些外围控制电路(例如，阵列下CMOS)的NAND或其它存储器单元的阵列。本发明的实施例还涵盖独立于制造方法的现有或未来研发的集成电路，例如包括存储器阵列(例如，NAND架构)的存储器电路。参考图1-21描述了第一实例方法实施例，其可被视为形成存储器电路中的“后栅极”或“替换栅极”工艺，且从图1-5开始。
图1-5展示构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的存储器阵列区12。构造10还包含阶梯状区13，其中将形成一或多个阶梯状结构。实例构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘性/绝缘体/绝缘(即，本文中的电绝缘)材料中的任何一或多者的基底衬底11。各种材料已经竖向形成于基底衬底11上方。材料可在图1-5所描绘材料的旁边、竖向内侧或竖向外侧。例如，集成电路的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制电路和/或其它外围电路，且所述控制电路和/或其它外围电路可或可不完全或部分地处于阵列或子阵列内。此外，也可相对于彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文档中，“子阵列”也可视为阵列。
包括导体材料17的导体层16形成于衬底11上方。导体层16可包括用以控制对将在阵列12内形成的晶体管和/或存储器单元进行读取和写入存取的控制电路(例如，外围设备下阵列电路和/或公共源极线或板)的部分。包括竖直交替的绝缘层20和导电层22的堆叠18形成于导体层16方。层20和22中的每一个的实例厚度是22至60纳米。仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多等个层20和22。可是或可不是外围和/或控制电路的部分的其它电路可处于导体层16与堆叠18之间。例如，此类电路的导电材料和绝缘材料的多个竖直交替层可在最下部导电层22之下和/或在最上部导电层22之上。例如，一或多个选择栅极层(未展示)可在导体层16与最下部导电层22之间，且一或多个选择栅极层可在最上部导电层22之上。替代地或另外，所描绘的最上部和最下部导电层22中的至少一者可以是选择栅极层。无论如何，导电层22(替代地称为第一层)可不包括传导材料，且绝缘层20(替代地称为第二层)可不包括绝缘材料或在结合在此初始地描述的“后栅极”或“替换栅极”实例方法实施例工艺时是绝缘的。实例导电层22包括可完全或部分牺牲的第一材料26(例如，氮化硅)。实例绝缘层20包括第二材料24(例如，二氧化硅)，所述第二材料的成分与第一材料26的成分不同且所述第二材料可完全或部分牺牲。
穿过绝缘层20和导电层22到导体层16(例如通过蚀刻)形成沟道开口25。沟道开口25可随着在堆叠18中移动更深而径向地向内渐缩(未展示)。在一些实施例中，沟道开口25可如所展示进入导体层16的导体材料17，或可止于所述导体层的导体材料的顶上(未展示)。替代地，作为实例，沟道开口25可止于最下部绝缘层20的顶上或内部。沟道开口25至少延伸到导体层16的导体材料17的原因是，在期望此类连接时，确保随后形成的沟道材料(尚未展示)与导体层16直接电耦合而不使用替代工艺和结构来实现这一点。蚀刻终止材料(未展示)可在导体层16的导体材料17内部或顶上，以在期望时有助于相对于导体层16终止对沟道开口25的蚀刻。此类蚀刻停止材料可以是牺牲性或非牺牲性的。借助于实例且仅为简洁起见，将沟道开口25展示为布置成每行四个开口25的交错行的群组或列，且排列在横向间隔开的存储器块区58中，所述存储器块区在成品电路构造中将包括横向间隔开的存储器块58。在此文档中，“块”一般包含“子块”。存储器块区58和所得存储器块58(尚未展示)可视为是纵向延伸的且例如沿着方向55定向。否则,存储器块区58有可能在此工艺点处不可辨别。可使用任何替代性现有或未来研发的布置和构造。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成于个别沟道开口中，因此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如,控制栅极区)和横向地处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕获材料，如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向地处于沟道材料与存储材料之间。
图1-5展示一个实施例，其中电荷阻挡材料30、存储材料32和电荷传递材料34已竖向地沿着绝缘层20和导电层22形成于个别沟道开口25中。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18上方和个别开口25内沉积其相应薄层且随后将此类晶体管材料往回至少平坦化到堆叠18的顶部表面来形成。
沟道材料36还竖向地沿着绝缘层20和导电层22形成于沟道开口25中，因此包括沟道开口25中的个别操作性沟道材料串53。在一个实施例中，沟道材料串53沿其具有存储器单元材料(例如,30、32和34)，且其中第二层材料(例如,24)水平地处于紧邻沟道材料串53之间。由于比例，材料30、32、34和36在图1和2中共同展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的晶体半导体材料，例如一或多种硅、锗以及所谓的III/V半导体材料(例如，砷化镓、磷化铟、磷化镓以及氮化镓)。材料30、32、34以及36中的每一个的实例厚度是25至100埃。可进行冲压蚀刻以从沟道开口25的基底移除材料30、32和34以暴露导体层16，使得沟道材料36直接抵靠导体层16的导体材料17。此类冲压蚀刻可相对于材料30、32和34中的每一个单独地发生(如所展示)，或可仅相对于一些发生(未展示)。替代地且仅作为实例，可不进行冲压蚀刻，且沟道材料36可仅通过单独的导电互连件(未展示)直接电耦合到导体层16的导体材料17。沟道开口25展示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为举例，沟道开口25内的径向中心部分可包含一或多个空隙空间(未展示)和/或不含固体材料(未展示)。
以上工艺只是在存储器阵列区12中形成沟道材料串53的一个实例。可使用替代性现有或未来研发的技术，且实例沟道材料串53可在工艺中比所展示的更晚地制造。
参看图6和7，阶梯状结构64(例如，具有个别地包括梯面75和立板85的梯级63)已形成于阶梯状区13中的堆叠18中。实例“后栅极”方法中的实例阶梯状结构64为电路不可操作的，但将包括成品电路构造中的操作性阶梯状结构。“操作性阶梯状结构”为电路可操作的，其具有至少一些导电梯级，所述导电梯级与a)存储器阵列区12中的电子组件，例如晶体管和/或存储器单元和b)存储器阵列区12外部的电子组件电耦合，且在其间电耦合。阶梯状结构64可通过任何现有或一或多个以后研发的方法形成。作为一个此类实例，掩蔽材料(例如，光可成像材料，如光阻剂)可形成于堆叠18和形成为穿过所述堆叠的开口的顶上。随后，掩蔽材料可用作掩模，同时蚀刻(例如，各向异性地)穿过开口以将此类开口延伸到至少两个最外的两个层20、22中。接着可对所得构造进行遮蔽材料的连续交替的一系列横向修整蚀刻，接着每次使用具有作为掩模的连续加宽开口的经修整的遮蔽材料更深地蚀刻到堆叠18的两个层20、22中。此类实例可导致阶梯状结构64形成于堆叠18中，所述堆叠包括不同成分材料24、26的竖直交替层20、22，且形成与阶梯状结构64相对且面向其的另一阶梯状结构65(例如，在镜面图像中，且如所示)。此类相对阶梯状结构65可以是虚拟阶梯状结构。“虚拟阶梯状结构”为电路不可操作的，其具有其中没有电流在梯级的导电材料中流动的梯级，且其可为电路不可操作的失效端，所述失效端不是电路的电流流动路径的部分，即使延伸到电子组件或从电子组件延伸。多个操作性阶梯状结构(未展示)和多个虚拟阶梯状结构(未展示)可例如在阶梯状区13的不同部分中纵向地端对端且形成至堆叠18(未展示)内的不同深度。相对的镜像操作性和虚拟阶梯状结构对可被视为限定凹部(例如，具有如所展示的台阶的相对段的竖直凹入部分)。
参看图8和9，第一液体66已涂覆于阶梯状结构64(和阶梯65，如果存在)上。第一液体66包括其中个别地具有最大亚微米尺寸或亚微米尺寸中的至少一者的绝缘物理对象67(此类尺寸为从相应边缘到边缘的相应最大和最小直线长度)。对象67的材料可包括任何合适的绝缘材料，其中一些实例为二氧化硅、氮化硅、氧化铝、氧化钛、二氧化铪和氧化锆中的一或多个。实例绝缘物理对象67展示为彼此触碰(接触)，但此类情况在此工艺点处可能不会明显发生或根本不发生。此外且无论如何，为易于描绘，实例绝缘物理对象67以图解方式展示为包括所有相同大小和形状(且不必相对于其它组件按比例缩放)的完美球体。此类情况当然不必如此。其间具有绝缘物理对象67的第一液体66可通过任何现有或未来研发的方式涂覆于阶梯状结构64上，其中旋涂和喷涂为实例。可使用任何现有或未来研发的第一液体66，例如那些加热时蒸发的溶剂，如水、二丁醚、辛烷等。
在一个实施例中，最大亚微米尺寸或最小亚微米尺寸中的至少一者不大于200纳米且不小于1纳米。在一个实施例中，绝缘物理对象仅具有最大亚微米尺寸或最小亚微米尺寸中的一者，且在另一实施例中具有最大亚微米尺寸和最小亚微米尺寸两者。在一个实施例中，绝缘物理对象包括纳米粒子(即，具有穿过其的从1至100纳米的所有直线尺寸的物理对象)。在一个实施例中，绝缘物理对象包括纳米线(即，具有穿过其的从1至100纳米且纵横比为100至1,000的两个直线尺寸)。在一个实施例中，绝缘物理对象包括纳米棒(纳米圆柱体；穿过其的从1至100纳米且纵横比为2至99的两个直线尺寸)。在一个实施例中，绝缘物理对象包括量子点。在一个实施例中，绝缘物理对象包括纳米粒子、纳米线、纳米棒和量子点中的至少两者的组合。
参考图10，这展示了在图9所示的工艺之后的工艺。已移除第一液体66(未展示)以使绝缘物理对象67彼此触碰且在触碰的绝缘物理对象67之间具有空隙空间70。并非所有紧邻的绝缘物理对象67都需要彼此触碰。理想地，如所展示移除所有第一液体，但不必如此。移除第一液体的实例方式是通过加热，例如蒸发掉第一液体。实例此类工艺包含暴露于100℃至800℃10分钟至8小时。
参考图11，这展示了在图10所示的工艺之后的工艺。不同于第一液体66的第二液体72已被涂覆于空隙空间70中。理想地，此类液体填充如所展示的空隙空间70的剩余体积。第二液体72能够变成固体绝缘材料，其中旋涂式电介质为一个实例，但可使用具有能力的任何其它现有或未来研发的液体。可通过任何现有或未来研发的方式将第二液体72涂覆于空隙空间70中，其中旋涂和喷涂为实例。
参考图12，这展示了在图11所示的工艺之后的工艺。空隙空间70中的第二液体72已变成固体绝缘材料74。在一个实施例中，绝缘物理对象67和固体绝缘材料74可作为组合被视为在个别梯面75顶上且在个别立板85旁边的绝缘材料80。实例旋涂式电介质第二液体72(图11)由全氢聚硅氮烷组成，例如其可在室温下沉积，接着在150℃下烘烤。如果在N2的环境中烘烤，那么氮氧化物将形成为固体绝缘材料74。如果不在N2的环境中烘烤，那么可形成二氧化硅。无论如何，在烘烤之后，其可在500℃至1,000℃的蒸气中致密化。仅作为实例，其它包含溶剂-凝胶旋涂式溶液(例如，使用有机改性的结晶氧代锆(Zr4O2(甲氧基肉桂酸辛酯)12而生成的HfO2-SiO2/ZrO2-SiO2)或具有预水解的(甲基丙烯酰氧基甲基)三乙氧基硅烷的氧代铪簇(Hf4O2(甲氧基肉桂酸辛酯)12。绝缘物理对象67和固体绝缘材料74可包括相对于彼此相同的成分或不同的成分。即使具有相同成分和相位，绝缘物理对象67和固体绝缘材料74也可由于其间的可察觉界面而相对于彼此可辨别。在一个实施例中，绝缘物理对象67为晶体(即，个别地至少90％的体积为晶体)，且固体绝缘材料74为非晶体(即，至少90％的体积为非晶体)。
参看图13和14，已在堆叠18中且在固体绝缘材料74和绝缘物理对象67中形成水平伸长的沟槽40，以形成从存储器阵列区12延伸到阶梯状区13中的横向间隔开的存储器块区58。阶梯状区13中的存储器块区58包括如所展示的实例横向间隔开的阶梯状结构76。在形成沟槽40之前，可将固体绝缘材料74和绝缘物理对象67至少平坦化回堆叠18的顶部。此外且无论如何，可在形成沟槽40之前或之后形成到梯级63且穿过阶梯状区13中的阵列通孔(未展示)的导电通孔(未展示)。
参考图15-21，且在一个实施例中，导电层22的材料26(未展示)已例如通过相对于其它暴露材料理想地选择性地(例如，使用液态或气态H3PO4作为主蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)穿过沟槽40各向同性地蚀刻掉而移除。在实例实施例中，导电层22中的材料26(未展示)是牺牲性的且已被传导材料48代替，且此后已从沟槽40中移除，因此形成个别导电线29(例如，字线)和个别晶体管和/或存储器单元56的竖向延伸串49。
可在形成传导材料48之前形成薄的绝缘衬垫(例如，Al2O3且未展示)。晶体管和/或存储器单元56的大致位置在图20中用括号指示，而一些在图16、19和21中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如，在个别导电层中，多个晶体管和/或存储器单元围绕个别沟道开口，其中个别导电层中可能是每沟道开口多个字线，且未展示)。传导材料48可视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的端子末端50(图20)。在所描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32以及34可视为横向地处于控制栅极区52与沟道材料36之间的存储器结构65。在一个实施例中且如相对于实例“后栅极”工艺所展示，导电层22的传导材料48在形成沟道开口25和/或沟槽40之后形成。替代地，例如关于“先栅极”工艺，导电层的传导材料可在形成沟道开口25和/或沟槽40(未展示)之前形成。
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可防止电荷载流子从存储材料(例如，浮动栅极材料、电荷捕获材料等)流向控制栅极，且在擦除模式下，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料。因此，电荷阻挡件可用以阻挡各个存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。借助于另外的实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类存储材料是绝缘的(例如，在绝缘存储材料32与导电材料48之间不存在任何不同组成材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的交接处可足以在不存在任何单独成分绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(如果存在)的交接处结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化铪和二氧化硅中的一或多个。
介入材料57已在横向紧邻的存储器块58之间形成，且在纵向上沿着所述横向紧邻的存储器块形成。介入材料57可在横向紧邻的存储器块之间提供横向电隔离(绝缘)。其可包含绝缘、半导电和传导材料中的一或多种，且无论如何，可促进成品电路构造中导电层22相对于彼此的短接。实例绝缘材料是SiO2、Si3N4、Al2O3和未掺杂多晶硅中的一或多个。介入材料57可包含穿阵列通孔(未展示)。
如本文中关于其它实施例展示和/或描述的任何其它属性或方面可用于参考上文实施例展示及描述的实施例中。
本发明的实施例涵盖用于形成任何现有或未来研发的集成电路的方法，所述集成电路不仅为存储器电路。此类方法包括形成包括竖直交替的第一层(例如，22)和第二层(例如，20)的堆叠(例如，18)。在堆叠中形成阶梯状结构(例如，64/76)。将第一液体(例如，66)涂覆于阶梯状结构上。第一液体包括绝缘物理对象(例如，67)，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。移除第一液体以使绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间(例如，70)。将不同于第一液体的第二液体(例如，72)涂覆于空隙空间中。使空隙空间中的第二液体变成固体绝缘材料(例如，74)。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的现有或未来研发的集成电路。然而，此类电路可具有如本文中在方法实施例中所描述的属性中的任一者。同样，上文所描述的方法实施例可结合、形成和/或具有关于装置实施例所描述的属性中的任一者。
在一个实施例中，集成电路(例如，10)包括三维(3D)阵列(例如，12)，所述三维阵列包括电子组件(例如，56)的层(例如，26)。阶梯状结构(例如，64/76)横向邻近于3D阵列。阶梯状结构具有个别地包括梯面(例如，75)和立板(例如，85)的梯级(例如，63)。绝缘材料(例如，80)在梯面的个体顶上且在立板的个体旁边。绝缘材料包括其间具有空隙空间(例如，70)的触碰的绝缘物理对象(例如，67)。绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。绝缘材料还包括空隙空间中的固体绝缘材料(例如，74)。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如，56)的串(例如，49)的存储器阵列包括横向间隔开的存储器块(例如，58)，所述存储器块个别地包括竖直堆叠(例如，18)，所述竖直堆叠包括交替的绝缘层(例如，20)和导电层(例如，22)。存储器单元的沟道材料串(例如，53)延伸穿过存储器阵列区(例如，12)中的绝缘层和导电层。横向间隔开的存储器块的绝缘层和导电层从存储器阵列区延伸到邻近于存储器阵列区的阶梯状区(例如，13)中。阶梯状区中的存储器块的绝缘层和导电层包括相对于彼此横向间隔开的阶梯状结构(例如，76)。阶梯状结构个别地具有个别地包括梯面(例如，75)和立板(例如，85)的梯级(例如，63)。绝缘材料(例如，80)在梯面的个体顶上且在立板的个体旁边。绝缘材料包括其间具有空隙空间(例如，70)的触碰的绝缘物理对象(例如，67)。绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。绝缘材料还包括空隙空间中的固体绝缘材料(例如，74)。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
上述工艺或构造可视为与组件阵列相关，所述组件阵列形成为此类组件的单个堆叠或单个叠组或在单个堆叠或单个叠组内，所述单个堆叠或单个叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路作为成品构造的部分也可形成于任何位置，且在一些实施例中可处于阵列下方(例如，阵列下的CMOS)。无论如何，一或多个额外的此类堆叠/叠组可设置或制造于在图中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的一或多个阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。介入结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路和/或介电层)。此外，不同堆叠/叠组可相对于彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一者：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
本文档中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“以下”、“在…下”、“在…下方”、“向上”和“向下”大体上参考竖直方向。“水平”指沿着主衬底表面的大体方向(即，在10度内)，且可在制造期间相对于所述方向处理衬底，且竖直是大体上与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述主衬底表面不成角度)的方向，且可在制造期间相对于所述方向处理衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直的方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、部件和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“正下方”和“处于正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所论述区/材料/组件下方/下面的所论述区/材料/组件的某一部分在另一所论述区/材料/组件的竖向内侧(即，与两个所论述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一者可以是均质或非均质，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例成分时，所述材料可包括此类一或多个成分、主要由此类一或多个成分组成或由此一类或多个成分组成。另外，除非另外说明，否则可使用任何合适的现有或未来研发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入为实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大致恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另外指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区并非均质的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均质的情况下，“不同成分”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当所陈述材料、区或结构相对于彼此存在至少某一物理触碰时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在…上方”、“在…上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中一或多个介入材料、一或多个区或一或多个结构使得所陈述的材料、区或结构相对于彼此无物理触碰接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过亚原子正和/或负电荷的移动来进行所述流动，则所述区-材料-组件相对于彼此“电耦合”。另一电子组件可处于区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件被称作“直接电耦合”时，直接电耦合的区-材料-组件之间无介入的电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔断器等)。
本文档中的“行”和“列”的任何使用是为了方便区分一个系列或定向的部件与另一系列或定向的部件，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或部件同义地使用，与功能无关。无论如何，行可相对于彼此笔直和/或弯曲和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任一者的成分可以是金属材料和/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch、etching)、移除(removing、removal)、沉积、形成(forming)和/或形成(formation)而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以至少2:1的体积比进行的此类动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是以至少2:1的体积比使一种材料相对于另一种或多种所陈述材料沉积、生长或形成，以用于至少第一75埃的沉积、生长或形成。
除非另外指示，否则本文中“或”的使用涵盖任一个和两者。
结论
在一些实施例中，一种用于形成集成电路的方法包括形成包括竖直交替的第一层和第二层的堆叠。在堆叠中形成阶梯状结构。将第一液体涂覆于阶梯状结构上。第一液体包括绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。移除第一液体以使绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间。将不同于第一液体的第二液体涂覆于空隙空间中。使空隙空间中的第二液体变成固体绝缘材料。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成堆叠，所述堆叠包括竖直交替的第一层和第二层。堆叠包括存储器阵列区和阶梯状区。在阶梯状区域中的堆叠中形成阶梯状结构。将第一液体涂覆于阶梯状结构上。第一液体包括绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。移除第一液体以使绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间。将不同于第一液体的第二液体涂覆于空隙空间中。使空隙空间中的第二液体变成固体绝缘材料。存储器单元的沟道材料串通过存储器阵列区中的第一和第二层形成。在堆叠中且在固体绝缘材料和绝缘物理对象中形成水平伸长的沟槽，以形成从存储器阵列区延伸到阶梯状区中的横向间隔开的存储器块区。阶梯状区中的存储器块区包括横向间隔开的阶梯状结构区。
在一些实施例中，包括三维(3D)阵列的集成电路包括电子组件的层。阶梯状结构横向邻近于3D阵列。阶梯状结构具有个别地包括梯面和立板的梯级。绝缘材料在梯面的个体顶上且在立板的个体旁边。绝缘材料包括其间具有空隙空间的触碰的绝缘物理对象。绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。固体绝缘材料处于空隙空间中。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的沟道材料串延伸穿过存储器阵列区中的绝缘层和导电层。横向间隔开的存储器块的绝缘层和导电层从存储器阵列区延伸到邻近于存储器阵列区的阶梯状区中。阶梯状区中的存储器块的绝缘层和导电层包括相对于彼此横向间隔开的阶梯状结构，且所述阶梯状结构个别地具有个别地包括梯面和立板的梯级。绝缘材料在梯面的个体顶上且在立板的个体旁边。绝缘材料包括其间具有空隙空间的触碰的绝缘物理对象。绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者。固体绝缘材料处于空隙空间中。
根据规定，已就结构和方法特征而言以大体上具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定部件，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (33)

1.一种用于形成集成电路的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠；
在所述堆叠中形成阶梯状结构；
将第一液体涂覆于所述阶梯状结构上，所述第一液体包括个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者的绝缘物理对象；
移除所述第一液体以使所述绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间；
将不同于所述第一液体的第二液体涂覆于所述空隙空间中；以及
使所述空隙空间中的所述第二液体变成固体绝缘材料。
2.根据权利要求1所述的方法，其中所述最大亚微米尺寸或所述最小亚微米尺寸中的所述至少一者不大于200纳米且不小于1纳米。
3.根据权利要求1所述的方法，其中所述绝缘物理对象仅具有所述最大亚微米尺寸或所述最小亚微米尺寸中的一者。
4.根据权利要求1所述的方法，其中所述绝缘物理对象具有所述最大亚微米尺寸和所述最小亚微米尺寸两者。
5.根据权利要求1所述的方法，其中所述绝缘物理对象包括纳米粒子。
6.根据权利要求1所述的方法，其中所述绝缘物理对象包括纳米线。
7.根据权利要求1所述的方法，其中所述绝缘物理对象包括纳米棒。
8.根据权利要求1所述的方法，其中所述绝缘物理对象包括量子点。
9.根据权利要求1所述的方法，其中所述绝缘物理对象包括纳米粒子、纳米线、纳米棒和量子点中的至少两者的组合。
10.根据权利要求1所述的方法，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此相同的成分。
11.根据权利要求1所述的方法，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此不同的成分。
12.根据权利要求1所述的方法，其中所述绝缘物理对象是晶体，且所述固体绝缘材料是非晶体。
13.根据权利要求12所述的方法，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此相同的成分。
14.根据权利要求12所述的方法，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此不同的成分。
15.根据权利要求1所述的方法，其中所述第一液体的所述涂覆包括旋涂。
16.根据权利要求1所述的方法，其中所述第二液体的所述涂覆包括旋涂。
17.根据权利要求1所述的方法，其中所述移除包括加热所述第一液体。
18.根据权利要求1所述的方法，其中所述改变包括加热所述第二液体。
19.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠，所述堆叠包括存储器阵列区和阶梯状区；
在所述阶梯状区中的所述堆叠中形成阶梯状结构；
将第一液体涂覆于所述阶梯状结构上，所述第一液体包括个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者的绝缘物理对象；
移除所述第一液体以使所述绝缘物理对象彼此触碰且在所述触碰的绝缘物理对象之间具有空隙空间；
将不同于所述第一液体的第二液体涂覆于所述空隙空间中；
使所述空隙空间中的所述第二液体变成固体绝缘材料；
形成通过所述存储器阵列区中的所述第一和第二层的存储器单元的沟道材料串；以及
在所述堆叠中且在所述固体绝缘材料和所述绝缘物理对象中形成水平伸长的沟槽，以形成从所述存储器阵列区延伸到所述阶梯状区中的横向间隔开的存储器块区，所述阶梯状区中的所述存储器块区包括横向间隔开的阶梯状结构区。
20.根据权利要求19所述的方法，其中所述存储器阵列和所述串包括NAND。
21.一种集成电路，其包括：
三维3D阵列，其包括电子组件层；
横向邻近于所述3D阵列的阶梯状结构，所述阶梯状结构具有个别地包括梯面和立板的梯级；以及
在所述梯面的个体顶上且在所述立板的个体旁边的绝缘材料，所述绝缘材料包括：
其间具有空隙空间的触碰的绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者；以及
所述空隙空间中的固体绝缘材料。
22.根据权利要求21所述的集成电路，其中所述最大亚微米尺寸或所述最小亚微米尺寸中的所述至少一者不大于200纳米且不小于1纳米。
23.根据权利要求21所述的集成电路，其中所述绝缘物理对象仅具有所述最大亚微米尺寸或所述最小亚微米尺寸中的一者。
24.根据权利要求21所述的集成电路，其中所述绝缘物理对象具有所述最大亚微米尺寸和所述最小亚微米尺寸两者。
25.根据权利要求21所述的集成电路，其中所述绝缘物理对象包括纳米粒子、纳米线、纳米棒和量子点中的至少一者。
26.根据权利要求25所述的集成电路，其中所述绝缘物理对象包括纳米粒子、纳米线、纳米棒和量子点中的至少两者的组合。
27.根据权利要求21所述的集成电路，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此相同的成分。
28.根据权利要求21所述的集成电路，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此不同的成分。
29.根据权利要求21所述的集成电路，其中所述绝缘物理对象是晶体，且所述固体绝缘材料是非晶体。
30.根据权利要求29所述的集成电路，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此相同的成分。
31.根据权利要求29所述的集成电路，其中所述绝缘物理对象与所述固体绝缘材料包括相对于彼此不同的成分。
32.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的沟道材料串延伸穿过存储器阵列区中的所述绝缘层和所述导电层；
所述横向间隔开的存储器块的所述绝缘层和所述导电层，其从所述存储器阵列区延伸到邻近于所述存储器阵列区的阶梯状区中，所述阶梯状区中的所述存储器块的所述绝缘层与所述导电层包括相对于彼此横向间隔开的阶梯状结构，所述阶梯状结构个别地具有个别地包括梯面和立板的梯级；
在所述梯面的个体顶上且在所述立板的个体旁边的绝缘材料，所述绝缘材料包括：
其间具有空隙空间的触碰的绝缘物理对象，所述绝缘物理对象个别地具有最大亚微米尺寸或最小亚微米尺寸中的至少一者；以及
所述空隙空间中的固体绝缘材料。
33.根据权利要求32所述的存储器阵列，其中存储器阵列和所述串包括NAND。
CN202110259234.8A 2020-03-10 2021-03-10 集成电路、存储器阵列和形成其的方法 Pending CN113380809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/814,750 2020-03-10
US16/814,750 US11222825B2 (en) 2020-03-10 2020-03-10 Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN113380809A true CN113380809A (zh) 2021-09-10

Family

ID=77570609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110259234.8A Pending CN113380809A (zh) 2020-03-10 2021-03-10 集成电路、存储器阵列和形成其的方法

Country Status (2)

Country Link
US (2) US11222825B2 (zh)
CN (1) CN113380809A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022049837A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体装置の製造方法
TWI780950B (zh) * 2021-10-14 2022-10-11 旺宏電子股份有限公司 半導體裝置與其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801092A (en) * 1997-09-04 1998-09-01 Ayers; Michael R. Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices
US20070284649A1 (en) * 2006-03-27 2007-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US20090242867A1 (en) * 2008-03-27 2009-10-01 Hynix Semiconductor, Inc. Phase change memory device having protective layer for protecting phase change material and method for manufacturing the same
US20130269992A1 (en) * 2010-12-24 2013-10-17 Asahi Kasei E-Materials Corporation Insulating structure and production method of same
US20140147578A1 (en) * 2012-11-26 2014-05-29 Napra Co., Ltd. Insulating paste, electronic device and method for forming insulator
US20160005759A1 (en) * 2014-07-02 2016-01-07 Kihyun Kim Three dimensional semiconductor memory device
US20170077026A1 (en) * 2015-09-14 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
US20200051995A1 (en) * 2018-08-08 2020-02-13 Sandisk Technologies Llc Three-dimensional memory device containing direct contact drain-select-level semiconductor channel portions and methods of making the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801092A (en) * 1997-09-04 1998-09-01 Ayers; Michael R. Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices
US20070284649A1 (en) * 2006-03-27 2007-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US20090242867A1 (en) * 2008-03-27 2009-10-01 Hynix Semiconductor, Inc. Phase change memory device having protective layer for protecting phase change material and method for manufacturing the same
US20130269992A1 (en) * 2010-12-24 2013-10-17 Asahi Kasei E-Materials Corporation Insulating structure and production method of same
US20140147578A1 (en) * 2012-11-26 2014-05-29 Napra Co., Ltd. Insulating paste, electronic device and method for forming insulator
US20160005759A1 (en) * 2014-07-02 2016-01-07 Kihyun Kim Three dimensional semiconductor memory device
US20170077026A1 (en) * 2015-09-14 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
US20200051995A1 (en) * 2018-08-08 2020-02-13 Sandisk Technologies Llc Three-dimensional memory device containing direct contact drain-select-level semiconductor channel portions and methods of making the same

Also Published As

Publication number Publication date
US20210287943A1 (en) 2021-09-16
US11222825B2 (en) 2022-01-11
US20220093467A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
CN113053908B (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
JP7419496B2 (ja) メモリアレイ及びメモリセルのストリングと動作可能アレイ貫通ビアとを含むメモリアレイを形成することに使用される方法
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
US20220093467A1 (en) Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113675210A (zh) 包括存储器单元串的存储器阵列及用于形成存储器阵列的方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115552607A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112436015A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US12010836B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
US11961801B2 (en) Integrated circuitry, memory circuitry comprising strings of memory cells, and method of forming integrated circuitry
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115224039A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116803230A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113948528A (zh) 集成电路系统及其形成方法及用于形成存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN115623781A (zh) 晶体管及包括存储器单元串的存储器电路系统
CN115707239A (zh) 包括存储器单元串的存储器阵列集成电路系统和形成包括存储器单元串的存储器阵列方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination