CN1819296A - 存储元件、微电子器件、其制造方法及存储信息的方法 - Google Patents
存储元件、微电子器件、其制造方法及存储信息的方法 Download PDFInfo
- Publication number
- CN1819296A CN1819296A CNA2005101088186A CN200510108818A CN1819296A CN 1819296 A CN1819296 A CN 1819296A CN A2005101088186 A CNA2005101088186 A CN A2005101088186A CN 200510108818 A CN200510108818 A CN 200510108818A CN 1819296 A CN1819296 A CN 1819296A
- Authority
- CN
- China
- Prior art keywords
- electrode
- memory element
- transition metal
- electrodes
- conducting channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 27
- 238000003860 storage Methods 0.000 title description 20
- 239000000463 material Substances 0.000 claims abstract description 60
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000005516 engineering process Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims description 8
- 150000003624 transition metals Chemical class 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims 2
- 239000011572 manganese Substances 0.000 claims 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims 2
- 150000004770 chalcogenides Chemical class 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 230000000875 corresponding effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000012782 phase change material Substances 0.000 description 6
- 229910002367 SrTiO Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002045 lasting effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000011575 calcium Substances 0.000 description 3
- -1 chalcogenide compound Chemical class 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储元件和微电子器件及其制造方法。所述存储元件包括：第一数量的电极和第二数量的导电沟道，所述沟道在两电极子组之间，所述沟道表现出在不同的状态之间可逆转换的电阻，其中，第一数量大于二且第二数量大于第一数量的二分之一。导电沟道可以设置为过渡金属氧化物材料，其表现出可逆转换电阻，其归因于在电极和过渡金属氧化物材料之间的界面处的转换现象。
Description
技术领域
本发明涉及一种电子和微电子器件和存储元件及其制造方法。
背景技术
常规RAM(随机存取存储器)单元包括晶体管和大多数由二氧化硅(SiO2)制成的电容器。该晶体管被用于控制存储于电容器中的电荷的流入和流出，电荷作为可用于存储信息的物理量。所述晶体管也将电容器彼此去耦。这样的RAM单元，也称为动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，具有存储于其中的信息易失且因此在每次电源故障时而损失的缺点。另外，刷新常规RAM单元中包含的信息所需的时间限制了这样的单元的读写性能，且导致对电源的持续需求。因此，人们希望计算机RAM技术中出现一种超越常规、易失DRAM和SRAM的变化。
已经提出了替代存储器件，即非易失存储器来取代已经提出的常规RAM，非易失存储器在去除电源之后仍可以保持它们的存储状态。在基于磁隧道结的磁随机存取存储器(MRAM)中，利用了两个铁磁层的相对取向来存储数字信息。在铁电非易失RAM(FERAM)单元中，利用位存储层的铁电极化来定义两个可以与两个不同的逻辑值相关的不同状态。另一实例为所谓的相变RAM(PCRAM)。在该方法中，可以将通常为硫属元素化物化合物(chalcogenide compound)的介质在高阻非晶态和低阻多晶硅态之间通过电流脉冲来转换。
非易失存储器件的又一实例是具有两个(或更多)的可逆转换的和持久的电阻态的电阻器。US 6204139描述了一种用于转换薄膜电阻器中所使用的过渡金属氧化物材料的性质的方法。该性质，具体为电阻，是通过短的电脉冲可逆地转换的。提出了非易失存储单元的方法的应用。通过例如将高电阻态与逻辑“0”联系和将低电阻态与逻辑“1”联系来存储数字信息。
文献“Reproducible switching effect in thin oxide films for memoryapplications”(用于存储器应用的薄氧化物膜中的可再现的开关效应)(A.Beck et al.Applied Physics letters，Vol.77，No.1，July 2000)、“Current-driveninsulator-conductor transition and non-volatile memory in chromium-dopedSrTiO3 single crystals”(掺铬SrTiO3单晶中电流驱动绝缘体-导体转变和非易失存储器)(Y.Watanabe et al.，Applied Physics Letters，Vol.78，No.23，June2001)和“Electrical current distribution across a metal-insulator-metal structureduring bistable switching”(双稳转换期间横跨金属-绝缘体-金属结构的电流分布)(C.Rossel et al.Journal of Applied Physics，Vol.90，No.6，September2001)以及国际申请公开WO 00/49659A1描述了具有能可逆转换的电阻的材料和材料种类，和由这些材料制成的简单电阻器件。该电阻态是持久的，即，非易失的。而且实现了多级转换。
上述的电阻开关器件提供的存储密度和制造成本对于许多应用来说仍然不令人满意。
发明内容
本发明的目的是提供一种具有增加的存储密度的存储元件。本发明的进一步的目的是提供一种微电子器件，诸如包括存储元件的器件，其可以在多个电阻态之间可逆地转换。本发明的又一目的是提供一种制造微电子器件的方法，该微电子器件可以在多个不同的非易失电阻态之间可逆地转换。本发明的再一个目的是提供一种以增加的存储密度存储信息的方法。
根据本发明的第一方面，提供了一种存储元件，所述存储元件包括第一数量的电极和电极之间的第二数量的导电沟道(channel)，其中第二数量大于第一数量的二分之一。沟道的电阻特性为：能够在低电阻态和高电阻态之间可逆地转换，该电阻态是持久的，即，非易失的。
因此，与现有技术相反，至少一些电极终结(terminate)不仅是一个沟道而且是至少两个沟道。因为每个沟道包括能可逆地转换的电阻，所以与现有技术相比，每个电极可存储的信息密度增大了。该增加依赖于可以提供的沟道的数量和每个沟道可实现的状态数量。例如，在包括四个电极和其间的三个沟道的存储元件中，每个沟道具有两个可能的状态，与使用一对电极之间的一个沟道的现有技术相比，可以增加存储密度1.5倍。
根据第二方面，提供了一种微电子器件，包括：第一数量的电极；电接触，用于在所述电极对之间施加电压和用于测量所述电极对之间的电阻；和第二数量的导电沟道，在所述电极对之间，其中沟道表现出能够在不同状态之间可逆转换的电阻，且其中第二数量大于第一数量的二分之一。
根据本发明的进一步的方面，提供了一种微电子器件，包括：膜材料；和电极，成对地设置于所述膜的相对侧，所述器件包括在所述电极对之间的沟道，所述沟道具有能够可逆转换的电阻，所述器件还包括设置于所述膜的同一侧的电极之间的、具有能可逆转换的电阻的沟道，且所述器件还包括一装置，该装置用于将电压脉冲施加于两个所述电极的子组之间和用于判定所述两个电极的子组之间的电阻。
根据本发明的又一方面，提供了一种微电子器件的制造方法，所述方法包括的步骤为：提供过渡金属氧化物材料层，所述层包括第一数量的电极；通过在形成期间施加电压在至少一个所述第一数量的电极的两个的子组之间形成导电沟道；以及针对至少一个其它的两电极子组重复所述形成导电沟道的步骤，直到产生的导电沟道的数量超过电极数量的二分之一。
根据又一方面，本发明还涉及一种存储信息的方法，所述方法包括的步骤为：在多对电极之间中提供过渡金属氧化物材料层，所述过渡金属氧化物材料包括在所述电极对之间的导电沟道，还包括在设置于所述层的同一侧上的电极之间的导电沟道，所述沟道表现出能够在不同状态之间可逆转换的电阻；以及在两个电极之间施加电压脉冲，在两个电极之间存在所述导电沟道之一，所述电压脉冲具有选定的极性。
根据又一方面，提供了一种存储元件，包括至少一对两个电极和提供于每对电极的两个电极之间的材料中的导电沟道，其中每对电极的两个电极之间的电阻取决于所述两个电极的第一个和所述材料之间的第一界面的条件以及所述两个电极的第二个和所述材料之间的第二界面的条件，且其中所述第一和第二界面条件能够在至少两个状态之间可逆地转换。
在任一前述方面的优选实施例中，沟道提供于过渡金属氧化物材料中。根据现有知识，已经发现可以获得一个系统，其中沟道的电阻由每个电极和导电通道(conducting path)(或丝体，filament)之间的界面电阻和导电通道电阻构成，其中可逆转换本质上涉及界面电阻。因此，因为每个沟道包括两个界面，每个沟道的电阻不能仅采用两个不同的电阻值，而且能高达至少四个值。例如，在包括四个电极和其间的三个沟道的存储元件中，每个沟道具有两个可能的状态，与使用一对电极之间的一个沟道的现有技术相比，可以增加存储密度几乎2倍。
具体地，在具有钙钛矿或类钙钛矿晶体结构的SrZrO3、(Ba，Sr)TiO3、Ta2O5、Ca2Nb2O7、(Pr，Ca)MnO3以及其它过渡金属氧化物上获得了好的结果，每种材料优选地用Cr、V或Mn掺杂。另外，在上述的国际申请公开WO 00/49659A1、在文献“Reproducible switching effect in thin oxide films formemory applications”(用于存储器应用的薄氧化物膜中的可再现的开关效应)(A.Beck et al.Applied Physics letters，Vol.77，No.1，July 2000)、“Current-driven insulator-conductor transition and non-volatile memory inchromium-doped SrTiO3 single crystals”(掺铬SrTiO3单晶中电流驱动绝缘体-导体转变和非易失存储器)(Y.Watanabe et al.，Applied Physics Letters，Vol.78，No.23，June 2001)或“Electrical current distribution across ametal-insulator-metal structure during bistable switching”(双稳转换期间横跨金属-绝缘体-金属结构的电流分布)(C.Rossel et al.Journal of AppliedPhysics，Vol.90，No.6，September 2001)中所描述的材料可以有利地用于根据本发明的存储器件，四篇文献均被引入于此作为参考。在所述的可编程电阻存储器材料中，在新制造的材料中，一般在电极之间不存在导电沟道。而是，在制造器件之后，在形成工艺中在选定的电极之间产生导电沟道(本质上为丝体)，然后可以将器件在两个或更多的电阻态之间转换。
根据本发明的又一方面，提供了一种包括一种材料和与其相邻的电极的存储元件。该存储元件具有以下特性：
-该材料至少在一些子组之间导电，所述子组包括两个电极。
-所述两个电极之间的电阻取决于电极和导电材料之间的界面条件。
-该界面条件可以在至少两个状态之间可逆地转换。
优选地，电极以排列为电容器状的形式的电极对出现，所述电极对在所述材料的薄层的两侧上彼此相对，所述材料例如为过渡金属氧化物材料。根据本发明该方面的存储元件可以为仅包括两个电极的存储单元。
增加的存储密度由如下事实引起，即每个导电沟道包括两个界面，因此可以实现每对电极至少四个状态。为了从该增加的存储密度受益，一对电极的每个界面以如此方式可转换，即另一界面不必同时转换。
根据本发明的第一方面，实现此目的的一种方法是还提供在不属于同一对电极的电极之间的导通沟道，获得比电极数量的二分之一更多的沟道。例如，总共包括四个电极的两个电极对可以设置为包括在选自该组的电极对之间的至少三个导电沟道。
可以使用选择性地转换界面的其它方法。例如，可以提供一种系统，该系统包括相邻一种材料的电极对，其中，属于第一电极的第一界面可由一种较长较弱脉冲转换，而另一界面可以由较短较强脉冲转换。通过该方法，可以增加存储密度约两倍。
此外，在存储器件中提供了用于向沟道施加电压脉冲和判定两电极间电阻的装置。
如果沿沟道的电阻可以设定为多个值之一，例如通过改变写入脉冲的高度和能量的至少之一，则可以获得存储密度的更多增加。
附图说明
本发明的实施例将结合均为示意性的附图在以下的描述中揭示，在附图中：
图1显示了根据本发明的四电极存储元件的基本结构；
图2描绘了具有潜在线路图示的图1的存储元件，
图3显示了四电极存储元件的可替换实施例；
图4显示了，对于图1或图3的实施例，在涉及相对电极的第一写入步骤之后四个可能的状态；
图5描绘了通过涉及横向相邻电极的第二写入步骤可以额外获得的六个状态；
图6描述了通过附加的涉及相对电极的第三写入步骤可以获得的四个状态；
图7示出了四个不同的基本电阻值；
图8用符号表现了可以在十二个不同状态之间区分的两端子读设置(reading set-up)；
图9显示了具有两端子读出的八电极设置；
图10描绘了基于一种材料的四电极存储元件的又一实施例，该材料具有为“体”效应(“bulk”effect)的可转换电阻。
具体实施方式
图1描绘了基本存储元件8。其包括邻接过渡金属氧化物材料膜1的四个电极2.1-2.4。可以有利地使用的过渡金属氧化物材料和电极材料的实例被公开于WO/00/49659中，特别在5-9页，以及附图和它们的说明书中。WO/00/49659被全部引入于此作为参考。适当材料的其他实例可以在US6204139中找到。具体地，已经在SrZrO3、(Ba，Sr)TiO3、Ta2O5、Ca2Nb2O7、(Pr，Ca)MnO3，以及其它具有钙钛矿或类钙钛矿结构的材料中获得了好结果，每种材料优选地用Cr、V或Mn掺杂。
根据现有技术，以电容器状排列的四个电极构成两个信息位，每个信息位由两电极电容器状存储器单元提供。但是，根据本发明，不是由两个信息位提供四个不同的状态，而是可以提供更多的状态，从而显著增加了存储密度。
在图1所示的实施例中，使用了以下的知识：在形成工艺中两个电极之间的过渡金属氧化物之间产生导电沟道(或丝体)，然后该器件可以在两个或更多电阻状态之间转换。在形成工艺期间，沟道或丝体的产生利用了电加载(stressing)，例如，一定的电偏压施加一定的时间段。该形成工艺的持续时间取决于电场的大小、绝缘体或介电材料的几个参数(诸如化学计量比、掺杂或厚度)、电极和诸如温度的环境条件。例如用于掺Cr SrTiO3的形成工艺包括在通常1和60分钟之间的形成时间期间施加0.1V/nm的适度高电场。该形成工艺还提供了实际系统中出现的非对称性：与形成电压相同极性的电压脉冲产生低电导率(或高电阻)状态，而相反极性的电压脉冲产生高电导率(或低电阻)状态，所述转换完全可逆，且状态为非易失的。
-通过该形成工艺，在电极之间形成导电沟道(或丝体)，以及
-电阻转换主要为界面现象。更具体而言，转换可以由接近电极的过渡金属掺杂剂的电子状态的变化引起。这会提供能够驱动电阻转换的载流子。例如，对于掺Cr的SrTiO3，发现在形成期间，Cr掺杂剂的氧化状态显著增加，由此对于每个Cr原子提供了至少一个电子。
根据本发明所示的实施例，形成了三个导电沟道(或丝体)：以电容器的方式彼此相对的电极对2.1、2.3和2.2、2.4之间的导电沟道；和并排设置的两个电极2.1、2.2之间的导电沟道。所述沟道由图中的虚线5表示。
所有的四个电极可以单独与例如交叉点体系(cross-point architecture)接触。图2示出电极2.1-2.4的接触线3.1-3.8。在图中，为了图示的目的，显示了存储元件矩阵的四个四电极存储元件8。一个存储元件描绘为部分透明的以描绘所有的四个电极2.1-2.4。该图还示出了笛卡尔坐标系，其中z方向相应于垂直于该层结构的方向，且其中在同一(顶或底)平面中排列的一个存储元件的两个电极在y方向分开。
在常规的交叉点体系中顶电极的所有的接触线和底电极的所有的接触线分别在x和y方向平行延伸，与此相反，在本设置中，顶和底平面都包括在两个水平方向上的电极。在交叉点9，接触线由电绝缘材料(未显示)分开，使得只有一条交叉接触线接触相应的电极。这使得设置于同一(顶或底)平面中且属于同一存储元件的两个电极可以通过彼此垂直的接触线接触。因此，也可以将电压施加到如此的两个电极的子组。
在附图中，接触线3.7、3.3、3.4、3.8分别接触电极2.1、2.3、2.3、2.4。因为在该实施例中，在相邻的存储元件8的电极之间没有耦合，每个两电极子组可以选择性地被供以电压。
另一种可能的设置是，交叉接触线在同一(顶或底)平面中。图2中所示的改进的交叉点体系可以按比例增减到其他具有不同电极数量的存储元件矩阵。
单独接触电容器状结构的电极的方法，即使在具有大量电极的远为复杂的设置中，在本领域中也是公知的，因此将不在这里进一步讨论。这些也包括对于每个导电沟道提供晶体管来驱动存储元件的方案。可以理解在以下描述的所有的实施例中，可以将电极单独接触，除非明确地说明并非如此。
如图1和2所示，过渡金属氧化物的层1和由此所得的存储元件可以在衬底(诸如半导体晶片；在图中未显示)上设置和/或是多层结构的部分。
图3示出了图1的可替换实施例。存储元件也包括四个电极12.1-12.4，但是四个电极都在设置于衬底14上的过渡金属氧化物材料层11的同一侧并排排列。再次将所建立的导电沟道由虚线15示出。
参考图4-8，示出了可以被根据图1或3的存储元件采用的不同状态。为了说明的目的，在这些图4-6中，对于具有图1所示的导电沟道的存储元件说明所述状态。通过显示在形成工艺中施加的电压的极性，图中的箭头指示了由形成工艺引起的所述四个导电沟道的非对称性。假设通过在写过程中在两个电极之间施加电压脉冲，相应的电极和过渡金属氧化物材料之间的界面分别呈现第一界面状态H(例如对于阴极)和第二界面状态T(对于阳极)。
在图4中，示出了四个状态S1-S4，所述状态可以通过包括两个电压脉冲的第一“垂直”写步骤获得。在该实施例中，“垂直”写步骤为由在两个相对电极之间施加一个或两个脉冲电压引起的写步骤，而“水平”写步骤为由在并排排列的两个电极2.1、2.2之间施加一个脉冲电压引起的写步骤。
例如，通过在第一对电极2.1、2.3之间施加正极性脉冲和在第二对电极2.2、2.4之间施加负极性脉冲来获得S1。四个状态S1-S4相应于两个独立的一位存储器单元的状态“1-0”、“1-1”、“0-0”、“0-1”。在现有技术微电子器件中，四电极器件的最大存储密度受这四个可获得的状态限制。
在图5中，显示了通过在两个电极2.1、2.2之间施加“水平”电压脉冲可以获得的六个附加状态。S1A是始于S1获得的附加的状态，S2A1和S2A2始于S2获得，S3A1和S3A2始于S3，S4A始于S4。
通过图6中所示的第三垂直写步骤，可以获得四个更多的状态，即S1B1和S1B2(通过在由相应的实线指示的电极之间施加电压脉冲从S1A获得)，以及S4B1和S4B2(通过在由相应的实线指示的电极之间施加电压脉冲从S4A获得)。
总之，在图4-6中，示出了相应于所有可能的界面状态的组合的十四个状态，除了两个所有的界面状态均相同的不能实现的组合。
图7示出了相对的电极对或并排排列的电极之间的四个不同基本电阻值。Rm和Rl分别相应于在形成工艺中施加相对的和相同的极性的电压脉冲之后获得的电阻值。两个附加的电阻值Rk和Ri分别相应于具有相同的界面状态T和H的电极之间的沟道。
在某些设置中，例如，如果读出速度是关键的，期望减少用于读出操作的测量数量。参考图8，显示了两端子读出设置，其包括用于测定两个电极2.3、2.4之间的电阻的测量装置。因为在这两个电极2.3、2.4之间没有直接导电沟道，测量的电阻相应于三个沟道电阻的总和。
在表1中，总结了所述数值：
表1
| 状态 | 电阻值 |
| S1 | 2Rl+Rm |
| S2 | 2Rl+Ri |
| S3 | 2Rm+Rk |
| S4 | 2Rm+Rl |
| S1A | Rk+Rm+Ri |
| S2A1 | Rk+Rm+Rl |
| S2A2 | 2Rl+Rk |
| S3A1 | 2Rm+Ri |
| S3A2 | Ri+Rl+Rm |
| S4A | Ri+Rl+Rk |
| S1B1 | 2Ri+Rl |
| S1B2 | 2Rk+Rm |
| S4B1 | 2Rk+Rm |
| S4B2 | 2Ri+Rl |
由此得出仅S1B1和S4B2，以及S1B2和S4B1具有相同的电阻值。所有其它的状态可以由单一的一步两端子读过程(one step-two-terminal readingprocess)区分。换言之，可以区分总共十二个不同的状态。因此，在该实施例中，与现有技术相比(每个电极对四个状态)相比，显著地增加了存储密度且同时减少了读出操作的数量。
如果读出的测量的数量不是问题，则通过附加地测量另两个电极之间的电阻，例如2.2和2.4，可以实现剩余简并(degenerate)状态(S1B1、S4B2；S1B2、S4B1)之间的区分，使得涉及三个或四个端子的两步骤读出操作可以区分所有可能的状态。作为替换，可以同时或一个接一个测量两个电容器状电极对2.1、2.3和2.2、2.4的电阻来区分所有可能的状态。
作为又一个替换，形成工艺可以以这样一种方式执行，即电极之间的导电沟道的电阻水平在至少两个沟道之间不同，例如，在“垂直”和“水平”沟道之间不同。那么，例如，Ri(电极2.1、2.2)和Ri(电极2.1、2.3或2.2、2.4)不同，且状态S1B1和S4B2与S1B2和S4B1可以通过图8所示的两端子设置来被区分。
虽然所示的实施例涉及四电极存储元件，但是本发明的构思可以用于超过两个的任何数量的电极，优选为至少四个。例如，通过使用两个图1或图3所示类型的四电极存储元件和在其之间提供至少一个导体通路，可以制造八电极存储元件。总存储密度可以通过该方法再次被稍微提高，且可以进一步减少用于读出的端子的数量。例如，导体通路可以是这样的，使得在八个电极2.1-2.8之间的七个导体通路提供单一串联连接，如图9所示。在该实施例中，此信息被读出于串联连接的第一电极2.3和最后电极2.8。在左右板上示出的存储元件的电极实际上彼此相邻，例如在垂直于附图平面的方向x上分开。
图9的存储元件的可区分的状态的数量可以以与表1相同的方法测定。如果至少某些导体通道的电阻水平由于不同的形成条件而不同，则可以减少简并态(即，具有相同的总串联电阻的状态)的存在或甚至消除简并态。
例如：通过施加10V的、极性由箭头方向指示的偏压持续10分钟，在第一组四电极2.1-2.4之间形成三个导体通路。通过施加10V的相同的电压持续仅5分钟，形成剩余的第二组电极2.5-2.8之间的三个导体通路和第一和第二组(2.4-2.7)之间的导体通路。第二组电极的电极之间所有的电阻，当处于相同的转换状态时高于第一组电极的电极之间的电阻。如果不是如此，则通过可避免的一致(avoidable coincidence)，第一组的电阻值Rk、Ri、Rm、Rl相应于第二组的值R’k、R’i、R’m、R’l，或其整数倍或整数分之一(integerfraction)，电阻状态是可区分的。总之，通过两端子读出则可以区分至少12×12＝144个状态。
如在WO 00/49659(例如，图4a到4c和它们的说明书)中所公开的通过脉冲高度或通过其它方法来改变每沟道的电阻，还有更多提高存储密度的可能性。
图10描绘了一实施例，其中可转换电阻是由于“体”效应引起的，即，一种涉及材料的内部而不是仅涉及其表面或界面的效应。在四电极存储元件38的电极22.1-22.4之间设置了电阻元件25.1-25.3，充当电极之间的导电沟道。电阻元件在具有不同电阻值的至少两个状态之间可转换。例如，电阻元件由相变材料制成且在高电阻非晶态和低电阻晶态之间可转换。
硫属元素化物化合物，所谓的相变材料(PCM)，以及这些材料中在高电阻非晶态和低电阻多晶态之间的转换方法在本领域中是公知的且将在这里不详细描述。读者请参考涉及PCM的文献。PCM中的写和读过程通常由加热引起。在本发明中，所述加热可以由辐射、欧姆加热或任何其它适当的加热方法来导致。
当然，包括“体效应”可转换电阻器的存储元件也可以提供为如图1的电容器状形状，或任何其它适当的形状。在本发明的所有的实施例中，电阻器的数量大于电极数量的二分之一。由此可以增加存储器密度。
可以很好地理解本发明不依赖于转换现象的具体的物理说明。特别地，如果以后证实，转换现象为界面现象或涉及整个过渡金属氧化物到电极的界面的现象(相对于仅局限于电极和特定丝体之间的渡越的情况)这一发现不适用时，本发明的基本构思仍是有效的：即使在没有如此多的能可逆转换的不同电阻态的实际系统-基于过渡金属氧化物、相变材料或其它材料-中，本发明仍通过利用电极之间的电阻通道提供了增加的存储密度，其方式为该器件包括比电极数量的二分之一更多的导电沟道，即，至少一些电极终结超过一个的导电沟道。
虽然所述的材料组所表现出的性能使得它们适于根据本发明的不同方面的器件，本发明绝不限于这些材料。而是，任何具有可逆转换电阻的材料，以及任何具有可逆转换界面电阻的材料组合都适于本发明。
Claims (23)
1、一种存储元件，包括：第一数量的电极和第二数量的导电沟道，所述沟道的每一个将所述电极的一个连接到所述电极的另一个，所述沟道表现出能够在不同状态之间可逆转换的电阻，其中，所述第一数量大于二且所述第二数量大于第一数量的二分之一。
2、如权利要求1所述的存储元件，其中，所述电极邻接一种过渡金属氧化物材料设置，所述过渡金属氧化物材料形成所述导电沟道的部分。
3、如权利要求2所述的存储元件，其中，所述过渡金属氧化物材料包括一种过渡金属掺杂剂和不同的过渡金属组合。
4、如权利要求2所述的存储元件，其中，所述过渡金属氧化物材料是钙钛矿材料。
5、如权利要求4所述的存储元件，其中，所述过渡金属掺杂剂选自由铬、钒和锰构成的组。
6、如权利要求2所述的存储元件，所述过渡金属氧化物材料设置为层，所述电极设置在所述层的不同侧，从而形成以电容器状方式排列的电极对。
7、如权利要求2所述的存储元件，其中，所述导电沟道为通过一种形成工艺形成的管道，所述形成工艺包括在形成时间期间施加电压。
8、如权利要求1所述的存储元件，所述第一数量至少为四，且所述沟道的第一个将所述电极的第一个与所述电极的第二个连接，所述沟道的第二个将所述第二电极连接到所述电极的第三个，所述沟道的第三个将所述第三电极连接到所述电极的第四个。
9、如权利要求8所述的存储元件，其中，设置所述至少四个电极邻近形成所述导电沟道的过渡金属氧化物材料的层，所述第二和所述第三电极设置于所述层的第一侧，且所述第一和第四电极设置于所述层的第二侧。
10、如权利要求1所述的存储元件，其中，所述导电沟道包括硫属元素化物材料。
11、一种微电子器件，包括：第一数量的电极；电接触，用于在所述电极对之间施加电压；和第二数量的导电沟道，在所述电极对之间，所述沟道表现出能在不同状态之间可逆转换的电阻，其中，所述第二数量大于所述第一数量的二分之一。
12、如权利要求11所述的微电子器件，其中，所述电极邻接形成至少部分的所述导电沟道的过渡金属氧化物材料。
13、一种微电子器件，包括：膜材料；和电极，成对地设置于所述膜的相对侧，所述器件包括在所述电极对之间的沟道，所述沟道具有能够可逆转换的电阻，所述器件还包括在设置于所述膜的同一侧的电极之间的、具有能可逆转换的电阻的沟道，且所述器件还包括一装置，所述装置用于将电压脉冲施加于两电极子组之间。
14、一种微电子器件的制造方法，包括的步骤为：
提供过渡金属氧化物材料的层，所述层包括第一数量的电极；
通过在形成期间施加电压在至少一个所述第一数量的电极的两个的子组之间形成导电沟道；和
对至少另一个两电极子组重复所述形成导电沟道的步骤，直到产生的导电沟道的数量超过电极数量的二分之一。
15、一种存储信息的方法，包括的步骤为：
在多对电极之间以层的形式提供过渡金属氧化物材料，所述过渡金属材料包括在所述电极对之间的导电沟道，还包括在设置于所述层的同一侧上的电极之间的导电沟道，所述沟道表现出能在不同状态之间可逆转换的电阻；以及
在两个电极之间施加电压脉冲，在所述两个电极之间存在所述导电沟道之一，所述电压脉冲具有选定的极性。
16、如权利要求15所述的方法，其中，所述电压脉冲还具有选定的脉冲宽度、选定的脉冲波形和选定的最大电压值的至少一个。
17、一种存储元件，包括：至少一对电极和提供于每对电极的所述两个电极之间的材料中的导电沟道，其中，每对电极的所述两个电极之间的电阻取决于所述两个电极的第一个和所述材料之间的第一界面的条件以及所述两个电极的第二个和所述材料之间的第二界面的条件，且其中所述第一和第二界面条件能够在至少两种状态之间可逆转换。
18、如权利要求17所述的存储元件，其中，所述材料包括一种过渡金属氧化物材料。
19、如权利要求18所述的存储元件，其中，所述过渡金属氧化物材料包括一种过渡金属掺杂剂和不同过渡金属的组合。
20、如权利要求19所述的存储元件，其中，所述过渡金属掺杂剂选自由铬、钒和锰构成的组。
21、如权利要求17所述的存储元件，所述材料设置为层，所述电极设置在所述层的不同侧，使得所述电极对以电容器状方式设置。
22、如权利要求18所述的存储元件，其中，所述导电沟道为通过一种形成工艺形成的管道，所述形成工艺包括在形成时间期间施加电压。
23、一种存储元件，包括：一种材料和与其相邻的电极，其中，所述材料在至少一些子组之间至少部分地导电，每个所述子组包括两个所述电极，其中，所述至少一些子组的两个电极之间的电阻取决于所述电极和导电材料之间的界面条件，且其中，所述界面条件能在至少两种状态之间可逆地转换。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04405614.1 | 2004-10-01 | ||
| EP04405614 | 2004-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1819296A true CN1819296A (zh) | 2006-08-16 |
Family
ID=36124686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005101088186A Pending CN1819296A (zh) | 2004-10-01 | 2005-09-30 | 存储元件、微电子器件、其制造方法及存储信息的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7465952B2 (zh) |
| EP (1) | EP1643508B1 (zh) |
| JP (1) | JP2006108670A (zh) |
| CN (1) | CN1819296A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101345527B (zh) * | 2008-07-09 | 2010-06-02 | 清华大学 | 一种基于CeRAM单元的数模变换器 |
| CN107437426A (zh) * | 2016-05-26 | 2017-12-05 | 恩智浦美国有限公司 | 具有静态随机存取存储器阵列和电阻式存储器阵列的非易失性静态随机存取存储器系统 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI303875B (en) * | 2006-06-16 | 2008-12-01 | Ind Tech Res Inst | Confined spacer phase change memory and fabrication method thereof |
| KR100818271B1 (ko) * | 2006-06-27 | 2008-03-31 | 삼성전자주식회사 | 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 |
| US7515454B2 (en) | 2006-08-02 | 2009-04-07 | Infineon Technologies Ag | CBRAM cell and CBRAM array, and method of operating thereof |
| JP5023072B2 (ja) * | 2006-11-30 | 2012-09-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2008075412A1 (ja) * | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| WO2008132701A1 (en) | 2007-05-01 | 2008-11-06 | Interuniversitair Microelektronica Centrum Vzw | Non-volatile memory device |
| US8551809B2 (en) * | 2008-05-01 | 2013-10-08 | Intermolecular, Inc. | Reduction of forming voltage in semiconductor devices |
| JP4460646B2 (ja) * | 2008-06-03 | 2010-05-12 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 |
| US9343665B2 (en) * | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| JP5375035B2 (ja) * | 2008-11-06 | 2013-12-25 | 富士通株式会社 | 抵抗変化型素子および抵抗変化型素子製造方法 |
| JP2011204744A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体記憶装置 |
| US8847196B2 (en) * | 2011-05-17 | 2014-09-30 | Micron Technology, Inc. | Resistive memory cell |
| US9542990B2 (en) * | 2012-02-13 | 2017-01-10 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor memory device and method for accessing the same |
| US8711603B2 (en) * | 2012-05-11 | 2014-04-29 | Micron Technology, Inc. | Permutational memory cells |
| US9679615B2 (en) | 2013-03-15 | 2017-06-13 | Micron Technology, Inc. | Flexible memory system with a controller and a stack of memory |
| CN110971217B (zh) * | 2019-11-12 | 2023-08-29 | 杭州电子科技大学 | 一种基于mtj的非易失可编程开关 |
| US11615843B2 (en) * | 2020-12-17 | 2023-03-28 | International Business Machines Corporation | Controlling voltage resistance through metal-oxide device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4545111A (en) * | 1983-01-18 | 1985-10-08 | Energy Conversion Devices, Inc. | Method for making, parallel preprogramming or field programming of electronic matrix arrays |
| US6204139B1 (en) | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US6825489B2 (en) * | 2001-04-06 | 2004-11-30 | Axon Technologies Corporation | Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same |
| CN1191635C (zh) | 1999-02-17 | 2005-03-02 | 国际商业机器公司 | 用于存储信息的微电子器件及其方法 |
| US6072716A (en) * | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
| US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
| CN100334735C (zh) * | 2002-04-30 | 2007-08-29 | 独立行政法人科学技术振兴机构 | 固体电解质开关元件及使用其的fpga、存储元件及其制造方法 |
| US7227170B2 (en) * | 2003-03-10 | 2007-06-05 | Energy Conversion Devices, Inc. | Multiple bit chalcogenide storage device |
| JP4830275B2 (ja) * | 2004-07-22 | 2011-12-07 | ソニー株式会社 | 記憶素子 |
| US7426128B2 (en) * | 2005-07-11 | 2008-09-16 | Sandisk 3D Llc | Switchable resistive memory with opposite polarity write pulses |
-
2005
- 2005-09-24 EP EP05020869.3A patent/EP1643508B1/en not_active Expired - Fee Related
- 2005-09-29 US US11/239,495 patent/US7465952B2/en not_active Expired - Fee Related
- 2005-09-30 CN CNA2005101088186A patent/CN1819296A/zh active Pending
- 2005-09-30 JP JP2005286184A patent/JP2006108670A/ja active Pending
-
2008
- 2008-03-12 US US12/046,525 patent/US20080164455A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101345527B (zh) * | 2008-07-09 | 2010-06-02 | 清华大学 | 一种基于CeRAM单元的数模变换器 |
| CN107437426A (zh) * | 2016-05-26 | 2017-12-05 | 恩智浦美国有限公司 | 具有静态随机存取存储器阵列和电阻式存储器阵列的非易失性静态随机存取存储器系统 |
| CN107437426B (zh) * | 2016-05-26 | 2023-06-23 | 恩智浦美国有限公司 | 非易失性静态随机存取存储器系统及操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7465952B2 (en) | 2008-12-16 |
| US20060071272A1 (en) | 2006-04-06 |
| US20080164455A1 (en) | 2008-07-10 |
| EP1643508A2 (en) | 2006-04-05 |
| JP2006108670A (ja) | 2006-04-20 |
| EP1643508B1 (en) | 2013-05-22 |
| EP1643508A3 (en) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1819296A (zh) | 存储元件、微电子器件、其制造方法及存储信息的方法 | |
| JP4204755B2 (ja) | 情報を保存するマイクロ電子デバイスとその方法 | |
| JP4798689B2 (ja) | バッファ化層メモリセル | |
| US9576660B2 (en) | Low forming voltage non-volatile storage device | |
| US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
| US9543009B2 (en) | Multiple layer forming scheme for vertical cross point reram | |
| JP5551769B2 (ja) | メモリ素子、積層体、メモリマトリックス及びそれらの動作方法 | |
| CN1790726A (zh) | 包括一个电阻器和一个二极管的非挥发性存储器 | |
| CN101030622A (zh) | 非易失存储器件和非易失存储器阵列 | |
| CN1691334A (zh) | 利用具有分级电阻变化的多层的存储器件 | |
| CN1790720A (zh) | 非易失性半导体存储器件及其操作方法 | |
| JP4308884B2 (ja) | 抵抗変化型記憶装置、不揮発性スイッチング装置 | |
| JP2012528419A5 (zh) | ||
| RU2004117774A (ru) | Ферроэлектрический или электретный запоминающий контур | |
| US9627009B2 (en) | Interleaved grouped word lines for three dimensional non-volatile storage | |
| US9627442B2 (en) | Horizontally oriented and vertically stacked memory cells | |
| KR20090001397A (ko) | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 | |
| US20220083849A1 (en) | Switching circuit and storage device | |
| WO2023240416A1 (zh) | 存储阵列及其制备方法、存储器、电子设备 | |
| Jin | Improving the Performance of RRAMs: Insulator Layer Selections, Switching Characteristics, Conductive Mechanisms, and Perspectives | |
| Minanda et al. | ReRAM for Embedded Application: A Review | |
| Hadi | A New Resistive Switching Based on Breakdown and Anodic Re-Oxidation of Thin SiO2 at the Interface of CeOx Buffer Layer and Silicon Related Bottom Electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20060816 |