CN1416311A - 形成电极间粘合结构的方法和电极间粘合结构 - Google Patents

形成电极间粘合结构的方法和电极间粘合结构 Download PDF

Info

Publication number
CN1416311A
CN1416311A CN02147178A CN02147178A CN1416311A CN 1416311 A CN1416311 A CN 1416311A CN 02147178 A CN02147178 A CN 02147178A CN 02147178 A CN02147178 A CN 02147178A CN 1416311 A CN1416311 A CN 1416311A
Authority
CN
China
Prior art keywords
sticky object
electrode part
resinous coat
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02147178A
Other languages
English (en)
Other versions
CN1287648C (zh
Inventor
作山诚树
今泉延弘
八木友久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1416311A publication Critical patent/CN1416311A/zh
Application granted granted Critical
Publication of CN1287648C publication Critical patent/CN1287648C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种形成电极间粘合结构的方法，包括步骤：树脂涂层形成在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分。然后，在树脂涂层中形成开口以暴露第一电极部分。然后，在开口中填充含金属和树脂组分的金属膏。然后，第一粘接物放置在有第二电极部分的第二粘接物上，使开口中填充的金属膏面向第二电极部分，而树脂涂层接触第二粘接物。最后，利用加热处理，在使树脂涂层硬化的同时，它使第一粘接物与第二粘接物之间通过金属互相电路连接。

Description

形成电极间粘合结构的 方法和电极间粘合结构
技术背景
本发明涉及形成电极间粘合结构的方法。本发明具体涉及形成这样一种电极间粘合结构的方法，例如，该方法可应用于粘接和电路连接一个半导体芯片到另一个半导体芯片，安装半导体芯片到接线板(wiring board)，和连接一个接线板到另一个接线板。
背景技术
近年来在印刷线路板和陶瓷基底上高密度安装电子元件的要求不断地增长。作为满足这种要求的一种方法，载片式(bear chip)安装法是非常有吸引力的。在载片式安装法中，常规的面朝上安装被面朝下安装所代替，即，倒装式粘接法(flip chip bonding)。在面朝上安装法中，半导体芯片与接线板之间的电路连接通常是借助于引线焊接完成的，而在面朝下安装法中，电路连接是借助于半导体芯片与接线板之间的焊料凸块完成的。这种经焊料凸块或焊料建立电路连接的技术也适用于两个分开半导体芯片之间或两个分开接线板之间的连接，例如，在JP-A-2-96343，JP-A-4-326747，JP-A-5-326628，JP-A-6-262386，JP-A-8-64639，JP-A-9-260059，JP-A-11-135552，JP-A-11-191673中公开这种技术。
图6a至6j表示形成倒装式粘接的常规方法。按照常规的倒装式粘接方法，首先，如图6a所示，制备金属掩模430，其中在对应于半导体芯片410中电极411位置形成开口430a。
其次，如图6b所示，金属掩模430放置在半导体芯片410上，其开口430a与对应的电极411对准。
其次，如图6c所示，借助于印刷方法，使含预定焊料粉末的焊膏440填充到开口430a中。
其次，如图6d所示，从半导体芯片410的表面上去除金属掩模430，保留下焊膏440。
其次，如图6e所示，在加热步骤中熔化焊膏440中的焊料粉末，从而在电极411上形成凸块412。
在半导体芯片410的电极411上形成凸块412之后，施加助熔剂450到接线板420上，如图6f所示。助熔剂450的作用是，在随后的回流焊接步骤过程中避免与空气接触，从而防止凸块412再氧化，可以从凸块412表面上去除氧化物涂层。助熔剂450还有另一个功能，使半导体芯片410初步固定到接线板420上。
其次，如图6g所示，半导体芯片410放置在接线板420上，使接线板420的电极421与对应的凸块412对准。
其次，如图6h所示，在用于回流(re-flowing)凸块412的加热步骤中，使电极411和电极421与凸块412连接。
其次，如图6i所示，清洗和去除助熔剂450。按照这样的方法，完成半导体芯片410到接线板420的倒装式粘接。
最后，如图6j所示，粘合剂或未充满树脂460装入到半导体芯片410与接线板420之间。未充满树脂460保护作为连接电极411和电极421之间导体的凸块412，还保护半导体芯片410的表面和接线板420的表面，从而保持长时间的粘接可靠性。
然而，按照上述的常规粘接过程，当金属掩模430放置在半导体芯片410上时，开口430a必须与电极411对准，但随着电极411之间间距的变小，这种对准是非常困难的。具体地说，在电极411之间间距不大于200μm的情况下，放置金属掩模430的对准误差相对幅度变得很大。因此，金属掩模430中的对准误差导致凸块412的定位误差，它可能造成倒装式粘接法中电导的破坏或损失。
在电极411之间间距不大于200μm的情况下，若电极412的尺寸是该间距的二分之一，则电极411上可以形成凸块412的直径约为70μm。在利用这种尺寸的凸块412粘接之后，半导体芯片410与接线板420之间的距离就不大于50μm。若半导体芯片410与接线板420之间的距离是如此之小，在图6i的过程步骤中完全去除助熔剂是非常困难的。残留在半导体芯片410与接线板420之间的助熔剂可以造成这样一些问题，例如，凸块412的腐蚀，电极间介质电阻的减小，和未充满树脂460的填充不足。此外，若半导体芯片410与接线板420之间的距离是那样的小，则在过程步骤6j中空隙可以容易地扩展到未充满树脂460中，从而在半导体芯片410与接线板420之间适当地填充未充满树脂460变得很困难。
因此，按照这种常规方法，在以小间距或高密度布置电极时，很难得到高可靠性的粘接。
此外，按照上述的常规方法，必须完成大量的步骤，包括施加和去除助熔剂450以及填充未充满树脂460。换句话说，这个过程是很复杂的。
为了简化粘接过程，近年来使用一种助熔性未充满树脂。助熔性未充满树脂是包含助熔剂作为加成的环氧树脂，其作用是作为未充满树脂和助熔剂。例如，在图6f的步骤中，与施加助熔剂一样，施加助熔性未充满树脂到接线板420上。然后，在图6j的步骤中，在不清洗或去除助熔性未充满树脂的情况下，加热后硬化在半导体芯片410与接线板420之间，正如普通的未充满树脂460一样。
助熔性未充满树脂必须包含无机填充剂以减小它的热膨胀系数，从而实现半导体芯片410与接线板420之间高可靠性的粘接。然而，若助熔性未充满树脂中包含的无机填充剂不低于20％重量比，这种大量的无机填充剂使助熔性未充满树脂容易地进入到每个凸块412与对应电极421之间的边界，导致凸块412与电极421之间粘着力急剧下降。因此，无机填充剂的添加量达到减小助熔性未充满树脂热膨胀的所需水平，可以导致凸块弱粘接率造成的初始电导故障。另一个问题是，助熔性未充满树脂的利用率很低，因为它是一种单液粘合剂，在室温下的使用寿命很短。
发明内容
所以，本发明的一个目的是提供一种形成电极间粘合结构的方法，它适用于高密度安装，能够获得高可靠性粘接以及可以通过少量步骤完成该结构。
本发明的另一个目的是利用这种方法形成的一种电极间粘合结构。
按照本发明的第一方面，提供一种形成电极间粘合结构的方法。该方法包括以下步骤：树脂涂层形成在有第一电极部分的第一粘接物上，用于覆盖第一电极部分；在树脂涂层中形成开口以暴露第一电极部分；在开口中填充含金属的金属膏；第一粘接物和有第二电极部分的第二粘接物是这样放置，使开口中填充的金属膏面向第二电极部分，而树脂涂层接触第二粘接物；和利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，第一电极部分与第二电极部分之间通过该金属互相电路连接。
这种形成电极间粘合结构的方法适用于以少量过程步骤进行高密度安装，用于粘接和电路连接半导体芯片到半导体芯片，安装半导体芯片到接线板，和连接接线板到接线板时利用而同时获得高可靠性的粘接。
按照本发明的第一方面，在放置第一粘接物面向第二粘接物的步骤中，第一粘接物上没有形成凸块。所以，不需要施加助熔剂到第二粘接物上，以去除凸块表面的氧化物涂层和避免凸块表面的再次氧化。此外，由于利用树脂涂层开口中填充的黏性金属膏进行对准，也不需要施加助熔剂使第一粘接物暂时固定到第二粘接物上。由于以合适取向放置第一粘接物到第二粘接物的步骤中没有使用助熔剂，即使第一粘接物与第二粘接物之间有小的空隙，也不存在清洗掉助熔剂的麻烦步骤。
此外，树脂涂层的硬化是金属膏中金属熔化时，因此，树脂涂层使第一粘接物与第二粘接物粘接在一起。所以，即使第一粘接物与第二粘接物之间有小的空隙，预先介于这两种粘接物之间的树脂涂层可以把它们粘接在一起。
如上所述，由于不需要去除第一粘接物与第二粘接物之间的助熔剂和在它们之间填充未充满(under-fill)树脂，可以使第一粘接物和第二粘接物上电极之间有精细的间距。也可以减小第一粘接物与第二粘接物之间的间隔到不大于50μm。因此，本发明适用于高密度安装。
此外，按照本发明，不需要涂敷和去除助熔剂以及填充未充满树脂。所以。该过程步骤的数目少于常规的过程。
通常使用的液态助熔性未充满树脂可以停留在凸块与电极之间的界面，从而破坏了凸块与电极之间的连接。与此相反，按照本发明，树脂涂层不进入电极部分与金属膏之间。因此，即使添加了等于或大于20％重量比的无机填充剂以调节树脂涂层的热膨胀，这种填充剂不会因不正确的电路连接而造成初始的导电故障。所以，可以添加足够量的无机填充剂以实现电极间粘合结构的高可靠性粘接。
在一个优选实施例中，该金属是在粘合步骤中熔化的焊料粉末。最好是，金属膏包含在粘合步骤中硬化的树脂组分。此外，最好是，树脂涂层应当在不高于金属熔点的温度下软化。
在另一个优选实施例中，该金属包括：Ag或Cu，而金属膏包含一种树脂组分，该树脂组分可以在金属不熔化的粘合步骤中硬化。在这个实施例中，最好是，树脂涂层应当在不高于树脂组分硬化的温度下软化。
最好是，金属的熔点为80-380℃。
最好是，树脂涂层是光敏的。
最好是，树脂涂层是薄膜。
最好是，金属膏中所含金属的比例是30-70％体积比。
最好是，树脂组分和树脂涂层包含相同的主要树脂成分。在此情况下，树脂组分和树脂涂层是在粘合步骤中互相汇集在一起。
或者，树脂涂层包含主要树脂成分，而树脂组分包含用于硬化主要树脂成分的硬化剂。
相反，树脂组分可以包含主要树脂成分，而树脂涂层可以包含用于硬化主要树脂成分的硬化剂。
最好是，树脂涂层中包含无机填充剂的比例是30-70％重量比。
最好是，粘合步骤可以包括：第一粘接物和第二粘接物中一个粘接物施压于第一粘接物和第二粘接物中另一个粘接物。
按照本发明的第二方面，提供另一种形成电极间粘合结构的方法。该方法包括以下步骤：树脂涂层形成在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；在树脂涂层中形成开口以暴露第一电极部分；在开口中形成导体；第一粘接物放置在有第二电极部分的第二粘接物上，使第二电极部分面向导体，而树脂涂层接触第二粘接物；和利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，它使第一电极部分和第二电极部分之间通过该导体互相电路连接。
类似于本发明第一方面的方法，按照第二方面的方法不需要去除第一粘接物与第二粘接物之间空隙中的助熔剂，也不需要提供未充满树脂到空隙中。所以，按照本发明第二方面的方法享有与第一方面方法相同的优点(高密度安装，高可靠性粘接和减少过程步骤)。
最好是，导体是在粘合步骤中熔化，它熔合到第一电极部分和/或第二电极部分。
最好是，导体是利用电镀和/或化学镀制成的。
最好是，导体是多层的薄片结构，每层薄片是由不同的金属制成。
最好是，至少部分导体的熔点为80-400℃。
最好是，树脂涂层是光敏的。
最好是，树脂涂层是薄膜。
最好是，树脂涂层包含30-70％重量比的无机填充剂。
最好是，粘合步骤包括：第一粘接物和第二粘接物中一个粘接物施压于第一粘接物和第二粘接物中另一个粘接物。
按照本发明的第三方面，提供另一种形成电极间粘合结构的方法。该方法包括以下步骤：树脂涂层形成在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；在树脂涂层中形成开口以暴露第一电极部分；利用含金属的凸块材料填充开口；通过加热在开口处形成凸块；第一粘接物放置在有第二电极部分的第二粘接物上，使第二电极部分面向凸块，而树脂涂层接触第二粘接物；和利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，它使第一电极部分与第二电极部分之间通过该金属互相电路连接。
与上述本发明第一方面相同的理由，按照本发明第三方面的方法适用于以少量的过程步骤进行高密度安装，并能获得高可靠性的粘接。
按照本发明的第四方面，提供一种由上述方法之一形成的电极间粘合结构。
按照本发明的第五方面，提供一种连接第一粘接物和第二粘接物的方法，其中第一粘接物上有第一电极部分和树脂涂层，树脂涂层有开口以暴露第一电极部分，而其余部分覆盖第一粘接物，且其中第二粘接物上有对应于第一电极部分的第二电极部分。该方法包括以下步骤：利用含金属的金属膏填充开口；第一粘接物放置在第二粘接物上，使第一电极部分面向第二电极部分，而树脂涂层接触第二粘接物；和利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，它使第一电极部分与第二电极部分之间通过该金属互相电路连接。
按照本发明的第六方面，提供一种连接第一粘接物和第二粘接物的方法，其中第一粘接物上有第一电极部分和树脂涂层，树脂涂层有开口以暴露第一电极部分，而其余部分覆盖第一粘接物，且其中第二粘接物上有对应于第一电极部分的第二电极部分。该方法包括以下步骤：在开口中形成导体；第一粘接物放置在第二粘接物上，使第一电极部分面向导体，而树脂涂层接触第二粘接物；和利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，它使第一电极部分与第二电极部分之间通过该导体互相电路连接。
按照本发明的第七方面，提供一种连接第一粘接物和第二粘接物的方法，其中第一粘接物上有第一电极部分和树脂涂层，树脂涂层有开口以暴露第一电极部分，而其余部分覆盖第一粘接物，且其中第二粘接物上有对应于第一电极部分的第二电极部分。该方法包括以下步骤：利用含金属的凸块材料填充开口；通过加热在开口中形成凸块；第一粘接物放置在第二粘接物上，使第二电极部分面向凸块，而树脂涂层接触第二粘接物；和利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，它使第一电极部分与第二电极部分之间通过该凸块互相电路连接。
类似于按照本发明第一方面的方法，按照第五方面至第七方面中每个方面的方法不需要去除第一粘接物与第二粘接物之间空隙中的助熔剂，也不需要提供未充满树脂到空隙中。所以，按照本发明这些方面中每个方面的方法享有与按照第一方面方法的相同优点(高密度安装，高可靠性的粘接和减少过程步骤)。
按照本发明的第八方面，提供一种制备中间产品的方法，用于形成电极间粘合结构。该方法包括以下步骤：树脂涂层形成在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；在树脂涂层中形成开口以暴露第一电极部分；和在开口中形成导体，其中树脂涂层可以通过加热而硬化。
按照本发明的第九方面，提供一种制备另一个中间产品的方法，用于形成电极间粘合结构。该方法包括以下步骤：树脂涂层形成在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；在树脂涂层中形成开口以暴露第一电极部分；和利用含金属的凸块材料填充开口，其中树脂涂层可以在用于凸块材料回流的加热过程中硬化。
按照本发明的第十方面，提供一种中间产品，它是利用上述制备这种中间产品的方法形成的。
按照本发明的第十一方面，提供一种电极间粘合结构，该结构包括：有第一电极部分的第一粘接物；有第二电极部分的第二粘接物，第二电极部分面向第一电极部分；有中间收缩部分的电导体，用于连接第一电极部分和第二电极部分；和密封树脂，用于密封第一粘接物与第二粘接物之间的空隙。
最好是，密封树脂包含30-70％重量比的无机填充剂。此外，第一粘接物和第二粘接物中的每个粘接物可以是半导体芯片或接线板。
根据以下优选实施例的描述并参照附图，本发明的其他目的，特征和优点是显而易见的。
附图说明
图1a至1e表示按照本发明第一个实施例中形成电极间粘合结构的倒装式粘接法的连续过程步骤。
图2是图1a至1e的过程中形成电极间粘合结构的主要部分的放大横截面图。
图3a至3e表示按照本发明第二个实施例中形成电极间粘合结构的倒装式粘接法的连续过程步骤。
图4a至4d表示按照该实施例的过程中形成导体的子步骤。
图5a至5f表示按照本发明第三个实施例中形成电极间粘合结构的倒装式粘接法的连续过程步骤。
图6a至6j表示形成现有技术中形成电极间粘合结构的倒装式粘接法的连续过程步骤。
具体实施方式
图1a至1e表示按照本发明第一个实施例中形成电极间粘合结构的一系列过程步骤。以下对本实施例的描述是以倒装式粘接法作为例子。
首先，如图1a所示，树脂涂层130形成在其表面有电极111的半导体芯片110上。因此，树脂涂层130覆盖电极111。树脂涂层130的形成是这样的，首先，树脂薄膜放置在半导体芯片110上，然后，在50-140℃的温度下加热施压于树脂薄膜。或者，可以旋转涂敷液态树脂合成物，然后，对半导体芯片110的表面进行加热。
形成树脂涂层130的树脂合成物包含：主要树脂成分和硬化剂二者或之一以及无机填充剂。树脂合成物在粘贴到半导体芯片110之前可以形成固态薄膜，或者可以作为液体在半导体芯片110的原地形成薄膜。若事先形成固态薄膜，则薄膜厚度的确定是基于粘接物高度，这是根据电极110之间的间距，电极的尺寸和所需的可粘接靠性估算的。
主要树脂成分最好是环氧树脂。合适的环氧树脂，不管是液态或固态，可以选自双酚-A环氧树脂，双酚-F环氧树脂，萘环氧树脂，溴化环氧树脂，可溶可熔酚醛环氧树脂，甲酚-可溶酚醛环氧树脂，联苯环氧树脂，等等。
硬化剂可以选自咪唑硬化剂，酸酐硬化剂，胺硬化剂，酚硬化剂，等等。咪唑硬化剂的例子包括：2-苯基-4-甲基咪唑啉2-十一烷基咪唑，2，4-二氨基-6-[2-甲基咪唑-(1)]-乙基-均三嗪，1-氰乙基-2-乙基-4-甲基咪唑，1-氰乙基-2-十一烷基咪唑，2-苯基-4-甲基-5羟甲基咪唑，2-苯基-4，5-双羟甲基咪唑，等等。酸酐硬化剂的例子包括：邻苯二甲酸酐，马来(酸)酸酐，四氢邻苯二甲酸酐，六氢化邻苯二甲酸酐，甲基四氢邻苯二甲酸酐，甲基六氢邻苯二甲酸酐，双环庚烯二甲酸(himic)酐，四溴邻苯二甲酸酐，苯偏三酸酐，均苯四酸酐，二苯甲酮四羧酸酐，等等。胺硬化剂的例子包括：二亚乙基三胺，三亚乙基四胺，烷二胺，异佛尔酮二胺，间二甲苯二胺，二氨二苯甲烷，间亚苯基二胺，二氨基二苯砜，等等。
无机填充剂可以是二氧化硅粉末或氧化铝粉末。用于形成树脂涂层130的树脂合成物中包含无机填充剂比例最好是30-70％重量比。
若树脂合成物包含丙烯酸酯单体和光聚合引发剂，则树脂涂层130可以具有光敏性。丙烯酸酯单体可以是单官能单体，双官能单体，或多官能单体。单官能单体的例子包括：丙烯酸异丁酯，丙烯酸特丁酯，丙烯酸1，6-己二醇酯，丙烯酸月桂酯，丙烯酸烷基酯，丙烯酸鲸蜡酯，丙烯酸硬脂酰酯，丙烯酸环己酯，丙烯酸异冰片酯，丙烯酸苯甲酯，丙烯酸2-甲氧乙酯，丙烯酸3-甲氧丁酯，丙烯酸卡必醇乙酯，丙烯酸苯氧乙酯，丙烯酸四氢糠酯，丙烯酸苯氧聚乙烯酯，丙烯酸甲氧基三聚丙烯甘醇酯，丙烯酸2-羟乙酯，2-羟丙基丙烯酸酯，2-丙烯酰氧乙基-2-羟丙基邻苯二甲酸酯，2-羟基-3-苯氧基丙基丙烯酸酯，2-丙烯酰乙氧基氢邻苯二甲酸酸，环己烷-1，2-二羧酸单-(2-丙烯酰氧基-1-甲基-乙基)酯，环己烷-4-烯-1，2-二羧酸单-(2-丙烯酰氧基-1-甲基-乙基)酯，二甲基氨乙基丙烯酸酯，三氟乙基丙烯酸酯，和六氟丙基丙烯酸酯。双官能单体的例子包括：1，4丁二醇二丙烯酸酯，1，6己二醇二丙烯酸酯，1，9壬烷二醇丙烯酸酯，新戊甘醇二丙烯酸酯，四乙烯甘醇二丙烯酸酯，三丙烯甘醇二丙烯酸酯，双酚-AEO-加成二丙烯酸酯，和丙三醇异丁烯酸丙烯酸酯。多官能单体的例子包括：三丙烯酸三羟甲基丙烷酯，三甲基丙烷EO加成三丙烯酸酯，三丙烯酸季戊四醇酯，三羟甲基丙烷EO加成三丙烯酸酯，丙三醇PO加成三丙烯酸酯，磷酸三丙烯酰乙氧基酯，和四丙烯酸季戊四醇酯。或者，除了丙烯酸酯单体以外，可以使用诸如双酚-A-双环氧丙烯酸加合物的低聚体。包含在树脂合成物中的丙烯酸酯单体的比例最好是1-50％重量比。
聚合引发剂可以选自2，2-二甲氧基-1，2-二苯基乙烷-1-酮，1-羟基-环己基-苯基-酮，2-甲基-1-[4-(甲硫基)苯基]-2-吗琳代丙烷-1-酮，2-苯偶酰-2-二甲氨基-1-(4-吗琳代苯基)-丁烷-1-酮，2-羟基-2-甲基-1-苯基-丙烷-1-酮，1-[4-(2-羟乙氧基)-苯基]-2-羟基-2-甲基-1-丙烷-1-酮，双(环戊二烯基)-双(2，6-二氟-3-(byl-1-yl)钛，等等。用于形成树脂涂层130包含在树脂合成物中聚合引发剂的比例最好是在0.1-4％重量比。
形成树脂涂层130的树脂合成物还可以包含诸如聚酯和丙烯酰基的热塑性树脂。
在形成树脂涂层130之后，如图1b所示，树脂涂层130的开口130a是在对应于电极111的位置。利用UV-YAG激光器，CO2激光器，准分子激光器，等等可以形成开口130a。若树脂涂层130是光敏的，则可以利用光刻法形成开口130a，它具有电极损伤小的优点。在光刻法中，利用预定的光掩模(未画出)使树脂涂层130接受曝光和显影。因此，开口130a的形成以便暴露电极111。
然后，如图1c所示，金属膏140填充到开口130a。利用涂刷器(未画出)，通过涂刷实现金属膏140的填充。为了避免或减小对树脂涂层130的损伤，最好利用硬度为50-80的氨基甲酸乙酯橡胶(按照日本工业标准K6253)制成的涂刷器。
金属膏140包含金属粉末141和糊化树脂组分142。按照这个实施例，金属粉末141包括制备的焊料粉末，其制备是通过对Sn，Pb，Ag，Cu，In，Bi，Zn和Sb选择合金，随后再磨成粉末。或者，金属粉末141可以包括低电阻率金属的粉末，例如，Ag和Cu。在使用焊料粉末作为金属粉末141的情况下，形成树脂涂层130的树脂组分应当是这样的，制成的树脂涂层是在焊料熔化之前软化。另一方面，若金属粉末141是由低电阻率金属制成，例如，Ag和Cu，则应当控制树脂合成物的成分，使制成的树脂涂层130在树脂组分142硬化之前软化。金属膏140包含30-70％体积比(或20-95％重量比)的金属粉末141。在比例小于30％体积比(或20％重量比)的情况下，在电极之间建立电路连接是困难的；而在比例大于70％体积比(或95％重量比)的情况下，金属膏140变得过于粘稠，填充到开口130a中是困难的。树脂组分142是这样的，在加热之后焊料粉末可以熔化成整体，而在焊料粉末熔化之后，它与树脂涂层130汇集在一起。
具体地说，树脂组分142可以包含：30-70％重量比的环氧树脂作为主要成分和/或70-30％重量比的酸酐硬化剂。环氧树脂的例子包括：双酚-A环氧树脂，双酚-F环氧树脂，和萘环氧树脂。酸酐硬化剂的例子包括：四氢邻苯二甲酸酐，六氢邻苯二甲酸酐，4-甲基四氢邻苯二甲酸酐，和4-甲基六氢邻苯二甲酸酐。然而，包含在树脂组分142中的主要成分和硬化剂可以选自树脂涂层130中列出的那些主要成分和硬化剂。
若树脂涂层130包含硬化剂而不包含主要成分，则金属膏140的树脂组分142可以包含主要成分而不包含硬化剂。同样，若树脂涂层130包含主要成分而不包含硬化剂，则树脂组分142可以包含硬化剂而不包含主要成分。在后者的情况下，金属膏140不包含主要成分，而包含硬化剂和散布在其中的金属粉末141。在这种合成物中，最好是，硬化剂应当是酸酐硬化剂或胺硬化剂。
此外，金属膏140可以包含具有改进潮湿能力的松香。松香的例子包括：松香酸，松香酸酯，松香酸酐，脂肪酸，枞酸，异海松酸，新枞酸，海松酸，二氢枞酸，和脱氢枞酸。而且，除了主要成分和硬化剂以外，金属膏140可以包含用于活化金属表面的有机羧酸或胺。金属膏140还可以包含：二甘醇，四甘醇或其他高级醇，用于调节粘稠度。
在填充金属膏140之后，如图1d所示，把半导体芯片110放置在接线板120上，此时，使树脂涂层130的开口130a中填充的金属膏140部分与接线板120上各个电极121对准。此外，施加力到树脂涂层130上，使它紧压接线板120。
其次，如图1e所示，进行回流加热，使半导体芯片110机械上粘接到接线板120，而使电极111电路上连接到对应电极121。 按照这个实施例，焊料粉末用作金属膏140中包含的金属粉末141。所以，加热步骤中实现的目标温度是10-50℃，高于所用焊料的熔点。
在加热步骤中，半导体芯片110与接线板120之间的树脂涂层130在低于焊料熔点的温度下软化。随后，金属粉末141熔化后形成导体141a，它在电极111与对应电极121之间建立电连接，而树脂涂层130在聚合作用下硬化。树脂涂层130的硬化在半导体芯片110与接线板120之间建立粘接。
按照这种方法，在单个加热过程中，半导体芯片110可以从电路上和机械上粘接到另一个半导体芯片或接线板。
图2是图1a至1e所示过程步骤中形成电极间粘合结构的主要部分放大横截面图。如上所述，金属膏140中金属粉末141的比例为30-70％体积比。所以，电极在回流过程步骤中连接在一起之后，提供电极111与电极112之间电路连接的每个导体141a具有类似于线轴的形状，在中间有收缩部分。因为导体141a有这种形状，作用在导体141a上的应力不是集中在导体与电极之间的界面，而是集中在导体141a的中心部分。所以，电极之间的连接可以实现高可靠性的连接。
若金属粉末141包含低电阻率金属的粉末，例如，Ag，Cu代替焊料粉末，则利用芯片接合器(有加热和施压的双重功能)代替使用回流加热炉，可以实现图1e中的粘接步骤。在此情况下，加热温度是这样设置的，树脂组分142是在金属膏140中所含金属粉末141不熔化的条件下硬化。在这个加热或粘接步骤中，随着温度的上升，半导体芯片110与接线板120之间的树脂涂层130在低于树脂组分142硬化点的温度下软化。因此，金属粉末141在受压下汇集，在电极111与对应电极121之间建立电路连接，而树脂涂层130在聚合作用下硬化。树脂涂层130的硬化在半导体芯片110与接线板120之间建立粘接。按照这个方法，在利用诸如Ag，Cu的低电阻率金属粉末作为金属粉末141时，在金属粉末141不熔化的条件下，制成一种合适的电极间连接。
图3表示按照本发明第二个实施例中形成电极间粘合结构的连续过程步骤。同样，利用倒装式粘接法作为例子进行描述。
首先，如图3a所示，按照描述第一个实施例的相同方法，树脂涂层230形成在有有电极211的半导体芯片210上。因此，树脂涂层230覆盖电极211。
然后，如图3b所示，按照描述第一个实施例的相同方法，树脂涂层230的开口230a形成在对应于电极211的位置。
然后，如图3c所示，导体212形成在各自的开口230a。可以利用电镀或化学镀的方法制成导体212。
图4a至4d表示利用电镀方法制成导体212的连续步骤。
首先，如图4a所示，例如，通过溅射Ti或Ni，在树脂涂层230和电极211上形成电镀端层261。端层261用于建立与电镀设备(未画出)中一个电极的电路连接。
然后，如图4b所示，抗蚀层262形成在导电层261上，利用已知光刻法形成的抗蚀层图形在开口230a处是空开的。
然后，如图4c所示，利用电镀方法，在每个开口230a中沉积和制成导体212。
最后，如图4d所示，腐蚀掉抗蚀层262，随后，从树脂涂层230的上表面部分去除导电层261。
或者，可以在形成树脂涂层230之前制成电镀端层261(见图3a)。在此情况下，端层261上应当制成图形以避免接线板210上各个电极211之间的短路，而同时可以使它们的电路连接到未画出的电镀设备中的一个电极。在制成这种具有图形的端层之后，形成树脂涂层230(图3a)并使它具有开口230a的图形(图3b)。然后，利用有图形的树脂涂层230，可以在开口230a中有选择地制成导体212。
代替电镀方法，可以依靠化学镀方法制成导体212。在此情况下，在形成开口230a之后(图3b)，预定的催化剂加到电极211上，随后，借助于化学镀方法，在各自开口230a内的电极211上制成导体212。
导体212可以由这样的元素金属制成，例如，Al，Au，In，Sn，Cu，Ag或Pd。或者，导体212可以由复合金属制成，有选择地制备一些金属，例如，Sn，Pb，Ag，Cu，In，Bi，Zn和Sb的合金。在导体212是由低熔点金属，例如，In或Sn-Bi合金制成的情况下，则树脂涂层230可以做成在相对低的温度下硬化。因此，可以抑制由于半导体芯片210与接线板220之间热膨胀差导致的不利影响。不利影响的一个例子是半导体芯片210和/或接线板220弯曲引起的电连接故障或恶化。此外，若导体212是在树脂涂层230软化的温度范围内熔化，则在随后芯片安装过程中半导体芯片210施压于接线板220时，接线板220的电路表面不太可能损坏。
在制成导体212之后(图3c)，半导体芯片210放置在接线板220上，使树脂涂层230开口230a中形成的导体212与接线板220上的对应电极221对准，如图3d所示。此外，施加力到树脂涂层230上，使它紧压接线板220。此时，导体212也紧压接线板220上的对应电极221。
然后，如图3e所示，通过加热在机械上使半导体芯片210粘接到接线板220，且使电极211电路连接到电极221。在加热过程中，随着温度的上升，在低于导体212的熔点温度下，半导体芯片210与接线板220之间的树脂涂层230就软化。随后，导体212熔合到电极211和对应电极221，从而在它们之间建立电路连接，而树脂涂层230在聚合作用下硬化。树脂涂层230的硬化就在半导体芯片210与接线板220之间建立粘接。若导体212是由熔点为80-400℃的金属制成，则因扩散作用使电极211与电极221之间有很好的熔合，从而形成高可靠性的电路连接。然而，导体212不需要加热到熔点，只要在对电极221的压力下可以提供良好的电极间的导电。
利用这种方法，按照第二个实施例，在单个加热步骤中，半导体芯片210可以在电路和机械上粘接到另一个半导体芯片或接线板上。
图5a至5f表示本发明第三个实施例中形成电极间粘合结构的连续过程步骤。同样，利用倒装式粘接法作为例子进行描述。
首先，如图5a所示，树脂涂层330形成在半导体芯片310上，该芯片表面有电极311。因此，树脂涂层330覆盖电极311。
然后，如图5b所示，树脂涂层330中形成的开口330a在对应于电极311的位置。
然后，如图5c所示，焊膏340填充到开口330a中。按照描述第一个实施例模式的相同方法，形成树脂涂层330和开口330a。
焊膏340包含焊料粉末341和助熔剂342。可以有选择地利用一些金属，例如，Sn，Pb，Ag，Cu，In，Bi，Zn和Sb的合金制备焊料粉末341，随后，把合金磨成粉末。助熔剂342包含：松香，活化剂，触变剂，和溶剂。松香的例子包括：聚合松香，氢化松香，和酯化松香。活化剂的例子包括：有机酸和/或有机胺，例如，癸二酸，丁二酸，己二酸，戊二酸，三乙醇胺，一乙醇胺，和三丁胺。触变剂的例子包括：氢化蓖麻油和氢化蓖麻油。溶剂的例子包括：2-甲基-2，4-戊二醇和二甘醇一丁基醚。
在填充焊膏340之后，如图5d所示，完成加热步骤以形成凸块350。具体地说，加热过程使焊膏340熔化后填充到开口330a。此时，包含在焊膏340中的助熔剂342由于蒸发而逃逸，而焊料粉末341熔化后汇聚。随后，进行冷却完成凸块350的形成。
其次，如图5e所示，半导体芯片310放置在接线板320上，使树脂涂层330的开口330a中形成的凸块350与接线板320上的对应电极321对准。此外，施压力到树脂涂层330上，使它紧压接线板320。
然后，如图5f所示，进行回流加热使半导体芯片310在机械上粘接到接线板320，和电极311电路上连接到电极321。回流加热中达到的温度是10-50℃，它高于所用焊料的熔点。在加热过程中，随着温度的上升，半导体芯片310与接线板320之间的树脂涂层330在低于凸块350熔点的温度下软化。随后，凸块350熔化，在电极311与对应电极321之间建立电路连接，而树脂涂层330在聚合作用下硬化。树脂涂层330的硬化就在半导体芯片310与接线板320之间建立粘接。
利用这种方法，按照第二个实施例，在单个加热步骤中，半导体芯片310可以在电路上和机械上粘接到另一个半导体芯片或接线板。
至此，我们已描述按照本发明形成电极间粘合结构的方法，其中采用倒装式粘接法作为例子。本发明不但可应用于倒装式粘接，也可应用于半导体芯片到另一个半导体芯片的粘接和接线板到另一个接线板的粘接。此外，本发明也可应用于批量生产大尺寸的衬底，例如，晶片。
具体地说，应用于第一个实施例，树脂涂层130的形成，开口130a的形成，和金属膏140的填充是在预定的晶片上完成的。然后，把晶片切割成所需尺寸的多个芯片。然后，参照图1d至1e中描述的过程步骤，每个切割芯片粘接到另一个粘接物上。
应用于第二个实施例，树脂涂层230的形成，开口230a的形成，和导体212的形成是在预定的晶片上完成的。然后，把晶片切割成所需尺寸的多个芯片。然后，参照图3d至3e中描述的过程步骤，每个切割芯片粘接到另一个粘接物上。
应用于第三个实施例，树脂涂层330的形成，开口330a的形成，金属膏340的填充，和凸块350的形成是在预定的晶片上完成的。然后，把晶片切割成所需尺寸的多个芯片。然后，参照图5e至5f中描述的过程步骤，每个切割芯片粘接到另一个粘接物上。
例子
以下，描述本发明的几十个具体例子和一个对比例子。
[例1]
<制备树脂薄膜>
制备中间树脂合成物，该合成物包含61％重量比的固态双酚-A环氧树脂(产品名称：AER6042，可以从Asahi Kasei环氧树脂公司购买)作为主要成分，15％重量比的液态双酚-F环氧树脂(产品名称：GY620，可以从Hitachi化学公司购买)作为另一种主要成分，7％重量比的咪唑(产品名称：2MZ-A，可以从Shikoku化学制品公司购买)作为固态硬化剂，7％重量比的聚甲基丙烯酸甲酯(产品名称：PMMA，可以从Aldrich公司购买)作为丙烯酸树脂，9％重量比的双酚A双环氧丙烯酸加合物(产品名称：V#540，可以从Osaka有机化学工业公司购买)作为丙烯酸单体，和1％重量比的2-苯偶酰-2-二甲氨基-1-(4-吗啉代苯基)-丁烷-1-酮(产品名称：Irgacure369，可以从Ciba专用化学制品公司购买)作为光聚合引发剂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为1∶1(即，二氧化硅粉末以50％重量比进行混合)，然后，形成厚度为50μm的薄膜(以后用于形成例1中的树脂涂层)。薄膜是这样形成的，在添加和混合二氧化硅粉末之后，在甲基酮中溶解或分散树脂合成物，然后，把分散液体加到PET薄膜上，并通过干燥以去除溶剂。
<制备金属膏>
制备树脂组分，该组分包含：50％重量比的双酚-F环氧树脂(产品名称：GY260，可以从Hitachi化学公司购买)作为主要成分，和50％重量比的甲基四氢邻苯二甲酸酐(产品名称：HN-2200，可以从Hitachi化学公司购买)作为硬化剂。把树脂组分与平均颗粒大小为13μm的Sn-3.5％Ag的粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Sn-3.5％Ag粉末)，制成例1中的金属膏。
<倒装式粘接>
把上述方法制备的树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：70μm，电极间距：150μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，树脂涂层接受曝光和显影以形成开口，每个开口的直径为120μm，用于电极的曝光。利用N-甲基-2-pyrolidone进行显影。上述方法制备的金属膏填充到如此形成的开口中。利用氨基甲酸乙酯橡胶涂刷器进行填充。然后，把半导体芯片放置在制成的接线板上。此时，使充满金属膏的开口与接线板上的电极对准。其次，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例2]
<制备树脂薄膜>
制备中间树脂合成物，该合成物包含67％重量比的固态双酚-A环氧树脂(产品名称：AER6042，可以从Asahi Kasei环氧树脂公司购买)作为主要成分，17％重量比的液态双酚-F环氧树脂(产品名称：GY620，可以从Hitachi化学公司购买)作为另一种主要成分，8％重量比的咪唑(产品名称：2MZ-A，可以从Shikoku化学公司购买)作为固态硬化剂，和8％重量比的聚甲基丙烯酸甲酯(产品名称：PMMA，可以从Aldrich公司购买)作为丙烯酸树脂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为1∶1(即，二氧化硅粉末以50％重量比进行混合)，然后，形成厚度为50μm的薄膜(以后用于形成例2中的树脂涂层)。
<倒装式粘接>
把上述方法制备的树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：70μm，电极间距：150μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，借助于UV-YAG激光器形成开口便于电极曝光，每个开口的直径为80μm。利用氨基甲酸乙酯橡胶涂刷器，使用与例1中相同的金属膏填充到形成的开口中。然后，把半导体芯片放置在制成的接线板上。此时，使充满金属膏的开口与接线板上的电极对准。其次，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例3]
<制备液态树脂合成物>
制备中间树脂合成物，该合成物包含41％重量比的固态双酚-A环氧树脂(产品名称：AER6042，可以从Asahi Kasei环氧树脂公司购买)作为主要成分，10％重量比的液态双酚-F环氧树脂(产品名称：GY620，可以从Hitachi化学公司购买)作为另一种主要成分，4.7％重量比的咪唑(产品名称：2MZ-A，可以从Shikoku化学制品公司购买)作为固态硬化剂，4.7％重量比的聚甲基丙烯酸甲酯(产品名称：PMMA，可以从Aldrich公司购买)作为丙烯酸树脂，6％重量比的双酚-A-双环氧丙烯酸加合物(产品名称：V#540，可以从Osaka有机化学工业公司购买)作为丙烯酸单体，0.6％重量比的2-苯偶酰-2-二甲氨基-1-(4-吗啉代苯基)-丁烷-1-酮(产品名称：Irgacure369，可以从Ciba专用化学制品公司购买)作为光聚合引发剂。和33％重量比的甲基乙基酮作为溶剂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为1∶1(即，二氧化硅粉末以50％重量比进行混合)，从而提供形成树脂涂层的液态树脂合成物。
<倒装式粘接>
借助于旋转涂敷法，把上述方法制备的树脂合成物加到半导体芯片上，形成的厚度为70μm以覆盖它的电极(电极直径：70μm，电极间距：150μm，电极数目：3000)。接着，在温度80℃下干燥以产生厚度为50μm的树脂涂层。其次，树脂涂层接受曝光和显影以形成开口，每个开口的直径为120μm，从而使电极曝光。利用N-甲基-2-pyrolidone进行显影。利用氨基甲酸乙酯橡胶涂刷器，使上述方法制备的金属膏填充到形成的开口中。然后，把半导体芯片放置在制成的接线板上。此时，使充满金属膏的开口与接线板上的电极对准。其次，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例4]
<制备金属膏>
制备树脂组分，该组分包含50％重量比的双酚-F环氧树脂(产品名称：GY260，可以从Hitachi化学公司购买)作为主要成分，和50％重量比的甲基四氢邻苯二甲酸酐(产品名称：HN-2200，可以从Hitachi化学公司购买)作为硬化剂。把树脂组分与平均颗粒大小为7μm的Ag粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Ag粉末)，制成例4中的金属膏。
<倒装式粘接>
按照与例1中相同的方法制成一种电极间粘合结构，不同的是，使用上述例4中制备的金属膏。
[例5]
按照与例2中相同的方法制成一种电极间粘合结构，不同的是，使用上述例4中制备的金属膏。
[例6]
按照与例3中相同的方式制成一种电极间粘合结构，不同的是，使用上述例4中制备的金属膏。
[例7]
<制备金属膏>
制备树脂组分，该组分包含50％重量比的双酚-F环氧树脂(产品名称：GY260，可以从Hitachi化学公司购买)作为主要成分，和50％重量比的甲基四氢邻苯二甲酸酐(产品名称：HN-2200，可以从Hitachi化学公司购买)作为硬化剂。把树脂组分与平均颗粒大小为13μm的Sn-52％In粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Sn-52％In)，制成例7中的金属膏。
<倒装式粘接>
按照与例1中相同的方法制成一种电极间粘合结构，不同的是，使用上述例7中制备的金属膏，且粘接的加热温度从260℃降低到230℃。
[例8]
按照与例2中相同的方法制成一种电极间粘合结构，不同的是，使用上述例7中制备的金属膏，且粘接的加热温度从260℃降低到230℃。
[例9]
按照与例3中相同的方法制成一种电极间粘合结构，不同的是，使用上述例7中制备的金属膏，且粘接的加热温度从260℃降低到230℃。
[例10]
<制备金属膏>
制备助熔剂，它包含53％重量比的聚合松香(产品名称：Poly-pale，可以从Rika-Hercules公司购买)，各20％重量比的2-甲基-2，4戊二醇和二甘醇一丁基醚作为溶剂，2％重量比的丁二酸作为活化剂，和5％重量比的氢化蓖麻油作为触变剂。把助熔剂与平均颗粒大小为13μm的Sn-57％Bi-1％Ag粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Sn-57％Bi-1％Ag粉末)，制成例10中的金属膏。
<倒装式粘接>
把与例1中制备的相同树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：70μm，电极间距：150μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，树脂涂层接受曝光和显影以形成开口，每个开口的直径为120μm，从而使电极曝光。利用N-甲基-2-pyrolidone进行显影。利用氨基甲酸乙酯橡胶涂刷器，使上述方法制备的金属膏填充到形成的开口中。半导体芯片加热到170℃，然后进行冷却，得到有良好凸块和粘合树脂涂层的半导体芯片。然后，把这个半导体芯片放置在制成的接线板上。此时，使充满金属膏的开口与接线板上的电极对准。其次，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例11]
把与例2中制备的相同树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：70μm，电极间距：150μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。借助于UV-YAG激光器在树脂涂层中形成开口便于电极曝光，每个开口的直径为80μm。利用氨基甲酸乙酯橡胶涂刷器，使用与例10中相同的金属膏填充如此形成的开口。半导体芯片加热到170℃，然后进行冷却，得到有良好凸块和粘合树脂涂层的半导体芯片。然后，把这个半导体芯片放置在制成的接线板上。此时，使充满金属膏的开口与接线板上的电极对准。其次，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例12]
借助于旋转涂敷法，把与例3中制备的相同树脂薄膜加到半导体芯片上，形成的厚度为70μm以覆盖它的电极(电极直径：70μm，电极间距：150μm，电极数目：3000)。接着，在温度80℃下干燥以产生厚度为50μm的树脂涂层。其次，树脂涂层接受曝光和显影后形成开口便于电极曝光，每个开口的直径为120μm。利用N-甲基-2-pyrolidone进行显影。利用氨基甲酸乙酯橡胶涂刷器，使例10中制备的相同金属膏填充到如此形成的开口中。半导体芯片加热到170℃，然后进行冷却，得到有良好凸块和粘合树脂涂层的半导体芯片。然后，把这个半导体芯片放置在制成的接线板上。此时，使充满金属膏的开口与接线板上的电极对准。其次，在30g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例13]
<制备树脂薄膜>
制备中间树脂合成物，它包含66％重量比的固态双酚-A环氧树脂(产品名称：AER6042，可以从Asahi Kasei环氧树脂公司购买)作为主要成分，13％重量比的液态双酚-F环氧树脂(产品名称：830LVP，可以从Dainippon油墨和化工制品公司购买)作为另一种主要成分，13％重量比的三丙烯酸季戊四醇酯(产品名称：TMP-3A，可以从Osaka有机化学工业公司购买)作为光敏剂，1％重量比的2-苯偶酰-2-二甲氨基-1-(4-吗啉代苯基)-丁烷-1-酮(产品名称：Irgacure369，可以从Ciba专用化学制品公司购买)作为光聚合引发剂，和7％重量比的聚酯树脂作为热塑性树脂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为3∶7(即，二氧化硅粉末以70％重量比进行混合)，然后，形成厚度为50μm的薄膜(以后用于形成例13中的树脂涂层)。
<制备金属膏>
制备树脂组分，该组分包含96％重量比的甲基四氢邻苯二甲酸酐(产品名称：HN-2200，可以从Hitachi化学公司购买)作为硬化剂，和4％重量比的1-甲基-2-乙基咪唑(产品名称：IM2EZ，可以从Shikoku化学制品公司购买)作为硬化促进剂。把树脂组分与与平均颗粒大小为13μm的Sn-3.5％Ag粉末进行混合，它们的重量比为1∶9(即，Sn-3.5％Ag粉末以90％重量比进行混合)，制成例13中的金属膏。
<倒装式粘接>
把上述方法制备的树脂薄膜粘贴到LSI芯片的晶片(相当于多个芯片，每个芯片有3000个电极)以覆盖电极(电极直径：70μm，电极间距：150μm)，利用层压机(可以从MCK公司购买)，在加热到65℃下形成树脂涂层。其次，树脂涂层接受曝光和显影后形成开口便于电极曝光，每个开口的直径为120μm。利用异丙醇进行显影。利用氨基甲酸乙酯橡胶涂刷器，使上述方法制备的金属膏填充到如此形成的开口中。保护膜(产品名称：D628，可以从Lintec公司购买)粘贴到树脂涂层的表面。把LSI芯片的晶片切割成单个芯片。利用倒装式粘合器，使切割成的芯片初步安装到制成的接线板上。在这个安装期间，把金属膏填充的开口与接线板上的电极对准。半导体芯片加热到170℃，然后进行冷却，得到有良好凸块和粘合树脂涂层的半导体芯片。其次，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例14]
<制备树脂薄膜>
制备中间树脂合成物，该合成物包含73％重量比的固态双酚-A环氧树脂(产品名称：AER6042，可以从Asahi Kasei环氧树脂公司购买)作为主要成分，18％重量比的液态双酚-F环氧树脂(产品名称：830LVP，可以从Dainippon油墨和化工制品公司购买)作为另一种主要成分，和9％重量比的聚酯树脂作为热塑性树脂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为3∶7(即，二氧化硅粉末以70％重量比进行混合)，然后，形成厚度为50μm的薄膜(以后用于形成例14中的树脂涂层)。
<制备金属膏>
制备树脂组分，该组分包含69％重量比的甲基四氢邻苯二甲酸酐(产品名称：HN-2200，可以从Hitachi化学公司购买)作为硬化剂，3％重量比的的1-甲基-2-乙基咪唑(产品名称：IM2EZ，可以从Shikokou化学制品公司购买)作为硬化促进剂，和28％重量比的四甘醇作为溶剂。把树脂组分与平均颗粒大小为13μm的Sn-3.5％Ag粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Sn-3.5％Ag粉末)，制成例14中的金属膏。
<倒装式粘接>
把上述方法制备的树脂薄膜粘贴到制成的接线板A以覆盖电极(电极直径：70μm，电极间距：150μm)，利用层压机(可以从MCK公司购买)，在加热到65℃下形成树脂涂层。其次，借助于CO2激光器在树脂涂层中形成开口便于电极曝光，每个开口的直径为120μm。利用氨基甲酸乙酯橡胶涂刷器，上述方法制备的金属膏填充到如此形成的开口中。然后，把制成的接线板A放置在另一个制成的接线板B上作临时的安装。此时，利用倒装式粘合器，使金属膏填充的开口与制成接线板B上的电极对准。其次，在20g的负荷下，以4℃/min的速率加热接线板A到260℃。因此，制成一种电极间粘合结构，其中两个接线板A与B互相粘接在一起。
[例15]
<制备液态树脂合成物>
制备中间树脂合成物，该合成物包含66％重量比的液态双酚-F环氧树脂(产品名称：830LVP，可以从Dainippon油墨和化工制品公司购买)作为主要成分，26％重量比的三丙烯酸季戊四醇酯(产品名称：TMP-3A，可以从Osaka有机化学工业公司购买)作为光敏剂，1％重量比的2-苯偶酰-2-二甲氨基-1-(4-吗啉代苯基)-丁烷-1-酮(产品名称：Irgacure369，可以从Ciba专用化学制品公司购买)作为光聚合引发剂，和7％重量比的聚酯树脂作为热塑性树脂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为3∶7(即，二氧化硅粉末以70％重量比进行混合)，得到一种形成树脂涂层的液态树脂合成物。
<制备金属膏>
制备树脂组分，该组分包含酚硬化剂(产品名称：BUR601P，可以从Asahi Denka Kogyo K.K.购买)，4％重量比的1-甲基-2-乙基咪唑(产品名称：IM2EZ，可以从Shikoku化学制品公司购买)作为硬化促进剂，7％重量比的丁二酸酐作为活化剂，4％重量比的松香酸(可以从Wako Pure化学制品公司购买)，和14％重量比的四甘醇作为溶剂。把树脂组分与平均颗粒大小为13μm的Sn-3.5％Ag粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Sn-3.5％Ag粉末)，制成例15中的金属膏。
<倒装式粘接>
利用旋转涂敷器，借助于旋转涂敷法使上述制备的液态树脂合成物加到LSI芯片的晶片上(相当于多个芯片，每个芯片有3000个电极)以覆盖电极(电极直径：70μm，电极间距：150μm)，形成树脂涂层。然后，利用与例13中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例16]
<制备树脂薄膜>
制备树脂合成物，该合成物包含75％重量比的酚硬化剂(产品名称：BUR601P，可以从Asahi Denka Kogyo K.K.购买)，16％重量比的三丙烯酸季戊四醇酯(产品名称：TMP-3A，可以从Osaka有机化学工业公司购买)作为光敏剂，1％重量比的2-苯偶酰-2-二甲氨基-1-(4-吗啉代苯基)-丁烷-1-酮(产品名称：Irgacure369，可以从Ciba专用化学制品公司购买)作为光聚合引发剂，和8％重量比的聚酯树脂作为热塑性树脂。把中间树脂合成物与平均颗粒大小为4μm的二氧化硅粉末进行混合，它们的重量比为3∶7(即，二氧化硅粉末以70％重量比进行混合)，然后，形成厚度为50μm的薄膜(以后用于形成例16中的树脂涂层)。
<制备金属膏>
制备树脂组分，该组分包含83％重量比的液态双酚-F环氧树脂(产品名称：830LVP，可以从Dainippon油墨和化工制品公司购买)作为主要成分，和17重量比的四甘醇作为溶剂。把树脂组分与平均颗粒大小为13μm的Sn-3.5％Ag粉末进行混合，它们的重量比为1∶9(即，添加90％重量比的Sn-3.5％Ag)，制成例16中的金属膏。
<倒装式粘接>
按照与例13中相同的过程步骤，不同的是，使用例16中制备的树脂涂层和金属膏，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例17]
<制备树脂薄膜>
按照与例1中相同的方式制备例17中的树脂薄膜，不同的是，薄膜厚度是从50μm减小到20μm。
<倒装式粘接>
把如此制备的树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，树脂涂层接受曝光和显影后形成开口便于电极曝光，每个开口的直径为120μm。利用N-甲基-2-pyrolidone进行显影。
然后，电镀端层形成在树脂涂层上和开口中的电极上。具体地说，首先溅射0.5μm厚度的Ti，接着溅射0.5μm厚度的Ni。
然后，在树脂涂层(已有电镀端层)上形成电镀抗蚀层，并形成与涂敷层开口对准的开口图形。
然后，利用电镀方法，在树脂涂层的开口内形成导体。具体地说，首先，在开口内电镀端层覆盖的每个电极上电镀厚度为4μm的Ni，接着电镀厚度为15μm的Sn。
然后，相继地去除残留在树脂涂层上的电镀抗蚀层和电镀端层部分。因此，各自有二层结构(Ni层和Sn层)的粘接树脂涂层和导体保留在半导体芯片上。
然后，把半导体芯片放置在制成的接线板上。此时，使开口中形成的导体与接线板的电极以面对面接触的方式对准。最后，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例18]
<制备树脂薄膜>
按照与例2中相同的方式制备例18中的树脂薄膜，不同的是，薄膜厚度是从50μm减小到20μm。
<倒装式粘接>
把如此制备的树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，借助于UV-YAG激光器在树脂涂层中形成开口便于电极曝光，每个开口的直径为40μm。随后，按照与例17中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板。
[例19]
<制备液态树脂合成物>
按照与例3中的相同方式制备液态树脂合成物，不同的是，树脂与二氧化硅粉末之间的重量比例从1∶1改变成5∶1(16.7％重量比的二氧化硅)。
<倒装式粘接>
借助于旋转涂敷法，把例19中制备的树脂合成物加到半导体芯片上，其厚度为70μm以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)。随后，在80℃的温度下干燥，产生厚度为20μm的树脂涂层。其次，树脂涂层接受曝光和显影以形成开口便于电极曝光，每个开口的直径为40μm。利用N-甲基-2-pyrolidone进行显影。随后，按照与例17中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板。
[例20]
按照与例17中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板，不同的是，电镀方法形成厚度为15μm的63％Sn-Pb层，取代厚度为15μm的Sn层。因此，在例20中，连接在半导体芯片的电极与接线板上对应电极之间的每个导体是二层结构，由Ni层和63％Sn-Pb层构成。
[例21]
按照与例18中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板，不同的是，电镀方法形成厚度为15μm的63％Sn-Pb层，取代厚度为15μm的Sn层。因此，在例21中，连接在半导体芯片的电极与接线板上对应电极之间的每个导体是二层结构，由Ni层和63％Sn-Pb层构成，如同例20中的一样。
[例22]
按照与例19中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板，不同的是，电镀方法形成厚度为15μm的63％Sn-Pb层，取代厚度为15μm的Sn层。因此，在例22中，连接在半导体芯片的电极与接线板上对应电极之间的每个导体是二层结构，由Ni层和63％Sn-Pb层构成，如同例20和21中的一样。
[例23]
把例17中使用的相同树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，树脂涂层接受曝光和显影以形成开口便于电极曝光，每个开口的直径为40μm。利用N-甲基-2-pyrolidone进行显影。
然后，在树脂涂层和开口中的电极上形成电镀端层。具体地说，首先溅射厚度为0.5μm的Ti，接着溅射厚度为0.5μm的Ni。
然后，在树脂涂层(已有了电镀端层)上形成电镀抗蚀层，并形成与涂敷层开口对准的开口图形。
然后，利用电镀方法，在树脂涂层的开口内形成导体。具体地说，首先，给开口内覆盖电镀端层的每个电极电镀厚度为4μm的Ni，接着电镀厚度为15μm的In。
然后，相继地去除残留在树脂涂层上的电镀抗蚀层和电镀端层部分。因此，各自有二层结构(Ni层和In层)的粘接树脂涂层和导体保留在半导体芯片上。
然后，把半导体芯片放置在制成的接线板上。此时，使开口中形成的导体与接线板上电极以面对面接触的方式对准。最后，在20g的负荷下，以4℃/min的速率加热半导体芯片到180℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例24]
把例18中使用的相同树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，利用UV-YAG激光在树脂涂层中形成开口，每个开口的直径为40μm，用于电极的曝光。随后，按照与例23中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板。在例24中，每个导体是二层结构，由Ni层和In层构成，如同例23中的一样。
[例25]
借助于旋转涂敷法，把例19中使用的相同树脂合成物加到半导体芯片上，其厚度为70μm以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)。随后，在80℃的温度下干燥，产生厚度为20μm的树脂涂层。其次，树脂涂层接受曝光和显影以形成开口便于电极曝光，每个开口的直径为40μm。利用N-甲基-2-pyrolidone进行显影。随后，按照与例23中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板。在例25中，每个导体是二层结构，由Ni层和In层构成，如同例23和24中的一样。
[例26]
按照与例23中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板，不同的是，电镀方法形成厚度为15μm的Sn-57％Bi层，取代厚度为15μm的In层。因此，在例26中，连接在半导体芯片的电极与接线板上对应电极之间的每个导体是二层结构，由Ni层和Sn-57％Bi层构成。
[例27]
按照与例24中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板，不同的是，电镀方法形成厚度为15μm的Sn-57％Bi层，取代厚度为15μm的In层。因此，在例27中，连接在半导体芯片的电极与接线板上对应电极之间的每个导体是二层结构，由Ni层和Sn-57％Bi层构成，如同例26中的情况。
[例28]
按照与例25中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板，不同的是，电镀方法形成厚度为15μm的Sn-57％Bi层，取代厚度为15μm的In层。因此，在例28中，连接在半导体芯片的电极与接线板上对应电极之间的每个导体是二层结构，由Ni层和Sn-57％Bi层构成，如同例26和27中的情况。
[例29]
把例17中使用的相同树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，树脂涂层接受曝光和显影以形成开口便于电极曝光，每个开口的直径为40μm。利用N-甲基-2-pyrolidone进行显影。
然后，把催化剂加到树脂涂层开口中的电极上。
然后，利用电镀方法，在树脂涂层的开口内形成导体。具体地说，首先，给每个电极电镀厚度为17μm的Cu，接着电镀厚度为3μm的Sn。因此，该导体是二层结构，由Cu层和Sn层构成。
然后，把半导体芯片放置在制成的接线板上。此时，使开口中形成的导体与接线板上的电极以面对面接触的方式对准。最后，在20g的负荷下，以4℃/min的速率加热半导体芯片到260℃。因此，制成一种电极间粘合结构，其中半导体芯片与接线板之间是利用倒装式方法互相粘接。
[例30]
把例18中使用的相同树脂薄膜粘贴到半导体芯片上以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)，在加热到80℃下，利用压辊机(可以从MCK公司购买)形成树脂涂层。其次，利用UV-YAG激光器在树脂涂层中形成开口便于电极曝光，每个开口的直径为40μm。随后，按照与例29中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板。在例30中，每个导体是二层结构，由Cu层和Sn层构成，如同例29中的一样。
[例31]
借助于旋转涂敷法，把例19中使用的相同树脂合成物加到半导体芯片上，其厚度为70μm以覆盖它的电极(电极直径：40μm，电极间距：80μm，电极数目：3000)。随后，在80℃的温度下干燥，产生厚度为20μm的树脂涂层。其次，树脂涂层接受曝光和显影以形成开口便于电极曝光，每个开口的直径为40μm。利用N-甲基-2-pyrolidone进行显影。随后，按照与例29中相同的过程步骤制成一种电极间粘合结构，其中半导体芯片是利用倒装式方法粘接到接线板。在例31中，每个导体是二层结构，由Cu层和Sn层构成，如同例29和30中的一样。
[温度循环测试]
在例1至31的每个例子中，电极间粘合结构接受温度循环测试以检查它的连接可靠性。具体地说，首先，测量每个电极间连接的初始电阻。其次，电极间粘合结构反复地经受从-55℃到125℃的温度循环，然后，再次测量每个电极间连接的电阻。温度循环包括：在-55℃下冷却15分钟，随后放置在室温下10分钟，然后在125℃下加热15分钟，这种循环重复2000次。我们发现的结果是，每个连接中电阻的增加小于10％，从而确认已形成良好的连接。
[湿度测试]
在例1至31的每个例子中，电极间粘合结构接受湿度测试以检查它的连接可靠性。具体地说，首先，在温度为25℃和相对湿度为60％的条件下，测量每个电极间连接的初始电阻。其次，将电极间粘合结构放置在温度为121℃和相对湿度为85％的条件下1000个小时，然后，再测量每个电极间连接的电阻。我们发现的结果是，每个连接中电阻的增加小于10％，从而确认已形成良好的连接。
[对比例子]
参照以上图6a至6j中描述的过程步骤，完成常规的倒装式粘接。首先，利用厚度为50μm和形成开口的金属掩模，每个开口的直径为120μm，在半导体芯片(电极直径：70μm，电极间距：150μm，电极数目：3000)上形成凸块。金属膏填充到开口中。金属膏是助熔剂和金属粉末的混合物。助熔剂包含53％重量比的浅色聚合松香(可以从Rika-Hercules公司购买)作为松香，各20％重量比的2-甲基2，4戊二醇和二甘醇一丁基醚作为溶剂，2％重量比的丁二酸作为活化剂，和5％重量比的氢化蓖麻油作为触变剂。金属粉末是平均颗粒大小为13μm的Sn-3.5％Ag粉末。助熔剂与金属膏之间的比例为1∶9(即，90％重量比的Sn-3.5％Ag粉末)。
在填充金属膏之后，去掉金属掩模，再把金属膏加热到温度260℃，从而在电极上形成凸块。其次，把助熔剂加到接线板上。然后，有凸块的半导体芯片对准地放置在接线板上，随后在260℃下加热。然后，利用乙二醇醚清洗剂(产品名称：Clean Through，可以从Kao公司购买)去除半导体芯片与接线板之间空隙的助熔剂。然后，在该空隙中填充液态未充满树脂。未充满树脂包含42％重量比的双酚-F环氧树脂(产品名称：GY620，可以从Hitachi化学公司购买)作为主要成分，36％重量比的甲基四氢邻苯二甲酸酐(产品名称：HN-2200，可以从Hitachi化学公司购买)作为硬化剂，1％重量比的1-氰基乙基-2-乙基-4-甲基咪唑(产品名称：2E4MZ-CN，可以从Shikoku化学制品公司购买)作为催化剂，和21％重量比和平均颗粒大小为4μm的二氧化硅粉末。在填充之后，未充满树脂可以在150℃下两个小时内硬化。
如同在例1至31中所进行的测试，上述方法制成的电极间粘合结构接受温度循环测试。我们发现，每个连接的电阻增加不小于20％。此外，如同在例1至31中所进行的湿度测试。我们发现，每个连接的电阻增加不小于20％。

Claims (39)

1.一种形成电极间粘合结构的方法，包括以下步骤：
形成树脂涂层在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；
在树脂涂层中形成开口以暴露第一电极部分；
在开口中填充含金属的金属膏；
相对于有第二电极部分的第二粘接物放置第一粘接物，使开口中填充的金属膏面向第二电极部分，而树脂涂层接触第二粘接物；和
利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，使第一电极部分与第二电极部分之间通过金属互相电连接。
2.按照权利要求1的方法，其中金属是粘合步骤中熔化的焊料粉末。
3.按照权利要求1的方法，其中金属膏包含在粘合步骤中硬化的树脂组分。
4.按照权利要求1的方法，其中树脂涂层在不高于该金属熔点的温度下软化。
5.按照权利要求1的方法，其中金属包括：Ag或Cu，金属膏包含树脂组分，树脂组分可以在金属不熔化的粘合步骤中硬化。
6.按照权利要求5的方法，其中树脂涂层在不高于树脂组分硬化温度的温度下软化。
7.按照权利要求1的方法，其中金属的熔点为为80-380℃。
8.按照权利要求1的方法，其中树脂涂层是光敏的。
9.按照权利要求1的方法，其中树脂涂层是薄膜。
10.按照权利要求1的方法，其中金属膏中所含金属的比例为30-70％体积比。
11.按照权利要求3的方法，其中树脂组分和树脂涂层包含相同的主要树脂成分，树脂组分和树脂涂层是在粘合步骤中互相汇集在一起。
12.按照权利要求3的方法，其中树脂涂层包含主要树脂成分，而树脂组分包含用于硬化主要树脂成分的硬化剂。
13.按照权利要求3的方法，其中树脂组分包含主要树脂成分，而树脂涂层包含用于硬化主要树脂成分的硬化剂。
14.按照权利要求1的方法，其中树脂涂层中包含30-70％重量比的无机填充剂。
15.按照权利要求1的方法，其中粘合步骤包括：把第一粘接物和第二粘接物中一个粘接物压向第一粘接物和第二粘接物中的另一个粘接物。
16.一种形成电极间粘合结构的方法，包括以下步骤：
形成树脂涂层在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；
在树脂涂层中形成开口以暴露第一电极部分；
在开口中形成导体；
相对于有第二电极部分的第二粘接物放置第一粘接物，使第二电极部分面向导体，而树脂涂层接触第二粘接物；和
利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，使第一电极部分与第二电极部分之间通过导体互相电连接。
17.按照权利要求16的方法，其中导体在粘合步骤中熔化，熔合到第一电极部分和/或第二电极部分。
18.按照权利要求16的方法，其中导体是利用电镀和/或化学镀制成的。
19.按照权利要求16的方法，其中导体是多层的薄片结构，每层薄片是由不同金属制成。
20.按照权利要求16的方法，其中至少部分导体的熔点为80-400℃。
21.按照权利要求16的方法，其中树脂涂层是光敏的。
22.按照权利要求16的方法，其中树脂涂层是薄膜。
23.按照权利要求16的方法，其中树脂涂层包含30-70％重量比的无机填充剂。
24.按照权利要求16的方法，其中粘合步骤包括：把第一粘接物和第二粘接物中的一个粘接物压向第一粘接物和第二粘接物中的另一个粘接物。
25.一种形成电极间粘合结构的方法，包括以下步骤：
形成树脂涂层在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；
在树脂涂层中形成开口以暴露第一电极部分；
利用包含金属的凸块形成材料填充开口；
通过加热在开口处形成凸块；
相对于有第二电极部分的第二粘接物放置第一粘接物，使第二电极部分面向凸块，而树脂涂层接触第二粘接物；和
利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，它使第一电极部分和第二电极部分之间通过凸块互相电连接。
26.按照权利要求25的方法，其中树脂涂层是光敏的。
27.按照权利要求25的方法，其中树脂涂层是薄膜。
28.按照权利要求25的方法，其中树脂涂层包含30-70％重量比的无机填充剂。
29.按照权利要求25的方法，其中粘合步骤包括：把第一粘接物和第二粘接物中的一个粘接物压向第一粘接物和第二粘接物中的另一个粘接物。
30.一种按照权利要求1至29中任何一个的方法形成的电极间粘合结构。
31.一种连接第一粘接物和第二粘接物的方法，第一粘接物上有第一电极部分和树脂涂层，树脂涂层有暴露第一电极部分的开口，而其余部分覆盖第一粘接物，第二粘接物上有对应于第一电极部分的第二电极部分，该方法包括以下步骤：
利用含金属的金属膏填充开口；
相对于第二粘接物放置第一粘接物，使第一电极部分面向第二电极部分，而树脂涂层接触第二粘接物；和
利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，使第一电极部分和第二电极部分之间通过金属互相电连接。
32.一种连接第一粘接物和第二粘接物的方法，第一粘接物上有第一电极部分和树脂涂层，树脂涂层有暴露第一电极部分的开口，而其余部分覆盖第一粘接物，第二粘接物上有对应于第一电极部分的第二电极部分，该方法包括以下步骤：
在开口中形成导体；
相对于第二粘接物放置第一粘接物，使第一电极部分面向导体，而树脂涂层接触第二粘接物；和
利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，使第一电极部分和第二电极部分之间通过导体互相电连接。
33.一种连接第一粘接物和第二粘接物的方法，第一粘接物上有第一电极部分和树脂涂层，树脂涂层有暴露第一电极部分的开口，而其余部分覆盖第一粘接物，第二粘接物上有对应于第一电极部分的第二电极部分，该方法包括以下步骤：
利用含金属的凸块形成材料填充开口；
通过加热在开口处形成凸块；
相对于第二粘接物放置第一粘接物，使第二电极部分面向凸块，而树脂涂层接触第二粘接物；和
利用加热处理，使第一粘接物和第二粘接物粘合，在使树脂涂层硬化的同时，使第一电极部分和第二电极部分之间通过凸块互相电路连接。
34.一种制备用于形成电极间粘合结构的中间产品的方法，包括以下步骤：
形成树脂涂层在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；
在树脂涂层中形成开口以暴露第一电极部分；和
在开口处形成导体；
其中通过加热可以使树脂涂层硬化。
35.一种制备用于形成电极间粘合结构的中间产品的方法，包括以下步骤：
形成树脂涂层在有第一电极部分的第一粘接物上，使树脂涂层覆盖第一电极部分；
在树脂涂层中形成开口以暴露第一电极部分；和
利用含金属的凸块形成材料填充开口；
其中通过加热可以使树脂涂层硬化。
36.一种按照权利要求34或35中方法制备的中间产品。
37.一种电极间粘合结构，包括：
有第一电极部分的第一粘接物；
有面向第一电极部分的第二电极部分的第二粘接物；
有中间收缩部分的电导体，用于连接第一电极部分和第二电极部分；和
密封树脂，用于密封第一粘接物与第二粘接物之间的空隙。
38.按照权利要求37的电极间粘合结构，其中密封树脂包含30-70％重量比的无机填充剂。
39.按照权利要求37的电极间粘合结构，其中第一粘接物和第二粘接物中的每个粘接物是半导体芯片或接线板。
CNB021471789A 2001-10-29 2002-10-28 形成电极间粘合结构的方法和电极间粘合结构 Expired - Fee Related CN1287648C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP331122/2001 2001-10-29
JP2001331122 2001-10-29
JP065894/2002 2002-03-11
JP2002065894A JP3866591B2 (ja) 2001-10-29 2002-03-11 電極間接続構造体の形成方法および電極間接続構造体

Publications (2)

Publication Number Publication Date
CN1416311A true CN1416311A (zh) 2003-05-07
CN1287648C CN1287648C (zh) 2006-11-29

Family

ID=26624171

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021471789A Expired - Fee Related CN1287648C (zh) 2001-10-29 2002-10-28 形成电极间粘合结构的方法和电极间粘合结构

Country Status (6)

Country Link
US (2) US6670264B2 (zh)
EP (1) EP1306897B1 (zh)
JP (1) JP3866591B2 (zh)
KR (1) KR100766984B1 (zh)
CN (1) CN1287648C (zh)
TW (1) TW518918B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731983A (zh) * 2012-10-15 2014-04-16 三星电机株式会社 印刷电路板及其制造方法
CN104051407B (zh) * 2013-03-15 2017-11-24 株式会社村田制作所 电路模块及其制造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US7295966B2 (en) * 2002-01-14 2007-11-13 Microsoft Corporation System for normalizing a discourse representation structure and normalized data structure
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
WO2005056675A1 (en) * 2003-11-21 2005-06-23 Lord Corporation Dual-stage wafer applied underfills
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
US7560519B2 (en) * 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
JP4179312B2 (ja) 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
JP4477001B2 (ja) * 2005-03-07 2010-06-09 パナソニック株式会社 実装体の製造方法
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP4992310B2 (ja) * 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
JP4816297B2 (ja) * 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
JP2008218552A (ja) 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
JP5682308B2 (ja) * 2008-05-16 2015-03-11 住友ベークライト株式会社 半導体部品の製造方法
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US8563357B2 (en) * 2008-06-26 2013-10-22 Infineon Technologies Ag Method of packaging a die
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
JP2011258838A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
TW201306202A (zh) * 2011-07-21 2013-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5874343B2 (ja) * 2011-11-18 2016-03-02 富士通株式会社 積層回路基板の製造方法、積層回路基板、および電子機器
KR101375297B1 (ko) * 2011-12-22 2014-03-17 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름
JP2014082359A (ja) * 2012-10-17 2014-05-08 Olympus Corp 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
JP6139970B2 (ja) * 2013-05-13 2017-05-31 クアーズテック株式会社 電極埋め込み石英部材及びその製造方法
JP6432737B2 (ja) 2015-03-04 2018-12-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置
TWI606565B (zh) * 2016-08-31 2017-11-21 金寶電子工業股份有限公司 封裝結構及其製作方法
JP6160788B1 (ja) 2017-01-13 2017-07-12 千住金属工業株式会社 フラックス
US10492297B2 (en) * 2017-02-22 2019-11-26 Xerox Corporation Hybrid nanosilver/liquid metal ink composition and uses thereof
US20190194506A1 (en) * 2017-12-22 2019-06-27 International Business Machines Corporation Low temperature adhesive bond material
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7145426B2 (ja) * 2018-05-25 2022-10-03 パナソニックＩｐマネジメント株式会社 電子部品補強用熱硬化性樹脂組成物、半導体装置及び半導体装置の製造方法
JP2023042349A (ja) * 2021-09-14 2023-03-27 株式会社東芝 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601849A (ja) * 1983-06-17 1985-01-08 Sharp Corp 電子部品の接続方法
JPS60217646A (ja) * 1984-04-13 1985-10-31 Toshiba Corp バンプ電極形半導体装置の製造方法
JP2676828B2 (ja) 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JP3388547B2 (ja) 1991-04-26 2003-03-24 富士通株式会社 部品実装方法
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JPH05326628A (ja) 1992-05-21 1993-12-10 Fujitsu General Ltd フリップチップの実装方法
JPH06262386A (ja) 1993-03-17 1994-09-20 Matsushita Electric Ind Co Ltd 無洗浄クリーム半田
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JP2532825B2 (ja) 1995-03-13 1996-09-11 松下電器産業株式会社 半導体装置の製造方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
KR100201045B1 (ko) * 1996-02-05 1999-06-15 포만 제프리 엘 전기적 접속을 위한 도전성 복합물 및 이를 이용한 방법
JPH09260059A (ja) 1996-03-18 1997-10-03 Nec Corp 有機薄膜ｅｌ素子の電極接続構造，その電極の取り出し方法，及び有機薄膜ｅｌ装置
JPH10125726A (ja) * 1996-10-21 1998-05-15 Fuji Xerox Co Ltd 基板及び基板の接続方法
RU2195474C2 (ru) * 1997-07-24 2002-12-27 Локтайт Корпорейшн Композиция термореактивной смолы (ее варианты), конструкция крепления полупроводникового устройства и способ изготовления полупроводникового устройства с использованием композиции термореактивной смолы
JPH11135552A (ja) 1997-10-30 1999-05-21 Ricoh Co Ltd 半導体装置製造方法
JPH11191673A (ja) 1997-12-25 1999-07-13 Victor Co Of Japan Ltd はんだプリコート方法
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
JPH11312710A (ja) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法および接続構造
TW484029B (en) * 1998-11-30 2002-04-21 Teijin Ltd Liquid crystal device and transparent conductive substrate preferable to the same
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
JP3575384B2 (ja) * 2000-03-27 2004-10-13 関西日本電気株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731983A (zh) * 2012-10-15 2014-04-16 三星电机株式会社 印刷电路板及其制造方法
CN104051407B (zh) * 2013-03-15 2017-11-24 株式会社村田制作所 电路模块及其制造方法

Also Published As

Publication number Publication date
KR20030035787A (ko) 2003-05-09
US6873056B2 (en) 2005-03-29
US20030080397A1 (en) 2003-05-01
US6670264B2 (en) 2003-12-30
TW518918B (en) 2003-01-21
US20040106232A1 (en) 2004-06-03
KR100766984B1 (ko) 2007-10-15
CN1287648C (zh) 2006-11-29
JP2003204148A (ja) 2003-07-18
EP1306897A3 (en) 2005-05-11
EP1306897B1 (en) 2013-12-11
EP1306897A2 (en) 2003-05-02
JP3866591B2 (ja) 2007-01-10

Similar Documents

Publication Publication Date Title
CN1287648C (zh) 形成电极间粘合结构的方法和电极间粘合结构
CN1237595C (zh) 具有树脂部件作为加固件的焊料球的形成
CN1273249C (zh) 基本不含铅的金属合金颗粒及其生产方法和用途
CN100338139C (zh) 热衰变材料、使用其的转印薄片及形成图案的方法
CN1745437A (zh) 导电浆料
CN1276490C (zh) 硅晶片应用的助焊和填缝材料,和用其制造的层状电子组件
CN1244139C (zh) 半导体器件和半导体组件
CN1241244C (zh) 半导体元件的安装方法
CN1182573C (zh) 一种制备连接结构的方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1737072A (zh) 导电粘合剂及使用该导电粘合剂制造物件的方法
CN1320964A (zh) 半导体器件及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1181949C (zh) 可固化助焊剂及可固化助焊剂增强的半导体封装和半导体器件以及制造半导体封装和半导体器件的方法
CN1873939A (zh) 半导体器件的制造方法
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN1162841A (zh) 半导体集成电路器件及其制造方法
CN1821337A (zh) 半导体装置用粘接剂组合物及半导体装置用粘接片材
CN101056499A (zh) 用于保护电子元件的有机封装剂组合物
CN1643095A (zh) 含有机间隔剂的粘合剂组合物及其应用方法
CN1762186A (zh) 多层印刷布线板以及该多层印刷布线板的制造方法
JP7351393B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
TW201229009A (en) A curable flux composition and method of soldering
CN101054458A (zh) 用于电子用途的疏水可交联组合物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20201028

CF01 Termination of patent right due to non-payment of annual fee