JP2023042349A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023042349A
JP2023042349A JP2021149601A JP2021149601A JP2023042349A JP 2023042349 A JP2023042349 A JP 2023042349A JP 2021149601 A JP2021149601 A JP 2021149601A JP 2021149601 A JP2021149601 A JP 2021149601A JP 2023042349 A JP2023042349 A JP 2023042349A
Authority
JP
Japan
Prior art keywords
recess
electrode
semiconductor device
supercritical
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021149601A
Other languages
English (en)
Inventor
和人 樋口
Kazuto Higuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021149601A priority Critical patent/JP2023042349A/ja
Priority to KR1020220032502A priority patent/KR20230039493A/ko
Priority to TW111109592A priority patent/TWI836376B/zh
Priority to US17/655,083 priority patent/US11664231B2/en
Publication of JP2023042349A publication Critical patent/JP2023042349A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/003Electroplating using gases, e.g. pressure influence
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】凹部のアスペクト比が高い場合にも加工不良が少ない半導体装置の製造方法を提供する。【解決手段】実施形態によれば、凹部3が設けられた第1面2を有する半導体基板1と、第1面2に凹部3の形状に沿って形成された第1電極4と、少なくとも第1電極4と接し、被めっき金属イオン及び電解質を含有する溶液と超臨界流体の塊とを含むめっき液5を用いる電気めっき法により、第1電極4の表面に金属めっきを施すことを含む半導体装置の製造方法が提供される。また、凹部3のアスペクト比を凹部3の第1寸法aに対する凹部3の第2寸法の比で表した時、超臨界流体の塊の粒径分布の中央値が凹部3の第1寸法aよりも大きい。【選択図】 図1

Description

本発明の実施形態は、半導体装置の製造方法に関する。
TSV(through silicon via)のビア孔径は、半導体素子の集積度の向上に伴い年々小さくなり、将来的にはφ5μm以下のTSVも求められる。例えば、チップ厚さを50μmとすると、その場合のアスペクト比は10以上に達する。電気めっきでこの様な高アスペクト比なビア孔を隙間なく埋め込むには、表面よりも孔底のめっき速度を速く制御したボトムアップ成長技術が必要となる。
特許第6400512号公報
Kazuhito Higuchiら、Electrochemical Investigation of Cu Electroplating with Supercritical CO2 Emulsion Using a Rotating Disk Electrode under High Pressure,J.Electrochem.Soc.,167 162506 (2020) Aya Mizushimaら、Nanograin deposition via an electroplating reaction in an emulsion of dense carbon dioxide in a nickel electroplating solution using nonionic fluorinated surfactant、Surface & Coatings Technology 194 (2005) 149-156 Andrew J.Worthenら、Carbon Dioxide-in-Water Foams Stabilized with Nanoparticles and Surfactant Acting in Synergy、AIChE Journal、September 2013 Vol.59,No.9
発明が解決しようとする課題は、凹部のアスペクト比が高い場合にも加工不良が少ない半導体装置の製造方法を提供することができる。
実施形態によれば、凹部が設けられた第1面を有する半導体基板と、第1面に凹部の形状に沿って形成された第1電極と、少なくとも第1電極と接し、被めっき金属イオン及び電解質を含有する溶液と超臨界流体の塊とを含むめっき液を用いる電気めっき法により、第1電極の表面に金属めっきを施すことを含む半導体装置の製造方法が提供される。また、凹部のアスペクト比を凹部の第1寸法に対する凹部の第2寸法の比で表した時、超臨界流体の塊の粒径分布における中央値が凹部の第1寸法よりも大きい。
実施形態の方法に含まれる工程の一例の概略を示す断面図。 超臨界CO2のミセルの粒径の体積分布を示す図。 実施形態の方法に含まれる工程の一例の概略を示す断面図。 実施形態の方法に含まれる工程の一例の概略を示す断面図。 超臨界COの体積割合を変化させた際のめっき液の電流-電圧特性を示すグラフ。 参考例の方法によるめっき工程の概略を示す断面図。 参考例の方法によるめっき工程の概略を示す断面図。 参考例の方法によるめっき工程の概略を示す断面図。 実施形態の方法で用いられる電気めっき装置の一例の概略構成を示す図。 図9に示す電気めっき装置の陰極部の一例の概略構成を示す断面図。 比較例の方法により電気めっきが施された半導体基板の一例を示す模式図。 比較例の方法により電気めっきが施された半導体基板の別な例を示す模式図。
実施形態の半導体装置の製造方法は、凹部が設けられた第1面を有する半導体基板と、第1面に凹部の形状に沿って形成された第1電極と、被めっき金属イオン及び電解質を含有する溶液と、超臨界流体の塊とを含み、少なくとも第1電極と接するめっき液とを用いる電気めっき法により、第1電極の表面に金属めっきを施すことを含む。また、凹部のアスペクト比を凹部の第1寸法に対する凹部の第2寸法の比で表した時、超臨界流体の塊の粒径分布における中央値が凹部の第1寸法よりも大きい。凹部の第2寸法は、例えば、凹部の深さである。凹部の第1寸法は、例えば、凹部の深さ方向と交差(例えば垂直)する方向の寸法である。
電気めっきは、例えば、めっき液が収容された反応槽内に陽極と陰極を浸漬し、陰極に第1電極を用いて行われる。
実施形態の方法を図1~図4を参照して説明する。
半導体は、例えば、シリコン(Si);ゲルマニウム(Ge);ヒ化ガリウム(GaAs)及び窒化ガリウム(GaN)などのIII族元素とV族元素との化合物からなる半導体;並びに炭化シリコン(SiC)から選択される。一例によれば、半導体基板は、シリコンを含んでいる。なお、ここで使用する用語「族」は、短周期型周期表の「族」である。
半導体基板は、例えば、半導体ウエハである。半導体ウエハには、不純物がドープされていてもよく、トランジスタやダイオードなどの半導体素子が形成されていてもよい。また、半導体ウエハの主面は、半導体の何れの結晶面に対して平行であってもよい。半導体ウエハには、例えば、主面が(100)面であるシリコンウェハ、主面が(110)面であるシリコンウェハを用いることができる。
図1に示す通り、半導体基板1の第1面であるxy面に沿った主面2に凹部3が設けられている。凹部3は、例えばビア孔である。凹部3は、z軸方向に沿った半導体基板1の厚さ方向に深さを有する。凹部3の直径(孔径)をaとした際、凹部3のアスペクト比は、直径a(第1寸法)に対する深さ(第2寸法)の比で表される。凹部3は、半導体基板1のxy面に沿った主面2に複数設けられていても良い。
第1電極4は、半導体基板1のxy面に沿った主面2に凹部3の形状に沿って形成されている。言い換えれば、第1電極4は、半導体基板1のxy面に沿った主面2と、凹部3を規定する側壁面及び底面に形成されている。第1電極4は、半導体基板1とめっき層との密着を良くする密着層として機能し得る。第1電極4は、例えば、Ti/CuやTi/Ni/Pd積層膜などから形成され得る。なお、Tiに代わりCrを用いることもできる。第1電極4は、例えば、スパッタリング、蒸着等により形成される。また、パターン状にめっきを行う場合には、めっきを行う部分だけを開口したレジストパターンを第1電極上に形成してあってもよい。
めっき液5は、少なくとも第1電極4と接する。めっき液5は、例えば、被めっき金属イオンと電解質を含有する溶液(以下、第1溶液と称する)と、超臨界流体の塊とを含む混合めっき液である。被めっき金属の例として、例えば、Cu、Ni、Ag、Cu合金、Ni合金、Ag合金から選択される少なくとも1種を使用可能である。第1溶液の例として、硫酸銅五水和物と硫酸とを含んだ硫酸銅めっき液、ピロリン酸銅とピロリン酸カリウムとを含んだピロリン酸銅めっき液、スルファミン酸ニッケルと硼素とを含んだスルファミン酸ニッケルめっき液などを挙げることができる。
超臨界流体は、温度と圧力で決まる物質の状態図において、固体、液体、気体のいずれにも属さない状態の流体で、その主な特徴は、高拡散性、高密度、ゼロ表面張力等であり、通常の液体を用いたプロセスに比較してナノレベルの浸透性や高速反応が期待できる。超臨界流体の例として、超臨界COが挙げられる。COが超臨界状態となる臨界点は、31℃、7.4MPaであり、それ以上の温度、圧力では超臨界流体となる。
超臨界流体の塊の例として、超臨界COのミセルが挙げられる。
めっき液5は、超臨界COと水に相溶性を有する有機材料、界面活性剤のうちの少なくとも一方を添加剤として含んでいても良い。超臨界COは、電解質含有水溶液と混合しないが、これらに上記添加剤を添加すると乳濁化が生じ、超臨界COエマルジョン(SCE:Supercritical CO Emulsion)が得られ得る。界面活性剤の例として、ポリエチレンオキシドアルキルエーテルが挙げられる。一方、超臨界COと水に相溶性を有する有機材料の例として、ポリエチレングリコールが挙げられる。超臨界COの界面張力を小さくすることが可能な添加剤によると、超臨界COミセルの粒径は小さくなる傾向がある。
めっき液5において、第1溶液と超臨界流体の合計体積における超臨界流体の体積割合は、50体積%以下にすることができる。これにより、安定した電気めっきを実現することができる。超臨界流体の体積割合が50体積%を超えると、超臨界流体中に第1溶液が分散されたエマルジョンとなり、電流が安定して流れなくなる可能性がある。また、超臨界流体の体積割合が50体積%以下の範囲において、超臨界流体の体積比率が小さいほど、超臨界流体の塊粒径は小さくなる傾向がある。第1溶液と超臨界流体の合計体積における超臨界流体の体積割合は、5体積%以上にすることが望ましい。これにより、めっき液5の動粘度の低下と、被めっき金属の拡散定数増加とを実現することができる。よって、第1溶液と超臨界流体の合計体積における超臨界流体の体積割合は、5体積%以上50体積%以下にすることが望ましい。さらに好ましい範囲は5体積%以上30体積%以下である。
超臨界流体の塊の粒径分布における中央値(D50)を、凹部の第1寸法よりも大きくする。一方、凹部の第1寸法は、凹部がビア孔の場合、ビア孔の直径aである。また、凹部が溝の場合、凹部のアスペクト比が、溝の幅(第1寸法)に対する溝の深さ(第2寸法)の比で表されるため、第1寸法は溝の幅である。例えば半導体基板1のxy面に沿った主面のy軸方向に沿って溝を形成する場合、溝のx軸方向に沿った幅、つまり短い方の幅が第1寸法である。半導体基板1には、ビア孔、溝、あるいはビア孔と溝の双方を設けることができる。図2は、超臨界COミセルの粒径分布におけるD50値と、凹部3の直径aとの関係を示す。超臨界COミセルの粒径(D50)を直径aよりも大きくすることによって、凹部3内の超臨界COミセルの濃度を、凹部3よりも外側(例えば半導体基板1の主面2)における超臨界COミセルの濃度よりも低くすることができる。
図5は、めっき液5における超臨界COの体積割合を変化させた際のめっき液5の電流-電圧特性を示す。図5における横軸は、過電圧(overpotential)η(V)であり、縦軸は電流密度(Current Density)J(mA/cm2)である。超臨界COを10体積%含むめっき液5の電流電圧曲線をC1、超臨界COを30体積%含むめっき液5の電流電圧曲線をC2、超臨界COを含まないめっき液5の電流電圧曲線をC3とする。図5から明らかな通り、電流電圧曲線C3に比して、電流電圧曲線C1、電流電圧曲線C2の電流密度が低い。このことから、めっき液5中の超臨界CO濃度を増加させると、電析反応を抑制できることがわかる。従って、凹部3内の超臨界COミセルの濃度を低くすることにより、超臨界COによる電析反応抑制の影響を小さくすることができる。よって、凹部3内のめっき速度を増加させることができる。
一方、超臨界COは、めっき液の動粘度を低下させることができ、さらに被めっき金属イオンの拡散定数を高めることができる。その結果、凹部3内へのイオン供給を促進することができるため、凹部3内でのイオンの枯渇を招くことなく、めっき層の析出を継続させることができる。例えば図3に例示される通り、めっき層6の析出は、凹部3を規定する底部からz軸方向に沿った上方に進行し、図4に例示される通り、凹部3内をめっき層6で隙間なく埋め込むことができる。
以上の通り、超臨界COミセルの粒径分布における中央値を凹部の第1寸法(例えば直径a)よりも大きくすることによって、凹部3内の超臨界COミセルの濃度を、凹部3よりも外側における超臨界COミセルの濃度よりも低くすることができる。その結果、凹部3内のめっき速度を増加させることができる。加えて、凹部3内へのイオン供給を促進することができるため、凹部3内でのイオンの枯渇を招くことなく、めっき層の析出を継続させることができる。従って、凹部3のアスペクト比を高くした際の加工不良を低減することができる。
超臨界流体の塊の粒径分布の測定方法を以下に説明する。外部から光学測定可能な透過窓を設けた圧力容器を用いて、容器内部のめっき液5中の超臨界流体の塊を光学的に観察する。塊の粒径は、光学顕微鏡写真を撮影し、撮影したデータをImage J soft wareで解析して求めることができる(非特許文献3の例えば3493頁左欄を参照)。また、圧力容器には、例えば、二つのサファイア窓付の高圧観察用セル(非特許文献2の150頁及び図2参照)を使用することができる。
凹部のアスペクト比は、特に限定されるものではなく、0より大きい任意の値にすることができる。一例として、1以上が挙げられる。
実施形態の方法は、電気めっき工程の前に、第1電極の表面の酸化物を除去する工程を備えていても良い。また、電気めっき工程の後に、洗浄工程と、乾燥工程を備えることもできる。
なお、半導体基板の凹部に電気めっきにより導電材料を埋め込む際、めっき抑制剤として有機材料をめっき液に添加することが提案されている。有機材料の例として、ポリエチレングリコール(PEG)などが挙げられる。このような参考例を図6~図8を参照して説明する。図1に示すのと同様な部材についは、同符号を付して説明を省略する。図6に示す通り、半導体基板1のxy面に沿った主面上と、凹部3を規定する側壁面及び底面に形成された第1電極4上に、有機材料からなるめっき抑制剤7が吸着する。この吸着速度は抑制剤7の拡散に依存するため、凹部3の開口上端付近への吸着量に比べて凹部3内の底部付近への吸着量が少なくなる。その結果、図7に示す通り、凹部3内の底部付近に電流8が集中し、結果的に凹部3の底部におけるめっき層6の析出速度が速くなる。その後、図8に示す通り、凹部3内の底部付近の抑制剤7がめっき層6内に埋没し、さらに電流9が集中してめっき層6が成長する。これら一連の工程は、正帰還モデルと呼ばれている。一方、めっき液中の金属イオン濃度は抑制剤7に比べて高いものの、金属イオンの供給は拡散に依存する。そのため、凹部3のアスペクト比が増加すると、めっき液の対流が届かない凹部3内の底部付近では、金属イオンが枯渇し、めっき層の形成が実質的に不可能となる加工不良が生じる。
実施形態の方法に用いられる電気めっき装置の一例を、図9及び図10を参照して説明する。
電気めっき装置10は、二酸化炭素供給部20と、温調ポンプ30と、めっき処理部40と、排出部60と、これらを連携制御する制御部100とを備えている。
二酸化炭素供給部20は、高圧の二酸化炭素が貯留された二酸化炭素ボンベ21と、一端をこの二酸化炭素ボンベ21に接続され、他端を温調ポンプ30に接続された供給配管22と、この供給配管22の流量を制御する供給バルブ23とを備えている。
温調ポンプ30は、供給配管22から供給された二酸化炭素ガスを冷却し液化する冷却器31と、液化二酸化炭素を圧縮するコンプレッサ32と、液化二酸化炭素を加熱するヒータ34とこのヒータ34の出口側に接続された圧力計33とを備えている。
ヒータ34は、二酸化炭素をその臨界温度31.1℃以上に加熱する。コンプレッサ32は、液化二酸化炭素を所定圧、例えば、二酸化炭素をその臨界圧7.38MPa以上に加圧する。
めっき処理部40は、恒温槽41と、この恒温槽41内に配置され、めっき液Lを収容する反応槽42と、一端がヒータ34出口に接続され、他端が反応槽42内部に接続された供給配管43と、この供給配管43の流量を制御する制御バルブ44と、一端が反応槽42の内部に接続され、他端が排出部60に接続された出口配管45と、通電用の直流定電流源46と、この直流定電流源46の正極側に接続され、反応槽42内に設けられた陽極47と、直流定電流源46の負極側に接続された、反応槽42内に設けられた陰極部50とを備えている。
反応槽42としては、内壁をテフロン(登録商標)コートしたステンレス製圧力容器を用いた。反応槽42には、めっき液5が収容される。
陽極47には被めっき金属の板が主に使用される。陽極47に、通電用に電源の正極に接続したリードが接続される。
陰極部50は、図10に示す通り、支持板51と、支持板51上に配置される半導体基板1及び第1電極4と、爪部52と、リード53とを備える。半導体基板1及び第1電極4は、図1に示す通りの構成を有するものである。爪部52は、支持板51上に固定された金属製バネである。第1電極4が形成された半導体基板1の側面と主面の周囲が爪部52で保持されることにより、半導体基板1及び第1電極4が支持板51に圧接される。また、爪部52が第1電極4と接することで、爪部52と第1電極4が電気的に接続される。リード53は、支持板51内の空間に収められており、一端が爪部52に電気的に接続され、かつ他端が電源の負極に電気的に接続される。第1電極4に電源の負極からリード53及び爪部52を通して通電される。
排出部60は、一端が出口配管45に接続され、他端が後述する処理容器64に接続された排出配管61と、この排出配管61から分岐した分岐配管62と、この分岐配管62に設けられた背圧調整弁63と、処理容器64とを備えている。
このように構成された電気めっき装置10による電気めっきの例を以下に説明する。
(実施例1)
半導体基板1としてシリコンウェハを用意した。半導体基板1の主面に、凹部3として孔径(直径)aが10μmで、深さが50μm(アスペクト比が5)のビアを例えばドライエッチングにより形成した。半導体基板1の主面にスパッタリングによって厚さが100nmのTi層と厚さが500nmのCu層の積層膜からなる第1電極4を形成した。Cu層が第1電極4の表面側に位置し、めっき液5と接する。なお、Tiの代わりにCrを用いても良い。以上のようにして得た基材を、めっき前処理として10重量%のHSO4水溶液に1分間浸漬した。この前処理の目的は、第1電極4の表面に形成された自然酸化膜を除去することである。酸化膜の成長状態により、この酸化膜を確実に除去できる前処理液の種類や組成、処理時間を適宜変更することが好ましい。
この基材と陽極を反応槽42内に設置した。陽極には、純Cu板を使用した。めっき液5を反応槽42内に入れ、反応槽42の蓋を閉じて密閉した。第1溶液として、硫酸銅が250g/L、硫酸が50mL/L、Clイオンが60mg/L、ポリエチレングリコールが1g/Lで混合された水溶液を用意した。
COには4Nの液化COボンベを用い、40℃に温調したうえで高圧ポンプと背圧制御により反応槽42内を10MPaに調整した。また、反応槽42も恒温槽41に入れ、40℃に制御した。制御バルブ44に接続されている供給配管43内の圧力も10MPaであった。なお、第1溶液とCOの体積比は7:3すなわちCOが30体積%となるように調整した。第1溶液とCOの体積比は、反応槽42の内容積から第1溶液の体積を差し引いた値をCOの体積とすることで算出される。COが超臨界状態となる臨界点は、31℃、7.4MPaであるが、本実施例では、反応槽42内のCOが確実に超臨界状態となるように、臨界温度+9℃、臨界圧力+2.6MPaのマージンを設けた。これらの値は、反応槽42内の温度や圧力分布等を考慮して適宜決めることができる。
反応槽42内の圧力と温度が所定の値となり、安定したことを確認した。反応槽42内には、第1溶液と超臨界COのミセルが混合されためっき液5が存在していた。超臨界COミセルの粒径分布の中央値(D50)は30μmであり、凹部3の孔径aよりも大きかった。
直流定電流源46の電源を入れ、めっき電流を定電流で所定の時間通電した。めっき電流の電流密度は、陰極電流密度が10mA/cmとなるように調整した。その後、所定の時間通電後、反応槽内を常圧に戻し、Cu被膜が成膜された基材を取出し、水洗・乾燥を行った。
凹部3内に形成されたCuめっきに加工不良はなかった。
(実施例2)
第1溶液として、硫酸ニッケルが370g/L、塩化ニッケルが90g/L、ホウ酸が100g/L、ポリエチレンオキシドアルキルエーテルが10g/L混合された水溶液を用意した。また、陽極として、純Ni板を用意した。
上記第1溶液と陽極を用いること以外は、実施例1と同様にして電気めっきを行ったところ、凹部3内に形成されたNiめっきに加工不良はなかった。
(比較例)
反応槽42内の温度を50℃にして超臨界COミセルの粒径分布の中央値(D50)を5μmとし、凹部3の孔径aよりも小さくすること以外は、実施例1と同様にして電気めっきを行ったところ、凹部3内に形成されたCuめっきに加工不良が生じた。
比較例の加工不良の例として、図11に示す通り、凹部3内のめっき層6に空隙(void)101が発生する、図12に示す通り、凹部3内のめっき層6に継ぎ目(seam)102が発生するなどがあった。これは、凹部3内のミセル濃度が低くならなかったため、凹部3内でのめっき速度が凹部3外に比べ相対的に速くならなかったことが原因と推測される。
以上説明した実施形態の半導体装置の製造方法によれば、凹部が設けられた第1面を有する半導体基板と、第1面に凹部の形状に沿って形成された第1電極と、少なくとも第1電極と接し、被めっき金属イオン及び電解質を含有する溶液と超臨界流体の塊とを含むめっき液を用いる電気めっき法により、第1電極の表面に金属めっきを施すことを含む。また、凹部のアスペクト比を凹部の第1寸法に対する凹部の第2寸法の比で表した時、超臨界流体の塊の粒径分布の中央値が凹部の第1寸法よりも大きい。このような半導体装置の製造方法によれば、凹部のアスペクト比が高い場合にも電気めっき加工の不良を低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体基板、2…第1面、3…凹部、4…第1電極、5…めっき液、6…めっき層、7…抑制剤、8…電流、9…電流、10…電気めっき装置、20…二酸化炭素供給部、21…二酸化炭素ボンベ、22…供給配管、23…供給バルブ、30…温調ポンプ、31…冷却器、32…コンプレッサ、33…圧力計、34…ヒータ、40…めっき処理部、41…恒温槽、42…反応槽、44…制御バルブ、45…出口配管、46…直流定電流源、47…陽極、50…陰極部、51…支持板、52…爪部、53…リード、60…排出部、61…排出配管、62…分岐配管、63…背圧調整弁、64…処理容器、100…制御部、101…空隙(void)、102…継ぎ目(seam)、a…第1寸法。

Claims (7)

  1. 凹部が設けられた第1面を有する半導体基板と、
    前記第1面に前記凹部の形状に沿って形成された第1電極と、
    少なくとも前記第1電極と接し、被めっき金属イオン及び電解質を含有する溶液と超臨界流体の塊とを含むめっき液を用いる電気めっき法により、前記第1電極の表面に金属めっきを施すことを含む、半導体装置の製造方法であり、
    前記凹部のアスペクト比を前記凹部の第1寸法に対する前記凹部の第2寸法の比で表した時、前記超臨界流体の塊の粒径分布の中央値が前記凹部の前記第1寸法よりも大きい、半導体装置の製造方法。
  2. 前記超臨界流体の塊は、超臨界CO2のミセルである、請求項1に記載の半導体装置の製造方法。
  3. 前記凹部は、前記半導体基板の前記第1面に設けられた孔及び溝のうちの少なくとも一方である、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記凹部の前記第1寸法は、前記孔の直径か、前記溝の幅である、請求項3に記載の半導体装置の製造方法。
  5. 前記溶液と前記超臨界流体の合計体積に対する前記超臨界流体の体積比は、50体積%以下である、請求項1~4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記被めっき金属イオンは、Cu、Ni及びAgからなる群から選択される少なくとも1種類の金属のイオンである、請求項1~5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第1電極の電位が負である、請求項1~6のいずれか1項に記載の半導体装置の製造方法。
JP2021149601A 2021-09-14 2021-09-14 半導体装置の製造方法 Pending JP2023042349A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021149601A JP2023042349A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法
KR1020220032502A KR20230039493A (ko) 2021-09-14 2022-03-16 반도체 장치의 제조 방법
TW111109592A TWI836376B (zh) 2021-09-14 2022-03-16 半導體裝置之製造方法
US17/655,083 US11664231B2 (en) 2021-09-14 2022-03-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021149601A JP2023042349A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023042349A true JP2023042349A (ja) 2023-03-27

Family

ID=85478395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021149601A Pending JP2023042349A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11664231B2 (ja)
JP (1) JP2023042349A (ja)
KR (1) KR20230039493A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US10011918B2 (en) * 2014-12-23 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and process of electro-chemical plating
JP6400512B2 (ja) * 2015-03-18 2018-10-03 株式会社東芝 電気めっき方法及び電気めっき装置

Also Published As

Publication number Publication date
KR20230039493A (ko) 2023-03-21
TW202314820A (zh) 2023-04-01
US11664231B2 (en) 2023-05-30
US20230084019A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
KR101105485B1 (ko) 관통전극형 채움 장치 및 방법
TWI225901B (en) Copper-plating solution, plating method and plating apparatus
CN102534714B (zh) 电镀方法
TWI656246B (zh) 電鍍用鹼前處理
JP2006525429A (ja) 湿式処理層の欠陥減少方法及びその装置
US20070080067A1 (en) Pre-treatment to eliminate the defects formed during electrochemical plating
SG175406A1 (en) High speed copper plating bath
JP2008544077A (ja) 電気めっき槽中の金属ナノ結晶体粒子を使用して形成された複合金属層
JP4163728B2 (ja) 電気めっき方法
JP2023042349A (ja) 半導体装置の製造方法
TWI836376B (zh) 半導體裝置之製造方法
JP2016176088A (ja) 電気めっき方法及び電気めっき装置
Koo et al. Electrochemical process for 3D TSV without CMP and lithographic processes
Schmidt et al. Influence of the temperature-dependent Cu+ 1-accelerator complex formation on through-silicon via filling
US10011918B2 (en) Apparatus and process of electro-chemical plating
US20040124088A1 (en) Processing apparatus
Wang et al. Cu array fabrication: An environmentally sustainable approach through bicontinuous microemulsion differential electrodeposition for advanced power device packaging
JP5095423B2 (ja) 電気めっき方法
Jin et al. Higher Aspect Ratio TSV Structure ECP Bottom-Up Plating Process
Gao et al. Prospective application of nanotwinned copper for Damascene via filling and hybrid bonding
Gay et al. A Novel Tool Layout and Process for Single Side Wet Electrochemical Processing of Porous Silicon Carbide Layers without Edge Exclusion
Chuang et al. Through-silicon via arrays manufactured by photo assisted electrochemical etching and copper electroplating under SC-CO 2 environment
Wu et al. A comparison of copper sulfate and methanesulfonate electrolytes in the copper plating process for through silicon via metallization
Sone et al. Nanoscale Cu Wiring by Electrodeposition in Supercritical Carbon Dioxide Emulsified Electrolyte
Jung et al. Electropolishing and electroless plating of copper and tin to replace CMP and lithographic processes in Cu/Sn bump fabrication

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240202