TW202314820A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW202314820A
TW202314820A TW111109592A TW111109592A TW202314820A TW 202314820 A TW202314820 A TW 202314820A TW 111109592 A TW111109592 A TW 111109592A TW 111109592 A TW111109592 A TW 111109592A TW 202314820 A TW202314820 A TW 202314820A
Authority
TW
Taiwan
Prior art keywords
concave portion
electrode
plating
semiconductor device
supercritical
Prior art date
Application number
TW111109592A
Other languages
English (en)
Other versions
TWI836376B (zh
Inventor
樋口和人
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202314820A publication Critical patent/TW202314820A/zh
Application granted granted Critical
Publication of TWI836376B publication Critical patent/TWI836376B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/003—Electroplating using gases, e.g. pressure influence
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導體裝置之製造方法　　本發明之實施方式係關於一種半導體裝置之製造方法。　　本發明提供一種即便於凹部之深寬比較高之情形時加工不良亦較少之半導體裝置之製造方法。　　根據實施方式，提供一種半導體裝置之製造方法，其包括藉由電鍍法而於第1電極之表面實施金屬鍍覆，該電鍍法使用半導體基板、第1電極、及鍍覆液，其中，該半導體基板具有設有凹部之第1面，該第1電極沿凹部之形狀形成於第1面，該鍍覆液至少與第1電極接觸，包括含有被鍍覆金屬離子及電解質之溶液、以及超臨界流體塊。又，將凹部之深寬比以凹部之第2尺寸相對於凹部之第1尺寸之比表示時，超臨界流體塊之粒徑分佈之中央值大於凹部之第1尺寸。

Description

半導體裝置之製造方法
本發明之實施方式係關於一種半導體裝置之製造方法。
TSV(through silicon via，矽穿孔)之通孔直徑隨著半導體元件之積體度提高而逐年變小，將來甚至會要求
Figure 02_image003
5 μm以下之TSV。例如，若將晶片厚度設為50 μm，則此時之深寬比會達到10以上。為了藉由電鍍而無間隙地填埋此種高深寬比之通孔，需要自底向上成長技術，該技術將孔底之鍍覆速度控制得較表面更快。
發明所欲解決之問題在於，可提供一種即便於凹部之深寬比較高之情形時加工不良亦較少的半導體裝置之製造方法。
根據實施方式，提供一種半導體裝置之製造方法，其包括藉由電鍍法而於第1電極之表面實施金屬鍍覆，該電鍍法使用半導體基板、第1電極、及鍍覆液，其中，該半導體基板具有設有凹部之第1面，該第1電極沿凹部之形狀形成於第1面，該鍍覆液至少與第1電極接觸，包括含有被鍍覆金屬離子及電解質之溶液、以及超臨界流體塊。又，將凹部之深寬比以凹部之第2尺寸相對於凹部之第1尺寸之比表示時，超臨界流體塊之粒徑分佈之中央值大於凹部之第1尺寸。
根據實施方式之半導體裝置之製造方法，可提供一種即便於凹部之深寬比較高之情形時加工不良亦較少之半導體裝置之製造方法。
實施方式之半導體裝置之製造方法包括藉由電鍍法而於第1電極之表面實施金屬鍍覆，該電鍍法使用半導體基板、第1電極、及鍍覆液，其中，該半導體基板具有設有凹部之第1面，該第1電極沿凹部之形狀形成於第1面，該鍍覆液包括含有被鍍覆金屬離子及電解質之溶液、以及超臨界流體塊，至少與第1電極接觸。又，將凹部之深寬比以凹部之第2尺寸相對於凹部之第1尺寸之比表示時，超臨界流體塊之粒徑分佈之中央值大於凹部之第1尺寸。凹部之第2尺寸例如為凹部之深度。凹部之第1尺寸例如為與凹部之深度方向交叉(例如垂直)之方向之尺寸。
電鍍例如係將陽極與陰極浸漬於收容有鍍覆液之反應槽內且於陰極使用第1電極而進行。
參照圖1～圖4對實施方式之方法進行說明。
半導體選自例如：矽(Si)；鍺(Ge)；砷化鎵(GaAs)及氮化鎵(GaN)等由III族元素與V族元素之化合物構成之半導體；以及碳化矽(SiC)。根據一例，半導體基板包含矽。再者，此處使用之用語「族」係短週期型週期表之「族」。
半導體基板例如為半導體晶圓。於半導體晶圓，既可摻有雜質，亦可形成有電晶體或二極體等半導體元件。又，半導體晶圓之主面可相對於半導體之任意結晶面平行。半導體晶圓可使用例如主面為(100)面之矽晶圓、主面為(110)面之矽晶圓。
如圖1所示，於半導體基板1之第1面即沿著xy面之主面2設有凹部3。凹部3例如為通孔。凹部3於沿著z軸方向之半導體基板1之厚度方向具有深度。將凹部3之直徑(孔徑)設為a時，凹部3之深寬比以深度(第2尺寸)相對於直徑a(第1尺寸)之比表示。凹部3可於半導體基板1之沿著xy面之主面2設有複數個。
第1電極4沿凹部3之形狀形成於半導體基板1之沿著xy面之主面2。換言之，第1電極4形成於半導體基板1之沿著xy面之主面2、與界定凹部3之側壁面及底面。第1電極4可作為使半導體基板1與鍍層之密接變得良好之密接層發揮功能。第1電極4可由例如Ti/Cu或Ti/Ni/Pd積層膜等形成。再者，亦可代替Ti而使用Cr。第1電極4例如藉由濺鍍、蒸鍍等而形成。又，於以圖案狀進行鍍覆之情形時，可於第1電極上形成僅使要進行鍍覆之部分開口之抗蝕圖案。
鍍覆液5至少與第1電極4接觸。鍍覆液5例如為包括含有被鍍覆金屬離子與電解質之溶液(以下稱為第1溶液)、及超臨界流體塊之混合鍍覆液。作為被鍍覆金屬之例，例如可使用選自Cu、Ni、Ag、Cu合金、Ni合金、Ag合金中之至少1種。作為第1溶液之例，可例舉包含硫酸銅五水合物及硫酸之硫酸銅鍍覆液、包含焦磷酸銅及焦磷酸鉀之焦磷酸銅鍍覆液、包含胺基磺酸鎳及硼之胺基磺酸鎳鍍覆液等。
於由溫度與壓力決定之物質之狀態圖中，超臨界流體係不屬於固體、液體、氣體中之任一者之狀態之流體，其主要特徵為高擴散性、高密度、零表面張力等，與使用普通液體之製程相比，可期待奈米級之滲透性、高速反應。作為超臨界流體之例，可例舉超臨界CO 2。CO 2成為超臨界狀態之臨界點為31℃、7.4 MPa，在此以上之溫度、壓力下成為超臨界流體。
作為超臨界流體塊之例，可例舉超臨界CO 2之微胞。
鍍覆液5可包含對超臨界CO 2與水具有相溶性之有機材料、界面活性劑中之至少一者作為添加劑。超臨界CO 2雖不與含有電解質之水溶液混合，但若於其等之中添加上述添加劑，則會產生乳濁化，而獲得超臨界CO 2乳液(SCE：Supercritical CO 2Emulsion)。作為界面活性劑之例，可例舉聚氧化乙烯烷基醚。另一方面，作為對超臨界CO 2與水具有相溶性之有機材料之例，可例舉聚乙二醇。藉由能夠減小超臨界CO 2之界面張力之添加劑，超臨界CO 2微胞之粒徑趨於變小。
於鍍覆液5中，第1溶液與超臨界流體之合計體積中之超臨界流體之體積比率可設為50體積%以下。藉此，能夠實現穩定之電鍍。若超臨界流體之體積比率超過50體積%，則可能會成為超臨界流體中分散有第1溶液之乳液，電流無法穩定地流動。又，於超臨界流體之體積比率為50體積%以下之範圍內，存在超臨界流體之體積比率越小，則超臨界流體塊粒徑越小之傾向。第1溶液與超臨界流體之合計體積中之超臨界流體之體積比率，較理想為設成5體積%以上。藉此，能夠實現鍍覆液5之動黏度之降低、及被鍍覆金屬之擴散常數增加。由此，第1溶液與超臨界流體之合計體積中之超臨界流體之體積比率，較理想為設成5體積%以上50體積%以下。進而較佳之範圍為5體積%以上30體積%以下。
使超臨界流體塊之粒徑分佈之中央值(D50)大於凹部之第1尺寸。另一方面，於凹部為通孔之情形時，凹部之第1尺寸為通孔之直徑a。又，於凹部為槽之情形時，由於凹部之深寬比以槽之深度(第2尺寸)相對於槽之寬度(第1尺寸)之比表示，故第1尺寸為槽之寬度。例如於沿半導體基板1之沿著xy面之主面之y軸方向形成槽之情形時，槽之沿著x軸方向之寬度、即較短之寬度為第1尺寸。於半導體基板1，可設置通孔、槽、或者通孔與槽之兩者。圖2表示超臨界CO 2微胞之粒徑分佈中之D50值與凹部3之直徑a之關係。藉由使超臨界CO 2微胞之粒徑(D50)大於直徑a，能夠使凹部3內之超臨界CO 2微胞之濃度，低於較凹部3更靠外側(例如半導體基板1之主面2)之超臨界CO 2微胞之濃度。
圖5表示使鍍覆液5中之超臨界CO 2之體積比率變化時之鍍覆液5之電流-電壓特性。圖5中之橫軸為過電壓(overpotential)η(V)，縱軸為電流密度(Current Density)J(mA/cm 2)。將包含10體積%之超臨界CO 2之鍍覆液5之電流電壓曲線設為C 1，將包含30體積%之超臨界CO 2之鍍覆液5之電流電壓曲線設為C 2，將不含超臨界CO 2之鍍覆液5之電流電壓曲線設為C 3。根據圖5明確得知，與電流電壓曲線C 3相比，電流電壓曲線C 1、電流電壓曲線C 2之電流密度較低。據此可知，若使鍍覆液5中之超臨界CO 2濃度增加，則可抑制電沈積反應。因此，藉由降低凹部3內之超臨界CO 2微胞之濃度，能夠減小因超臨界CO 2抑制電沈積反應所帶來之影響。由此，能夠加快凹部3內之鍍覆速度。
另一方面，超臨界CO 2能夠降低鍍覆液之動黏度，進而能夠提高被鍍覆金屬離子之擴散常數。結果，能夠促進向凹部3內之離子供給，因此不會引起凹部3內之離子枯竭，而可持續進行鍍層之析出。例如圖3所例示，鍍層6之析出從界定凹部3之底部向沿著z軸方向之上方進行，從而可如圖4所例示，以鍍層6無間隙地填埋凹部3內。
如上所述，藉由使超臨界CO 2微胞之粒徑分佈之中央值大於凹部之第1尺寸(例如直徑a)，能夠使凹部3內之超臨界CO 2微胞之濃度，低於較凹部3更靠外側之超臨界CO 2微胞之濃度。結果，能夠加快凹部3內之鍍覆速度。此外，由於能夠促進向凹部3內之離子供給，故不會引起凹部3內之離子枯竭，而可持續進行鍍層之析出。因此，能夠減少提高凹部3之深寬比時之加工不良。
以下對超臨界流體塊之粒徑分佈之測定方法進行說明。使用設有能夠從外部進行光學測定之透過窗之壓力容器，對容器內部之鍍覆液5中之超臨界流體塊進行光學觀察。塊之粒徑可拍攝光學顯微鏡照片，利用Image J soft ware解析並求出所拍攝之資料(參照Andrew J.Worthen等人、Carbon Dioxide-in-Water Foams Stabilized with Nanoparticles and Surfactant Acting in Synergy、AIChE Journal、September 2013 Vol. 59, No.9之3490-3501頁中之例如3493頁左欄)。又，壓力容器可使用例如帶有二個藍寶石窗之高壓觀察用單元(參照Aya Mizushima等人、Nanograin deposition via an electroplating reaction in an emulsion of dense carbon dioxide in a nickel electroplating solution using nonionic fluorinated surfactant、Surface ＆ Coatings Technology 194 (2005) 149-156之150頁及圖2)。
凹部之深寬比並無特別限定，可為大於0之任意值。作為一例，可例舉1以上。
實施方式之方法可於電鍍步驟之前，具備將第1電極之表面之氧化物去除之步驟。又，亦可於電鍍步驟之後，具備清洗步驟、及乾燥步驟。
再者，提出於藉由電鍍而在半導體基板之凹部中填埋導電材料時，將有機材料作為鍍覆抑制劑添加至鍍覆液中。作為有機材料之例，可例舉聚乙二醇(PEG)等。參照圖6～圖8來說明此種參考例。對於與圖1所示相同之構件，標註相同符號並省略說明。如圖6所示，包含有機材料之鍍覆抑制劑7吸附在形成於半導體基板1之沿著xy面之主面上、與界定凹部3之側壁面及底面的第1電極4上。由於該吸附速度依存於抑制劑7之擴散，故與向凹部3之開口上端附近之吸附量相比，向凹部3內之底部附近之吸附量變少。結果，如圖7所示，電流8集中於凹部3內之底部附近，就結果而言，凹部3之底部處之鍍層6之析出速度加快。其後，如圖8所示，凹部3內之底部附近之抑制劑7埋沒於鍍層6內，進而電流9集中而使鍍層6成長。該等一連串步驟被稱為正反饋模型。另一方面，鍍覆液中之金屬離子濃度與抑制劑7相比較高，但金屬離子之供給依存於擴散。因此，若凹部3之深寬比增加，則於鍍覆液之對流無法到達之凹部3內之底部附近，金屬離子枯竭，會產生實質上無法形成鍍層之加工不良。
參照圖9及圖10對實施方式之方法所使用之電鍍裝置之一例進行說明。
電鍍裝置10具備二氧化碳供給部20、調溫泵30、鍍覆處理部40、排出部60、及將其等進行聯合控制之控制部100。
二氧化碳供給部20具備：二氧化碳儲氣罐21，其中儲存有高壓二氧化碳；供給配管22，其一端連接於該二氧化碳儲氣罐21，且另一端連接於調溫泵30；及供給閥23，其控制該供給配管22之流量。
調溫泵30具備：冷卻器31，其將從供給配管22供給之二氧化碳氣體冷卻而液化；壓縮機32，其將液化二氧化碳壓縮；加熱器34，其將液化二氧化碳加熱；及壓力計33，其連接於該加熱器34之出口側。
加熱器34將二氧化碳加熱至其臨界溫度31.1℃以上。壓縮機32將液化二氧化碳加壓至特定壓力，例如將二氧化碳加壓至其臨界壓力7.38 MPa以上。
鍍覆處理部40具備：恆溫槽41；反應槽42，其配置於該恆溫槽41內，收容鍍覆液L；供給配管43，其一端連接於加熱器34出口，另一端連接於反應槽42內部；控制閥44，其控制該供給配管43之流量；出口配管45，其一端連接於反應槽42之內部，另一端連接於排出部60；通電用之直流定電流源46；陽極47，其連接於該直流定電流源46之正極側，設置於反應槽42內；及陰極部50，其連接於直流定電流源46之負極側，且設置於反應槽42內。
作為反應槽42，使用內壁經過鐵氟龍(註冊商標)塗佈之不鏽鋼製壓力容器。反應槽42中收容有鍍覆液5。
陽極47主要使用被鍍覆金屬之板。於陽極47，連接有通電用之連接於電源正極之引線。
如圖10所示，陰極部50具備支持板51、配置於支持板51上之半導體基板1及第1電極4、爪部52、及引線53。半導體基板1及第1電極4具有如圖1所示之構成。爪部52係固定於支持板51上之金屬製彈簧。藉由利用爪部52來保持形成有第1電極4之半導體基板1之側面與主面之周圍，而將半導體基板1及第1電極4壓接於支持板51。又，藉由爪部52與第1電極4接觸，而將爪部52與第1電極4電性連接。引線53收納於支持板51內之空間，一端電性連接於爪部52，且另一端電性連接於電源之負極。從電源之負極通過引線53及爪部52而對第1電極4通電。
排出部60具備：排出配管61，其一端連接於出口配管45，另一端連接於下述處理容器64；分支配管62，其從該排出配管61分支；背壓調整閥63，其設置於該分支配管62；及處理容器64。
以下，說明利用如此構成之電鍍裝置10進行之電鍍之例。
(實施例1)  準備矽晶圓作為半導體基板1。藉由例如乾式蝕刻，於半導體基板1之主面形成孔徑(直徑)a為10 μm且深度為50 μm(深寬比為5)之通孔作為凹部3。於半導體基板1之主面，藉由濺鍍而形成包含厚度為100 nm之Ti層與厚度為500 nm之Cu層之積層膜之第1電極4。Cu層位於第1電極4之表面側，與鍍覆液5接觸。再者，亦可代替Ti而使用Cr。作為鍍覆前處理，將以如上方式獲得之基材於10重量%之H 2SO 4水溶液中浸漬1分鐘。該前處理之目的在於，將形成於第1電極4之表面之自然氧化膜去除。較佳為，根據氧化膜之成長狀態而適當變更能夠確實地去除該氧化膜的前處理液之種類、組成、處理時間。
將該基材與陽極設置於反應槽42內。陽極使用純Cu板。將鍍覆液5放入反應槽42內，蓋上反應槽42之蓋而密閉。作為第1溶液，準備由250 g/L之硫酸銅、50 mL/L之硫酸、60 mg/L之Cl離子、1 g/L之聚乙二醇混合而成之水溶液。
CO 2使用4 N之液化CO 2儲氣罐，調溫至40℃，並藉由高壓泵與背壓控制而將反應槽42內調整為10 MPa。又，反應槽42亦被置入恆溫槽41，控制為40℃。連接於控制閥44之供給配管43內之壓力亦為10 MPa。再者，第1溶液與CO 2之體積比調整為7：3，即以CO 2成為30體積%之方式調整。第1溶液與CO 2之體積比係藉由將從反應槽42之內容積減去第1溶液之體積所得之值作為CO 2之體積而算出。CO 2成為超臨界狀態之臨界點為31℃、7.4 MPa，但本實施例中係以反應槽42內之CO 2確實地成為超臨界狀態之方式設置臨界溫度＋9℃、臨界壓力＋2.6 MPa之裕度。該等值可考慮反應槽42內之溫度或壓力分佈等來適當決定。
確認反應槽42內之壓力與溫度穩定，為特定之值。反應槽42內，存在有第1溶液與超臨界CO 2之微胞混合而成之鍍覆液5。超臨界CO 2微胞之粒徑分佈之中央值(D50)為30 μm，大於凹部3之孔徑a。
接通直流定電流源46之電源，將鍍覆電流以定電流通電特定時間。鍍覆電流之電流密度以陰極電流密度成為10 mA/cm 2之方式調整。其後，在通電特定時間後，將反應槽內恢復至常壓，將成膜有Cu覆膜之基材取出，進行水洗、乾燥。
形成於凹部3內之Cu鍍膜無加工不良。
(實施例2)  作為第1溶液，準備由370 g/L之硫酸鎳、90 g/L之氯化鎳、100 g/L之硼酸、10 g/L之聚氧化乙烯烷基醚混合而成之水溶液。又，作為陽極，準備純Ni板。
除使用上述第1溶液與陽極以外，以與實施例1同樣之方式進行電鍍，結果在形成於凹部3內之Ni鍍層中無加工不良。
(比較例)  除將反應槽42內之溫度設為50℃，且將超臨界CO 2微胞之粒徑分佈之中央值(D50)設為5 μm，使其小於凹部3之孔徑a以外，以與實施例1同樣之方式進行電鍍，結果形成於凹部3內之Cu鍍膜產生了加工不良。
作為比較例之加工不良之例，有以下等示例：如圖11所示，凹部3內之鍍層6產生空隙(void)101；如圖12所示，凹部3內之鍍層6產生接縫(seam)102。推測其原因在於，因凹部3內之微胞濃度並未變低，導致凹部3內之鍍覆速度並未比凹部3外相對更快。
根據以上所說明之實施方式之半導體裝置之製造方法，其包括藉由電鍍法而於第1電極之表面實施金屬鍍覆，該電鍍法使用半導體基板、第1電極、及鍍覆液，其中，該半導體基板具有設有凹部之第1面，該第1電極沿凹部之形狀形成於第1面，該鍍覆液至少與第1電極接觸，包括含有被鍍覆金屬離子及電解質之溶液、以及超臨界流體塊。又，將凹部之深寬比以凹部之第2尺寸相對於凹部之第1尺寸之比表示時，超臨界流體塊之粒徑分佈之中央值大於凹部之第1尺寸。根據此種半導體裝置之製造方法，於凹部之深寬比較高之情形時亦可減少電鍍加工之不良。
以下附記實施方式之發明。
[1]  一種半導體裝置之製造方法，其包括藉由電鍍法而於第1電極之表面實施金屬鍍覆，該電鍍法使用半導體基板、上述第1電極、及鍍覆液，其中  該半導體基板具有設有凹部之第1面，  該第1電極沿上述凹部之形狀形成於上述第1面；  該鍍覆液至少與上述第1電極接觸，包括含有被鍍覆金屬離子及電解質之溶液、以及超臨界流體塊；且  將上述凹部之深寬比以上述凹部之第2尺寸相對於上述凹部之第1尺寸之比表示時，上述超臨界流體塊之粒徑分佈之中央值大於上述凹部之上述第1尺寸。
[2]  如[1]之半導體裝置之製造方法，其中上述超臨界流體塊係超臨界CO 2之微胞。
[3]  如[1]或[2]之半導體裝置之製造方法，其中上述凹部係設置於上述半導體基板之上述第1面之孔及槽中之至少一者。
[4]  如[3]之半導體裝置之製造方法，其中上述凹部之上述第1尺寸為上述孔之直徑或上述槽之寬度。
[5]  如[1]至[4]中任一項之半導體裝置之製造方法，其中上述超臨界流體相對於上述溶液與上述超臨界流體之合計體積之體積比為50體積%以下。
[6]  如[1]至[5]中任一項之半導體裝置之製造方法，其中上述被鍍覆金屬離子係選自由Cu、Ni及Ag所組成之群中之至少1種金屬之離子。
[7]  如[1]至[6]中任一項之半導體裝置之製造方法，其中上述第1電極之電位為負。
對本發明之若干實施方式進行了說明，但該等實施方式係作為例提出，並不意圖限定發明之範圍。該等新穎之實施方式能夠以其他多種方式實施，且能夠在不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施方式及其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及與其相同之範圍內。
1:半導體基板 2:主面 3:凹部 4:第1電極 5:鍍覆液 6:鍍層 7:抑制劑 8:電流 9:電流 10:電鍍裝置 20:二氧化碳供給部 21:二氧化碳儲氣罐 22:供給配管 23:供給閥 30:調溫泵 31:冷卻器 32:壓縮機 33:壓力計 34:加熱器 40:鍍覆處理部 41:恆溫槽 42:反應槽 43:供給配管 44:控制閥 45:出口配管 46:直流定電流源 47:陽極 50:陰極部 51:支持板 52:爪部 53:引線 60:排出部 61:排出配管 62:分支配管 63:背壓調整閥 64:處理容器 100:控制部 101:空隙 102:接縫 a:凹部之直徑(孔徑) C 1:電流電壓曲線 C 2:電流電壓曲線 C 3:電流電壓曲線 D50:中央值
圖1係表示實施方式之方法中包含之步驟之一例之概略的剖視圖。  圖2係表示超臨界CO 2之微胞之粒徑之體積分佈之圖。  圖3係表示實施方式之方法中包含之步驟之一例之概略的剖視圖。  圖4係表示實施方式之方法中包含之步驟之一例之概略的剖視圖。  圖5係表示使超臨界CO 2之體積比率變化時之鍍覆液之電流-電壓特性的曲線。  圖6係表示藉由參考例之方法執行之鍍覆步驟之概略的剖視圖。  圖7係表示藉由參考例之方法執行之鍍覆步驟之概略的剖視圖。  圖8係表示藉由參考例之方法執行之鍍覆步驟之概略的剖視圖。  圖9係表示實施方式之方法中使用之電鍍裝置之一例之概略構成的圖。  圖10係表示圖9所示之電鍍裝置之陰極部之一例之概略構成的剖視圖。  圖11係表示藉由比較例之方法而實施了電鍍之半導體基板之一例的模式圖。  圖12係表示藉由比較例之方法而實施了電鍍之半導體基板之另一例的模式圖。
1:半導體基板
2:主面
3:凹部
4:第1電極
5:鍍覆液
a:凹部之直徑(孔徑)

Claims (7)

  1. 一種半導體裝置之製造方法，其包括藉由電鍍法而於第1電極之表面實施金屬鍍覆，該電鍍法使用半導體基板、上述第1電極、及鍍覆液，  該半導體基板具有設有凹部之第1面，  該第1電極沿上述凹部之形狀形成於上述第1面，  該鍍覆液至少與上述第1電極接觸，包括含有被鍍覆金屬離子及電解質之溶液、以及超臨界流體塊；且  將上述凹部之深寬比以上述凹部之第2尺寸相對於上述凹部之第1尺寸之比表示時，上述超臨界流體塊之粒徑分佈之中央值大於上述凹部之上述第1尺寸。
  2. 如請求項1之半導體裝置之製造方法，其中上述超臨界流體塊係超臨界CO 2之微胞。
  3. 如請求項1或2之半導體裝置之製造方法，其中上述凹部係設置於上述半導體基板之上述第1面之孔及槽中之至少一者。
  4. 如請求項3之半導體裝置之製造方法，其中上述凹部之上述第1尺寸為上述孔之直徑或上述槽之寬度。
  5. 如請求項1或2之半導體裝置之製造方法，其中上述超臨界流體相對於上述溶液與上述超臨界流體之合計體積之體積比為50體積%以下。
  6. 如請求項1或2之半導體裝置之製造方法，其中上述被鍍覆金屬離子係選自由Cu、Ni及Ag所組成之群中之至少1種金屬之離子。
  7. 如請求項1或2之半導體裝置之製造方法，其中上述第1電極之電位為負。
TW111109592A 2021-09-14 2022-03-16 半導體裝置之製造方法 TWI836376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149601A JP2023042349A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法
JP2021-149601 2021-09-14

Publications (2)

Publication Number Publication Date
TW202314820A true TW202314820A (zh) 2023-04-01
TWI836376B TWI836376B (zh) 2024-03-21

Family

ID=85478395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109592A TWI836376B (zh) 2021-09-14 2022-03-16 半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US11664231B2 (zh)
JP (1) JP2023042349A (zh)
KR (1) KR20230039493A (zh)
TW (1) TWI836376B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US10011918B2 (en) * 2014-12-23 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and process of electro-chemical plating
JP6400512B2 (ja) * 2015-03-18 2018-10-03 株式会社東芝 電気めっき方法及び電気めっき装置

Also Published As

Publication number Publication date
US20230084019A1 (en) 2023-03-16
KR20230039493A (ko) 2023-03-21
TWI836376B (zh) 2024-03-21
US11664231B2 (en) 2023-05-30
JP2023042349A (ja) 2023-03-27

Similar Documents

Publication Publication Date Title
TWI225901B (en) Copper-plating solution, plating method and plating apparatus
US7776741B2 (en) Process for through silicon via filing
US20210222314A1 (en) Cobalt Filling of Interconnects in Microelectronics
US9435049B2 (en) Alkaline pretreatment for electroplating
JP2006525429A (ja) 湿式処理層の欠陥減少方法及びその装置
US20070080067A1 (en) Pre-treatment to eliminate the defects formed during electrochemical plating
JP2008544077A (ja) 電気めっき槽中の金属ナノ結晶体粒子を使用して形成された複合金属層
Yin et al. Toward a better understanding of the effect of Cu electroplating process parameters on Cu 3 Sn voiding
TWI506727B (zh) Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process
CN113930813A (zh) 一种应用于晶圆级封装的电镀铜溶液及其电镀工艺
TWI638069B (zh) 電氣鍍敷裝置
TWI836376B (zh) 半導體裝置之製造方法
Koo et al. Electrochemical process for 3D TSV without CMP and lithographic processes
Chourou et al. Gold electrodeposition into porous silicon: Comparison between meso‐and macroporous silicon
TWI617699B (zh) Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure
Wu et al. Dual effects of CTAB on Co-deposition of SiC/Cu in micro via
KR101605811B1 (ko) Ｔｓｖ 충전용 전해 구리 도금액 및 이를 이용한 ｔｓｖ의 충전방법
Weber et al. Investigations of solution variables in a contactless copper electrodeposition process for 3D packaging applications
Gao et al. Prospective application of nanotwinned copper for Damascene via filling and hybrid bonding
JP5095423B2 (ja) 電気めっき方法
Chuang et al. Through-silicon via arrays manufactured by photo assisted electrochemical etching and copper electroplating under SC-CO 2 environment
Jin et al. Higher Aspect Ratio TSV Structure ECP Bottom-Up Plating Process
Wang et al. Cu array fabrication: An environmentally sustainable approach through bicontinuous microemulsion differential electrodeposition for advanced power device packaging
Defforge et al. Copper electrochemical deposition in macroporous silicon arrays for through silicon via applications
JP2012092366A (ja) 銅の電着方法