CN109219883A - 存储器胞元和存储器阵列 - Google Patents

存储器胞元和存储器阵列 Download PDF

Info

Publication number
CN109219883A
CN109219883A CN201780030983.5A CN201780030983A CN109219883A CN 109219883 A CN109219883 A CN 109219883A CN 201780030983 A CN201780030983 A CN 201780030983A CN 109219883 A CN109219883 A CN 109219883A
Authority
CN
China
Prior art keywords
transistor
memory cell
bit line
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780030983.5A
Other languages
English (en)
Other versions
CN109219883B (zh
Inventor
G·杨
S·J·马修
R·辛噶纳马拉
V·奈尔
S·J·德尔纳
M·A·肖尔
B·基思
F·A·席赛克-艾吉
D·T·N·德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109219883A publication Critical patent/CN109219883A/zh
Application granted granted Critical
Publication of CN109219883B publication Critical patent/CN109219883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含一种具有第一与第二晶体管，和相对于所述第一与第二晶体管竖直地位移的电容器的存储器胞元。所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的第一节点、与所述第二晶体管的源极/漏极区域电耦合的第二节点和所述第一节点与第二节点之间的电容器介电材料。一些实施例包含一种具有相对于彼此竖直地位移的第一与第二晶体管和所述第一晶体管与第二晶体管之间的电容器的存储器胞元。所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的第一节点、与所述第二晶体管的源极/漏极区域电耦合的第二节点和所述第一节点与第二节点之间的电容器介电材料。

Description

存储器胞元和存储器阵列
技术领域
存储器胞元，例如具有两个晶体管和一个电容器的存储器胞元(即，2T-1C存储器胞元)。存储器阵列包括2T-1C存储器胞元。
背景技术
动态随机存取存储器(DRAM)用于调制解调器计算架构中。与替代类型的存储器相比，DRAM可提供结构简单、低成本且速度快的优点。
目前，DRAM通常利用具有一个电容器结合晶体管的存储器胞元(所谓的1T-1C存储器胞元)，其中电容器与晶体管的源极/漏极区域耦合。当前1T-1C配置的可扩展性的一个局限性在于，证明难以将具有足够高电容的电容器并入到高集成度的架构中。因此，需要开发适合于并入到高集成度的现代存储器架构中的新存储器胞元配置。如另一DRAM胞元，根据现有技术在图1中示意性地说明2T-1C存储器胞元配置，包含两个晶体管和一个电容器。
附图说明
图1是具有2个晶体管和1个电容器的现有技术存储器胞元的示意图。
图2是展示具有2个晶体管和1个电容器的存储器胞元的实例配置的存储器阵列区域的图解横截面侧视图。
图3是图2的存储器阵列的图解俯视图。
图4是展示具有2个晶体管和1个电容器的存储器胞元的另一实例配置的存储器阵列的图解横截面侧视图。
图5是展示具有2个晶体管和1个电容器的存储器胞元的另一实例配置的存储器阵列区域的图解横截面侧视图。
图6是具有2个晶体管和1个电容器的存储器胞元的区域另一实例配置的横截面侧视图。
图7是展示具有2个晶体管和1个电容器的存储器胞元的另一实例配置的另一存储器阵列区域的图解横截面侧视图。
图8是展示具有2个晶体管和1个电容器的存储器胞元的另一实例配置的存储器阵列的图解横截面侧视图。
图9到13是展示此类晶体管的实例实施例配置的2T-1C存储器胞元的晶体管中的一个的扩展区域。
具体实施方式
一些实施例包含2T-1C配置，其中两个或多于两个组件相对于彼此竖直堆叠以便增加集成。下文参考图2到13描述堆叠布置的特定实例实施例。
再次参考图1，实例现有技术2T-1C存储器胞元配置2包含两个晶体管和一个电容器。将两个晶体管标注为T1和T2，且将电容器标注为CAP。
T1的源极/漏极区域与电容器(CAP)的第一节点连接，且T1的另一源极/漏极区域与第一比较位线(BL-1)连接。T1的栅极与字线(WL)连接。T2的源极/漏极区域与电容器(CAP)的第二节点连接，且T2的另一源极/漏极区域与第二比较位线BL-2连接。T2的栅极与字线(WL)连接。
比较位线BL-1和BL-2延伸到电路系统4，其比较所述两个比较位线的电性质(例如，电压)以确定存储器胞元2的存储器状态。2T-1C存储器胞元的优点在于可通过彼此比较两个比较位线BL-1和BL-2的电性质而确定存储器状态，且因此可省略与现有技术存储器(例如IT-1C存储器)相关联的参考位线。
图1的2T-1C配置可用于动态随机存取存储器(DRAM)和/或其它类型的存储器中。
图2展示包括实例2T-1C存储器胞元的存储器阵列10的区域。具体地说，说明一对邻近的存储器胞元12和12a。虚线13划分存储器胞元12的近似边界。存储器胞元12和12a大体上彼此相同，其中术语“大体上相同”意味着存储器胞元在制造和测量的合理容限内相同。
存储器阵列10的所说明的部分通过底部15支撑。所述底部可包括半导体材料；且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。所述底部可被称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，和(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指代任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，所述底部可对应于容纳与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。底部15经展示与阵列10的各组件间隔开以指示其它电路系统或组件可在阵列10与底部15之间。层间绝缘膜17可介入于底部15与阵列10之间。尽管膜17仅展示于图2中，但应理解，其还可存在于其它图式中所展示的实施例中。膜17可包括任何合适的电绝缘材料或包含例如二氧化硅、氮化硅等等的绝缘材料的组合。
在所说明的实施例中，绝缘膜17具有大体上平面上表面，且比较位线(BL-1、BL-2、BL-1a和BL-2a)安置于此上表面上且彼此平行。术语“大体上平面”是指在制造和测量的合理容限内为平面。
存储器胞元12包括一对比较位线BL-1和BL-2，且包括分别在位线BL-1和BL-2上方的晶体管T1和T2。类似地，存储器胞元12a包括一对比较位线BL-1a和BL-2a，且包括晶体管T1a和T2a。比较位线BL-1和BL-2与用于彼此比较比较位线的电性质的上文参考图1所描述的类型的电路系统4电耦合，且类似地，比较位线BL-1a和BL-2a与用于彼此比较比较位线的电性质的电路系统4a电耦合。各自充当读出放大器的电路系统4和4a可相对于阵列10处于任何合适位置，且可例如在阵列10与底部15之间、从阵列10横向偏移等等。电路系统4和4a可进一步连同其它电路一起并入到底部15中以作为读出放大器，所述其它电路可用于存取阵列10以从阵列10读取数据或将数据写入到所述阵列中。在层间绝缘膜介入于阵列10与底部15之间的应用中，可在层间绝缘膜中形成多个通孔以将阵列10的字线WL和位线BL电连接到可形成在底部15中的电路，例如读出放大器4和4a。
在所说明的实施例中，存储器胞元12的比较位线BL-1和BL-2相对于彼此横向位移，且类似地，晶体管T1和T2相对于彼此横向位移。晶体管T1和T2经展示彼此处于共用水平平面中(即，彼此水平对准)，但在其它实施例中可相对于彼此竖直地偏移。
晶体管T1和T2包括栅极14和16；且类似地，晶体管T1a和T2a包括栅极14a和16a。存储器胞元12和12a在存储器阵列内彼此处于一共用行中，且因此字线(WL)跨越所有晶体管T1、T1a、T2和T2a延伸且包括此类晶体管的栅极。字线和位线可包括任何合适的导电材料，包含例如各种金属(例如，钨、钛等等)，含金属的组合物(例如，金属氮化物、金属碳化物、金属硅化物等等)，导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等等)等等中的一或多种。字线和位线可包括彼此相同的组合物，或可包括相对于彼此不同的组合物。
半导体支柱18和20从比较位线BL-1和BL-2向上延伸。此类半导体支柱可包括任何合适的半导体材料，包含例如硅和锗中的一个或两个。类似的半导体支柱18a和20a从比较位线BL-1a和BL-2a向上延伸。
通过栅极介电材料22使晶体管栅极14与半导体支柱18间隔开，且通过栅极介电材料24使晶体管栅极16与半导体支柱20间隔开。栅极介电材料22和24可包括任何合适的组合物或组合物的组合；包含例如二氧化硅、氮化硅、高K介电材料、铁电材料等等。类似的栅极介电材料22a和24a在晶体管T1a和T2a内。
晶体管T1包括支柱18的半导体材料内的沟道区域26，且包括所述沟道区域的相对侧上的源极/漏极区域28和30。所述源极/漏极区域和沟道区域可掺杂有任何合适的掺杂物。在一些实施例中，源极/漏极区可为n型多掺杂的，并且在其它实施例中，可为p型多掺杂的。
晶体管T2包括支柱20的半导体材料内的沟道区域32，且包括所述沟道区域的相对侧上的源极/漏极区域34和36。在一些实施例中，源极/漏极区域28和30可分别被称为第一和第二源极/漏极区域；且源极/漏极区域34和36可分别被称为第三和第四源极/漏极区域。
晶体管T1a和T2a包括源极/漏极区域(28a/30a/34a/36a)和沟道区域(26a/32a)，类似于参考晶体管T1和T2所描述的那些。
存储器胞元12包括电容器38，其相对于晶体管T1和T2竖直地位移，且在所说明的实施例中在晶体管T1和T2上方。所述电容器包括外部节点(或第一节点)40、内部节点(或第二节点)42和内部节点与外部节点之间的电容器介电材料44。在所示实施例中，外部节点40为容器形，且内部节点42和电容器介电材料44延伸到容器形外部节点中。在其它实施例中，外部节点可具有不同配置(例如，平面配置)。
内部节点40和外部节点42可包括任何合适的导电组合物或导电组合物的组合；包含例如各种金属(例如，钨、钛等等)，含金属的材料(例如，金属氮化物、金属硅化物、金属碳化物等等)，导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等等)等等中的一或多种。内部节点40和外部节点42在一些实施例中可包括彼此相同的组合物，且在其它实施例中可包括相对于彼此不同的组合物。
电容器介电材料44可包括任何合适的组合物或组合物的组合。在一些实施例中，电容器介电材料可包括非铁电材料，且例如可由二氧化硅、氮化硅、氧化铝、二氧化铪、氧化锆等中的一或多种组成。在一些实施例中，电容器介电材料可包括铁电材料。举例来说，电容器介电材料可包括一或多种材料、主要由一或多种材料组成或由一或多种材料组成，所述一或多种材料选自由以下组成的群组：过渡金属氧化物、锆、氧化锆、铪、二氧化铪、钛酸铅锆、氧化钽和钛酸钡锶；且在所述一或多种材料中具有包括以下中的一或多种的掺杂物：硅、铝、镧、钇、铒、钙、镁、铌、锶和稀土元素。
在所示实施例中，外部电极40与晶体管T1的第一源极/漏极区域28电耦合，且内部电极42与晶体管T2的第三源极/漏极区域34电耦合。晶体管T1的第二源极/漏极区域30与比较位线BL-1电耦合且晶体管T2的第四源极/漏极区域36与比较位线BL-2电耦合。电容器38，连同晶体管T1和T2以及比较位线BL-1和BL-2一起形成上文参考图1所描述的类型的2T-1C存储器胞元。
内部电极42经展示具有从容器形外部电极40内部延伸到容器形外部电极外部并与源极/漏极区域34电接触的单个均质组合物。在其它实施例中，容器形外部电极40外部的内部电极42的所说明的部分中的至少一些可由导电互连件替换，所述导电互连件可或可不具有与内部电极42相同的组合物。
存储器胞元12a包括类似于存储器胞元12的电容器30的电容器38a(其中电容器38a包括第一节点40a、第二节点42a和电容器介电材料44a)，且还包括上文参考图1所描述的类型的2T-1C存储器胞元。
绝缘材料48经展示环绕存储器胞元12和12a的各个组件。此类绝缘材料可包括任何合适的组合物或组合物的组合；包含例如二氧化硅、氮化硅、硼磷硅酸盐玻璃、旋涂式电介质等等中的一或多种。尽管绝缘材料48被展示为单个均质材料，但是在其它实施例中，绝缘材料可包含两种或多于两种离散绝缘组合物。
图3是展示一系列字线(WL)与比较位线(BL-1、BL-2、BL-1a和BL-2a)之间的实例实施例关系的存储器阵列10的区域的俯视图。图2的横截面沿着图3的线2-2。
在一些实施例中，类似于图2和3的配置的配置可并入到经堆叠的存储器阵列层中。在此类实施例中，第二层可在第一层上方且经倒转使得比较位线在所述层之间可共享。图4展示经堆叠的存储器阵列层的实例布置50的区域，其中第二层54在第一层52上方。
第一层52包括在图2和3中所描述的类型的存储器胞元12和12a。第二层54包括类似的存储器胞元12b和12c，除第二存储器胞元相对于第一存储器胞元倒转以外。存储器胞元12b包括第一晶体管T1b与第二晶体管T2b，且存储器胞元12c包括第一晶体管T1c与第二晶体管T2c。存储器胞元12b和12c分别包括电容器38b和38c。将跨越存储器胞元12和12a延伸的字线标注为第一字线(WL1)，且将跨越存储器胞元12b和12c的字线标注为第二字线(WL2)。
在一些实施例中，穿过比较位线BL-1、BL-2、BL-1a和BL-2a的轴线53可被视为界定镜平面，且存储器胞元12b和12c可跨越所述镜平面大体上分别被视为存储器胞元12和12a的镜像。术语“大体上镜像”利用指示所指示胞元在制造和测量的合理容限内可为彼此的镜像。
在一些实施例中，图2和3的配置可被视为包括4F2架构内的存储器胞元，并且图4的配置可被视为包括8F2架构内的存储器胞元。
图2的实施例展示在彼此共用的水平平面内(即，彼此水平对准)的比较位线BL-1和BL-2。在其它实施例中，比较位线BL-1和BL-2可相对于彼此竖直地位移，如参考图5到7所描述。
参考图5，存储器阵列100包括邻近的存储器胞元12和12a。存储器阵列100的存储器胞元12和12a类似于上文参考图2所论述的存储器阵列10的存储器胞元12和12a，除在图5的配置中第二比较位线BL-2/BL-2a相对于第一比较位线BL-1/BL-1a竖直地位移以外。相比之下，第一与第二比较位线在图2的配置中并不相对于彼此竖直地位移。
图5的配置可用任何合适的方法形成。在一些实施例中，图5的配置可通过包含具有第一表面49和第二表面51的材料48的绝缘子组件形成，其中第一表面49在第二表面51上方。材料48的此类子组件在一些实施例中可对应于一或多个绝缘膜。
在图5的所说明的实施例中，第二比较位线BL-2/BL-2a比第一比较位线BL-1/BL-1a深，且因此基座20/20a在存储器胞元12/12a内比基座18/18a长。在此实施例中，第二比较位线BL-2/BL-2a与晶体管T2/T2a的沟道区域32/32a之间的距离相对于图2的实施例延长，从而引起晶体管T2/T2a的源极/漏极区域36/36a的延长。在一些实施例中，导电互连件(未展示)可沿着BL-2/BL-2a的上表面提供以减小源极/漏极区域36/36a的长度。
对于图5的实施例中的存储器胞元12/12a中的每一个，第一比较位线BL-1/BL-1a相对于第二比较位线BL-2/BL-2a全部横向位移。图6展示比较位线BL-1和BL-2彼此横向重叠的替代实施例。在图6的所说明的实施例中，基座20从比较位线BL-2的中心横向偏移。在其它实施例中，基座20可延伸到BL-2的中心区域，即使比较位线BL-1和BL-2横向重叠。在又其它实施例中，除基座20从比较位线BL-2的中心偏移之外或替代地，基座18也可从比较位线BL-1的中心横向偏移。在图6的实施例中比较位线BL-1与BL-2的横向重叠可为基座18和20提供较大接合衬垫，这可相较于具有较小尺寸的比较位线的实施例更好地补偿掩模未对准。实例表面49和51在图6中图解说明以说明通过利用具有上表面49和51的绝缘材料48的子组件形成图6的构造的实例方法。
图7展示具有经堆叠的存储器胞元的实例实施例存储器阵列150的区域。具体地说，阵列150包括存储器胞元12和12a到g；其中存储器胞元12b、12、12f和12d(即，胞元-1、胞元-2、胞元-3和胞元-4)呈第一竖直堆叠，且存储器胞元12c、12a、12g和12e(即，胞元-5、胞元-6、胞元-7和胞元-8)呈第二竖直堆叠。第一竖直堆叠的存储器胞元与第一组比较位线(即比较位线BL-1、BL-2、BL-1b和BL-2b)电耦合；且第二竖直堆叠的存储器胞元与第二组比较位线(即，比较位线BL-1a、BL-2a、BL-1c和BL-2c)电耦合。第一读出放大器电路系统4与第一组比较位线电耦合，且第二读出放大器电路系统4a与第二组比较位线电耦合。
字线WL-1、WL-2、WL-3和WL-4沿着存储器阵列150的各行延伸。
图2到7的实施例具有彼此横向偏移的晶体管(例如，T1和T2)，和提供在此类晶体管的上方(或下方)的电容器(例如，图2的38)。在其它实施例中，2T-1C存储器胞元的两个晶体管可相对于彼此竖直地偏移，且电容器可竖直地提供在此类晶体管之间。图8展示存储器阵列200的一部分，说明2T-1C存储器胞元的电容器提供于竖直地位移的晶体管之间的实例实施例。
存储器阵列200的所说明的区域包括比较位线BL-1和BL-2，其中此类比较位线相对于彼此竖直地偏移且连接到电路系统4。展示一对邻近的存储器胞元12和12a，其中此类邻近的存储器胞元在存储器阵列内处于彼此共用的一列中(即，沿着共用位线，其中此位线包括于呈组合形式的比较位线BL-1和BL-2)。这与邻近的存储器胞元12和12a处于彼此共用的一行中(即，沿着共用字线)的图2、4和5的实施例形成对比。在一些实施例中，存储器胞元12和12a可被称为沿着存储器阵列的一列的大体上相同的存储器胞元，其中术语“大体上相同”意味着在制造和测量的合理容限内所述存储器胞元彼此相同。
下部比较位线(BL-2)经展示在底部15上方且通过所述底部支撑。此类底部可为上文参考图2所描述的类型的半导体衬底。
存储器胞元12包括晶体管T1和T2，其中此类晶体管沿着第一字线WL1。邻近的存储器胞元12a包括晶体管T1a和T2a，其中此类晶体管沿着第二字线WL2。
电容器38竖直地处于存储器胞元12的晶体管T1与T2之间，且类似的电容器38a竖直地处于存储器胞元12a的晶体管T1a与T2a之间。
所述电容器包括第一节点40/40a、第二节点42/42a和电容器介电材料44/44a。尽管第一节点40/40a经展示为容器形且第二节点42/42a经展示在此类容器形状内延伸，但在其它实施例中，第一与第二节点可具有其它配置。例如，第一与第二节点可具有平面配置。在所说明配置中，第一节点40/40a可被称为外部节点且第二节点42/42a可被称为内部节点。
支柱18/18a从比较位线BL-1延伸到电容器38/38a的外部节点40/40a，且支柱20/20a从比较位线BL-2延伸到电容器38/38a的内部节点42/42a。
晶体管T1/T1a具有延伸到电容器38/38a的外部节点40/40a的第一源极/漏极区域28/28a，且具有延伸到比较位线BL-1的第二源极/漏极区域30/30a。晶体管T1/T1a还具有第一与第二源极/漏极区域之间的沟道区域26/26a。栅极14/14a沿着沟道区域且通过栅极介电材料22/22a从沟道区域偏移。
晶体管T2/T2a具有延伸到电容器38/38a的内部节点42/42a的第三源极/漏极区域34/34a，且具有延伸到比较位线BL-2的第四源极/漏极区域36/36a。晶体管T2/T2a还具有第三与第四源极/漏极区域之间的沟道区域32/32a。栅极16/16a沿着沟道区域且通过栅极介电材料24/24a从沟道区域偏移。
图8的实施例有利地使得2T-1C存储器胞元的晶体管和电容器能够全部竖直堆叠，这可使得存储器胞元能够封装为高集成水平。
尽管图8的所说明的实施例包括BL-2在支撑衬底15上方且BL-1在BL-2上方的配置，但在其它实施例中，BL-2和BL-1的相对定向可颠倒使得BL-1在支撑衬底上方且BL-2在BL-1上方。在此类其它实施例中，所说明的电容器38/38a将相对于所示配置倒转，且因此容器形外部节点40将替代向下而向上开口。
上文参考图2到8所描述的存储器阵列的各种实施例的优点在于此类实施例可具有相对于在整个存储器阵列中延伸的比较位线(例如，BL-1和BL-2)的对称布局，且这可相较于较不对称布局减小比较位线之间的电阻/信号失配。
在上述实施例中所说明的电容器可由在其它实施例中的其它电容性单元替换。例如，所述电容器中的任一者可由具有呈组合形式的两个或多于两个电容器的电容性单元替换。
图2到8的上述实施例的晶体管T1和T2可包括任何合适的配置。例如，在所说明的实施例中，所述晶体管为场效应晶体管，但在其它实施例中，其它合适的晶体管可取代晶体管T1和T2中的一或多个；其中双极结型晶体管为可替代场效应晶体管使用的晶体管配置的实例。本文中所描述的场效应晶体管可利用栅极介电材料，取决于应用包括非铁电材料和/或铁电材料。晶体管的栅极可具有多个配置中的任一者，其中参考图9到13描述一些实例配置。图式特定地涉及T1晶体管栅极，但在其它实施例中，可利用类似于T2晶体管栅极的配置。
参考图9，T1晶体管栅极14经展示呈用于图2和4到8的实施例中的类型的配置。具体地说，所述晶体管栅极为具有均一宽度的块状物，其中此宽度大约等于沟道区域26的长度“L”。相比之下，图10到13的实施例中的每一个具有比沟道区域的长度窄的栅极，且具有从栅极延伸且沿着沟道区域延伸的至少一个延伸区域90。另外，图10到13的实施例中的每一个具有栅极14接合到延伸区域的至少一个弯曲区域92。图10的实施例展示栅极14和延伸区域90形成大体上T形配置，图11的实施例展示延伸区域90和栅极14共同形成大体上U形配置，且图12和13的实施例展示栅极14和延伸区域90形成大体上搁板形配置(其中图13展示栅极14作为延伸区域90上方的顶部搁板且图12展示栅极14作为区域90下方的底部搁板)。
图10到13的实施例相对于图9的实施例的优点可包含针对所要存取驱动参数减小的栅极电阻和相关联的减小的电流需求。
上述结构和架构可并入到存储器(例如，DRAM、SRAM等)中，和/或另外可用于电子系统中。此类电子系统可为广泛范围系统中的任一者，例如时钟、电视机、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外规定，否则本文中所描述的各种材料、物质、组合物等等可由现在已知或尚待开发的任何合适的方法形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”和“电绝缘”两者可用于描述具有绝缘电性质的材料。所述术语在本公开中被视为同义的。在一些情况下术语“介电”和在其它情况下术语“电绝缘”可用于在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中实施例可相对于所示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，不管结构是处于图式的特定定向还是相对于此定向旋转。
随附图解说明的横截面图仅展示横截面的平面内的特征，且不展示横截面的平面后面的材料以便简化图式。
当上述结构被称作“在另一结构上”或“抵靠另一结构”时，所述结构可直接在另一结构上或还可能存在介入结构。相比之下，当结构被称作“直接在另一结构上”或“直接抵靠另一结构”时，不存在介入结构。当结构被称为“连接”或“耦合”到另一结构时，所述结构可以直接连接或耦合到另一结构，或可存在介入结构。相比之下，当结构被称为“直接连接到”或“直接耦合到”另一结构时，不存在介入结构。
一些实施例包含一种存储器胞元，具有第一与第二晶体管，和相对于所述第一与第二晶体管竖直地位移的电容器。所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的第一节点、与所述第二晶体管的源极/漏极区域电耦合的第二节点和所述第一节点与第二节点之间的电容器介电材料。
一些实施例包含一种具有相对于彼此横向位移的第一与第二晶体管和所述第一晶体管与第二晶体管上方的电容器的存储器胞元。所述电容器具有与第一晶体管的源极/漏极区域电耦合的外部节点、与第二晶体管的源极/漏极区域电耦合的内部节点和内部节点与外部节点之间的电容器介电材料。
一些实施例包含一种具有相对于彼此竖直地位移的第一与第二晶体管和所述第一晶体管与第二晶体管之间的电容器的存储器胞元。所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的第一节点、与所述第二晶体管的源极/漏极区域电耦合的第二节点和所述第一节点与第二节点之间的电容器介电材料。
一些实施例包含一种设备，包括半导体底部、包含多个存储器胞元的存储器阵列和介入于所述半导体底部与所述多个存储器胞元之间的绝缘膜。所述存储器胞元中的每一个包括第一晶体管、第二晶体管和电容器，且第一晶体管、第二晶体管和电容器中的每一个均在覆盖半导体底部的绝缘膜上方。

Claims (28)

1.一种存储器胞元，包括：
第一与第二晶体管；和
相对于所述第一与第二晶体管竖直地位移的电容器，所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的第一节点、具有与所述第二晶体管的源极/漏极区域电耦合的第二节点，且具有所述第一节点与第二节点之间的电容器介电材料。
2.根据权利要求1所述的存储器胞元，其中所述第一与第二晶体管彼此处于共用水平平面中。
3.根据权利要求1所述的存储器胞元，其中所述第一与第二晶体管彼此并不处于共用水平平面中。
4.根据权利要求1所述的存储器胞元，其中：
所述第一晶体管具有第一源极/漏极区域和第二源极/漏极区域，且所述第一节点与所述第一源极/漏极区域电耦合；
所述第二晶体管具有第三源极/漏极区域和第四源极/漏极区域，且所述第二节点与所述第三源极/漏极区域电耦合；且
所述第二和第四源极/漏极区域分别与第一与第二比较位线电耦合。
5.根据权利要求1所述的存储器胞元，其中所述第一与第二晶体管中的至少一个具有栅极，所述栅极被配置成具有至少一个弯曲区域和从所述至少一个弯曲区域沿着所述第一与第二晶体管中的所述至少一个的沟道区域延伸的一或多个延伸区域；且其中所述栅极和所述一或多个延伸区域共同形成大体上T形配置、大体上搁板形配置或大体上U形配置。
6.一种存储器胞元，包括：
相对于彼此横向位移的第一与第二晶体管；和
在所述第一与第二晶体管上方的电容器，所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的外部节点、具有与所述第二晶体管的源极/漏极区域电耦合的内部节点，且具有所述内部与外部节点之间的电容器介电材料。
7.根据权利要求6所述的存储器胞元，其中所述外部节点为容器形；其中所述内部节点延伸到所述第一晶体管上方的所述容器形外部节点中；且其中所述内部节点的一部分向所述容器形外部节点外部延伸，且延伸到所述第二晶体管的所述源极/漏极区域。
8.根据权利要求6所述的存储器胞元，其中所述第一与第二晶体管处于共用水平平面中，且其中共用字线延伸到所述第一与第二晶体管两者且包括所述第一与第二晶体管的栅极。
9.根据权利要求6所述的存储器胞元，其中：
所述第一晶体管具有第一源极/漏极区域和第二源极/漏极区域，且所述外部节点与所述第一源极/漏极区域电耦合；
所述第二晶体管具有第三源极/漏极区域和第四源极/漏极区域，且所述内部节点与所述第三源极/漏极区域电耦合；且
所述第二和第四源极/漏极区域分别与第一与第二比较位线电耦合。
10.根据权利要求9所述的存储器胞元，其中所述第一与第二比较位线彼此处于共用水平平面中。
11.一种存储器阵列，包括根据权利要求10所述的所述存储器胞元作为多个存储器胞元内的一个存储器胞元；其中
穿过所述第一与第二比较位线的轴线界定镜平面；且
另一存储器胞元在所述镜平面中与所述一个存储器胞元相对的侧上且跨越所述镜平面大体上为所述一个存储器胞元的镜像；所述另一存储器胞元与所述一个存储器胞元共享所述第一与第二比较位线。
12.根据权利要求9所述的存储器胞元，其中所述第一与第二比较位线相对于彼此竖直地位移。
13.根据权利要求12所述的存储器胞元，其中所述第一与第二比较位线彼此横向重叠。
14.根据权利要求12所述的存储器胞元，其中所述第一与第二比较位线彼此并不横向重叠。
15.一种存储器胞元，包括：
相对于彼此竖直地位移的第一与第二晶体管；和
所述第一与第二晶体管之间的电容器，所述电容器具有与所述第一晶体管的源极/漏极区域电耦合的第一节点、具有与所述第二晶体管的源极/漏极区域电耦合的第二节点，且具有所述第一与第二节点之间的电容器介电材料。
16.根据权利要求15所述的存储器胞元，其中所述第一节点为容器形且所述第二节点延伸到所述第一节点中，且其中所述第一晶体管在所述第二晶体管上方，所述第二晶体管又在半导体底部上方。
17.根据权利要求15所述的存储器胞元，其中所述第一节点为容器形且所述第二节点延伸到所述第一节点中，且其中所述第二晶体管在所述第一晶体管上方，所述第一晶体管又在半导体底部上方。
18.根据权利要求15所述的存储器胞元，其中：
所述第一晶体管具有第一源极/漏极区域和第二源极/漏极区域，且所述第一节点与所述第一源极/漏极区域电耦合；
所述第二晶体管具有第三源极/漏极区域和第四源极/漏极区域，且所述第二节点与所述第三源极/漏极区域电耦合；且
所述第二和第四源极/漏极区域分别与第一与第二比较位线电耦合。
19.根据权利要求18所述的存储器胞元，其中所述第一比较位线在所述第一晶体管上方且所述第二比较位线在所述第二晶体管下方。
20.根据权利要求19所述的存储器胞元，其在存储器阵列中；所述第一与第二比较位线沿着所述存储器阵列中的一列；所述存储器胞元为沿着所述列的所述第一与第二比较位线之间的多个大体上相同存储器胞元中的一个。
21.一种设备，包括半导体底部、包含多个存储器胞元的存储器阵列和介入于所述半导体底部与所述多个存储器胞元之间的绝缘膜；
其中所述存储器胞元中的每一个包括第一晶体管、第二晶体管和电容器；且
其中所述第一晶体管、所述第二晶体管和所述电容器中的每一个形成于覆盖所述半导体底部的所述绝缘膜上方。
22.根据权利要求21所述的设备，
其中所述存储器阵列进一步包含多个位线对和多个字线，所述存储器胞元中的每一个耦合到所述多个位线对中相关联的一个和所述多个字线中相关联的一个，所述第一与第二晶体管和所述电容器串联耦合于所述多个位线对中所述相关联的一个之间，所述第一与第二晶体管间包夹有所述电容器，且所述第一与第二晶体管中的每一个在所述多个字线中所述相关联的一个的栅极处。
23.根据权利要求22所述的设备，
其中所述多个位线对中所述相关联的一个包含第一与第二位线；
其中所述绝缘膜包含大体上平面表面；且
其中所述第一与第二位线彼此并联地安置于所述大体上平面表面上。
24.根据权利要求22所述的设备，
其中所述多个位线对中所述相关联的一个包含第一与第二位线；
其中所述绝缘膜包含第一表面和高度不同于所述第一表面的第二表面；且
其中所述第一与第二位线分别处于所述第一表面和第二表面上。
25.根据权利要求24所述的设备，其中形成所述第一与第二位线使得所述第一与第二位线的相应部分彼此重叠。
26.根据权利要求22所述的设备，
其中所述存储器胞元中的每一个包括在所述绝缘膜上方竖直地延伸的第一与第二半导体支柱，所述第一半导体支柱包含分别充当所述第一晶体管的源极区域和漏极区域的第一部分和第二部分，且所述第二半导体支柱包含分别充当所述第二晶体管的源极区域和漏极区域的第三部分和第四部分。
27.根据权利要求26所述的设备，
其中所述多个位线对中所述相关联的一个包含第一位线和第二位线，所述第一与第二位线彼此横向安置；且
其中所述第一与第二半导体支柱分别安置在所述第一与第二位线上方。
28.根据权利要求26所述的设备，
其中所述多个位线对中所述相关联的一个包含第一位线和形成于所述第一位线上方的第二位线；且
其中所述第一与第二半导体支柱在所述第一与第二位线之间彼此竖直对准。
CN201780030983.5A 2016-08-31 2017-07-31 存储器胞元和存储器阵列 Active CN109219883B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662381720P 2016-08-31 2016-08-31
US62/381,720 2016-08-31
PCT/US2017/044638 WO2018044456A1 (en) 2016-08-31 2017-07-31 Memory cells and memory arrays

Publications (2)

Publication Number Publication Date
CN109219883A true CN109219883A (zh) 2019-01-15
CN109219883B CN109219883B (zh) 2023-03-21

Family

ID=61243451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780030983.5A Active CN109219883B (zh) 2016-08-31 2017-07-31 存储器胞元和存储器阵列

Country Status (5)

Country Link
US (2) US10157926B2 (zh)
EP (2) EP3507831B1 (zh)
KR (2) KR20180130581A (zh)
CN (1) CN109219883B (zh)
WO (1) WO2018044456A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668162A (zh) * 2019-03-06 2020-09-15 美光科技公司 补偿接合的半导体晶片未对准的方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355002B2 (en) * 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US10056386B2 (en) 2016-08-31 2018-08-21 Micron Technology, Inc. Memory cells and memory arrays
KR102160178B1 (ko) 2016-08-31 2020-09-28 마이크론 테크놀로지, 인크 메모리 어레이
WO2018044479A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Sense amplifier constructions
EP3507831B1 (en) 2016-08-31 2021-03-03 Micron Technology, Inc. Memory arrays
EP3507830A4 (en) 2016-08-31 2020-04-01 Micron Technology, Inc. STORAGE CELLS AND STORAGE ARRAYS
KR102134532B1 (ko) 2016-08-31 2020-07-20 마이크론 테크놀로지, 인크 메모리 셀들 및 메모리 어레이들
CN110192280A (zh) 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
US10177159B2 (en) 2017-04-21 2019-01-08 Micron Technology, Inc. Memory cells and memory arrays
US10347635B2 (en) 2017-06-30 2019-07-09 Micron Technology, Inc. Apparatuses comprising memory cells, and apparatuses comprising memory arrays
WO2019045882A1 (en) 2017-08-29 2019-03-07 Micron Technology, Inc. MEMORY CIRCUITS
WO2019045905A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. APPARATUS HAVING MEMORY CELLS HAVING TWO TRANSISTORS AND CAPACITOR, AND BODY REGIONS OF TRANSISTORS COUPLED AT REFERENCE VOLTAGES
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
US10229874B1 (en) * 2018-03-22 2019-03-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US11348932B2 (en) 2019-03-06 2022-05-31 Micron Technology, Inc. Integrated assemblies having transistor body regions coupled to carrier-sink-structures; and methods of forming integrated assemblies
US11038027B2 (en) * 2019-03-06 2021-06-15 Micron Technology, Inc. Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material
US10854617B2 (en) 2019-04-09 2020-12-01 Micron Technology, Inc. Integrated components which have both horizontally-oriented transistors and vertically-oriented transistors
US11062763B2 (en) 2019-04-09 2021-07-13 Micron Technology, Inc. Memory array with multiplexed digit lines
US11049864B2 (en) * 2019-05-17 2021-06-29 Micron Technology, Inc. Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
KR20210052660A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 3차원 반도체 메모리 소자
US11094699B1 (en) 2020-05-28 2021-08-17 Micron Technology, Inc. Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
TW202145506A (zh) * 2020-05-29 2021-12-01 台灣積體電路製造股份有限公司 記憶體單元
US11569244B2 (en) * 2020-05-29 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Vertical heterostructure semiconductor memory cell and methods for making the same
KR20220007393A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 메모리 소자
US11903221B2 (en) * 2020-08-17 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional semiconductor device with memory stack
US11495600B2 (en) * 2020-11-10 2022-11-08 Micron Technology, Inc. Vertical three-dimensional memory with vertical channel
US12120865B2 (en) * 2020-12-23 2024-10-15 Intel Corporation Arrays of double-sided dram cells including capacitors on the frontside and backside of a stacked transistor structure
US11770923B2 (en) * 2021-03-03 2023-09-26 Micron Technology, Inc. Thin film transistor random access memory
JP2022146576A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
CN116097915A (zh) * 2021-08-31 2023-05-09 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
CN116097921A (zh) 2021-08-31 2023-05-09 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
CN116097917A (zh) * 2021-08-31 2023-05-09 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
WO2023028890A1 (en) 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
US12114480B2 (en) * 2021-12-21 2024-10-08 Tokyo Electron Limited Method of making of plurality of 3D vertical logic elements integrated with 3D memory

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299155A (en) * 1991-03-01 1994-03-29 Sharp Kabushiki Kaisha Dynamic random access memory device with capacitor between vertically aligned FETs
US5571743A (en) * 1993-01-19 1996-11-05 International Business Machines Corporation Method of making buried-sidewall-strap two transistor one capacitor trench cell
US5830791A (en) * 1995-09-06 1998-11-03 Lg Semicon Co., Ltd. Manufacturing process for a DRAM with a buried region
US20030087499A1 (en) * 2001-11-07 2003-05-08 Lane Richard H Process for forming metallized contacts to periphery transistors
US6563727B1 (en) * 2002-07-31 2003-05-13 Alan Roth Method and structure for reducing noise effects in content addressable memories
US20040062101A1 (en) * 2002-09-30 2004-04-01 Fujitsu Limited Semiconductor memory device and method for arranging memory cells
US20040151020A1 (en) * 2002-11-27 2004-08-05 Peter Beer Dynamic memory cell
US20040232497A1 (en) * 2001-12-14 2004-11-25 Satoru Akiyama Semiconductor device and method for manufacturing the same
CN1656565A (zh) * 2002-05-28 2005-08-17 皇家飞利浦电子股份有限公司 具有2t存储器单元的存储器阵列
KR20070004394A (ko) * 2005-07-04 2007-01-09 엘지전자 주식회사 유기전계발광소자 및 그 표시장치, 그 구동방법
US7164595B1 (en) * 2005-08-25 2007-01-16 Micron Technology, Inc. Device and method for using dynamic cell plate sensing in a DRAM memory cell
CN101615614A (zh) * 2008-06-23 2009-12-30 台湾积体电路制造股份有限公司 集成电路结构
CN102714209A (zh) * 2010-01-22 2012-10-03 株式会社半导体能源研究所 半导体存储器件及其驱动方法
US20130193400A1 (en) * 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
US20130221356A1 (en) * 2012-02-29 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103342A (en) 1976-06-17 1978-07-25 International Business Machines Corporation Two-device memory cell with single floating capacitor
US4554570A (en) 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US5066607A (en) 1987-11-30 1991-11-19 Texas Instruments Incorporated Method of making a trench DRAM cell with dynamic gain
US5146300A (en) 1989-11-27 1992-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor
JPH03205867A (ja) 1990-01-08 1991-09-09 Nec Corp 半導体記憶装置
US5398200A (en) 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5389810A (en) * 1992-03-27 1995-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device having at least one symmetrical pair of MOSFETs
JP3226433B2 (ja) 1994-09-22 2001-11-05 松下電器産業株式会社 強誘電体メモリ装置
TW378323B (en) 1994-09-22 2000-01-01 Matsushita Electric Ind Co Ltd Ferroelectric memory device
JP3135795B2 (ja) 1994-09-22 2001-02-19 東芝マイクロエレクトロニクス株式会社 ダイナミック型メモリ
JP3549602B2 (ja) 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
JPH08264764A (ja) 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
US8018058B2 (en) 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
JP3495905B2 (ja) 1998-02-19 2004-02-09 シャープ株式会社 半導体記憶装置
US6043527A (en) 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6028806A (en) 1998-05-22 2000-02-22 Micron Technology, Inc. Semiconductor memory with local phase generation from global phase signals and local isolation signals
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
US6159818A (en) 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
JP4047531B2 (ja) 2000-10-17 2008-02-13 株式会社東芝 強誘電体メモリ装置
JP2002216473A (ja) 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
CA2342496A1 (en) 2001-03-30 2002-09-30 Atmos Corporation Twisted wordline straps
US6528896B2 (en) 2001-06-21 2003-03-04 Samsung Electronics Co., Ltd. Scalable two transistor memory device
JP2003263886A (ja) 2002-03-08 2003-09-19 Fujitsu Ltd ビット線容量を最適化できる強誘電体メモリ
JP2003273245A (ja) 2002-03-15 2003-09-26 Hitachi Ltd 半導体記憶装置
US6587367B1 (en) 2002-03-19 2003-07-01 Texas Instruments Incorporated Dummy cell structure for 1T1C FeRAM cell array
JP3650077B2 (ja) 2002-03-29 2005-05-18 沖電気工業株式会社 半導体記憶装置
JP4290921B2 (ja) 2002-04-08 2009-07-08 エルピーダメモリ株式会社 半導体集積回路装置
ITMI20020793A1 (it) 2002-04-15 2003-10-15 St Microelectronics Srl Memoria a semiconduttore feram
KR100456598B1 (ko) 2002-09-09 2004-11-09 삼성전자주식회사 서로 상보되는 데이터를 갖는 메모리 셀들이 배열되는메모리 장치
US6744087B2 (en) 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US6804142B2 (en) 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
JP3597185B2 (ja) 2002-11-12 2004-12-02 沖電気工業株式会社 強誘電体メモリ
US6960796B2 (en) 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
US6845033B2 (en) 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology
US6822891B1 (en) 2003-06-16 2004-11-23 Kabushiki Kaisha Toshiba Ferroelectric memory device
US7867822B2 (en) 2003-06-24 2011-01-11 Sang-Yun Lee Semiconductor memory device
JP3961994B2 (ja) 2003-07-28 2007-08-22 株式会社東芝 半導体記憶装置
DE10344604B4 (de) 2003-09-25 2011-08-11 Infineon Technologies AG, 81669 Speichereinheit mit Sammelelektroden
US7262089B2 (en) 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7122425B2 (en) 2004-08-24 2006-10-17 Micron Technology, Inc. Methods of forming semiconductor constructions
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
KR100585169B1 (ko) 2004-12-23 2006-06-02 삼성전자주식회사 반도체 메모리 소자의 레이아웃 및 더미셀의 커패시턴스조절방법
US7488664B2 (en) 2005-08-10 2009-02-10 Micron Technology, Inc. Capacitor structure for two-transistor DRAM memory cell and method of forming same
US7330388B1 (en) 2005-09-23 2008-02-12 Cypress Semiconductor Corporation Sense amplifier circuit and method of operation
US7358133B2 (en) 2005-12-28 2008-04-15 Nanya Technology Corporation Semiconductor device and method for making the same
KR100729360B1 (ko) 2006-04-05 2007-06-15 삼성전자주식회사 반도체 장치의 커패시터 구조체 및 그 제조 방법
KR100739532B1 (ko) 2006-06-09 2007-07-13 삼성전자주식회사 매몰 비트라인 형성 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
KR100791339B1 (ko) 2006-08-25 2008-01-03 삼성전자주식회사 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법
JP5057739B2 (ja) 2006-10-03 2012-10-24 株式会社東芝 半導体記憶装置
JP4901459B2 (ja) 2006-12-26 2012-03-21 株式会社東芝 半導体記憶装置
US7558097B2 (en) 2006-12-28 2009-07-07 Intel Corporation Memory having bit line with resistor(s) between memory cells
TWI349334B (en) 2007-07-02 2011-09-21 Nanya Technology Corp Dram structure and method of making the same
US7679405B2 (en) 2007-10-24 2010-03-16 Agere Systems Inc. Latch-based sense amplifier
US7920404B2 (en) 2007-12-31 2011-04-05 Texas Instruments Incorporated Ferroelectric memory devices with partitioned platelines
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US7700469B2 (en) 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
US8009459B2 (en) 2008-12-30 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for high speed dynamic memory
JP4487221B1 (ja) 2009-04-17 2010-06-23 日本ユニサンティスエレクトロニクス株式会社 半導体装置
JP5588123B2 (ja) 2009-05-22 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5524547B2 (ja) 2009-09-14 2014-06-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体記憶装置
JP2011142256A (ja) 2010-01-08 2011-07-21 Elpida Memory Inc 半導体装置及びその製造方法
KR101669244B1 (ko) 2010-06-08 2016-10-25 삼성전자주식회사 에스램 소자 및 그 제조방법
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
EP2555241A1 (en) 2011-08-02 2013-02-06 Nxp B.V. IC die, semiconductor package, printed circuit board and IC die manufacturing method
KR20130042779A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8872258B2 (en) 2012-01-26 2014-10-28 Ps4 Luxco S.A.R.L. Semiconductor memory device
JP2013168569A (ja) 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置及びその製造方法
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
JP2013187223A (ja) 2012-03-06 2013-09-19 Elpida Memory Inc 半導体装置
US8693253B2 (en) * 2012-04-30 2014-04-08 Design Express Limited Vertically stackable NAND flash memory
KR20140017272A (ko) 2012-07-31 2014-02-11 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
KR102061694B1 (ko) 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
KR102191215B1 (ko) 2013-12-20 2020-12-16 삼성전자주식회사 에스램 셀 및 그 제조 방법
US9343507B2 (en) 2014-03-12 2016-05-17 Sandisk 3D Llc Dual channel vertical field effect transistor including an embedded electrode
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102184355B1 (ko) 2014-09-16 2020-11-30 삼성전자주식회사 반도체 소자
US9245893B1 (en) 2014-11-19 2016-01-26 Micron Technology, Inc. Semiconductor constructions having grooves dividing active regions
US9419003B1 (en) 2015-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9378780B1 (en) 2015-06-16 2016-06-28 National Tsing Hua University Sense amplifier
US10424671B2 (en) 2015-07-29 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
KR102420150B1 (ko) 2015-08-19 2022-07-13 삼성전자주식회사 반도체 소자의 제조 방법
US20170186782A1 (en) 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
EP3507831B1 (en) 2016-08-31 2021-03-03 Micron Technology, Inc. Memory arrays
EP3507830A4 (en) 2016-08-31 2020-04-01 Micron Technology, Inc. STORAGE CELLS AND STORAGE ARRAYS
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US10056386B2 (en) 2016-08-31 2018-08-21 Micron Technology, Inc. Memory cells and memory arrays
CN110192280A (zh) 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
WO2019018124A1 (en) 2017-07-17 2019-01-24 Micron Technology, Inc. MEMORY CIRCUITS
US10020311B1 (en) 2017-08-02 2018-07-10 Ap Memory Technology Corporation Semiconductor memory device provided with DRAM cell including two transistors and common capacitor
WO2019045905A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. APPARATUS HAVING MEMORY CELLS HAVING TWO TRANSISTORS AND CAPACITOR, AND BODY REGIONS OF TRANSISTORS COUPLED AT REFERENCE VOLTAGES

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299155A (en) * 1991-03-01 1994-03-29 Sharp Kabushiki Kaisha Dynamic random access memory device with capacitor between vertically aligned FETs
US5571743A (en) * 1993-01-19 1996-11-05 International Business Machines Corporation Method of making buried-sidewall-strap two transistor one capacitor trench cell
US5830791A (en) * 1995-09-06 1998-11-03 Lg Semicon Co., Ltd. Manufacturing process for a DRAM with a buried region
US20030087499A1 (en) * 2001-11-07 2003-05-08 Lane Richard H Process for forming metallized contacts to periphery transistors
US20040232497A1 (en) * 2001-12-14 2004-11-25 Satoru Akiyama Semiconductor device and method for manufacturing the same
CN1656565A (zh) * 2002-05-28 2005-08-17 皇家飞利浦电子股份有限公司 具有2t存储器单元的存储器阵列
US6563727B1 (en) * 2002-07-31 2003-05-13 Alan Roth Method and structure for reducing noise effects in content addressable memories
US20040062101A1 (en) * 2002-09-30 2004-04-01 Fujitsu Limited Semiconductor memory device and method for arranging memory cells
US20040151020A1 (en) * 2002-11-27 2004-08-05 Peter Beer Dynamic memory cell
KR20070004394A (ko) * 2005-07-04 2007-01-09 엘지전자 주식회사 유기전계발광소자 및 그 표시장치, 그 구동방법
US7164595B1 (en) * 2005-08-25 2007-01-16 Micron Technology, Inc. Device and method for using dynamic cell plate sensing in a DRAM memory cell
CN101615614A (zh) * 2008-06-23 2009-12-30 台湾积体电路制造股份有限公司 集成电路结构
CN102714209A (zh) * 2010-01-22 2012-10-03 株式会社半导体能源研究所 半导体存储器件及其驱动方法
US20130193400A1 (en) * 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
US20130221356A1 (en) * 2012-02-29 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668162A (zh) * 2019-03-06 2020-09-15 美光科技公司 补偿接合的半导体晶片未对准的方法
CN111668162B (zh) * 2019-03-06 2023-11-24 美光科技公司 补偿接合的半导体晶片未对准的方法

Also Published As

Publication number Publication date
CN109219883B (zh) 2023-03-21
US20180061835A1 (en) 2018-03-01
KR102223551B1 (ko) 2021-03-08
EP3507831A1 (en) 2019-07-10
US10157926B2 (en) 2018-12-18
EP3840046A1 (en) 2021-06-23
EP3507831A4 (en) 2020-06-17
KR20180130581A (ko) 2018-12-07
EP3507831B1 (en) 2021-03-03
WO2018044456A1 (en) 2018-03-08
KR20200113006A (ko) 2020-10-05
US11094697B2 (en) 2021-08-17
US20190088652A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN109219883A (zh) 存储器胞元和存储器阵列
KR102134532B1 (ko) 메모리 셀들 및 메모리 어레이들
US10847516B2 (en) Memory cells and memory arrays
US10319724B2 (en) Memory cells and memory arrays
KR102432207B1 (ko) 감지 증폭기를 통해 서로에 대해 비교되는 메모리 스트링을 갖는 장치
CN109155145B (zh) 存储器阵列
US11626406B2 (en) Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices
US10347635B2 (en) Apparatuses comprising memory cells, and apparatuses comprising memory arrays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant