CN108461500A - 垂直存储器中的浮动栅极存储器单元 - Google Patents

垂直存储器中的浮动栅极存储器单元 Download PDF

Info

Publication number
CN108461500A
CN108461500A CN201810309077.5A CN201810309077A CN108461500A CN 108461500 A CN108461500 A CN 108461500A CN 201810309077 A CN201810309077 A CN 201810309077A CN 108461500 A CN108461500 A CN 108461500A
Authority
CN
China
Prior art keywords
layer
floating grid
grid
barrier structure
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810309077.5A
Other languages
English (en)
Other versions
CN108461500B (zh
Inventor
查尔斯·H·丹尼森
合田晃
约翰·霍普金斯
法蒂玛·雅逊·席赛克-艾吉
克里希纳·K·帕拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108461500A publication Critical patent/CN108461500A/zh
Application granted granted Critical
Publication of CN108461500B publication Critical patent/CN108461500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及垂直存储器中的浮动栅极存储器单元。控制栅极形成于第一电介质材料叠层与第二电介质材料叠层之间。浮动栅极形成于所述第一电介质材料叠层与所述第二电介质材料叠层之间，其中所述浮动栅极包含朝向所述控制栅极延伸的突出部。电荷阻挡结构形成于所述浮动栅极与所述控制栅极之间，其中所述电荷阻挡结构的至少一部分包覆所述突出部。

Description

垂直存储器中的浮动栅极存储器单元
分案申请信息
本发明专利申请是申请日为2014年03月05日、申请号为201480024450.2、发明名称为“垂直存储器中的浮动栅极存储器单元”的发明专利申请案的分案申请。
优先权申请案
本申请案主张对2013年3月15日提出申请的第13/838,297号美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术领域
本发明涉及一种存储器单元，尤其涉及一种垂直存储器中的浮动栅极存储器单元。
背景技术
用于存储数据的半导体存储器装置可通常划分成两种类别：易失性存储器装置及非易失性存储器装置。易失性存储器装置在电力供应器中断时丢失其中所存储的数据。相比来说，非易失性存储器装置甚至在电力供应器中断时仍保留所存储数据。因此，非易失性存储器装置(例如快闪存储器装置)广泛用于其中电力可能中断的应用中。举例来说，电力可能不可用。例如，在移动电话系统、用于存储音乐及/或电影数据的存储器卡中，可偶尔中断电力或可规定较低电力消耗。随着过程能力增加及小型化，甚至在快闪存储器装置中越来越需要较小大小的存储器单元。
发明内容
本发明的一个方面涉及一种形成存储器单元的方法，其包括：在垂直隔开的第一电介质层和第二电介质层之间形成控制栅极层；形成延伸穿过所述第一电介质层和所述第二电介质层的开口；在所述控制栅层中形成凹部，所述凹部至少部分地围绕所述开口延伸；在所述凹槽内且邻近于所述控制栅极形成电荷阻挡结构，其中所述电荷阻挡结构包括电介质材料和阻挡材料；及在所述凹槽内且在所述电荷阻挡结构的与所述控制栅极相对的侧上形成浮置栅极，其中所述浮置栅极的第一部分接触所述第一电介质层和第二电介质层中的每一者接触；其中所述阻挡材料的基本垂直部分位于所述控制栅极与所述浮置栅极之间；及其中所述电荷阻挡结构的第一基本水平部分在所述第一电介质材料层与所述浮置栅极的第二部分之间横向地延伸，且其中所述电荷阻挡结构的第二基本水平部分在所述第二层电介质材料层和所述浮动栅极的第二部分之间横向地延伸。
本发明的另一个方面涉及一种形成存储器阵列的方法，其包括：形成垂直隔开的多个电介质层；形成在相应的垂直相邻电介质层之间延伸的控制栅极层；形成垂直电荷存储装置串，所述垂直电荷存储装置串包括：形成延伸穿过所述多个电介质层和多个控制栅极层的开口；在所述控制栅极层中，形成至少部分地围绕所述开口延伸的凹部；在所述凹槽中，邻近于所述控制栅极形成电荷阻挡结构，其中所述电荷阻挡结构包括电介质材料和阻挡材料；及在所述凹槽内，在所述电荷阻挡结构的与所述控制栅极相对的侧上形成浮置栅极，其中所述浮置栅极的第一部分接触所述垂直相邻电介质层中的每一者；其中所述阻挡材料的基本垂直部分位于所述控制栅极与所述浮置栅极之间；及其中所述电荷阻挡结构的第一基本水平部分在所述第一电介质材料层与所述浮置栅极的第二部分之间横向地延伸，且其中所述电荷阻挡结构的第二基本水平部分在所述第二层电介质材料层和浮动栅极的第二部分之间横向地延伸；在所述开口内且位于所述浮动栅极的表面上方形成电介质；及形成垂直延伸穿过所述多个电介质层和所述多个控制栅极层的导电柱。
本发明的又一个方面涉及一种包括垂直存储单元串的设备，其中所述垂直存储单元串的存储单元包括：控制栅极，其位于第一层电介质材料和第二层电介质材料之间的；浮动栅极，其位于所述第一电介质材料层与所述第二电介质材料层之间，其中所述浮动栅极包括第一部分、第二端口并且包括沿所述控制栅极的方向上延伸的突出部，所述突出部具有比所述浮动栅极的所述第一部分小的垂直尺寸，其中所述浮动栅极的第一部分接触所述第一电介质材料层和所述第二电介质材料层中的每一者；和电荷阻挡结构，其位于所述浮动栅极和所述控制栅极之间，其中所述电荷阻挡结构包括阻挡膜、第一氧化物和第二氧化物，其中所述电荷阻挡结构的基本垂直部分位于所述控制栅极与所述浮动栅极之间，其中所述电荷阻挡结构的第一基本水平部分横向地延伸，将所述浮置栅极与所述第一层电介质材料分隔开，其中所述电荷阻挡结构的第二基本水平部分横向地延伸，将所述浮动栅极与所述第二层电介质材料分隔开
附图说明
在图式(其未必按比例绘制)中，相似编号可在不同视图中描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。图式通常以实例方式而非限制方式图解说明本文件中所论述的各种实施例。
图1图解说明呈3D NAND阵列架构的垂直存储器单元串的实例；
图2A-P图解说明根据一实施例的制作垂直NAND存储器的技术；
图3A-D图解说明根据一实施例的制作垂直NAND存储器的另一技术；
图4A-H展示根据一实施例的用以减小或消除电荷泄露的一个替代过程；
图5A-H展示根据一实施例的用以减小或消除电荷泄露的第二替代过程；
图6A-C图解说明三个额外垂直存储器实施例；
图7A-F图解说明根据一实施例的如图6A中所展示的垂直存储器的制造；
图8图解说明根据一实施例的如图6B中所展示的垂直存储器；
图9A-D图解说明根据一实施例的如图6C中所展示的垂直存储器的制造；及
图10A-F图解说明根据一些实施例的如图6C中所展示的垂直存储器的制造。
具体实施方式
图1图解说明根据发明人视为现有内部实施例的内容的包含呈3D NAND(“与非”)架构的垂直存储器单元串的垂直存储器100的实例。垂直存储器100包含存储器单元堆叠110，存储器单元堆叠110包含浮动栅极(FG)102、电荷阻挡结构(例如，IPD 104)、控制栅极(CG)106及电介质材料叠层(例如，氧化物层108)。在所图解说明实例中，IPD104安置于每一浮动栅极(FG)102与控制栅极(CG)106之间。电荷可陷获于IPD 104的部分上，例如陷获于IPD 104的在FG 102与相应电介质材料叠层之间横向延伸的部分上。如图1中所展示，FG102的长度(即，L1)是相应CG 106的长度(即，L2)的大约一半。在一个实施例中，举例来说，与大约30nm的相应CG 106的长度相比，FG 102在电流流动方向上(例如，在一串存储器单元的柱中)的长度为大约15nm。
举例来说，在其中给定存储器单元的IPD 104为ONO(氧化物-氮化物-氧化物)的实施例中，氮化物可不合意地使电荷陷获于氮化物的第一实质上水平部分122中及/或陷获于氮化物的第二实质上水平部分120中。因此，本发明的实施例削减那些区中的IPD 104(例如，ONO电荷阻挡结构的氮化物)及/或相对于相应CG 106增加FG 102的长度。本文中所呈现的实施例包含其中(举例来说)使存储器单元中的IPD 104凹入且使用第二浮动栅极材料(例如，FG2多晶硅)(未展示于图1中)来回填凹部的实施例。举例来说，在一些实施例中，主要通过干法蚀刻、气相蚀刻或湿法蚀刻或者其组合使IPD 104从FG 102中的每一者的顶部及底部凹入。替代电介质沉积(例如氧化物层沉积)，替代地用导电材料来填充凹部的所得体积以增加FG 102中的每一者的大小。举例来说，在特定实施例中，FG 102在沟道电流流动方向上的长度实质上等于相应CG 106的长度(例如，与FG102的长度等于CG 106的长度减IPD 104(例如，氧化氮(NO)或ONO)的两倍厚度相对比)。举例来说，FG 102及CG 106的长度可为大约30nm。在所述实施例中的至少一些实施例中，选择性地移除第一(例如，原始)浮动栅极材料(例如，FG1多晶硅)且形成IPD104的第二氧化物层，且接着沉积第二浮动栅极材料(例如，FG2多晶硅)并使用其来形成FG 102。
图2A-P图解说明根据一实施例的制作垂直NAND存储器的技术。图2A是包含交替电介质材料叠层(例如，氧化物层240)与控制栅极材料(例如，导电材料叠层，例如经掺杂多晶硅层242)的材料堆叠200的横截面图。图2B是图2A中所展示的材料堆叠200的透视图。在图2A及2B中，氧化物层240及经掺杂多晶硅层242已经蚀刻以形成延伸穿过其的开口，其中所述开口包含邻近于经掺杂多晶硅层242的第一凹部246。底部层244为蚀刻停止层，例如AlOx。
图2C是在于邻近于经掺杂多晶硅层242中的相应一者的凹部246中的每一者中形成(例如，生长)电荷阻挡结构的第一层(例如，第一氧化物层248)之后的材料堆叠200的横截面图。
图2D是在于邻近于第一氧化物层248及邻近于开口中的氧化物层240的经暴露表面的凹部246中的每一者中形成电荷阻挡结构(其在一些实施例中包括势垒膜)的第二层250(例如，氮化物层250)之后的材料堆叠200的横截面图。所述第二层具有内表面252。图2E是图2D中所展示的材料堆叠200的透视图。
图2F是在邻近于开口中的氮化物层250形成电荷阻挡结构的第三层(例如，第二氧化物层256)之后的材料堆叠200的横截面图，其中所述开口中的每一者此后包含对应于第一凹部246的第二凹部258。
图2G是在于第二凹部258中形成第一浮动栅极(FG1)材料(例如，第一多晶硅)之后的材料堆叠200的横截面图。举例来说，在至少一些实施例中，可在开口中沉积并回蚀第一多晶硅以使所述第一多晶硅凹入于第二凹部258中的每一者中，借此形成具有内表面262的第一FG1 260。在其它实施例中，可将第一多晶硅氧化，且接着移除氧化物以形成第一FG1260。图2H是图2G中所展示的材料堆叠200的透视图。
图2I是在开口中的每一者中的第二氧化物层256的各向同性蚀刻以使开口中的每一者中的第二氧化物层256的内表面264从相应第一FG1 260的内表面262凹入之后的材料堆叠200的横截面图。所述蚀刻可为湿法蚀刻、气相蚀刻或干法蚀刻，且可对氮化物为选择性的以留下开口中的每一者中的氮化物层250。举例来说，可使用稀释氟化氢(HF)气相蚀刻来蚀刻第二氧化物层256。
图2J是在开口中的每一者中的氮化物层250的各向同性蚀刻以使氮化物层250凹入到超出开口中的每一者中的第二氧化物层256的内表面264的深度之后的材料堆叠200的横截面图。可将磷酸用作氮化物层250的蚀刻剂，其对多晶硅及氧化物为选择性的。
图2K是在于开口中形成第二浮动栅极(FG2)材料(例如，第二多晶硅266)之后的材料堆叠200的横截面图。第二多晶硅266可具有与第一多晶硅相同的组合物或可具有不同组合物。可使用原子层沉积(ALD)技术来沉积第二多晶硅266，使得经沉积多晶硅266为高度保形的。在至少一些实施例中，第二多晶硅266可植入有掺杂剂。举例来说，可使用等离子掺杂或其它高度保形掺杂技术。另外，可使用膜沉积与移除技术来移除经沉积膜，这是因为晶片被多晶硅完全覆盖。
图2L-N是在已于开口中回蚀第二多晶硅266之后的材料堆叠200的横截面图，其中图2L、2M及2N各自展示取决于(举例来说)回蚀的时序的略微差异的所得结构的不同替代物。在图2L-2N中所展示的结构中的每一者中，在开口中回蚀第二多晶硅266直到第二多晶硅266的内表面268与开口中的氧化物层240的内表面270实质上共面为止。第一FG1 260与经回蚀第二多晶硅266(FG2)的组合可共同形成具有朝向控制栅极CG延伸的突出部的浮动栅极FG(例如，对应于第一FG1 260)。
因此，如图2N中所展示，可因此形成包含在第一电介质材料叠层的上部表面与第二电介质材料叠层的下部表面之间且与所述表面接触的FG的存储器单元。所述FG包含朝向也已形成于第一电介质材料叠层的上部表面与第二电介质材料叠层的下部表面之间的CG延伸的突出部。电荷阻挡结构(例如，上文所描述ONO结构)在FG与CG之间。
所述电荷阻挡结构包含势垒膜，例如氮化物层。所述势垒膜的实质上垂直部分在CG与FG之间。势垒膜的第一实质上水平部分部分地在第一电介质材料叠层与FG之间横向延伸。同样地，势垒膜的第二实质上水平部分部分地在第二电介质材料叠层与FG之间横向延伸。举例来说，在图2N中所图解说明的实施例中，势垒膜的第一实质上水平部分横向延伸到一点，使得其在突出部与第一电介质材料叠层之间但不在FG的另一部分与第一电介质材料叠层之间。换句话说，针对FG的其它部分，在FG与第一电介质材料叠层之间不存在势垒膜。
在图2N中所图解说明的实施例中，电荷阻挡结构的至少一部分包覆突出部的至少一部分。举例来说，第二氧化物层256可包覆突出部。氮化物层250的第一部分(例如，先前段落中所参考的第一实质上水平部分)及第二氧化物层256的第一部分在突出部与第一电介质材料叠层的上部表面之间(且两者均与FG接触)。氮化物层250的第二部分(例如，先前段落中所参考的第二实质上水平部分)及第二氧化物层256的第二部分在突出部与第二电介质材料叠层的下部表面之间(且两者均与FG接触)。
在更特定细节中，图2N中所展示的实施例展示包含朝向CG延伸的三个突出部的FG：邻近于第一电介质材料叠层的上部表面的第一突出部、邻近于第二电介质材料叠层的下部表面的第二突出部及第一突出部与第二突出部之间的中间突出部(例如，对应于第一FG1 260)。如图2N中所展示，在此实施例中，第二氧化物层256的第一部分可在第一突出部与中间突出部之间，且第二氧化物层256的第二部分可在第二突出部与中间突出部之间。
因此，展示具有控制栅极242在电介质材料叠层240(氧化物层)之间、浮动栅极260/266在电介质材料叠层240之间的存储器单元的垂直存储器单元串200，其中浮动栅极260/266包含朝向控制栅极242及在浮动栅极260/266与所述控制栅极之间的电荷阻挡结构(层248、250、256)延伸的突出部269，其中电荷阻挡结构的至少一部分包覆所述突出部。
电荷阻挡结构包含第一氧化物层248、氮化物层250及第二氧化物层256，且电荷阻挡结构(层248、250、256)包含包覆突出部269的势垒结构(例如，第二氧化物层)。氮化物层250的一层及第二氧化物层256的部分安置于突出部269与电介质材料240之间。浮动栅极266与氮化物层250及第二氧化物层256接触。
浮动栅极部分266邻近于电介质材料240的叠层，且其中第二氧化物层256的水平部分安置于突出部269与浮动栅极部分266之间。浮动栅极部分266接触电介质材料240的叠层。电荷阻挡结构的势垒膜(例如，层248、250、256中的至少一者)具有安置于控制栅极242与浮动栅极260/266之间的实质上垂直部分及部分地在电介质材料叠层240与浮动栅极260的一部分之间横向延伸的第一实质上水平部分。势垒膜可为氮化物层250。突出部269通过势垒膜250及第二氧化物层256的至少水平部分而与电介质材料叠层240分离。
第二氧化物层256包含实质上水平部分257及实质上垂直部分259，其中第二氧化物层256的实质上垂直部分259的厚度与第二氧化物层256的水平部分257的厚度实质上相同。浮动栅极260的第一部分通过势垒膜250及第二氧化物层256的实质上水平部分而与第一电介质材料叠层240分离。
图2O是在于第一FG1 260的经暴露表面及开口中的经回蚀第二多晶硅266上方形成(例如，生长)穿隧电介质材料(例如，穿隧氧化物层280)之后的材料堆叠200(如图2N中所描绘的实施例中所展示)的横截面图228。
图2P是图2O中所展示的材料堆叠200的透视图。相对于图1中所展示的结构中的存储器单元，可削减任何顶部及/或底部寄生SONOS装置(相对于存储器单元)且将FG的长度实质上加倍(例如，从大约15nm到大约30nm)，使得浮动栅极与控制栅极为实质上相同长度。
图3A-D图解说明根据一实施例的制作垂直NAND存储器的另一技术。图3A-D在图2G中所展示的过程之后开始。
图3A是对应于图2G中所展示的存储器单元堆叠200的材料堆叠300的横截面图，其展示继续各向同性蚀刻以使第一FG1 360的内表面362进一步凹入到第一凹部(246)中的结果。
图3B是在已回蚀第二氧化物层356及氮化物层350直到开口中的氮化物层350及第二氧化物层356的经暴露表面与第一FG1 360的内表面362实质上共面为止之后的材料堆叠300的横截面图。在至少一些实施例中，举例来说，可以对氮化物为选择性的方式蚀刻第二氧化物层356，接着可以对多晶硅及氧化物为选择性的方式蚀刻氮化物层350(例如，使用磷酸)。所述蚀刻可为湿法蚀刻、气相蚀刻或干法蚀刻或者其组合。
图3C是在于开口中且覆盖材料堆叠300的长度311形成第二浮动栅极(FG2)材料(例如，第二多晶硅366)之后的材料堆叠300的横截面图。第二多晶硅366可具有与第一多晶硅相同的组合物或可具有不同组合物。
图3D是在已于开口中回蚀第二多晶硅366直到第二多晶硅366的内表面368与氧化物层340的内表面370实质上共面为止之后的材料堆叠300的横截面图。第一FG1 360与经回蚀第二多晶硅366(FG2)的组合可共同形成具有朝向控制栅极CG延伸的突出部的浮动栅极FG(例如，对应于第一FG1 360)。与图2N中所展示的结构相比，在图3D中所展示的结构中，FG具有朝向CG延伸的一个突出部。
因此，展示具有存储器单元的垂直存储器单元串300，所述存储器单元具有在电介质材料叠层340(氧化物层)之间的控制栅极342、在电介质材料叠层340之间的浮动栅极360/366，其中浮动栅极360/366包含朝向控制栅极342及在浮动栅极360/266与控制栅极342之间的电荷阻挡结构(层348、350、356)延伸的突出部369，其中电荷阻挡结构(层348、350、356)的至少一部分包覆突出部369。
电荷阻挡结构包含第一氧化物层348、氮化物层350及第二氧化物层356，且电荷阻挡结构(层348、350、356)包含包覆突出部369的势垒结构(例如，第二氧化物层356及/或氮化物层350)。氮化物层350的一层及第二氧化物层356的部分安置于突出部369与电介质材料340之间。
浮动栅极366与氮化物层350及第二氧化物层356接触。浮动栅极部分366接触电介质材料340的叠层。仅浮动栅极360/266的突出部369朝向控制栅极342延伸。电荷阻挡结构的势垒膜(例如，层348、350、356中的至少一者)具有安置于控制栅极342与浮动栅极360/366之间的实质上垂直部分及部分地在电介质材料叠层340与浮动栅极360的一部分之间横向延伸的第一实质上水平部分。势垒膜可为氮化物层350。
突出部369通过势垒膜350及第二氧化物层356的至少水平部分而与电介质材料叠层340分离。第二氧化物层356包含第一及第二实质上水平部分357以及实质上垂直部分359，其中第二氧化物层356的实质上垂直部分359的厚度与第二氧化物层356的水平部分357的厚度实质上相同。浮动栅极360的第一部分通过势垒膜350及第二氧化物层356的实质上水平部分而与第一电介质材料叠层340分离。
在一些情形中，图2A-P及图3A-D中所图解说明的结构可易受潜在负面条件影响。举例来说，如图3D中所展示，存在将CG与FG分离的薄氧化物层348、氮化物层350及第二氧化物层356。电荷阻挡结构的至少一部分包覆突出部的至少一部分(例如，氮化物层350及第二氧化物层256包覆由第一FG1 360形成的突出部)。第一FG1 360与经回蚀第二多晶硅366(FG2)的组合可共同形成具有朝向控制栅极CG延伸的突出部的浮动栅极FG(例如，对应于第一FG1 360)。然而，甚至在氮化物层350为相对厚时，仍可发生电荷泄露。
图4A-H及图5A-G展示解决以上状况的两个替代过程。由图4A-G及图5A-G图解说明的过程在于分别邻近于第一氧化物层448、548及分别邻近于氧化物层440、540的经暴露表面的凹部中分别形成电荷阻挡结构(其在一些实施例中包括势垒膜)的第二层450、550(例如，氮化物层)之后开始。
图4A是包含交替电介质材料叠层(例如，氧化物层440)与控制栅极材料(例如，导电材料叠层，例如经掺杂多晶硅层442)的材料堆叠400的横截面图。在图4A中，形成包含在凹入CG层442上方实质上垂直地形成的第一氧化物层448及跨过全柱411的长度形成的第二层450(例如，氮化物层)(其在一些实施例中包括势垒膜)的电荷阻挡结构。不同于图2A-F及3A，不在沉积柱氮化物450之后执行第二氧化步骤。可在邻近于第一氧化物层448及邻近于开口中的氧化物层440的经暴露表面的凹部446中的每一者中形成第二层450(例如，氮化物层)。
图4B是堆叠式单元400的透视图，其展示交替氧化物层440、控制栅极层442、第一凹部446、第一氧化物层448及氮化物层450的形成。形成(例如，生长)第一氧化物层448及氮化物层450以形成电荷阻挡结构。在图4A及4B中，开口包含邻近于经掺杂多晶硅层442的第一凹部446，且已经形成延伸穿过经掺杂多晶硅层442。底部层444可为蚀刻停止层，例如AlOx。
图4C是在于图4A-B中所展示的第一凹部446中形成第一浮动栅极(FG1)材料(例如，第一多晶硅)之后的材料堆叠400的横截面图。举例来说，在至少一些实施例中，可在开口中沉积并回蚀第一多晶硅460以使所述第一多晶硅凹入于第一凹部446中的每一者中，借此形成具有内表面462的第一FG1 460。第一FG层460的内表面462可经蚀刻以与第二层450(例如，氮化物层)的内表面452对齐。替代地，可使用具有适当良好保形沉积的任何一次性层。
图4D是在蚀刻第一FG层460以使第一FG/一次性层460的内表面462凹入超出叠层式氧化物层440的内表面470之后的材料堆叠400的横截面图。可使用对氮化物为选择性的蚀刻剂来蚀刻第一FG/一次性层460。
图4E是在执行开口中的每一者中的氮化物层450的各向同性蚀刻以使氮化物层450凹入到超出开口中的每一者中的第一FG/一次性层460的内表面462的深度之后的材料堆叠400的横截面图。可将磷酸用作氮化物层450的蚀刻剂，其对多晶硅及氧化物为选择性的。
图4F是在经由蚀刻(例如，湿法蚀刻、干法蚀刻或气相蚀刻)移除FG/一次性层460之后的材料堆叠400的横截面图。在氮化物层450与叠层氧化物层440之间留下第二凹部458。
图4G是在形成第二氧化层456以完成ONO层之后的材料堆叠400的横截面图。图4G还图解说明跨过第二FG层466的全柱411的长度沉积多晶硅。可任选地掺杂第二FG层466的多晶硅。
图4H是在通过蚀刻或氧化直到第二FG层466的内表面468与叠层式氧化物层440的内表面470实质上对齐为止而隔离第二FG层466之后的材料堆叠400的横截面图。可使用对氧化物为选择性的蚀刻剂来蚀刻第二FG层466。第二FG 466包含朝向也已形成于第三凹部459中的CG 442延伸的突出部469。
在图4H中，展示具有存储器单元的垂直存储器单元串400，所述存储器单元具有安置于电介质材料叠层440(氧化物层)之间的控制栅极442、在电介质材料叠层440之间的浮动栅极466，其中浮动栅极466包含朝向控制栅极442及在浮动栅极466与控制栅极442之间的电荷阻挡结构(层448、450、456)延伸的突出部469，其中电荷阻挡结构的至少一部分(例如，氮化物层450及/或第二氧化物层456)包覆突出部469。
电荷阻挡结构包含第一氧化物层448、氮化物层450及第二氧化物层456，且电荷阻挡结构(层448、450、456)包含包覆突出部469的势垒结构(例如，氮化物层450及/或第二氧化物层456)。氮化物450的一层及第二氧化物层456的部分安置于突出部469与电介质材料440之间。第二氧化物层456将氮化物层450与浮动栅极466完全分离。浮动栅极466与第二氧化物层456接触且不与氮化物层450接触。
浮动栅极部分466接触电介质材料440的叠层。仅浮动栅极466的突出部469朝向控制栅极442延伸。电荷阻挡结构的势垒膜(例如，层448、450、456中的至少一者)具有安置于控制栅极442与浮动栅极466之间的实质上垂直部分及部分地在电介质材料叠层440与浮动栅极466的一部分之间横向延伸的第一实质上水平部分。势垒膜可为氮化物层450。
突出部469通过第二氧化物层456或通过势垒膜450及第二氧化物层456的水平部分而与电介质材料叠层440分离。第二氧化物层456包含第一及第二实质上水平部分457以及实质上垂直部分459，其中第二氧化物层456的实质上垂直部分459的厚度与第二氧化物层456的水平部分457的厚度实质上相同。浮动栅极466的第一部分通过第二氧化物层456的实质上水平部分而与第一电介质材料叠层440分离。浮动栅极466的另一部分通过势垒膜450的实质上水平部分及第二氧化物层456的第一部分而与第一电介质材料叠层440分离。
图5A-H图解说明根据一实施例的材料堆叠500的形成。图5A-H在沉积如图2D中所展示的柱氧化物之后开始。图5A是包含交替电介质材料叠层(例如，氧化物层540)与控制栅极材料(例如，导电材料叠层，例如经掺杂多晶硅层542)的材料堆叠500的横截面图。在图5A中，形成包含在凹入CG层542上方实质上垂直地形成的第一氧化物层548及跨过全柱511的长度形成的第二层550(例如，氮化物层)(其在一些实施例中包括势垒膜)的电荷阻挡结构。不同于图2A-F及3A，不在沉积柱氮化物550之后执行第二氧化步骤。可在邻近于第一氧化物层548及邻近于开口中的氧化物层540的经暴露表面的凹部546中的每一者中形成第二层550(例如，氮化物层)。
图5B是堆叠式单元500的透视图，其展示交替氧化物层540、控制栅极层542、第一凹部546、第一氧化物层548及氮化物层550的形成。形成(例如，生长)第一氧化物层548及氮化物层550以形成电荷阻挡结构。在图5A及5B中，开口包含邻近于经掺杂多晶硅层542的第一凹部546、已经形成延伸穿过经掺杂多晶硅层542。底部层544可为蚀刻停止层，例如AlOx。
图5C是在于图5A-B中所展示的第一凹部546中形成第一浮动栅极(FG1)材料(例如，第一多晶硅)之后的材料堆叠500的横截面图。举例来说，在至少一些实施例中，可在开口中沉积并回蚀第一多晶硅560以使所述第一多晶硅凹入于第一凹部546中的每一者中，借此形成具有内表面562的第一FG1 560。第一FG层560的内表面562可经蚀刻以与第二层550(例如，氮化物层)的内表面552对齐。替代地，可使用具有适当良好保形沉积的任何一次性层。
图5D是在蚀刻第一FG层560以使第一FG/一次性层560的内表面562凹入以与叠层式氧化物层540的内表面570对齐之后且在蚀刻第二层550(例如，氮化物层)的内表面552以超出叠层式氧化物层540的内表面570之后的材料堆叠500的横截面图。可使用对多晶硅为选择性的蚀刻剂及对氮化物为选择性的蚀刻剂来分别蚀刻第一FG/一次性层560及氮化物层。
图5E是在经由蚀刻(例如，湿法蚀刻、干法蚀刻或气相蚀刻)移除FG/一次性层560之后的材料堆叠500的横截面图。在氮化物层550与叠层氧化物层540之间留下第二凹部558。
图5F是在形成第二氧化层556以完成ONO层之后的材料堆叠500的横截面图。第二氧化层556的形成产生第三凹部559。
图5G是在跨过全柱511的长度且在第二FG层566的第三凹部559中沉积多晶硅之后的材料堆叠500的横截面图。可任选地掺杂第二FG层566的多晶硅。
图5H是在通过蚀刻或氧化直到第二FG层566的内表面568与叠层式氧化物层540的内表面570实质上对齐为止而隔离第二FG层566之后的材料堆叠500的横截面图。可使用对氧化物为选择性的蚀刻剂来蚀刻第二FG层566以与叠层式氧化物层540的内表面570对齐。第二FG 566包含朝向也已形成于第三凹部559中的CG 542延伸的突出部569。
在图5H中，展示具有存储器单元的垂直存储器单元串500，所述存储器单元具有安置于电介质材料叠层540(氧化物层)之间的控制栅极542、在电介质材料叠层540之间的浮动栅极566，其中浮动栅极566包含朝向控制栅极542及在浮动栅极566与控制栅极542之间的电荷阻挡结构(层548、550、556)延伸的突出部569，其中电荷阻挡结构的至少一部分(例如，氮化物层550及/或第二氧化物层556)包覆突出部569。
电荷阻挡结构包含第一氧化物层548、氮化物层550及第二氧化物层556，且电荷阻挡结构(层548、550、556)包含包覆突出部569的势垒结构(例如，氮化物层550及/或第二氧化物层556)。氮化物550的一层及第二氧化物层556的部分安置于突出部569与电介质材料540之间。第二氧化物层556将氮化物层550与浮动栅极566完全分离。浮动栅极566与第二氧化物层556接触且不与氮化物层550接触。
浮动栅极部分566接触电介质材料540的叠层。仅浮动栅极566的突出部569朝向控制栅极542延伸。电荷阻挡结构的势垒膜(例如，层548、550、556中的至少一者)具有安置于控制栅极542与浮动栅极566之间的实质上垂直部分及部分地在电介质材料叠层540与浮动栅极566的一部分之间横向延伸的第一实质上水平部分。势垒膜可为氮化物层550。
突出部569通过第二氧化物层556或通过势垒膜550及第二氧化物层556的水平部分而与电介质材料叠层540分离。第二氧化物层556包含第一及第二实质上水平部分557以及实质上垂直部分559，其中第二氧化物层556的实质上垂直部分559的厚度与第二氧化物层556的水平部分557的厚度实质上相同。浮动栅极566的第一部分通过第二氧化物层556的实质上水平部分而与第一电介质材料叠层540分离。浮动栅极566的另一部分通过势垒膜550的实质上水平部分及第二氧化物层556的第一部分而与第一电介质材料叠层540分离。
上文参考图2A-P、图3A-D、图4A-H及图5A-H所描述的实施例图解说明其中至少相对于图1中所展示的结构中的存储器单元，可削减任何顶部及/或底部寄生SONOS装置(相对于存储器单元)且将FG的长度实质上加倍(且可现在实质上等于CG的长度)的实施例。经加长FG将(例如)由于较长FG及寄生SONOS装置的缺乏或小型化而对调制NAND串电流潜在地提供较多影响。
负面影响可包含栅极耦合比(GCR)的减小。在模拟中，GCR从38％减小到31.4％。然而，可通过增加电介质层的回蚀以形成侧壁而减少此减小(即，增加GCR)。可将电介质的回蚀从电介质的50％增加到75％。此GCR减小导致较高VgVt及VwVt，其中Vg为栅极电压，Vt为阈值电压，且Vw为写入电压。
在所述实施例中的至少一些实施例中，显著增加FG面积，且减小或消除两个潜在寄生SONOS装置及其提供的用于电子从CG移动到沟道的直接注入路径。在NAND沟道的方向上增加FG长度可由于两个SiN区域的替换影响具有较大FG(例如，在沟道长度方向上大约两倍长)的NAND沟道电导率而产生较高程度的沟道电导率调制(例如，较高接通/关断比)、噪声减小(例如，较大FG)及可靠性增益。此外，所述结构减小或消除两种寄生电流：CG-AA(作用区)及在FG及多晶硅间(interpoly)电介质(IPD)装置的边界处。两者均可致使氮化物陷获。
如果发生对角线FG-AA电流(其为FG边缘到LDD区域之间的电流)，那么陷获被降级。然而，在SiN下方的较薄氧化物可能提供不合意折衷，这是因为较多SiN将在FG到LDD电流路径中，从而导致额外SiN陷获。由于调制边界电场的在边缘处的SiN可增加此寄生电流且也为不合意的，因此边缘电场增加。
凹入单元中的较大FG长度可减小单元噪声，例如正向穿隧电压(FTV)及反向穿隧电压(RTV)。举例来说，如果GCR＝CIPD/(CIPD+CTUNOX)，其中CTUNOX为跨越穿隧氧化物层的电容且CIPD指跨越控制电介质或IPD的电容，凹入单元可具有较大CTUNOX及较大CIPD。由于CTUNOX增加更显著，因此GCR减小。此为Vt窗损失及Vpgm/擦除增加，其中Vpgm为编程电压。编程电压Vpgm被施加到字线(WL)以编程存储器单元。由于电容增加，因此噪声可变小。凹入单元的叠层式氧化物(TO)中的较均匀电场可提供可靠性(循环降级)增益。因此，GCR损失及噪声改进可经配置以获得关于功能性及可靠性的净增益。
图6A-C图解说明根据各种实施例的根据本文中下文所描述的方法形成的三个额外垂直NAND存储器602、604、606。图7A-F图解说明根据一实施例的如图6A中所展示的垂直存储器的制造。
图7A是包含交替电介质材料叠层(例如，氧化物层740)与控制栅极材料(例如，导电材料叠层，例如经掺杂多晶硅层742)以形成柱711的材料堆叠700的横截面图。将CG层742蚀刻到预定深度以在叠层式氧化物层740之间形成第一凹部区746。
图7B是在形成电荷阻挡结构之后的材料堆叠700的横截面图。在图7B中，电荷阻挡结构包含在凹入CG层742上方实质上垂直地形成的第一氧化物层748及跨过全柱711的长度形成的第二层750(例如，氮化物层)(其在一些实施例中包括势垒膜)。可在邻近于第一氧化物层748及邻近于开口中的氧化物层740的经暴露表面的凹部746中的每一者中形成第二层750(例如，氮化物层)。在第二层750(例如，氮化物层)上方实质上垂直地形成第二氧化物层756以形成第二凹部758。
图7C是在跨过FG层760的全柱711的长度沉积多晶硅之后的材料堆叠700的横截面图。FG层760填充叠层式氧化物层740之间及氮化物层754的水平部分上方以及实质上垂直第二氧化物层756上方的凹部758(展示于图7B中)。FG层760包含内表面762。可任选地掺杂FG层760的多晶硅。
图7D是在使FG层760(例如，多晶硅)与第二层750(例如，氮化物层)的内表面752对齐之后的材料堆叠700的横截面图。可使用氧化物脱盖(decapping)步骤后续接着热磷酸蚀刻来使FG层760与第二层750(例如，氮化物层)的内表面752对齐。
图7E是在蚀刻第二层750(例如，氮化物层)的内表面752以超出叠层式氧化物层740的内表面770之后的材料堆叠700的横截面图。可使用对多晶硅为选择性的蚀刻剂及对氧化物为选择性的蚀刻剂来蚀刻氮化物层750。
图7F是在沉积沟道材料780之后的材料堆叠700的横截面图。所述沟道材料保形于氮化物层750的内表面770。
因此，在图7F中，浮动栅极760通过势垒膜(例如，氮化物层750)的水平部分而与电介质材料叠层740分离。势垒膜750的实质上垂直部分781的厚度大于势垒膜750的实质上水平部分783的厚度。
图8图解说明根据一实施例的如图6B中所展示的垂直NAND单元800。图8展示具有交替叠层式氧化物层840与多晶硅叠层式控制栅极(CG)层842以形成柱811的垂直存储器单元802。将CG层842蚀刻到预定深度以形成叠层式氧化物层840之间的第一凹部区。在凹入CG层842上方形成氧化物层848及氮化物层850。在氮化物层850的水平部分849之间的凹部中形成多晶硅浮动栅极(FG)层860。在FG层860上方形成TuOx层或第二氧化物层890。尽管将FG层860展示为实质上圆形的，但所属领域的技术人员将认识到，FG层可为矩形的，如至少图7A-F中所图解说明。蚀刻第二层850(例如，氮化物层)的内表面852以超出叠层式氧化物层840的内表面870。
在图8中，第二氧化物层890将氮化物层850与浮动栅极860完全分离。浮动栅极860与第二氧化物层890接触且不与氮化物层850接触。电荷阻挡结构的势垒膜(例如，层848、850、890中的至少一者)具有安置于控制栅极842与浮动栅极860之间的实质上垂直部分859及部分地在电介质材料叠层840与浮动栅极860的一部分之间横向延伸的实质上水平部分857。势垒膜可为氮化物层850。浮动栅极860通过势垒膜250及第二氧化物层890的实质上水平部分857而与第一电介质材料叠层240分离。
图9A-D图解说明根据一实施例的如图6C中所展示的垂直存储器单元606的制造。针对如图6C中所展示的垂直存储器单元606的制造，初始过程类似于图7A-D中所展示的过程。
图9A是包含交替电介质材料叠层(例如，氧化物层940)与控制栅极材料(例如，导电材料叠层，例如经掺杂多晶硅层942)的材料堆叠900的横截面图。在图9A中，形成包含在凹入CG层942上方实质上垂直地形成的第一氧化物层948及跨过全柱911的长度形成的第二层950(例如，氮化物层)(其在一些实施例中包括势垒膜)的电荷阻挡结构。可邻近于第一氧化物层948形成第二层950(例如，氮化物层)。可通过沿着所述柱的全长沉积第二层950并接着蚀刻第二层950以使第二层950的内表面962凹入超出叠层式氧化物层940的内表面970从而形成凹部958而形成第二层950。可使用对氧化物为选择性的蚀刻剂来蚀刻第二层950。
图9B是在形成第二氧化层956以完成ONO层之后的材料堆叠900的横截面图。第二氧化层956的形成产生第二凹部959。跨过第二FG层966的全柱411的长度沉积多晶硅层。可任选地掺杂第二FG层966的多晶硅。
图9C是在通过蚀刻或氧化直到第二FG层966的内表面968与叠层式氧化物层940的内表面970实质上对齐为止而隔离第二FG层966之后的材料堆叠900的横截面图。可使用对氧化物为选择性的蚀刻剂来蚀刻第二FG层966以与叠层式氧化物层940的内表面970对齐。第二FG 966包含朝向CG延伸的突出部969。图9D是在沉积沟道材料980之后的材料堆叠900的横截面图。
因此，在图9D中，展示具有存储器单元的垂直存储器单元串900，所述存储器单元包含在电介质材料叠层940(氧化物层)之间的控制栅极942、在电介质材料叠层940之间的浮动栅极966，其中浮动栅极966包含朝向控制栅极942及在浮动栅极966与控制栅极942之间的电荷阻挡结构(层948、950、956)延伸的突出部969，其中电荷阻挡结构(层948、950、956)的至少一部分包覆突出部969。
电荷阻挡结构包含第一氧化物层948、氮化物层950及第二氧化物层956，且电荷阻挡结构(层948、950、956)包含包覆突出部969的势垒结构(例如，第二氧化物层956或氮化物层950)。氮化物层950的一层及第二氧化物层956的部分安置于突出部969与电介质材料940之间。浮动栅极966与氮化物层950及第二氧化物层956接触。在内表面970附近，浮动栅极部分966接触电介质材料940的叠层。仅浮动栅极966的突出部969朝向控制栅极942延伸。电介质材料叠层940之间的浮动栅极966的长度971实质上等于电介质材料叠层940之间的控制栅极942的长度943。
电荷阻挡结构的势垒膜(例如，至少氮化物层950)具有安置于控制栅极942与浮动栅极966之间的实质上垂直部分959及部分地在电介质材料叠层940与浮动栅极966的一部分之间横向延伸的实质上水平部分957。势垒膜可为氮化物层950。突出部969通过势垒膜950及第二氧化物层956的至少水平部分而与电介质材料叠层940分离。
第二氧化物层956包含第一及第二实质上水平部分987及实质上垂直部分989，其中第二氧化物层956的实质上垂直部分989的厚度与第二氧化物层956的水平部分987的厚度实质上相同。浮动栅极966的第一部分通过势垒膜950的实质上水平部分957及第二氧化物层956的水平部分987而与第一电介质材料叠层940分离。势垒膜950的实质上垂直部分959的厚度999大于势垒膜950的实质上水平部分957的厚度997。
图10A-F图解说明根据一些实施例的如图6C中所展示的垂直存储器的制造。图10A是堆叠式单元1000的横截面图，其展示交替叠层式氧化物层1040与多晶硅叠层式控制栅极(CG)层1042以形成柱1011。将CG层1042蚀刻到预定深度以形成叠层式氧化物层1040之间的第一凹部区1043。
图10B是在形成电荷阻挡结构之后的材料堆叠1000的横截面图。在图10B中，电荷阻挡结构包含在凹入CG层1042上方实质上垂直地形成的第一氧化物层1048及跨过全柱1011的长度形成的第二层1050(例如，氮化物层)(其在一些实施例中包括势垒膜)。然而，在图10B中，第二层1050具有随着朝向CG层1042前进而变窄的有角度边缘。可邻近于第一氧化物层1048及邻近于开口中的氧化物层1040的经暴露表面形成第二层1050。第二层1050(例如，氮化物层)形成凹部1046。
图10C是在蚀刻第二层1050(例如，氮化物层)的内表面1052以超出叠层式氧化物层1040的内表面1070之后的材料堆叠1000的横截面图。可使用对氧化物为选择性的蚀刻剂来蚀刻氮化物层。
图10D是在于第二层1050上方形成第二氧化层1056以完成ONO层之后的材料堆叠1000的横截面图。图10D还展示跨过全柱1011的长度在FG层1060的第二氧化层1056及叠层式氧化物层1040上方沉积多晶硅。可任选地掺杂FG层1060的多晶硅。
图10E是在通过蚀刻或氧化直到FG层1060的内表面1062与叠层式氧化物层1040的内表面1070实质上对齐为止而隔离第二FG层1060之后的材料堆叠1000的横截面图。可使用对氧化物为选择性的蚀刻剂来蚀刻FG层1060以与叠层式氧化物层1040的内表面1070对齐。FG 1060包含朝向CG 1042延伸的突出部1069。
图10F是在于FG层1060上方形成TuOx层1090之后的材料堆叠1000的横截面图。可在FG层1060上方生长TuOx层1090。
作为实施本文中所描述的设备及方法的结果，可实现较大密度及较可靠存储器操作。可产生增加的顾客满意度。
因此，在图10F中，展示具有存储器单元的垂直存储器单元串1000，所述存储器单元包含在电介质材料叠层1040(氧化物层)之间的控制栅极1042、在电介质材料叠层1040之间的浮动栅极1060，其中浮动栅极1060包含朝向控制栅极1042及在浮动栅极1060与控制栅极1042之间的电荷阻挡结构(层1048、1050、1056)延伸的突出部1069，其中电荷阻挡结构的至少一部分(例如，氮化物层1050及/或第二氧化物层1056)至少部分地包覆突出部1069。
电荷阻挡结构包含第一氧化物层1048、氮化物层1050及第二氧化物层1056，且电荷阻挡结构(层1048、1050、1056)包含至少部分地包覆突出部1069的势垒结构(例如，第二氧化物层1056及/或氮化物层1050)。氮化物层1050的层的部分及第二氧化物层1056的部分安置于突出部1069与电介质材料1040之间。第二氧化物层1056将氮化物层1050与浮动栅极1060完全分离。浮动栅极1060与第二氧化物层1056接触且不与氮化物层1050接触。
仅浮动栅极1060的突出部1069朝向控制栅极1042延伸。电荷阻挡结构的势垒膜(例如，层1050、1056中的至少一者)具有安置于控制栅极1042与浮动栅极1060之间的实质上垂直部分1059及至少部分地在电介质材料叠层1040与浮动栅极1060的一部分之间横向延伸的实质上水平部分1057。势垒膜可为氮化物层1050。
突出部1069通过势垒膜1050及/或第二氧化物层1056的至少水平部分而与电介质材料叠层1040分离。第二氧化物层1056包含实质上水平部分1087及实质上垂直部分1089，其中第二氧化物层1056的实质上垂直部分1089的厚度与第二氧化物层1056的水平部分1087的厚度实质上相同。浮动栅极1060的第一部分通过第二氧化物层1056的实质上水平部分1087而与第一电介质材料叠层1040分离。浮动栅极1060的另一部分通过势垒膜1050的实质上水平部分1057及第二氧化物层1056的水平部分1087而与第一电介质材料叠层1040分离。
可在本文中个别地及/或共同地参考本发明标的物的此类实施例，如果实际上揭示一个以上概念，那么并不打算将本申请案的范围自发地限制于任何单个概念。因此，虽然本文中已图解说明且描述了特定实施例，但经计算以实现相同目的的任何布置可替代所展示的特定实施例。本发明打算涵盖各种实施例的任何及/或所有更改或变化形式。所属领域的技术人员在审阅以上描述后将即刻明了以上实施例的组合及本文中未具体描述的其它实施例。
如本申请案中所使用的术语“水平面”定义为平行于晶片或衬底的平面或表面的平面，而无论晶片或衬底的实际定向如何。术语“垂直”指垂直于如上文所定义的水平面的方向。例如“在…上”、“侧”、“较高”、“较低”、“在…上方”及“在…下方”的介词是相对于在晶片或衬底的顶部表面上的平面或表面定义的，而无论晶片或衬底的实际定向如何。术语“晶片”及“衬底”在本文中用于一般指在其上形成集成电路的任何结构，且还指在集成电路制造的各个阶段期间的此类结构。因此，以下具体实施方式不应视为具有限制意义，且实施例的范围仅由所附权利要求书连同此权利要求书授权的等效物的全部范围界定。
NAND阵列架构是存储器单元阵列，其经布置使得所述阵列的存储器单元在逻辑行中耦合到称为字线的存取线(其耦合到存储器单元的CG且在一些情形中至少部分地由所述CG形成)。所述阵列的一些存储器单元在源极线与数据线(其称为位线)之间源极到漏极地串联耦合在一起。
可将NAND阵列架构中的存储器单元编程为预定数据状态。举例来说，可在存储器单元的FG上积累(例如，放置)电荷或从所述FG移除电荷以将所述单元编程为若干个数据状态中的一者。举例来说，可将称为单电平单元(SLC)的存储器单元编程为两个数据状态(例如，“1”或“0”状态)中的一者。可将称为多电平单元(MLC)的存储器单元编程为两个以上数据状态中的一者。
当将电子存储于FG上时，其修改单元的Vt。因此，当通过在CG上放置特定电压(例如，通过用读取电压驱动耦合到单元的存取线)而“读取”单元时，取决于单元的Vt，电流将在单元的源极与漏极连接之间流动或不流动。可感测此电流存在或缺乏并将其翻译为1及0，从而使所存储数据再生。
每一存储器单元可能不直接耦合到源极线及数据线。而是，实例性阵列的存储器单元可共同布置成若干串(通常为各自8个、16个、32个或32个以上串)，其中所述串中的存储器单元在共同源极线与命令数据线之间源极到漏极地串联耦合在一起。
NAND架构可由激活一行存储器单元的行解码器通过用电压驱动耦合到那些单元的存取线而存取。另外，可用不同电压驱动耦合到每一串的未选择存储器单元的存取线。举例来说，可用通过电压驱动每一串的未选择存储器单元以便将其作为通过晶体管操作，从而允许其以未由其经编程数据状态限制的方式使电流通过。电流可接着经由串联耦合串的每一浮动栅极存储器单元从源极线流动到数据线、受每一串的经选择以被读取的存储器单元限制。此将选定存储器单元行的当前经编码所存储数据值放置于列位线上。选择并感测数据线的一列页，且接着从来自所述列页且从存储器设备传递的经感测数据字选择个别数据字。快闪存储器(例如NAND阵列)可形成为具有包含浮动栅极(FG)、电荷阻挡结构(例如，IPD)、控制栅极(CG)及电介质材料叠层(例如，氧化物层108)的存储器单元堆叠的3D存储器。在所图解说明实例中，IPD 104安置于每一FG 102与CG 106之间。邻近于IPD的CG及FG而形成凹部。
发明摘要经提供以符合需要将允许读者迅速确定技术性发明的本质的摘要的37C.F.R.§1.72(b)。基于以下理解提交摘要：其并非将用于解释或限制权利要求书的范围或含义。另外，在前述具体实施方式中，可见出于简化本发明的目的而将各种特征共同分组于单个实施例中。不应将此揭示方法解释为反映所主张实施例需要比每一权利要求中所明确陈述多的特征的意图。而是，如所附权利要求书反映，实施例的标的物在于单个所揭示实施例的一或多个特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求本身作为单独实施例。

Claims (21)

1.一种形成存储器单元的方法，其包括：
在垂直隔开的第一电介质层和第二电介质层之间形成控制栅极层；
形成延伸穿过所述第一电介质层和所述第二电介质层的开口；
在所述控制栅层中形成凹部，所述凹部至少部分地围绕所述开口延伸；
在所述凹槽内且邻近于所述控制栅极形成电荷阻挡结构，其中所述电荷阻挡结构包括电介质材料和阻挡材料；及
在所述凹槽内且在所述电荷阻挡结构的与所述控制栅极相对的侧上形成浮置栅极，其中所述浮置栅极的第一部分接触所述第一电介质层和第二电介质层中的每一者接触；
其中所述阻挡材料的基本垂直部分位于所述控制栅极与所述浮置栅极之间；及
其中所述电荷阻挡结构的第一基本水平部分在所述第一电介质材料层与所述浮置栅极的第二部分之间横向地延伸，且其中所述电荷阻挡结构的第二基本水平部分在所述第二层电介质材料层和所述浮动栅极的第二部分之间横向地延伸。
2.根据权利要求1所述的存储器单元，其中所述浮动栅极的所述第二部分包括从所述浮动栅极的所述第一部分并沿着所述控制栅极的方向上延伸的突出部，所述突出部具有比所述浮动栅极的所述第一部分小的垂直尺寸。
3.根据权利要求2所述的存储器单元，其中所述电荷阻挡结构的所述基本垂直部分的厚度大于所述电荷阻挡结构的所述第一基本水平部分的厚度，且大于所述电荷阻挡结构的所述第二基本水平部分的厚度。
4.根据权利要求1所述的存储器单元，其中所述电介质材料层之间的所述浮动栅极的长度基本上等于所述电介质材料层之间的所述控制栅极的长度。
5.根据权利要求1所述的存储器单元，其中所述阻挡材料包括氮化物层。
6.根据权利要求1所述的存储器单元，其中所述电荷阻挡结构包括第一氧化物层和第二氧化物层。
7.根据权利要求2所述的存储器单元，其中所述电荷阻挡结构包括接触所述控制栅极的第一氧化物和接触所述浮动栅极的第二氧化物，且其中所述阻挡材料位于所述第一氧化物和所述第二氧化物之间。
8.根据权利要求7所述的存储器单元，其中所述电荷阻挡结构的至少一部分包覆所述突出部。
9.根据权利要求7所述的存储器单元，其中所述第二氧化物将所述氮化物层与所述浮动栅极的所述突出部完全分隔开。
10.根据权利要求7所述的存储器单元，其中所述浮动栅极与所述阻挡材料和所述第二氧化物接触。
11.根据权利要求8所述的存储器单元，其中包覆所述突出部的所述电荷阻挡结构的所述部分包括所述阻挡材料的一部分。
12.一种形成存储器阵列的方法，其包括：
形成垂直隔开的多个电介质层；
形成在相应的垂直相邻电介质层之间延伸的控制栅极层；
形成垂直电荷存储装置串，所述垂直电荷存储装置串包括：
形成延伸穿过所述多个电介质层和多个控制栅极层的开口；
在所述控制栅极层中，形成至少部分地围绕所述开口延伸的凹部；
在所述凹槽中，邻近于所述控制栅极形成电荷阻挡结构，其中所述电荷阻挡结构包括电介质材料和阻挡材料；及
在所述凹槽内，在所述电荷阻挡结构的与所述控制栅极相对的侧上形成浮置栅极，
其中所述浮置栅极的第一部分接触所述垂直相邻电介质层中的每一者；
其中所述阻挡材料的基本垂直部分位于所述控制栅极与所述浮置栅极之间；
及
其中所述电荷阻挡结构的第一基本水平部分在所述第一电介质材料层与所述浮置栅极的第二部分之间横向地延伸，且其中所述电荷阻挡结构的第二基本水平部分在所述第二层电介质材料层和浮动栅极的第二部分之间横向地延伸；
在所述开口内且位于所述浮动栅极的表面上方形成电介质；及
形成垂直延伸穿过所述多个电介质层和所述多个控制栅极层的导电柱。
13.根据权利要求12所述的存储器单元，其中所述浮动栅极的所述第二部分包括从所述浮动栅极的所述第一部分并沿着所述控制栅极的方向上延伸的突出部，所述突出部具有比所述浮动栅极的所述第一部分小的垂直尺寸。
14.根据权利要求13所述的存储器单元，其中所述电荷阻挡结构包括接触所述控制栅极的第一氧化物和接触所述浮动栅极的第二氧化物，且其中所述阻挡材料位于所述第一氧化物和所述第二氧化物之间。
15.根据权利要求14所述的存储器单元，其中所述第二氧化物将所述氮化物层与所述浮动栅极的所述突出部完全分隔开。
16.根据权利要求15所述的存储器单元，其中所述浮动栅极与所述阻挡材料和所述第二氧化物接触。
17.根据权利要求13所述的存储器单元，其中包覆所述突出部的所述电荷阻挡结构的所述部分包括所述阻挡材料的一部分。
18.一种包括垂直存储单元串的设备，其中所述垂直存储单元串的存储单元包括：
控制栅极，其位于第一层电介质材料和第二层电介质材料之间；
浮动栅极，其位于所述第一电介质材料层与所述第二电介质材料层之间，其中所述浮动栅极包括第一部分、第二端口并且包括沿所述控制栅极的方向上延伸的突出部，所述突出部具有比所述浮动栅极的所述第一部分小的垂直尺寸，其中所述浮动栅极的第一部分接触所述第一电介质材料层和所述第二电介质材料层中的每一者；和
电荷阻挡结构，其位于所述浮动栅极和所述控制栅极之间，其中所述电荷阻挡结构包括阻挡膜、第一氧化物和第二氧化物，
其中所述电荷阻挡结构的基本垂直部分位于所述控制栅极与所述浮动栅极之间，
其中所述电荷阻挡结构的第一基本水平部分横向地延伸，将所述浮置栅极与所述第一层电介质材料分隔开，
其中所述电荷阻挡结构的第二基本水平部分横向地延伸，将所述浮动栅极与所述第二层电介质材料分隔开。
19.根据权利要求18所述的装置，其中所述电荷阻挡结构的所述第一基本水平部分和所述第二基本水平部分包括围绕所述浮动栅极的所述突出部的至少一部分延伸的所述阻挡膜的一部分。
20.根据权利要求19所述的装置，其中所述浮动栅极通过所述第一氧化物和所述第二氧化物之一者与所述阻挡膜分隔开。
21.根据权利要求19所述的装置，其中所述浮动栅极与所述阻挡膜和所述第一氧化物和第二氧化物之一两者相接触。
CN201810309077.5A 2013-03-15 2014-03-05 垂直存储器中的浮动栅极存储器单元 Active CN108461500B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/838,297 US9184175B2 (en) 2013-03-15 2013-03-15 Floating gate memory cells in vertical memory
US13/838,297 2013-03-15
PCT/US2014/020658 WO2014149740A1 (en) 2013-03-15 2014-03-05 Floating gate memory cells in vertical memory
CN201480024450.2A CN105164808B (zh) 2013-03-15 2014-03-05 垂直存储器中的浮动栅极存储器单元

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480024450.2A Division CN105164808B (zh) 2013-03-15 2014-03-05 垂直存储器中的浮动栅极存储器单元

Publications (2)

Publication Number Publication Date
CN108461500A true CN108461500A (zh) 2018-08-28
CN108461500B CN108461500B (zh) 2022-04-29

Family

ID=51523692

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810309077.5A Active CN108461500B (zh) 2013-03-15 2014-03-05 垂直存储器中的浮动栅极存储器单元
CN201480024450.2A Active CN105164808B (zh) 2013-03-15 2014-03-05 垂直存储器中的浮动栅极存储器单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480024450.2A Active CN105164808B (zh) 2013-03-15 2014-03-05 垂直存储器中的浮动栅极存储器单元

Country Status (7)

Country Link
US (4) US9184175B2 (zh)
EP (2) EP3792972A1 (zh)
JP (1) JP5965091B2 (zh)
KR (2) KR101764626B1 (zh)
CN (2) CN108461500B (zh)
TW (2) TWI624069B (zh)
WO (1) WO2014149740A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355008B2 (en) 2013-03-15 2019-07-16 Micron Technology, Inc. Floating gate memory cells in vertical memory
US10529776B2 (en) 2013-03-15 2020-01-07 Micron Technology, Inc. Cell pillar structures and integrated flows
US11665893B2 (en) 2013-11-01 2023-05-30 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067392B (zh) * 2012-04-30 2016-10-26 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
US9093152B2 (en) 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9147493B2 (en) 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
US9275909B2 (en) 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
KR20150050877A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 트랜지스터 및 이를 포함하는 반도체 장치
US10141322B2 (en) 2013-12-17 2018-11-27 Intel Corporation Metal floating gate composite 3D NAND memory devices and associated methods
US9478643B2 (en) * 2013-12-24 2016-10-25 Intel Corporation Memory structure with self-aligned floating and control gates and associated methods
US9240416B2 (en) * 2014-06-12 2016-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device
US9524779B2 (en) 2014-06-24 2016-12-20 Sandisk Technologies Llc Three dimensional vertical NAND device with floating gates
US9627391B2 (en) * 2014-07-10 2017-04-18 Kabushiki Kaisha Toshiba Non-volatile memory device
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US20160079252A1 (en) * 2014-09-11 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9793124B2 (en) 2014-10-07 2017-10-17 Micron Technology, Inc. Semiconductor structures
US10672785B2 (en) 2015-04-06 2020-06-02 Micron Technology, Inc. Integrated structures of vertically-stacked memory cells
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
WO2016194211A1 (ja) * 2015-06-04 2016-12-08 株式会社 東芝 半導体記憶装置及びその製造方法
JP2017163044A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置およびその製造方法
KR102456494B1 (ko) * 2016-03-29 2022-10-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
WO2018004581A1 (en) * 2016-06-30 2018-01-04 Intel Corporation 3d nand structures including group iii-n material channels
KR102395563B1 (ko) * 2016-07-25 2022-05-06 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
US10090318B2 (en) * 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US9941293B1 (en) 2016-10-12 2018-04-10 Sandisk Technologies Llc Select transistors with tight threshold voltage in 3D memory
US9773882B1 (en) 2017-01-12 2017-09-26 Micron Technology, Inc. Integrated structures
US10431591B2 (en) 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US10083981B2 (en) 2017-02-01 2018-09-25 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US10680006B2 (en) 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10453855B2 (en) 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10283513B1 (en) * 2017-11-06 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and method of making thereof
KR102505240B1 (ko) * 2017-11-09 2023-03-06 삼성전자주식회사 3차원 반도체 메모리 장치
US10714494B2 (en) 2017-11-23 2020-07-14 Macronix International Co., Ltd. 3D memory device with silicon nitride and buffer oxide layers and method of manufacturing the same
US10937904B2 (en) 2017-12-27 2021-03-02 Micron Technology, Inc. Programmable charge-storage transistor, an array of elevationally-extending strings of memory cells, and a method of forming an array of elevationally-extending strings of memory cells
US10937482B2 (en) * 2017-12-27 2021-03-02 Micron Technology, Inc. Memory cells and arrays of elevationally-extending strings of memory cells
US10622450B2 (en) 2018-06-28 2020-04-14 Intel Corporation Modified floating gate and dielectric layer geometry in 3D memory arrays
JP2020047744A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 半導体記憶装置
US11527548B2 (en) 2018-12-11 2022-12-13 Micron Technology, Inc. Semiconductor devices and electronic systems including an etch stop material, and related methods
KR102574451B1 (ko) 2019-02-22 2023-09-04 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
CN110148598A (zh) * 2019-04-19 2019-08-20 华中科技大学 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备
KR20210002137A (ko) 2019-06-20 2021-01-07 삼성전자주식회사 수직형 메모리 장치
US11508746B2 (en) 2019-10-25 2022-11-22 Micron Technology, Inc. Semiconductor device having a stack of data lines with conductive structures on both sides thereof
US11605588B2 (en) 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels
TWI749549B (zh) 2020-05-08 2021-12-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
DE102020132926A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. 3d ferroelektrischer speicher
DE102020133314A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. 3d-speicher mit leitfähigen graphitstreifen
US11574929B2 (en) 2020-05-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D ferroelectric memory
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US11716856B2 (en) 2021-03-05 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
JP2023092644A (ja) * 2021-12-22 2023-07-04 キオクシア株式会社 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084719A1 (en) * 2002-10-30 2004-05-06 Taiwan Semiconductor Manufacturing Company Flash with finger-like floating gate
US20070047304A1 (en) * 2005-08-31 2007-03-01 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and method of manufacturing the same
US20080012061A1 (en) * 2006-04-24 2008-01-17 Masayuki Ichige Nonvolatile semiconductor memory
US20090180324A1 (en) * 2008-01-15 2009-07-16 Ramaswamy D V Nirmal Semiconductor Constructions, NAND Unit Cells, Methods Of Forming Semiconductor Constructions, And Methods Of Forming NAND Unit Cells
US20090283813A1 (en) * 2008-05-19 2009-11-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for fabricating nonvolatile semiconductor memory device
KR20110120661A (ko) * 2010-04-29 2011-11-04 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그의 제조 방법
KR101094523B1 (ko) * 2010-10-13 2011-12-19 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US20120012921A1 (en) * 2010-07-15 2012-01-19 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
US20120132981A1 (en) * 2010-11-30 2012-05-31 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method of semiconductor storage device
US20120267699A1 (en) * 2011-04-19 2012-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184874A (ja) 1982-04-22 1983-10-28 Matsushita Electric Ind Co Ltd 帯域圧縮装置
TW390028B (en) 1998-06-08 2000-05-11 United Microelectronics Corp A flash memory structure and its manufacturing
EP2323164B1 (en) * 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6445029B1 (en) 2000-10-24 2002-09-03 International Business Machines Corporation NVRAM array device with enhanced write and erase
US7132711B2 (en) 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US6583009B1 (en) 2002-06-24 2003-06-24 Advanced Micro Devices, Inc. Innovative narrow gate formation for floating gate flash technology
US7045849B2 (en) 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US7148538B2 (en) 2003-12-17 2006-12-12 Micron Technology, Inc. Vertical NAND flash memory array
WO2006132158A1 (ja) * 2005-06-10 2006-12-14 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置およびその製造方法
US7687860B2 (en) * 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
US7829938B2 (en) * 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
US7342272B2 (en) 2005-08-31 2008-03-11 Micron Technology, Inc. Flash memory with recessed floating gate
JP2007123415A (ja) * 2005-10-26 2007-05-17 Sharp Corp 半導体装置およびその製造方法
KR100801078B1 (ko) 2006-06-29 2008-02-11 삼성전자주식회사 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
US7667260B2 (en) * 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
JP4768557B2 (ja) 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4772656B2 (ja) 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP4791949B2 (ja) * 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP4445514B2 (ja) 2007-04-11 2010-04-07 株式会社東芝 半導体記憶装置
KR100866966B1 (ko) 2007-05-10 2008-11-06 삼성전자주식회사 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지
TWI340431B (en) 2007-06-11 2011-04-11 Nanya Technology Corp Memory structure and method of making the same
US7910446B2 (en) 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US7795673B2 (en) 2007-07-23 2010-09-14 Macronix International Co., Ltd. Vertical non-volatile memory
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009277770A (ja) 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP5230274B2 (ja) 2008-06-02 2013-07-10 株式会社東芝 不揮発性半導体記憶装置
KR101052921B1 (ko) 2008-07-07 2011-07-29 주식회사 하이닉스반도체 버티컬 플로팅 게이트를 구비하는 플래시 메모리소자의제조방법
JP5498011B2 (ja) * 2008-11-13 2014-05-21 株式会社東芝 不揮発性半導体記憶装置
KR101551901B1 (ko) 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
JP5388600B2 (ja) 2009-01-22 2014-01-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5576400B2 (ja) * 2009-01-29 2014-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュ・メモリ・デバイスおよびその製造方法
KR101573697B1 (ko) 2009-02-11 2015-12-02 삼성전자주식회사 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101539699B1 (ko) 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
US8258034B2 (en) 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP2011166061A (ja) 2010-02-15 2011-08-25 Toshiba Corp 半導体装置の製造方法
JP2011187794A (ja) 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8357970B2 (en) 2010-04-09 2013-01-22 Micron Technology, Inc. Multi-level charge storage transistors and associated methods
KR101738533B1 (ko) 2010-05-24 2017-05-23 삼성전자 주식회사 적층 메모리 장치 및 그 제조 방법
KR101623546B1 (ko) 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101792778B1 (ko) 2010-10-26 2017-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
JP2012094694A (ja) 2010-10-27 2012-05-17 Toshiba Corp 不揮発性半導体記憶装置
JP2012146773A (ja) 2011-01-11 2012-08-02 Hitachi Kokusai Electric Inc 不揮発性半導体記憶装置およびその製造方法
US8681555B2 (en) * 2011-01-14 2014-03-25 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
US8759895B2 (en) 2011-02-25 2014-06-24 Micron Technology, Inc. Semiconductor charge storage apparatus and methods
KR101206508B1 (ko) * 2011-03-07 2012-11-29 에스케이하이닉스 주식회사 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
US8722525B2 (en) 2011-06-21 2014-05-13 Micron Technology, Inc. Multi-tiered semiconductor devices and associated methods
KR20130024303A (ko) 2011-08-31 2013-03-08 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US8912589B2 (en) 2011-08-31 2014-12-16 Micron Technology, Inc. Methods and apparatuses including strings of memory cells formed along levels of semiconductor material
KR101906406B1 (ko) 2011-12-30 2018-12-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조방법
US20130256777A1 (en) 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9412753B2 (en) 2014-09-30 2016-08-09 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084719A1 (en) * 2002-10-30 2004-05-06 Taiwan Semiconductor Manufacturing Company Flash with finger-like floating gate
US20070047304A1 (en) * 2005-08-31 2007-03-01 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and method of manufacturing the same
US20080012061A1 (en) * 2006-04-24 2008-01-17 Masayuki Ichige Nonvolatile semiconductor memory
US20090180324A1 (en) * 2008-01-15 2009-07-16 Ramaswamy D V Nirmal Semiconductor Constructions, NAND Unit Cells, Methods Of Forming Semiconductor Constructions, And Methods Of Forming NAND Unit Cells
US20090283813A1 (en) * 2008-05-19 2009-11-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for fabricating nonvolatile semiconductor memory device
KR20110120661A (ko) * 2010-04-29 2011-11-04 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그의 제조 방법
US20120012921A1 (en) * 2010-07-15 2012-01-19 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
KR101094523B1 (ko) * 2010-10-13 2011-12-19 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US20120132981A1 (en) * 2010-11-30 2012-05-31 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method of semiconductor storage device
US20120267699A1 (en) * 2011-04-19 2012-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2012227326A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 不揮発性半導体記憶装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355008B2 (en) 2013-03-15 2019-07-16 Micron Technology, Inc. Floating gate memory cells in vertical memory
US10529776B2 (en) 2013-03-15 2020-01-07 Micron Technology, Inc. Cell pillar structures and integrated flows
US11043534B2 (en) 2013-03-15 2021-06-22 Micron Technology, Inc. Cell pillar structures and integrated flows
US11665893B2 (en) 2013-11-01 2023-05-30 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source

Also Published As

Publication number Publication date
TW201507168A (zh) 2015-02-16
EP2973710A1 (en) 2016-01-20
JP5965091B2 (ja) 2016-08-03
JP2016514371A (ja) 2016-05-19
KR20170091764A (ko) 2017-08-09
TWI624069B (zh) 2018-05-11
KR20150132470A (ko) 2015-11-25
CN105164808A (zh) 2015-12-16
TWI655782B (zh) 2019-04-01
US20170365615A1 (en) 2017-12-21
EP2973710B1 (en) 2020-11-04
KR101764626B1 (ko) 2017-08-03
US20180350827A1 (en) 2018-12-06
US9793282B2 (en) 2017-10-17
EP2973710A4 (en) 2016-12-28
EP3792972A1 (en) 2021-03-17
KR101821943B1 (ko) 2018-01-25
TW201826547A (zh) 2018-07-16
CN108461500B (zh) 2022-04-29
US20160049417A1 (en) 2016-02-18
CN105164808B (zh) 2018-05-04
US20140264532A1 (en) 2014-09-18
US9991273B2 (en) 2018-06-05
US10355008B2 (en) 2019-07-16
US9184175B2 (en) 2015-11-10
WO2014149740A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN105164808B (zh) 垂直存储器中的浮动栅极存储器单元
CN105027285B (zh) 三维存储器
CN108336088B (zh) 存储装置及其制造方法
US8811077B2 (en) Memory architecture of 3D array with improved uniformity of bit line capacitances
TW512495B (en) Nonvolatile semiconductor memory device, process of manufacturing the same and method of operating the same
CN106935587A (zh) 存储器元件及其制作方法
TWI296440B (en) Nov-volatile memory and method of forming thereof
KR20110101067A (ko) 반도체 기억 장치의 동작 방법
CN109390349A (zh) 3d存储器件及其制造方法
CN109003981A (zh) 3d存储器件及其制造方法
CN109148459A (zh) 3d存储器件及其制造方法
CN105938836A (zh) 半导体器件
TW201523882A (zh) 用於無接面細胞電晶體之堆疊記憶體陣列的結構和製造方法
KR20080005064A (ko) 비휘발성 메모리 소자
TW200908346A (en) Lateral pocket implant charge trapping devices
CN105990355B (zh) 存储元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant