CN108074596A - 页缓冲区、包括该页缓冲区的存储器件及其读取操作方法 - Google Patents

页缓冲区、包括该页缓冲区的存储器件及其读取操作方法 Download PDF

Info

Publication number
CN108074596A
CN108074596A CN201710800290.1A CN201710800290A CN108074596A CN 108074596 A CN108074596 A CN 108074596A CN 201710800290 A CN201710800290 A CN 201710800290A CN 108074596 A CN108074596 A CN 108074596A
Authority
CN
China
Prior art keywords
sense node
voltage
bit line
precharge
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710800290.1A
Other languages
English (en)
Other versions
CN108074596B (zh
Inventor
金采勋
千镇泳
全允英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160153315A external-priority patent/KR102662764B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108074596A publication Critical patent/CN108074596A/zh
Application granted granted Critical
Publication of CN108074596B publication Critical patent/CN108074596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Abstract

本发明涉及一种页缓冲区，包括预充电单元、位线连接单元和数据输入和输出单元，在预充电时间期间，所述预充电单元通过第一预充电线预充电存储器单元阵列的被选择的存储器单元的位线并且通过第二预充电线预充电感测节点，所述位线连接单元连接在位线和感测节点之间并包括连接到第一预充电线的连接节点，在扩展时间期间，所述位线连接单元基于位线连接控制信号和感测节点电压控制信号控制感测节点的电压，且所述数据输入和输出单元在感测时间期间通过感测所述感测节点的电压的电平产生感测数据。

Description

页缓冲区、包括该页缓冲区的存储器件及其读取操作方法
相关申请的交叉引用
本申请要求2016年11月17日在韩国专利局提交的韩国专利申请第10-2016-0153315号的优先权，该申请通过引用整体结合于此。
技术领域
本发明概念涉及存储器件，并尤其涉及包括页缓冲区的存储器件以及该存储器件的读取操作方法。
背景技术
存储器件用于存储数据并可以分为易失性存储器件或非易失性存储器件。非易失性存储器件甚至在供电循环(例如，断电并恢复)之后也能够取回存储的信息。闪速存储器件是非易失性存储器件的示例。闪速存储器件用于蜂窝电话、数码相机、个人数字助理(PDA)、移动计算机装置、固定计算机装置等中。
非易失性存储器件可以探测感测节点的电压以感测包括在非易失性存储器件中的存储器单元的数据。当非易失性存储器件感测到感测节点的电压时，控制信号被施加到多个页缓冲区的每一个上，以控制感测节点的电压的感测。但是，当控制信号被转换时，它们需要时间来使它们的电平稳定。于是，这构成感测数据所需的时间。另外，控制信号向目标电平的转换时间对于每个页缓冲区而言有可能是不同的。因此，在感测页缓冲区的特性方面会存在差异，这会使得数据感测操作的可靠性变差。
发明内容
根据本发明概念的示例性实施方式，提供了一种页缓冲区，该页缓冲区包括：预充电单元，在预充电时间期间，该预充电单元用于通过第一预充电线预充电存储器单元阵列的被选择存储器单元的位线并且通过第二预充电线预充电感测节点；位线连接单元，该位线连接单元连接在位线和感测节点之间并包括连接到第一预充电线的连接节点，在扩展时间(developtime)期间，基于位线连接控制信号和感测节点电压控制信号，所述位线连接单元控制感测节点的电压；以及数据输入和输出单元，该数据输入和输出单元用于在感测时间期间通过感测感测节点的电压的电平来产生感测数据。
根据本发明概念的示例性实施方式，提供了一种存储器件，其包括：包括多个存储器单元的存储器单元阵列、连接到存储器单元阵列的被选择存储器单元的位线的页缓冲区、以及用于控制页缓冲区的数据感测操作的控制逻辑，其中，所述页缓冲区包括用于在预充电时间期间给位线和多个感测节点预充电的预充电单元；位线连接单元，所述位线连接单元连接在所述位线和所述多个感测节点之间并包括连接到所述预充电单元的连接节点，所述位线连接单元在扩展期间基于位线连接控制信号和多个感测节点电压控制信号控制多个感测节点的电压，每个所述控制信号从所述控制逻辑接收；以及多个数据输入和输出单元，该数据输入和输出单元用于通过感测多个感测节点中的相对应感测节点的电压的电平来产生多个感测数据段。
根据本发明概念的示例性实施方式，提供了一种存储器件的读取方法，该存储器件包括存储器单元阵列和页缓冲区，该存储器单元阵列包括多个存储器单元，所述读取方法包括将具有第一电平的位线连接控制信号施加到页缓冲区的位线连接晶体管，所述位线连接晶体管连接到存储器单元的位线，所述存储器单元从多个存储器单元中选择以在其上执行读取操作；以及将具有第二电平的第一感测节点电压控制信号施加到连接于第一感测节点的页缓冲区的第一感测节点连接晶体管，在预充电时间期间，通过形成第一预充电路径预充电位线且通过形成第二预充电路径预充电第一感测节点，在扩展时间周期期间，基于位线的电压、第一感测节点电压控制信号和第一感测节点连接晶体管的阈值电压控制第一感测节点的电压，以及在感测时间周期期间，感测第一感测节点的电压的电平。
根据本发明的示例性实施方式，提供了一种页缓冲区，该页缓冲区包括：预充电单元，该预充电单元被配置为通过第一预充电路径预充电位线以及通过第二预充电路径预充电感测节点；位线连接单元，所述位线连接单元包括位线连接晶体管和感测节点连接晶体管，所述位线连接晶体管和感测节点连接晶体管在位线和感测节点之间串联连接，所述位线连接晶体管的第一端子连接到第一预充电路径，且所述感测节点晶体管的第一端子连接到第二预充电路径；以及数据输入和输出单元，该数据输入和输出单元被配置为感测所述感测节点处的电压的电平。
附图说明
本发明概念的上述和其他特征将通过参照附图详细描述其示例性实施方式而更清楚地理解，图中：
图1是根据本发明概念的示例性实施方式的存储器系统的示意性方块图；
图2是根据本发明概念的示例性实施方式的包括在图1的存储器系统中的存储器件的详细方块图；
图3是根据本发明概念的示例性实施方式的图2的存储器件的视图；
图4是根据本发明概念的示例性实施方式的图3的页缓冲区的视图；
图5A和5B是用于描述根据本发明概念的示例性实施方式的图4的页缓冲区的操作的视图；
图6A是根据本发明概念的示例性实施方式的图3的页缓冲区的视图；
图6B是用于描绘根据本发明概念的示例性实施方式的图6A的页缓冲区的操作的视图；
图7是根据本发明概念的示例性实施方式的图4的页缓冲区的视图；
图8A是根据本发明概念的示例性实施方式的存储器件的方块图；
图8B和8C是用于描绘根据本发明概念的示例性实施方式的存储器单元的阈值电压分布的特性的视图；
图8D和8E是用于描绘根据本发明概念的示例性实施方式的图8A的存储器件的操作的视图；
图9是示出当存储器单元是多电平单元时图3的存储器单元的阈值电压分布的视图；
图10是根据本发明概念的示例性实施方式的图3的存储器件的视图；
图11A是示出根据本发明概念的示例性实施方式的存储器单元的阈值电压分布的视图，用于描绘图8A至8E的页缓冲区的操作；
图11B是用于描述根据本发明概念的示例性实施方式当存储器单元处于擦除状态时页缓冲区的操作的视图；
图11C是用于描绘根据本发明概念的示例性实施方式当存储器单元处于第一编程状态时页缓冲区的操作的视图；
图11D是用于描绘根据本发明概念的示例性实施方式的用于确定存储器单元的读取数据的方法的视图；
图12A是根据本发明概念的示例性实施方式的图10的存储器件的视图；
图12B是用于描绘根据本发明概念的示例性实施方式的图12A的存储器件的操作的视图；
图13是根据本发明概念的示例性实施方式的用于读取两位多电平单元的数据的存储器件的视图；
图14A是示出根据本发明概念的示例性实施方式的存储器单元的阈值电压分布的视图，用于描述图13的页缓冲区的操作；
图14B至14E是用于描绘根据本发明概念的示例性实施方式的页缓冲区根据每个存储器单元的编程状态的操作的视图；
图14F是用于描绘根据本发明示例性实施方式的确定存储器单元的读取数据的方法的视图；
图15是根据本发明概念的示例性实施方式的用于读取k位多电平单元的数据的存储器件的视图；
图16A是示出根据本发明概念的示例性实施方式的存储器单元的阈值电压分布的视图，用于描绘图15的页缓冲区的操作；
图16B是用于描绘根据本发明概念的示例性实施方式的确定存储器单元的读取数据的方法的视图；
图17A是示出存储器单元的阈值电压分布的视图，用于描绘图13的页缓冲区的操作；
图17B是用于描绘根据本发明概念的示例性实施方式的确定存储器单元的读取数据的方法的视图；
图18是根据本发明概念的示例性实施方式的存储器件的读取操作方法的流程图；
图19是根据本发明概念的示例性实施方式的图18的读取操作方法中的控制感测节点的电压的操作的详细流程图；
图20是根据本发明概念的示例性实施方式的存储器件相对于多位存储器单元的读取操作方法的流程图；以及
图21是示出根据本发明概念的示例性实施方式的包括存储器系统的装置的方块图。
具体实施方式
下面，将通过参照附图详细描述本发明概念的示例性实施方式。在附图中，相同附图标记可以表示相同元件。
图1是根据本发明概念的示例性实施方式的存储器系统1的示意性方块图。
参照图1，存储器系统1可以包括存储器控制器10和存储器件20。存储器件20可以包括存储器单元阵列21和页缓冲区单元22。存储器控制器10可以相对于存储器件20执行控制操作。例如，存储器控制器10可以通过向存储器件20提供地址ADDR、命令CMD和控制信号CTRL相对于存储器件20控制编程(或写入)、读取和擦除操作。
存储器单元阵列21可以包括布置在区域中的多个存储器单元，在该区域中，多个字线和多个位线彼此相交。根据本发明概念的示例性实施方式，多个存储器单元可以是闪速存储器单元，且所述存储器单元阵列21可以是NAND闪速存储器单元阵列或NOR闪速存储器单元阵列。下面，将针对多个存储器单元是NAND闪速存储器单元的情况，描述本发明概念的示例性实施方式。但是，本发明概念不局限于此。例如，多个存储器单元可以是电阻式存储器单元，如电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)或者磁性随机存取存储器(MRAM)。
另外，根据本发明概念的示例性实施方式，存储器单元阵列21可以是三维(3D)存储器阵列。3D存储器阵列一体地形成在存储器单元阵列的至少一个物理层级(level)上，该存储器单元阵列具有布置在硅衬底上的有源区域和与存储器单元的操作相关的电路。相关的电路可以形成在衬底上或衬底内。术语“一体地”可以指代存储器单元阵列的每个层级的层直接设置在存储器单元阵列的每个相应底层层级的层上。根据本发明概念的示例性实施方式，3D存储器阵列包括NAND串，所述NAND串在与衬底垂直的方向布置并且处于使得NAND串的至少一个存储器单元布置在该NAND串的另一个存储器单元之上的顺序。至少一个存储器单元可以包括电荷捕获层。美国专利US7,679,133、US8,553,466、US8,654,587、US8,559,235和美国专利申请公开第2011/0233648号公开了3D存储器阵列的元件，该3D存储器阵列形成为多个层级，其中，每个层级共享字线和/或位线。前述专利文献通过引用整体结合于此。美国专利申请公开第2014-0334242号和美国专利US8,488,381通过引用整体结合于此。
页缓冲区单元22可以暂时存储要被写到存储器单元阵列21的数据或者从存储器单元阵列21读取的数据。根据示例性实施方式的页缓冲区单元22可以包括多个页缓冲区，且页缓冲区的数量可以对应于多个位线的数量。例如，当相对于存储器件20的读取操作被执行时，包括在页缓冲区单元22内的每个页缓冲区可以接收第一预充电控制信号PCCS1、第二预充电控制信号PCCS2、位线连接控制信号BLCCS和感测节点电压控制信号SNVCS。根据本发明概念的示例性实施方式，在相对于感测节点的电压的感测操作期间，位线连接控制信号BLCCS可以保持第一电平且感测节点电压控制信号SNVCS可以保持第二电平。例如，第一电平和第二电平可以彼此不同。另外，第一电平可以大于第二电平。位线连接控制信号BLCCS和感测节点电压控制信号SNVCS可以在预充电区间期间和扩展区间期间相对于感测节点保持特定电平。
页缓冲区可以响应于第一预充电控制信号PCCS1预充电与页缓冲区相对应的位线，响应于第二预充电控制信号PCCS2预充电感测节点。根据本发明概念的示例性实施方式，当页缓冲区执行预充电操作时，用于预充电位线的路径和用于预充电感测节点的路径可以不同。此外，页缓冲区可以相对于位线和感测节点以不同电压执行预充电操作。在扩展区间期间，页缓冲区可以基于位线连接控制信号BLCCS和感测节点电压控制信号SNVCS控制感测节点的电压。例如，在扩展区间内，在位线的电压掉到等于或小于预定电压的电压时，页缓冲区可以放电感测节点。预定电压可以基于页缓冲区的特性和感测节点电压控制信号SNVCS来确定。这个特征将在后面详细描述。在扩展区间之后，在感测区间期间，页缓冲区可以通过感测感测节点的电压的电平来确定存储器单元的数据，并通过存储器控制器10输出该数据。
如上所述，当存储器件20相对于存储器单元执行读取操作时，存储器件20可以通过使用位线连接控制信号BLCCS和感测节点电压控制信号SNVCS来感测感测节点的电压的电平。要理解的是位线连接控制信号BLCCS和感测节点电压控制信号SNVCS中的每一个在特定区间期间具有特定电平。从而，可以增加存储器件20的读取操作的读取速度和可靠性。
图2是根据本发明概念的示例性实施方式的包括在图1的存储器系统1中的存储器件100的详细方块图。
参照图2，存储器件100可以包括存储器单元阵列110、页缓冲区单元120、控制逻辑130、电压发生器140和行译码器150。控制逻辑130可以基于从存储器控制器10接收的命令CMD、地址ADDR和控制信号CTRL输出各种控制信号，用于将数据写入存储器单元阵列110或者从存储器单元阵列110读取数据。在此，从控制逻辑130输出的各种控制信号可以被传送到电压发生器140、行译码器150和页缓冲区单元120。
电压发生器140可以基于从控制逻辑130接收的控制信号产生用于驱动多个字线WL的驱动电压VWL。例如，驱动电压VWL可以是写入电压(或者编程电压)、读取电压、擦除电压或通过电压。电压发生器140可以向页缓冲区单元120提供页充电电压Vpre。根据本发明概念的示例性实施方式，电压发生器140可以向页缓冲区PB1到PBm提供具有各种电压电平的预充电电压Vpre。
行译码器150可以基于行地址激活多个字线WL中的一些。例如，在读取操作期间，行译码器150可以向被选择的字线施加读取电压，并将通过电压施加到未被选择的字线。在写入操作期间，行译码器150可以将写入电压施加到被选择的字线并将通过电压施加到未被选择的字线。
页缓冲区单元120可以包括多个页缓冲区PB1到PBm。页缓冲区单元120可以通过多个位线BL1到BLm连接到存储器单元阵列110。例如，在读取操作期间，页缓冲区单元120可以作为感测放大器操作并且输出存储到存储器单元阵列110的数据。每个页缓冲区PB1到PBm可以从电压发生器140接收预充电电压Vpre并从控制逻辑130接收第一预充电控制信号PCCS1和第二预充电控制信号PCCS2，以通过各种预充电路径执行预充电操作。另外，页缓冲区PB1到PBm可以从控制逻辑130接收位线连接控制信号BLCCS和感测节点电压控制信号SNVCS，并在扩展区间内控制感测节点的电压。接收到的位线连接控制信号BLCCS和感测节点电压控制信号SNVCS在预定区间期间可以具有特定电平。在写入操作期间，页缓冲区单元120可以作为写入驱动器操作并输入要被存储到存储器单元阵列110的数据。
图3是根据本发明概念的示例性实施方式的图2的存储器件100的视图。
参照图3，存储器件200可以包括存储器单元阵列210和页缓冲区单元220。包括在存储器件200内的存储器单元阵列210可以是NAND闪速存储器单元阵列。参照图3，存储器单元阵列210可以包括串选择晶体管SST到SSTm、多个存储器单元MC1到MCnm和地选择晶体管GST到GSTm。多个存储器单元MC1到MCn可以连接在串选择晶体管SST和地选择晶体管GST之间，多个存储器单元MC1m到MCnm可以连接在串选择晶体管SSTm和地选择晶体管GSTm之间，且多个存储器单元MC1到MCn和MC1到MCnm中的每一个的控制栅极可以连接到多个字线WL1到WLn中的每相对应的一个。
串选择晶体管SST到SSTm的第一端子可以连接到相对应的位线BL1到BLm，且串选择晶体管SST到SSTm的栅极端子可以连接到串选择线SSL。另外，地选择晶体管GST到GSTm的第二端子可以连接到公共源极线CSL，且地选择晶体管GST到GSTm的栅极端子可以连接到地选择线GSL。一个串选择晶体管SST、一个地选择晶体管GST和连接在其间的多个存储器单元MC1到MCn可以称为串。
页缓冲区单元220可以包括分别对应于多个位线BL1到BLm的多个页缓冲区221_1到221_m。页缓冲区221_1到221_m可以包括位线连接单元223_1到223_m、预充电单元225_1到225_m以及数据输入和输出单元227_1到227_m。位线连接单元223_1到223_m可以连接在对应于页缓冲区221_1到221_m的位线BL1到BLm和感测节点SN之间。基于位线连接控制信号BLCCS，位线连接单元223_1到223_m可以分别电连接到位线BL1到BLm。读取存储器单元MC1到MCn和MC1m到MCnm的数据的操作可以经过预充电区间、扩展区间和感测区间，在预充电区间，位线BL1到BLm和感测节点SN被预充电，在扩展区间，位线BL1到BLm和感测节点SN可以被扩展，且在感测区间，感测所述感测节点SN的电压的电平。
根据本发明概念的示例性实施方式，预充电单元225_1到225_m可以通过第一预充电线P1连接到位线连接单元223_1到223_m，并通过第二预充电线PL2连接到感测节点SN。响应于第一预充电控制信号PCCS1，预充电单元225_1到225_m可以通过位线连接单元223_1到223_m预充电位线BL1到BLm。另外，响应于第二预充电控制信号PCCS2，预充电单元225_1到225_m可以预充电感测节点SN。根据本发明概念的示例性实施方式，位线BL1到BLm可以预充电到与位线连接控制信号BLCCS相对应的预充电电压。在预充电操作执行之后，在扩展区间期间，取决于连接到每个位线BL1到BLm上的存储器单元是否被编程，位线BL1到BLm的电压可以改变。
例如，当每个存储器单元是单电平单元且连接到第一位线BL1且被选择为读取操作要被执行的对象的存储器单元未被编程时，存储器单元可以是导通单元(on cell)。从而，第一位线BL1内预充电的电荷可以通过存储器单元的通道放电到公共源极线CSL，使得第一位线BL1的电压可以减小。相反，当被选择为读取操作要对其执行的对象的存储器单元被编程时，存储器单元可以是截止单元(off cell)。从而，在第一位线BL1内预充电的电荷不会通过存储器单元的通道放电到公共源极线CSL。从而，第一位线BL1的电压降可以相对小。作为另一示例，当每个存储器单元是多电平单元时，在第一位线BL1内预充电的电荷被放电到公共源极线CSL的程度根据被连接到第一位线BL1上并被选择用于读取操作的对象的存储器单元是否被编程而变化。从而，第一位线BL1的电压下降的程度取决于该存储器单元是否被编程而可能有所不同。
根据本发明概念的示例性实施方式，在扩展区间期间，位线连接单元223_1到223_m可以基于感测节点电压控制信号SNVCS控制感测节点SN的电压。例如，当位线BL1到BLm的电压下降到等于或低于预定电压的电压时，位线连接单元223_1到223_m可以控制感测节点SN放电。预定电压可以基于位线链接单元223_1到223_m的特性和感测节点电压控制信号SNVCS来确定。
数据输入和输出单元227_1到227_m可以通过感测感测节点SN的电压的电平读取被选择的存储器单元的数据RD，所述数据输入和输出单元227_1到227_m连接到所述感测节点SN上，或者数据输入和输出单元227_1到227_m可以通过感测节点SN输出通过位线连接单元223_1到223_m从外侧输入的数据。
图4是根据本发明概念的示例性实施方式的图3的页缓冲区221_1到221_m的视图。
参照图4，页缓冲区400a可以包括位线连接单元410a、预充电单元420a以及数据输入和输出单元430a。图4中所示的位线连接单元410a、预充电单元420a以及数据输入和输出单元430a可以是图3的位线连接单元223_1到223_m、预充电单元225_1到225_m以及数据输入和输出单元227_1到227_m的示例。
位线连接单元410a可以包括串联连接在位线BL和感测节点SN之间的位线连接晶体管NM1和感测节点连接晶体管NM2。位线连接晶体管NM1的栅极端子可以接收位线连接控制信号BLCCS，位线连接晶体管NM1的第一端子可以连接到连接节点CN，且位线连接晶体管NM1的第二端子可以连接到位线BL。连接节点CN可以是连接到位线连接晶体管NM1的第一端子和感测节点连接晶体管NM2的第二端子的节点。位线连接晶体管NM1的导通/截止可以通过位线连接控制信号BLCCS来控制。直接连接到位线BL的位线连接晶体管NM1可以是高压晶体管。感测节点连接晶体管NM2的栅极端子可以接收感测节点电压控制信号SNVCS，感测节点连接晶体管NM2的第一端子可以连接到感测节点SN，且感测节点连接晶体管NM2的第二端子可以连接到连接节点CN。感测节点连接晶体管NM2的导通/截止可以通过感测节点电压控制信号SNVCS来控制。
预充电单元420a可以包括第一预充电晶体管PM1和第二预充电晶体管PM2。第一预充电晶体管PM1的栅极端子可以接收第一预充电控制信号PCCS1，第一预充电晶体管PM1的第一端子可以接收预充电电压Vpre，且第一预充电晶体管PM1的第二端子可以连接到第二预充电晶体管PM2的第一端子。第二预充电晶体管PM2的栅极端子可以接收第二预充电控制信号PCCS2，第二预充电晶体管PM2的第一端子可以连接到第一预充电晶体管PM1的第二端子，且第二预充电晶体管PM2的第二端子可以连接到感测节点SN。
根据本发明概念的示例性实施方式，第一预充电晶体管PM1的第二端子可以通过第一预充电线PL1连接到连接节点CN，且第一预充电晶体管PM1可以响应于第一预充电控制信号PCCS1通过形成第一预充电路径PP1来预充电位线BL。第一预充电晶体管PM1可以基于位线连接控制信号BLCCS和位线连接晶体管NM1的阈值电压预充电位线BL。例如，第一预充电晶体管PM1可以将位线BL预充电到通过从位线连接控制信号BLCCS减去位线连接晶体管NM1的阈值电压获得的电压。换言之，位线BL被预充电的电压的电平可以根据位线连接晶体管NM1的特性而改变。
第二预充电晶体管PM2的第二端子可以通过第二预充电线PL2连接到感测节点SN，且第二预充电晶体管PM2可以响应于第二预充电控制信号PCCS2通过形成第二预充电路径PP2将感测节点SN预充电到预充电电压Vpre。
如上所述，在位线BL和感测节点SN被预充电之后，在扩展区间，感测节点连接晶体管NM2可以基于感测节点连接晶体管NM2的阈值电压、位线BL的电压和感测节点电压控制信号SNVCS来控制感测节点SN的电压。例如，当通过从感测节点电压控制信号SNVCS的电压减去位线BL的扩展电压得到的电压等于或高于感测节点连接晶体管NM2的阈值电压时，感测节点连接晶体管NM2可以通过形成放电路径DP来放电感测节点SN。相反，当通过从感测节点电压控制信号SNVCS的电压减去位线BL的扩展电压得到的电压小于感测节点连接晶体管NM2的阈值电压时，感测节点连接晶体管NM2可以不形成放电路径DP，并且可以保持感测节点SN的电压的电平。
数据输入和输出单元430a可以包括第三到第七晶体管NM3到NM7以及第一和第二反相器I1和I2。反相器可以是锁存单元I1和I2，该锁存单元被配置成响应于锁存设定信号SET(例如，施加于NM4)，通过感测感测节点SN的电压的电平，存储被选择为读取操作要对其执行的对象的存储器单元的数据。第一和第二反相器I1和I2可以连接为链，以形成锁存单元I1和I2。被选择的存储器单元可以表示从图3的多个存储器单元MC1到MCn和MC1m到MCnm通过字线WL1到WLm选择的存储器单元。
存储到数据输入和输出单元430a的锁存单元I1和I2的读取数据RD可以通过数据输出线响应于输入和输出控制信号PF(例如，施加于NM7)而被输出到外侧。NM6被配置成在其栅极接收复位信号RST，且NM3被配置成在其栅极接收控制信号PBSLT(例如，页缓冲区选择信号)。图4中所示的页缓冲区400a仅仅是示例，且本发明概念并不局限于此。本发明概念可以包括具有各种结构的页缓冲区。例如，页缓冲区可以包括多个晶体管。下面，通过参照图5A和5B描述图4的页缓冲区400a的操作。
图5A和5B是用于描述根据本发明概念的示例性实施方式的图4的页缓冲区400a的操作的视图。
参照图4和5A，页缓冲区400a可以经历预充电区间Period_1、扩展区间Period_2和感测区间Period_3，以便感测单电平存储器单元的数据，该单电平存储器单元被选择为要对其执行读取操作的对象。
对应于被选择为要对其执行读取操作的对象的存储器单元的位线BL的位线连接晶体管NM1可以接收具有电压电平V1的位线连接控制信号BLCCS，并且在预充电区间Period_1之前，感测节点连接晶体管NM2可以接收具有电压电平V2的感测节点电压控制信号SNVCS。电压V1可以高于电压V2。但是，本发明概念不局限于此。当位线连接晶体管NM1和感测节点连接晶体管NM2的阈值电压彼此不同时，电压V1可以与电压V2相同。例如，当位线连接晶体管NM1的阈值电压低于感测节点连接晶体管NM2的阈值电压时，V1和V2可以相同。
根据本发明概念的示例性实施方式，在预充电区间Period_1、扩展区间Period_2和感测区间Period_3期间，位线连接控制信号BLCCS和感测节点电压控制信号SNVCS可以分别保持电压电平V1和电压电平V2。但是，这仅仅是一个示例，本发明概念并不局限于此。例如，对于预充电区间Period_1和扩展区间Period_2，位线连接控制信号BLCCS和感测节点电压控制信号SNVCS可以分别保持电压电平V1和电压电平V2。然后，在感测区间Period_3中，位线连接控制信号BLCCS和感测节点电压控制信号SNVCS可以转换到低电平。根据本发明概念的示例性实施方式，位线连接控制信号BLCCS和感测节点电压控制信号SNVCS在预充电区间Period_1之前可以具有低电平，且在预充电区间Period_1中可以分别转换到电压电平V1和电压电平V2，并保持电压电平V1和电压电平V2，直到感测区间Period_3。
第一预充电控制信号PCCS1可以在预充电区间Period_1内从高电平转换到低电平，使得第一预充电晶体管PM1可以将位线BL预充电到通过从电压V1减去位线连接晶体管NM1的阈值电压Vth1获得的电压V1-Vth1。另外，第二预充电控制信号PCCS2可以在第一预充电控制信号PCCS1相同时间从高电平转换到低电平，使得第二预充电晶体管PM2可以将感测节点SN预充电到预充电电压Vpre。
在扩展区间Period_2内，第一预充电控制信号PCCS1和第二预充电控制信号PCCS2可以从低电平转换到高电平。当被选择的存储器单元在扩展区间Period_2(1)内未被编程时，存储器单元可以是导通单元且位线BL的电压会下降。当通过从感测节点连接晶体管NM2接收的感测节点电压控制信号SNVCS的电压V2减去位线的电压VBL而获得的电压V2-VBL等于或高于感测节点连接晶体管NM2的阈值电压Vth2时，感测节点连接晶体管NM2可以通过形成放电路径DP而放电感测节点SN。例如，当位线BL的电压VBL掉到等于或小于电压V3的电压时，感测节点SN可以放电且感测节点的电压VSN会下降。换句话说，感测节点连接晶体管NM2可以在放电开始时间DST已经从扩展区间Period_2的开始点经过之后放电感测节点SN。
当被选择的存储器单元在扩展区间Period_2(2)内被编程时，存储器单元可以是截止单元，且位线BL的电压VBL的电平可以被保持。由于位线BL的电压VBL被保持恒定，所以感测节点SN的电压VSN可以被保持恒定作为预充电电压Vpre的电平。
在感测区间Period_3内，响应于从低电平向高电平转换的锁存设定信号SET，通过用第一感测余量SM感测感测节点SN的电压SN的电平，数据输入和输出单元430a可以存储被选择的存储器单元的数据。例如，当被选择的存储器单元未被编程时(1)，数据输入和输出单元430a可以通过感测数据为'0'而存储数据，而当被选择的存储器单元被编程时(2)，数据输入和输出单元430a可以通过感测数据为'1'来存储数据。
在预充电区间Period_1和扩展区间Period_2期间，根据本实施方式的存储器件200可以基于恒定保持电压电平V1的位线连接控制信号BLCCS和恒定保持电压电平V2的感测节点电压控制信号SNVCS来执行读取操作。从而，不再需要当位线连接控制信号BLCCS和感测节点电压控制信号SNVCS中每一个的电平转换时所需要的信号稳定化区间。因此，快速读取操作是有可能的，并且读取操作的可靠性被确保。
参照图4和图5B，第一预充电控制信号PCCS1和第二预充电控制信号PCCS2的电平可以在不同定时转变。例如，在第一预充电区间Period_1内，第一预充电控制信号PCCS1可以从高电平向低电平转变，且在第一预充电区间P1'，第二预充电控制信号PCCS2可以从高电平向低电平转变，该第一预充电区间P1'在从第一预充电区间Period_1的开始点经过特定时间之后开始。根据本发明概念的示例性实施方式，第一预充电控制信号PCCS1和第二预充电控制信号PCCS2的电平转变定时可以通过图2的控制逻辑130来控制。
这样，位线BL被预充电的时刻和感测节点SN被预充电的时刻可以被控制成彼此不同。从而，必须由图2的电压发生器140恒定提供的功率可以被分布化，并且于是，电压发生器140的负载可以减小。
图6A是根据本发明概念的示例性实施方式的图3的页缓冲区221_1到221_m的视图，并且图6B是用于描绘根据本发明概念的示例性实施方式的图6A的页缓冲区400b的操作的视图。
此后，通过聚焦于与图4的页缓冲区400a的结构不同的结构来描述图6A的页缓冲区400b。参照图6A，预充电单元420b可以包括第一预充电晶体管PM1'和第二预充电晶体管PM2'，其中，第一预充电晶体管PM1'具有接收第一预充电电压Vpre1的第一端子和仅连接到连接节点CN的第二端子。第二预充电晶体管PM2'具有与第一预充电晶体管PM1'单独接收第二预充电电压Vpre2的第一端子。这样，用于预充电位线BL的预充电电压Vpre1和用于预充电感测节点SN的预充电电压Vpre2可以彼此不同。
参照图6A和6B，根据本发明概念的示例性实施方式，第二预充电电压Vpre2可以高于第一预充电电压Vpre1。从而，感测节点SN的预充电电压Vpre2与位线BL的预充电电压V1-Vth1的比可以大于图5A的。于是，数据输入和输出单元430b可以通过具有比图5A的第一感测余量SM大的第二感测余量SM'来执行感测节点SN的电压VSN的电平的感测操作。从而，可以进一步提高存储器件200的读取操作的可靠性。
但是，这仅仅是示例。感测余量可以通过采用各种结构来增加。例如，如图4所示，位线BL和感测节点SN可以通过使用相同的预充电电压Vpre来预充电，且位线连接晶体管NM1的阈值电压Vth1和感测节点连接晶体管NM2的阈值电压Vth2可以不同。例如，位线连接晶体管NM1的阈值电压Vth1高于感测节点连接晶体管NM2的阈值电压Vth2。
图7是根据本发明概念的示例性实施方式的图4的页缓冲区400a的视图。
参照图7，页缓冲区400c可以包括位线连接单元510，与图4的页缓冲区400a的位线连接单元410a相比，位线连接单元510还包括位线电压控制晶体管NM8。位线电压控制晶体管NM8可以接收控制信号SHLD并响应于控制信号SHLD放电位线BL。根据本发明概念的示例性实施方式，位线电压控制晶体管NM8可以在相对于感测节点SN执行感测操作之后放电位线BL。页缓冲区的其他配置与图4的页缓冲区400a相同，并因此将不描述它们。例如，图7中的预充电单元420c与图4中的预充电单元420a相同，且图7中的数据输入和输出单元430c与图4中的数据输入和输出单元430a相同。
图8A是根据本发明概念的示例性实施方式的存储器件600的方块图，而图8B和8C是用于描述根据本发明概念的示例性实施方式的存储器单元的阈值电压分布的特性的视图。图8D和8E是用于描绘根据本发明概念的示例性实施方式的图8A的存储器件600的操作的视图。
参照图8A，存储器件600可以包括页缓冲区620和控制逻辑630。控制逻辑630可以进一步包括控制信号幅度调节单元632和扩展区间调节单元634，并可以基于接收到的命令CMD、地址ADDR和控制信号CTRL控制页缓冲区620的操作，以将数据写入存储器单元阵列或从存储器单元阵列读取数据。控制逻辑630可以向页缓冲区620提供第一预充电控制信号PCCS1、第二预充电控制信号PCCS2、位线连接控制信号BLCCS和感测节点电压控制信号SNVCS，以控制用于与被选择为要对其执行读取操作的对象的存储器单元对应的感测节点的感测操作。
控制信号幅度调节单元632可以调节感测节点电压控制信号SNVCS的幅度，并且扩展区间调节单元634可以基于感测节点电压控制信号SNVCS的幅度调节扩展区间Period_2'。例如，扩展区间调节单元634可以调节扩展区间Period_2'，使得扩展区间Period_2'可以随着感测节点电压控制信号SNVCS的幅度增加而减小。
参照图8A和8B，控制信号幅度调节单元632可以将感测节点电压控制信号SNVCS调节到高于图5A的电压电平V2的电压电平V2'。换句话说，控制逻辑630可以向页缓冲区620提供具有电压电平V2'的感测节点电压控制信号SNVCS。如参照图4所述和如图8B中所示，当通过从感测节点连接晶体管NM2接收的感测节点电压控制信号SNVCS的电压V2'中减去位线的电压VBL而获得的电压V2'-VBL的幅度等于或高于感测节点连接晶体管NM2的阈值电压Vth2时，感测节点连接晶体管NM2可以形成放电路径DP且放电感测节点SN。换句话说，感测节点连接晶体管NM2可以在已经从扩展区间Period_2'的开始点经过放电开始时间DST'之后放电感测节点SN。
图8B的感测节点电压控制信号SNVCS的幅度大于图5A的感测节点电压控制信号SNVCS的幅度，并由此，图8B的放电开始时间DST'可以短于图5A的放电开始时间DST。如上所述，随着感测节点SN的放电开始时间DST'减小，扩展区间调节单元634可以将扩展区间Period_2'调节成比图5A的扩展区间Period_2短。图8B的页缓冲区620可以比参照图5A描述的页缓冲区400a更快地感测感测节点SN。
参照图8A和8C，控制信号幅度调节单元632可以将感测节点电压控制信号SNVCS调节到低于图5A的电压电平V2的电压电平V2"。换句话说，控制逻辑630可以向页缓冲区620提供具有电压电平V2"的感测节点电压控制信号SNVCS。如参照图4所示，当通过从感测节点连接晶体管NM2接收的感测节点电压控制信号SNVCS的电压V2"减去位线的电压VBL而获得的电压V2"-VBL的幅度等于或高于感测节点连接晶体管NM2的阈值电压Vth2时，感测节点连接晶体管NM2可以形成放电路径DP，并且放电感测节点SN。换句话说，感测节点连接晶体管NM2可以在从扩展区间Period_2"的开始点经过放电开始时间DST"之后放电感测节点SN。
图8C的感测节点电压控制信号SNVCS的幅度比图5A的感测节点电压控制信号SNVCS的幅度更小，并由此，图8B的放电开始时间DST"比图5A的放电开始时间DST长。如上所述，随着感测节点SN的放电开始时间DST"增加，扩展区间调节单元634可以调节扩展区间Period_2"以比图5A的扩展区间Peirod_2长。在感测所述感测节点SN时，图8B的页缓冲区620使用具有比图5A的感测节点电压控制信号SNVCS小的幅度的感测节点电压控制信号SNVCS，从而，与图5A的页缓冲区400a相比，图8B的页缓冲区620可以节省功率消耗。
再次参照图8A，根据本发明概念的示例性实施方式，控制信号幅度调节单元632可以从外侧接收调节信息A_info，并且基于接收的调节信息A_info调节感测节点电压控制信号SNVCS的幅度。根据本发明概念的示例性实施方式，由控制信号幅度调节单元632接收的调节信息A_info可以包括时间信息和存储器件600的温度信息中的至少一个，所述时间信息是在作为要对其执行读取操作的对象的存储器单元被编程之后计时的。扩展区间调节单元634可以基于调节信息A_info和感测节点电压控制信号SNVCS的幅度中的任一个调节扩展区间。
参照图3和图8D，例如，当第一温度Temp_1高于第二温度Temp_2时，且当读取电压施加到在第一温度Temp_1下选择的第一字线WL1且通过电压施加到未选择的字线WL2到WLn时，从第一位线BL1向公共源极线CSL流动的电流Icell的幅度可以大于在读取电压施加到在第二温度Temp_2下选择的第一字线WL2且通过电压施加到未选择的字线WL2到WLn时的从第一位线BL1向公共源极线CSL流动的电流Icell的幅度。
换句话说，由于在第一位线BL1内预充电并且在第二温度Temp_2下放电到公共源极线CSL的电荷的平均量小于在第一位线BL1内预充电并在第一温度Temp_1下放电到公共源极线CSL的电荷的平均量，所以在第二温度Temp_2下第一位线BL1的电压降斜率可以小于在第一温度Temp_1下第一位线BL1的电压降斜率。
当存储器件600的温度等于或低于基准温度时，基于调节信息A_info，控制信号幅度调节单元632如图8B所示可以增加感测节点电压控制信号SNVCS的幅度。例如，当存储器件600的温度是第二温度Temp_2时，感测节点电压控制信号SNVCS的幅度增加。于是，感测所述感测节点SN的电压的电平的操作的可靠性可以提高。
参照图8E，刚好在特定数据被编程到存储器单元之后的阈值电压分布D可以被形成，以具有在阈值电压Vth_a1和阈值电压Vth_a2之间的范围。此后，在基准时间已经经过之后，存储在存储器单元中的电荷被放电，并由此，阈值电压分布D可以移位，以减小阈值电压，使得被移位的阈值电压分布D'可以形成以具有在阈值电压Vth_a1'和阈值电压Vth_a2'之间的范围。参照图3，当读取电压Vr施加到被选择的第一字线WL1且通过电压被施加到未选择的字线WL2到WLn时，根据刚好在编程操作之后的阈值电压分布D，在扩展区间，从第一位线BL1向公共源极线CSL流动的电流的幅度可以具有I1到I2的范围内。另外，根据在基准时间已经经过之后的阈值电压分布D'，在扩展区间从第一位线BL1向公共源极线CSL流动的电流的幅度可以具有I1'到I2'的范围。
换句话说，由于在第一位线BL1内预充电并在刚好在编程操作之后的阈值电压分布D下放电到公共源极线CSL的电荷的平均量小于在第一位线BL1内预充电并在基准时间已经经过之后在移位的阈值电压分布D'下放电到公共源极线CSL的电荷的平均量，在移位的阈值电压分布D'下的第一位线BL1的电压降斜率可以大于在阈值电压分布D下的第一位线BL1的电压降斜率。
如图8C所示，当作为要对其执行读取操作的对象而选择的存储器单元被编程之后计时的时间等于或大于基准时间时，基于调节信息A_info，控制信号幅度调节单元632可以减小感测节点电压控制信号SNVCS的幅度。于是，可以减小在感测节点SN的电压电平感测操作期间的页缓冲区620的功率消耗。
图9是示出当存储器单元是多电平单元时，图3的存储器单元的阈值电压分布的视图。
参照图9，横轴表示阈值电压vth，而纵轴线表示存储器单元的数量。当存储器单元MC是两位多电平单元时，存储器单元MC可以具有擦除状态E、第一编程状态P1、第二编程状态P2或第三编程状态P3。通常，为了读取两位多电平单元，可以执行使用第一到第三读取电压Vr1到Vr3的多个读取操作。下面，根据本发明概念的示例性实施方式，将描述通过存储器件读取存储器单元MC的数据的方法，其中，存储器单元MC是多电平单元。
图10是根据本发明概念的示例性实施方式的图3的存储器件200的视图。
参照图10，存储器件700可以包括页缓冲区PB和控制逻辑740。页缓冲区PB可以包括位线连接单元710、预充电单元720以及数据输入和输出单元730_1和730_2。根据本发明概念的示例性实施方式的位线连接单元710可以包括连接在位线BL和连接节点CN之间的位线连接晶体管NM1、连接在连接节点CN和第一感测节点SN_1之间的第一感测节点晶体管NM2和连接在连接节点CN和第二感测节点SN_2之间的第二感测节点连接晶体管NM3。第一感测节点连接晶体管NM2的栅极端子可以接收第一感测节点电压控制信号SNVCS_a，且第二感测节点连接晶体管NM3的栅极端子可以接收第二感测节点电压控制信号SNVCS_b。根据本发明概念的示例性实施方式，第一感测节点电压控制信号SNVCS_a的幅度可以不同于第二感测节点电压控制信号SNVCS_b的幅度。此后，假设第一感测节点电压控制信号SNVCS_a的幅度大于第二感测节点电压控制信号SNVCS_b的幅度。根据本发明概念的示例性实施方式，第一感测节点连接晶体管NM2和第二感测节点连接晶体管NM3可以具有阈值电压Vth2。但是，这仅仅是示例，且本发明概念并不局限于此。第一感测节点连接晶体管NM2的阈值电压和第二感测节点连接晶体管NM3的阈值电压可以彼此不同。
预充电单元720可以包括第一至第三预充电晶体管PM1到PM3。第一预充电晶体管PM1的栅极端子可以接收第一预充电控制信号PCCS1，且第二和第三预充电晶体管PM2和PM3可以在它们的栅极接收第二预充电控制信号PCCS2。但是，这仅仅是示例，本发明概念并不局限于此。第二预充电晶体管PM2和第三预充电晶体管PM3可以接收不同的预充电控制信号。
根据本发明概念的示例性实施方式，第一预充电晶体管PM1的第二端子可以通过第一预充电线PL1连接到连接节点，且响应于第一预充电控制信号PCCS1，第一预充电晶体管PM1可以将位线BL预充电到通过从位线连接控制信号BLCCS减去位线连接晶体管NM1的阈值电压而获得的电压。第二预充电晶体管PM2的第二端子可以通过第二预充电线PL2连接到第一感测节点SN_1，且响应于第二预充电控制信号PCCS2，第二预充电晶体管PM2可以将第一感测节点SN_1预充电到预充电电压Vpre。第三预充电晶体管PM3的第二端子可以通过第三预充电线PL3连接到第二感测节点SN_2，且响应于第二预充电控制信号PCCS2，第三预充电晶体管PM2可以将第二感测节点SN_2预充电到预充电电压Vpre。
如上所述，在位线BL和第一及第二感测节点SN_1和SN_2被预充电之后，在扩展区间，基于第一和第二感测节点连接晶体管NM2和NM3的阈值电压、位线BL的电压和第一及第二感测节点电压控制信号SNVCS_a和SNVCS_b，第一和第二感测节点连接晶体管NM2和NM3可以控制第一和第二感测节点SN_1和SN_2的电压。
在感测区间，数据输入和输出单元730_1和730_2可以分别感测第一感测节点SN_1的电压的电平和第二感测节点SN_2的电压的电平，可以产生第一感测数据SD1和第二感测数据SD2，并将第一和第二感测数据SD1和SD2提供到控制逻辑740。控制逻辑740可以进一步包括数据确定单元740_a，且基于从数据输入和输出单元730_1和730_2接收的第一和第二感测数据SD1和SD2，数据确定单元740_a可以确定作为对其要执行读取操作的对象而选择的存储器单元的读取数据。但是，这种配置仅仅是示例，且本发明概念并不局限于此。根据本发明概念的示例性实施方式，数据确定单元740_a可以包括在页缓冲区PB内。将通过参照图11A至图11D描述其详细方面。
图11A是示出根据本发明概念的示例性实施方式的存储器单元MC的阈值电压分布的视图，用于描述图8A至8E的页缓冲区620的操作。图11B是用于描绘根据本发明概念的示例性实施方式的在存储器单元MC处于擦除状态时页缓冲区620的操作的视图。图11C是用于描绘根据本发明概念的示例性实施方式的在存储器单元MC处于第一编程状态时，页缓冲区620的操作的视图。图11D是用于描绘根据本发明概念的示例性实施方式的确定存储器单元MC的读取数据的方法的视图。
参照图11A，当存储器单元MC处于擦除状态E(情况1)时，阈值电压分布可以具有在阈值电压Vth_a1和阈值电压Vth_a2之间的范围。当存储器单元MC处于第一编程状态P1(情况2)时，阈值电压分布可以具有在阈值电压Vth_b1和阈值电压Vth_b2之间的范围。参照图3，当读取电压Vr施加到被选择的第一字线WL1且通过电压被施加到未选择的字线WL1到WLn时，当存储器单元MC处于擦除状态E时，在扩展区间从第一位线BL1向公共源极线CSL流动的电流Icell的幅度可以具有I3到I4的范围。另外，当存储器单元MC处于第一编程状态P1时，在扩展区间，从第一位线BL1向公共源极线CSL流动的电流Icell的幅度可以具有I1到I2的范围。如上所述，根据存储器单元MC的编程状态，第一位线BL1的电压降的斜率可以在扩展区间变化，且根据本发明概念的示例性实施方式的存储器单元600可以基于这个特性读取存储器单元MC的数据。
参照图10、11A和11B，在预充电区间Period_1之前，与作为要对其执行读取操作的对象的存储器单元的位线BL对应的位线连接晶体管NM1可以接收具有电压电平V1的位线连接控制信号BLCCS，第一感测节点连接晶体管NM2可以接收具有电压电平V2_a的第一感测节点电压控制信号SNVCS_a，且第二感测节点连接晶体管NM3可以接收具有电压电平V2_b的第二感测节点电压控制信号SNVCS_b。
参照图5A详细描述了在预充电区间Period_1内的操作，并由此，不会进一步描述它。在扩展区间Period_2，当被选择的存储器单元处于擦除状态E时，从通过从第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS的电压V2_a减去位线的电压VBL获得的电压V2_a-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压Vth2的时刻t 1起，第一感测节点连接晶体管NM2可以形成放电路径并且放电第一感测节点SN_1。例如，当位线的电压VBL下降到等于或小于电压V3_a的电平时，第一感测节点SN_1可以被放电，且第一感测节点SN_1的电压VSN_1可以下降。
另外，在扩展区间Period_2，从通过从第二感测节点连接晶体管NM3接收的第二感测节点电压爱控制信号SNVCS_b中减去位线的电压VBL而得到的电压V2_b-VBL等于或高于第二节点连接晶体管NM3的阈值电压Vth2的时刻T1'开始，第二感测节点连接晶体管NM3可以形成放电路径并放电第二感测节点SN_2。例如，当位线的电压VBL下降到等于或小于电压V3_b的电平时，第二感测节点SN_2可以被放电，且第二感测节点SN_2的电压VSN_2可以下降。
在感测区间Period_3，响应于从低电平向高电平过渡的锁存设定信号SET，第一数据输入和输出单元730_1可以向控制逻辑740提供通过感测第一感测节点SN_1的电压电平VSN_1的电平而产生的第一感测数据SD1。另外，响应于锁存设定信号SET，第二数据输入和输出单元730_2可以向控制逻辑740提供第二感测数据SD2，该第二感测数据SD2通过感测第二感测节点SN_2的电压电平VSN_2而产生。例如，第一感测数据SD1和第二感测数据SD2可以具有值"0"。
参照图10、11A和11C，在扩展区间Period_2，当被选择的存储器单元处于第一编程状态P1时，位线的电压VBL的下降的斜率可以小于图11B中的位线的电压VBL的下降的斜率。在通过从第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS_a的电压V2_a减去位线的电压VBL而得到的电压V2_a-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压Vth2的时刻T2可以比图11B的时刻T1慢。
另外，通过从第二感测节点连接晶体管NM3接收的第二感测节点电压控制信号SNVCS_b的电压V2_b减去位线的电压VBL得到的电压V2_b-VBL等于或大于第二感测节点连接晶体管NM3的阈值电压Vth2的时刻T2'可以从扩展区间Period_2偏离，或可以不发生。从而，第二数据输入和输出单元730_2可以感测第二感测节点SN_2的电压电平VSN_2作为预充电电压Vpre的电平。
在感测区间Period_3，响应于从低电平向高电平过渡的锁存设定信号SET，第一数据输入和输出单元730_1可以向控制逻辑740提供第一感测数据SD1，该第一感测数据SD1是通过感测第一感测节点SN_1的电压电平VSN_1而产生。另外，响应于锁存设定信号SET，第二数据输入和输出单元730_2可以向控制逻辑740提供第二感测数据SD2，该第二感测数据是通过感测第二感测节点SN_2的电压电平VSN_2而产生。例如，第一感测数据SD1可以具有值"0"，且第二感测数据SD2可以具有值"1"。
参照图10、11A和11D，如表Table_1中所示，当存储器单元MC处于擦除状态E(情况1)时，数据确定单元740_a可以接收"00"的感测数据。另外，当存储器单元MC处于第一编程状态P1(情况2)时，数据确定单元740_a可以接收"01"的感测数据。基于"00"的感测数据，数据确定单元740_a可以产生读取数据RD，表示存储器单元MC处于擦除状态E，并且将读取数据RD输出到外侧。另外，基于"01"的感测数据，数据确定单元740可以产生表示存储器单元MC处于第一编程状态P1的读取数据RD，并且将读取数据RD输出到外侧。
如上所述，根据本实施方式的存储器件700可以通过相对于存储器单元执行读取操作一次而感测多个位。
图12A是根据本发明概念的示例性实施方式的图10的存储器件700的视图，而图12B是用于描绘根据本发明概念的示例性实施方式的图12A的存储器件700的操作的视图。
参照图12A，提供了包括页缓冲区PB和控制逻辑840的存储器件800。页缓冲区PB可以包括位线连接单元810、预充电单元820、以及数据输入和输出单元830_1和830_2。控制逻辑840包括数据确定单元840_a。这些器件与图10中的那些相同，除了位线连接单元810。例如，与图10相比，第一感测节点连接晶体管NM2的栅极端子和第二感测节点连接晶体管NM3的栅极端子可以接收第一感测节点电压控制信号SNVCS_a。例如，可以将相同电平的电压施加到第一和第二感测节点连接晶体管NM2和NM3的栅极。第一感测节点连接晶体管NM2可以具有阈值电压Vth2_1，并且第二感测节点连接晶体管NM3可以具有阈值电压Vth2_2。第二检测节点连接晶体管NM3的阈值电压Vth2_2可以大于第一感测节点连接晶体管NM2的阈值电压Vth2_1。
参照图12B，在扩展区间Period_2，当被选择的存储器单元处于擦除状态E时，从通过从第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS_a的电压V2_a减去位线的电压VBL而得到的电压V2_a-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压Vth2_1的时刻T1开始，第一感测节点连接晶体管NM2可以形成放电路径并放电第一感测节点SN_1。
另外，在扩展区间Period_2，从通过从第二感测节点连接晶体管NM3接收的第一感测节点电压控制信号SNVCS_a的电压V2_b中减去位线的电压VBL而得到的电压V2_b-VBL等于或大于第二感测节点连接晶体管NM3阈值电压Vth2_2的时刻T1'开始，第二感测节点连接晶体管NM3可以形成放电路径，并放电第二感测节点SN_2。
如上所述，在本实施方式的存储器件700中，第一感测节点连接晶体管NM2的阈值电压Vth2_1和第二感测节点连接晶体管NM3的阈值电压Vth2_2可以不同，且具有相同电压电平的感测节点电压控制信号SNVCS_a可以用于相对于第一和第二感测节点SN_1和SN_2执行感测操作。
图13是根据本发明概念的示例性实施方式的用于读取两位多电平单元的数据的存储器件900的视图。
参照图13，存储器件900可以包括页缓冲区PB和控制逻辑940。页缓冲区PB可以包括位线连接单元910、预充电单元920和第一、第二及第三数据输入和输出单元930_1、930_2和930_3。与图10的位线连接单元710相比，位线连接单元910可以进一步包括连接在连接节点CN和第三感测节点SN_3之间的第三感测节点连接晶体管NM4。另外，与图10的预充电单元720相比，预充电单元920可以进一步包括第四预充电晶体管PM4，响应于第二预充电控制信号PCCS2，该第四预充电晶体管PM4可以通过第四预充电线PL4将第三感测节点SN_3预充电到预充电电压Vpre。
在位线BL和第一到第三感测节点SN_1到SN_3被预充电之后，在扩展区间，第一到第三感测节点连接晶体管NM2、NM3和NM4可以基于第一到第三感测节点连接晶体管NM2、NM3和NM4的阈值电压、位线BL的电压VBL以及感测节点电压控制信号SNVCS_a、SNVCS_b和SNVCS_c控制第一到第三感测节点SN_1到SN_3的电压。
在感测区间，数据输入和输出单元930_1到930_3可以通过感测第一到第三感测节点SN_1、SN_2和SN_3的电压电平分别产生第一感测数据SD1、第二感测数据SD2和第三感测数据SD3，并将第一到第三感测数据SD1到SD3提供到控制逻辑940。基于从数据输入和输出单元930_1到930_3接收的第一到第三感测数据SD1到SD3，控制逻辑940的数据确定单元940_a可以确定被选择作为要对其执行读取操作的对象的存储器单元的读取数据。通过这种配置，存储器件900可以通过执行读取操作一次来读取两位多电平单元的数据。将参照图14A至14E详细描述它的详细方面。
图14A是示出根据本发明概念的示例性实施方式的存储器单元MC的阈值电压分布的视图，用于描述图13的页缓冲区的操作。图14B是用于描述根据本发明概念的示例性实施方式，当存储器单元MC处于擦除状态时页缓冲区PB的操作的视图。图14C是用于描述根据本发明概念的示例性实施方式的、当存储器单元MC处于第一编程状态时页缓冲区PB的操作的视图。图14D是用于描绘根据本发明概念的示例性实施方式的、在存储器单元MC处于第二编程状态时页缓冲区PB的操作的视图。图14E是用于描述根据本发明概念的示例性实施方式的、当存储器单元MC处于第三编程状态时页缓冲区PB的操作的视图。图14F是用于描述根据本发明概念的示例性实施方式的、确定存储器单元MC的读取数据的方法的视图。
参照图14A，当存储器单元MC处于擦除状态E(情况1)时，阈值电压分布可以具有在阈值电压Vth_a1和阈值电压Vth_a2之间的范围。当存储器单元MC处于第一编程状态P1(情况2)时，阈值电压分布可以具有在阈值电压Vth_b1和阈值电压Vth_b2之间的范围。当存储器单元MC处于第二编程状态P2(情况3)时，阈值电压分布可以具有在阈值电压Vth_c1和阈值电压Vth_c2之间的范围。当存储器单元MC处于第三编程状态P3(情况4)时，阈值电压分布可以具有在阈值电压Vth_d1和阈值电压Vth_d2之间的范围。参照图3，当读取电压Vr1被施加到被选择的第一子线WL1且通过电压被施加于未选择的子线WL2至WLn时，当存储器单元MC处于擦除状态E时，在扩展区间，从第一位线BL1向公共源极线CSL流动的电流Icell的幅度可以具有I5到I6的范围。当存储器单元MC处于第一编程状态P1时，电流Icell的幅度可以具有I3到I4的范围。当存储器单元MC处于第二编程状态P2时，电流Icell的幅度可以具有I1到I2的范围。读取电压Vr_1可以与图9的第三读取电压Vr3相同。当存储器单元MC处于第三编程状态P3时，存储器单元MC是截止单元，且电流不会从位线BL1流向公共源极线CSL。如上所述，根据存储器单元MC的编程状态，第一位线BL1的电压降的斜率可以在扩展区间变化，且根据本实施方式的存储器件900可以基于这个特性读取存储器单元MC的数据。
参照图13和14B，在预充电区间Period_1之前，与作为要对其执行读取操作的对象的存储器单元的位线BL对应的位线连接晶体管NM1可以接收具有电压电平V1的位线连接控制信号BLCCS，第一感测节点连接晶体管NM2可以接收具有电压电平V2_a的第一感测节点电压控制信号SNVCS_a，第二感测节点连接晶体管NM3可以接收具有电压电平V2_b的第二感测节点电压控制信号SNVCS_b，且第三感测节点连接晶体管NM4可以接收具有电压电平V2_c的第三感测节点电压控制信号SNVCS_c。
在扩展区间Period_2，当被选择的存储器单元处于擦除状态E时，从通过从第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS_a的电压V2_a减去位线的电压VBL而获得的电压V2-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压Vth2的时刻T1开始，第一感测节点连接晶体管NM2可以形成放电路径并放电第一感测节点SN_1。例如，当位线的电压VBL下降到等于或小于电压V3_a的电平时，第一感测节点SN_1可以被放电，且第一感测节点SN_1的电压VSN_1可以下降。
在扩展区间Period_2，从通过从第二感测节点连接晶体管NM3接收的第二感测节点电压控制信号SNVCS_b的电压V2_b减去位线的电压VBL而得到的电压V2_b-VBL等于或大于第二感测节点连接晶体管NM3的阈值电压Vth2的时刻T1'开始，第二感测节点连接晶体管NM3可以形成放电路径且放电第二感测节点SN_2。例如，当位线的电压VBL下降到等于或小于电压V3_b的电平时，第二感测节点SN_2可以被放电，并且第二感测节点SN_2的电压VSN_2可以下降。
在扩展区间Period_2，从通过从第三感测节点连接晶体管NM4接收的第三感测节点电压控制信号SNVCS_c的电压V2_c减去位线的电压VBL而得到的电压V2_c-VBL等于或大于第三感测节点连接晶体管NM4的阈值电压Vth3的时刻T1"开始，第三感测节点连接晶体管NM4可以形成放电路径，并且放电第三感测节点SN_3。例如，当位线的电压VBL下降到等于或小于电压V3_c的电平时，第三感测节点SN_3可以被放电，且第三感测节点SN_3的电压VSN_3可以下降。
在感测区间Period_3中，响应于从低电平向高电平过渡的锁存设定信号SET，第一数据输入和输出单元930_1可以向控制逻辑940提供通过感测第一感测节点SN_1的电压VSN_1而产生的第一感测数据SD1。另外，响应于锁存设定信号SET，第二数据输入和输出单元930_2可以向控制逻辑940提供通过感测第二感测节点SN_2的电压VSN_2而产生的第二感测数据SD2。另外，响应于锁存设定信号SET，第三数据输入和输出单元930_3可以向控制逻辑940提供通过感测第三感测节点SN_3的电压VSN_3而产生的第三感测数据SD3。例如，第一感测数据SD1到第三感测数据SD3可以具有"0"的值。
参照图13和14C，在扩展区间Period_2，当被选择的存储器单元处于第一编程状态P1时，位线BL的电压VBL的下降的斜率可以小于图14B中位线BL的电压VBL的下降的斜率。通过从第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS_a的电压V2_a减去位线的电压VBL而获得的电压V2_a-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压Vth2的时刻T2可以比图14B的时刻T1慢。
在通过从第二感测节点连接晶体管NM3接收的第二感测节点控制信号SNVCS_b的电压V2_b减去位线的电压VBL而获得的电压V2_b-VBL等于或大于第二感测节点连接晶体管NM3的阈值电压Vth2的时刻T2'可以比图14B中的时刻T1'慢。
通过从第三感测节点连接晶体管NM4接收的第三感测节点电压控制信号SNVCS_c的电压V2_c减去位线的电压VBL而获得的电压V2_c-VBL等于或大于第三感测节点连接晶体管NM4的阈值电压Vth3的时刻T2"可以从扩展区间Period_2偏离或者可以不发生。
在感测区间Period_3内，通过第一至第三数据输入和输出单元930_1到930_3产生的第一到第三感测数据SD1、SD2和SD3分别具有"0"、"0"和"1"的值。
参照图13和14D，在扩展区间Period_2，当被选择的存储器单元处于第二编程状态P2时，位线BL的电压VBL的下降的斜率可以小于图14C中位线BL的电压VBL的下降的斜率。通过从第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS_a的电压V2_a减去位线的电压VBL而得到的电压V2_a-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压的时刻T3可以比图14C的时刻T2慢。
通过从第二感测节点连接晶体管NM3接收的第二感测节点电压控制信号SNVCS_b的电压V2_b减去位线的电压VBL得到的电压V2_b-VBL等于或大于第二感测节点连接晶体管NM3的阈值电压的时刻可能不发生或从扩展区间Period_2偏离。
通过从第三感测节点连接晶体管NM4接收的第三感测节点电压控制信号SNVCS_c的电压V2_c减去位线的电压VBL而获得的电压V2_c-VBL等于或大于第三感测节点连接晶体管NM4的阈值电压的时刻可能不发生或者从扩展区间Period_2偏离。
在感测区间Period_3，第一到第三数据输入和输出单元930_1到930_3产生的第一到第三感测数据SD1、SD2和SD3可以分别具有"0"、"1"和"1"的值。
参照图13和14E，在扩展区间Period_2，当被选择的存储器单元处于第二编程状态P2时，位线BL的电压VBL的下降的斜率可以小于在图14C中的位线BL的电压VBL的下降的斜率。通过从由第一感测节点连接晶体管NM2接收的第一感测节点电压控制信号SNVCS_a中减去位线BL的电压VBL而获得的电压V2_a-VBL等于或大于第一感测节点连接晶体管NM2的阈值电压的时刻可能不发生或者从扩展区间Period_2偏离。
通过从由第二感测节点连接晶体管NM3接收的第二感测节点电压控制信号SNVCS_b减去位线BL的电压VBL而获得的电压V2_b-VBL等于或大于第二感测节点连接晶体管NM3的阈值电压的时刻可能不发生或者从扩展区间Period_2偏离。
通过从由第三感测节点连接晶体管NM4接收的第三感测节点电压控制信号SNVCS_c的电压V2_c减去位线BL的电压VBL而获得的电压V2_c-VBL等于或大于第三感测节点连接晶体管NM4的阈值电压的时刻可能不发生或从扩展区间Period_2偏离。
在感测区间Period_3，由第一到第三数据输入和输出单元930_1到930_3产生的第一到第三感测数据SD1、SD2和SD3可以分别具有"1"、"1"和"1"的值。
参照图13、14A和14F，如表格Table_2中所示，当存储器单元MC处于擦除状态E(情况1)时，数据确定单元940_a可以接收"000"的感测数据。另外，当存储器单元MC处于第一编程状态P1(情况2)时，数据确定单元940_a可以接收"001"的感测数据。当存储器单元MC处于第二编程状态P2(情况3)时，数据确定单元940_a可以接收"011"的感测数据。当存储器单元MC处于第三编程状态P3(情况4)时，数据确定单元940_a可以接收"111"的感测数据。数据确定单元940_a可以基于感测数据"000"产生表示存储器单元MC处于擦除状态E的读取数据RD，并将读取数据RD输出到外侧。数据确定单元940_a基于"001"的感测数据可以产生表示存储器单元MC处于第一编程状态P1的读取数据RD，并将该读取数据RD输出到外侧。数据确定单元940_a可以基于"011"的感测数据产生表示存储器单元MC处于第二编程状态P2的读取数据RD，并将该读取数据RD输出到外侧。数据确定单元940_a可以基于"111"的感测数据产生表示存储器单元MC处于第三编程状态P3的读取数据RD，并将读取数据RD输出到外侧。
如上所述，根据本实施方式的存储器件900通过相对于存储器单元执行一次读取操作来感测多位。
图15是根据本发明概念的示例性实施方式的用于读取k位多电平单元的数据的存储器件1000的视图。
参照图15，存储器件1000可以包括页缓冲区PB和控制逻辑1040。页缓冲区PB可以包括位线连接单元1010、预充电单元1020以及数据输入和输出单元1030_1到1030_N。位线连接单元1010可以包括分别连接到第一到第N感测节点SN_1到SN_N的第二到第N感测节点连接晶体管NM2到NMN。另外，预充电单元1020可以包括分别用于预充电第一到第N感测节点SN_1到SN_N的第二到第N+1预充电晶体管PM2到PMN+1。
在感测区间，数据输入和输出单元1030_1到1030_N可以通过分别感测第一到第N感测节点SN_1到SN_N的电压的电平来产生第一到第N感测数据SD1到SDN，并将第一到第N感测数据SD_1到SDN提供到控制逻辑1040。控制逻辑1040的数据确定单元1040_a可以基于从数据输入和输出单元1030_1到1030_N接收的第一到第N感测数据SD1到SDN确定被选择作为要对其执行读取操作的对象的存储器单元的读取数据。通过这种配置，存储器件1000可以通过执行一次读取操作来读取k位多电平单元的数据。
图16A是用于描绘根据本发明概念的示例性实施方式的图15的页缓冲区PB的操作的存储器单元MC的阈值电压分布的视图，且图16B是用于描述根据本发明概念的示例性实施方式的确定存储器单元MC的读取数据的方法的视图。
参照图16A，当存储器单元MC是三位多电平单元时，可以形成8个阈值电压分布。根据本实施方式的存储器件可以通过使用读取电压Vr_b执行一次读取操作来读取存储器单元MC的三位数据。
参照图15、16A和16B，如表格Table_3所示，当存储器单元MC处于擦除状态E(情况1)时，数据确定单元1040_a可以接收”0000000”的感测数据。另外，当存储器单元MC处于第一编程状态P1(情况2)时，数据确定单元1040_a可以接收”0000001”的感测数据。当存储器单元MC处于第二编程状态P2(情况3)时，数据确定单元1040可以接收”0000011”的感测数据。当存储器单元MC处于第三编程状态P3(情况4)时，数据确定单元1040_a可以接收”0000111”的感测数据。当存储器单元MC处于第四编程状态P4(情况5)时，数据确定单元1040_a可以接收”0001111”的感测数据。当存储器单元MC处于第五编程状态P5(情况6)时，数据确定单元1040_a可以接收”0011111”的感测数据。当存储器单元MC处于第六编程状态P6(情况7)时，数据确定单元1040_a可以接收”0111111”的感测数据。当存储器单元MC处于第七编程状态P7(情况8)时，数据确定单元1040_a可以接收”1111111”的感测数据。数据确定单元1040_a基于如上所述的感测数据产生读取数据RD，并将读取数据RD输出到外侧。
图17A是示出根据本发明概念的示例性实施方式的存储器单元MC的阈值电压分布的视图，用于描绘图13的页缓冲区PB的操作，而图17B是用于描绘根据本发明概念的示例性实施方式的确定存储单元MC的读取数据的方法的视图。
参照图13和17A，当存储器单元MC是三位多电平单元时，读取存储器单元MC的数据的操作可以通过使用图13的页缓冲区PB的配置来执行。根据本发明概念的示例性实施方式，在第一步骤step1，对应于存储器单元MC的擦除状态E、以及第一和第二编程状态P1和P2的数据可以通过使用第一读取电压Vr_b1来读取。在第二步骤step2，对应于存储器单元MC的第三到第五编程状态P3到P5的数据可以通过使用第二读取电压Vr_b2来读取。另外，在第三步骤step3，对应于第六和第七编程状态P6和P7的数据可以通过使用第三读取电压Vr_b3来读取。
参照图13和17B，如表格Table_4中所示，在存储器单元MC处于擦除状态E(情况1)时，当存储器件900通过使用第一读取电压Vr_b1在第一步骤step1中执行读取操作时，数据确定单元940可以接收”000”的感测数据。当存储器单元MC在第一编程状态P1(情况2)时，数据确定单元940_a可以接收”001”的感测数据。当存储器单元MC处于第二编程状态P2(情况3)时，数据确定单元940_a可以接收”011”的感测数据。当存储器单元MC处于第三到第七编程状态P3到P7(情况4到8)时，数据确定单元940_a可以接收”111”的感测数据。当控制逻辑940在第一步骤step1接收”111”的感测数据时，控制逻辑940可以通过使用第二读取电压Vr_b2在第二步骤step2控制读取操作。此后，当存储器单元MC处于第三编程状态P3(情况4)时，数据确定单元940_a可以在第二步骤step2接收”000”的感测数据。
当存储器单元MC处于第四编程状态P4(情况5)时，数据确定单元940_a可以接收”001”的感测数据。当存储器单元MC处于第五编程状态P5(情况6)时，数据确定单元940_a可以接收”011”的感测数据。当存储器单元MC处于第六和第七编程状态P7和P8(情况7和8)时，数据确定单元940_a可以接收”111”的感测数据。当控制逻辑940在第二步骤step2中接收”111”的感测数据时，控制逻辑940可以通过使用第三读取电压Vr_b3在第三步骤step3中控制读取操作。
然后，当存储器单元MC处于第六编程状态P6(情况7)时，数据确定单元940_a可以在第三步骤step3接收”011”的感测数据。当存储器单元MC处于第七编程状态P7(情况8)时，数据确定单元940_a可以接收”111”的感测数据。如上所述，基于在第一到第三步骤step1到step3中接收的感测数据，数据确定单元940_a可以产生指示擦除状态E和第一到第七编程状态P1到P7中每一个的读取数据RD，并将读取数据RD输出到外侧。
通过这种配置，根据本实施方式的存储器件900可以最小化相对于三位多电平单元的读取操作的数量，以感测存储器单元MC的多个位。
图18是根据本发明概念的示例性实施方式的存储器件的读取方法的流程图。
参照图18，根据本实施方式的存储器件的读取方法是感测页缓冲区的感测节点的方法，用于读取在存储器件内包括的存储器单元阵列内存储的数据。参照图1至图17B相对于存储器件20、100、200、600、700和900以及存储器系统1的描述可以应用于根据本实施方式的存储器件的读取方法。
首先，在预充电区间期间，在操作S110，连接到作为要对其执行读取操作的对象的存储器单元以及连接到页缓冲区的位线可以通过第一预充电线预充电，并且页缓冲区的感测节点可以通过第二预充电线被预充电。根据本发明概念的示例性实施方式，基于包括在位线连接单元内的位线连接晶体管的特性，位线可以被预充电到某一电压。另外，位线开始被预充电且感测节点开始被预充电的时刻可以不同。
此后，在扩展区间期间，在操作S120中，页缓冲区的位线连接单元可以基于位线连接控制信号控制感测节点的电压。例如，在扩展区间内，连接到感测节点的感测节点连接晶体管可以通过使用位线的电压、感测节点连接晶体管的阈值电压以及感测节点电压控制信号来控制感测节点的电压。
在感测区间期间，在操作S130，数据输入和输出单元可以感测感测节点的电压的电平并且确定被选择为要对其执行读取操作的对象的存储器单元的数据。被确定的数据可以通过控制逻辑传输到存储器控制器。
图19是根据本发明概念的示例性实施方式的控制图18的感测节点的电压的详细流程图。
参照图19，在扩展区间，在操作S122，感测节点的电压可以基于感测节点连接晶体管的阈值电压、位线的电压以及感测节点电压控制信号来得以控制。例如，在操作S124，可以确定通过从感测节点电压控制信号减去位线的电压而得到的电压是否等于或大于感测节点连接晶体管的阈值电压。例如，当通过从感测节点电压控制信号减去位线的电压而获得的电压等于或大于感测节点连接晶体管的阈值电压(S124，是)时，感测节点的电压可以被保持(S126)。作为另一示例，当通过从感测节点电压控制信号中减去位线的电压而得到的电压小于感测节点连接晶体管的阈值电压(S124，否)时，感测节点可以被放电(S128)。
图20是根据本发明概念的示例性实施方式的具有多位存储器单元的存储器件的读取方法的流程图。
首先，一个页缓冲区可以包括多个感测节点，并在操作S210，在预充电区间期间，可以预充电位线和多个感测节点。在扩展区间期间，在操作S220，感测节点的电压可以基于位线连接控制信号和多个感测节点电压控制信号来控制。在感测区间期间，在操作S230，多个感测数据段可以通过感测每个感测节点的电压来产生。在操作S240，被选择为对其要执行读取操作的对象的存储器单元的读取数据可以基于多个感测数据段来确定。
图21是示出根据本发明概念的示例性实施方式的包括存储器系统的装置的方块图。
参照图21，装置2000可以包括通过总线2600连接的处理器2200、RAM 2300、输入/输出单元和/或接口2400、电源2500和存储器系统2100。存储器系统2100可以包括存储器件2110和存储器控制器2120，所述存储器件2110和存储器控制器2120分别对应于上面参照本发明概念的示例性实施方式描述的存储器件和存储器控制器。
虽然已经参照本发明概念的示例性实施方式图示和描述了本发明概念，但应该理解的是在不背离如所附权利要求限定的本发明概念的精髓和范围的前提下，可以在其中做出形式和细节上的各种变化。

Claims (20)

1.一种页缓冲区，包括：
预充电单元，所述预充电单元用于通过第一预充电线预充电存储器单元阵列的被选择的存储器单元的位线并通过第二预充电线预充电感测节点，其中，被选择的存储器单元的位线和感测节点在所述预充电时间期间被预充电；
位线连接单元，所述位线连接单元连接在所述位线和所述感测节点之间，并包括连接到所述第一预充电线的连接节点，其中，在扩展时间期间，所述位线连接单元基于位线连接控制信号和感测节点电压控制信号控制感测节点的电压；以及
数据输入和输出单元，在感测时间期间，所述数据输入和输出单元用于通过感测感测节点的电压的电平来产生感测数据。
2.如权利要求1所述的页缓冲区，其中，所述预充电单元包括：
位线预充电晶体管，所述位线预充电晶体管包括第一端子、第二端子和栅极端子，其中，所述第一端子接收预充电电压，所述第二端子连接到所述连接节点，且所述栅极端子接收位线预充电控制信号；以及
感测节点预充电晶体管，所述感测节点预充电晶体管包括第一端子、第二端子和栅极端子，其中所述第一端子连接到所述位线预充电晶体管的第二端子，所述第一端子连接到感测节点，且所述栅极端子接收感测节点预充电控制信号。
3.如权利要求2所述的页缓冲区，其中，基于位线预充电控制信号和感测节点预充电控制信号，所述预充电单元控制位线被预充电的开始时间和感测节点被预充电的开始时间，以使彼此不同。
4.如权利要求3所述的页缓冲区，其中，所述预充电单元控制感测节点被预充电的开始时间以使之比位线被预充电的开始时间慢。
5.如权利要求1所述的页缓冲区，其中，所述预充电单元包括：
第一预充电晶体管包括第一端子、第二端子和栅极端子，其中所述第一端子接收第一预充电电压，所述第二端子连接到所述连接节点，且所述栅极端子接收位线预充电控制信号；以及
第二预充电晶体管，所述第二预充电晶体管包括第一端子、第二端子和栅极端子，其中，所述第一端子接收第二预充电电压，所述第二端子连接到感测节点，且所述栅极端子接收感测节点预充电控制信号。
6.如权利要求5所述的页缓冲区，其中，所述第二预充电电压高于所述第一预充电电压。
7.如权利要求1所述的页缓冲区，其中，所述位线连接单元包括：
包括第一端子、第二端子和栅极端子的位线连接晶体管，其中，所述第一端子连接到所述连接节点，所述第二端子连接到所述位线，且所述栅极端子接收所述位线连接控制信号；以及
包括第一端子、第二端子和栅极端子的感测节点连接晶体管，其中，所述第一端子连接到所述感测节点，所述第二端子连接到所述连接节点，且所述栅极端子接收所述感测节点电压控制信号。
8.如权利要求7所述的页缓冲区，其中，基于位线连接控制信号和位线连接晶体管的阈值电压，所述预充电单元预充电位线。
9.如权利要求8所述的页缓冲区，其中，预充电单元将位线预充电到通过从位线连接控制信号的电压减去位线连接晶体管的阈值电压而获得的电压。
10.如权利要求7所述的页缓冲区，其中，基于位线的电压、感测节点电压控制信号和感测节点连接晶体管的阈值电压，所述感测节点连接晶体管控制所述感测节点的电压。
11.如权利要求10所述的页缓冲区，其中，当通过从感测节点电压控制信号的电压中减去位线的电压而获得的电压等于或高于感测节点连接晶体管的阈值电压时，所述感测节点连接晶体管放电所述感测节点。
12.如权利要求7所述的页缓冲区，其中，位线连接控制信号的幅度和感测节点电压控制信号的幅度彼此不同。
13.如权利要求7所述的页缓冲区，其中，所述位线连接晶体管的阈值电压的幅度和所述感测节点连接晶体管的阈值电压的幅度彼此不同，且所述位线连接控制信号的幅度和所述感测节点电压控制信号的幅度彼此相同。
14.一种存储器件，包括：
包括多个存储器单元的存储器单元阵列；
连接到存储器单元阵列的被选择的存储器单元的位线的页缓冲区；以及
用于控制页缓冲区的数据感测操作的控制逻辑，
其中，所述页缓冲区包括：
预充电单元，在预充电期间，所述预充电单元用于预充电位线和多个感测节点；
位线连接单元，所述位线连接单元连接到位线和多个感测节点之间并包括连接到预充电单元的连接节点，其中在扩展时间期间，基于位线连接控制信号和多个感测节点电压控制信号，所述位线连接单元控制多个感测节点的电压，所述位线连接控制信号和多个感测节点电压控制信号从控制逻辑接收；以及
多个数据输入和输出单元，所述多个数据输入和输出单元通过感测多个感测节点中的相对应感测节点的电压的电平产生多个感测数据段。
15.如权利要求14所述的存储器件，其中，所述位线连接单元包括：
位线连接晶体管，所述位线连接晶体管包括第一端子、第二端子和栅极端子，其中，所述第一端子连接到所述连接节点，所述第二端子连接到所述位线，且所述栅极端子接收位线连接控制信号；
第一感测节点连接晶体管，所述第一感测节点连接晶体管包括第一端子、第二端子和栅极端子，其中所述第一端子连接到第一感测节点，所述第二端子连接到所述连接节点，且所述栅极端子接收第一感测节点电压控制信号；以及
第二感测节点连接晶体管，所述第二感测节点连接晶体管包括第一端子、第二端子和栅极端子，其中，所述第一端子连接到第二感测节点，所述第二端子连接到所述连接节点，且所述栅极端子接收第二感测节点电压控制信号。
16.如权利要求15所述的存储器件，其中，基于第一感测节点电压控制信号，当位线的电压具有第一幅度时，所述第一感测节点连接晶体管放电第一感测节点，以及
基于第二感测节点电压控制信号，当位线的电压具有小于第一幅度的第二幅度时，所述第二感测节点连接晶体管放电第二感测节点。
17.如权利要求15所述的存储器件，其中，所述第一感测节点电压控制信号的幅度和第二感测节点电压控制信号的幅度彼此不同。
18.如权利要求15所述的存储器件，其中，所述第一感测节点连接晶体管的阈值电压和所述第二感测节点连接晶体管的阈值电压彼此不同，且所述第一感测节点电压控制信号的幅度和所述第二感测节点电压控制信号的幅度彼此不同。
19.如权利要求14所述的存储器件，其中，所述控制逻辑从多个数据输入和输出单元接收的多个感测数据段中确定选择的存储器单元的数据。
20.如权利要求14所述的存储器件，其中，通过基于调节信息调节多个感测节点电压控制信号的幅度，所述控制逻辑将多个感测节点电压控制信号提供到位线连接单元。
CN201710800290.1A 2016-11-17 2017-09-07 页缓冲区、包括该页缓冲区的存储器件及其读取操作方法 Active CN108074596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0153315 2016-11-17
KR1020160153315A KR102662764B1 (ko) 2016-11-17 페이지 버퍼, 이를 포함하는 메모리 장치 및 이의 독출 방법

Publications (2)

Publication Number Publication Date
CN108074596A true CN108074596A (zh) 2018-05-25
CN108074596B CN108074596B (zh) 2022-08-16

Family

ID=62108045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710800290.1A Active CN108074596B (zh) 2016-11-17 2017-09-07 页缓冲区、包括该页缓冲区的存储器件及其读取操作方法

Country Status (2)

Country Link
US (1) US10339989B2 (zh)
CN (1) CN108074596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255796A (zh) * 2020-09-22 2022-03-29 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643695B1 (en) * 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
KR20220010260A (ko) * 2020-07-17 2022-01-25 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20220018353A (ko) * 2020-08-06 2022-02-15 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
KR20220027550A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 온도 보상을 수행하는 메모리 장치 및 그 동작방법
KR20220048367A (ko) * 2020-10-12 2022-04-19 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001227A1 (en) * 2000-06-28 2002-01-03 Samsung Electronics Co. Ltd. Multi-state non-volatile semiconductor memory device
CN1779859A (zh) * 2004-10-28 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的非易失性半导体存储器
CN1892912A (zh) * 2005-07-04 2007-01-10 三星电子株式会社 页面缓冲器和非易失性存储器设备
US20070041247A1 (en) * 2005-07-28 2007-02-22 Joo-Ah Kang Flash memory device having single page buffer structure
US20070195609A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operation therefor
KR20080039107A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 페이지 버퍼를 구비한 낸드 플래시 메모리 소자 및 그의데이터 독출방법
KR20090026496A (ko) * 2007-09-10 2009-03-13 주식회사 하이닉스반도체 플래시 메모리 소자의 페이지 버퍼
US20100202216A1 (en) * 2009-02-06 2010-08-12 Samsung Electronics Co., Ltd. Non-volatile memory device and system having reduced bit line bias time
US20110305087A1 (en) * 2010-06-09 2011-12-15 Samsung Electronics Co., Ltd. Flash memory device and reading method thereof
CN102314925A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 半导体存储器件及其操作方法
CN102314941A (zh) * 2010-07-06 2012-01-11 三星电子株式会社 非易失性存储器件、存储系统和执行读操作的方法
US20130208538A1 (en) * 2012-02-10 2013-08-15 SK Hynix Inc. Nonvolatile semiconductor memory apparatus and data sensing method thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218244B1 (ko) * 1995-05-27 1999-09-01 윤종용 불휘발성 반도체 메모리의 데이터 독출회로
US6822904B2 (en) 2001-01-03 2004-11-23 Micron Technology, Inc. Fast sensing scheme for floating-gate memory cells
KR100381956B1 (ko) * 2001-02-02 2003-04-26 삼성전자주식회사 플래시 메모리 장치의 감지 증폭 회로
KR100454119B1 (ko) * 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
KR100466981B1 (ko) * 2002-03-04 2005-01-24 삼성전자주식회사 저전압 불휘발성 반도체 메모리 장치
US7324393B2 (en) 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
KR100496866B1 (ko) * 2002-12-05 2005-06-22 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US7126869B1 (en) 2003-06-26 2006-10-24 Cypress Semiconductor Corp. Sense amplifier with dual cascode transistors and improved noise margin
JP4709524B2 (ja) 2004-10-14 2011-06-22 株式会社東芝 半導体記憶装置
KR100666171B1 (ko) * 2005-01-10 2007-01-09 삼성전자주식회사 로드 프리 타입의 와이어드 오어 구조를 가지는 불휘발성반도체 메모리 장치와, 이에 대한 구동방법
KR100706247B1 (ko) 2005-06-03 2007-04-11 삼성전자주식회사 플래시 메모리 장치 및 그것의 독출 방법
KR100874920B1 (ko) * 2007-03-15 2008-12-19 삼성전자주식회사 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법
KR100872883B1 (ko) * 2007-03-22 2008-12-10 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US7567455B2 (en) 2007-06-19 2009-07-28 Micron Technology, Inc. Method and system for programming non-volatile memory cells based on programming of proximate memory cells
KR101391361B1 (ko) * 2008-01-28 2014-05-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
US7957197B2 (en) 2008-05-28 2011-06-07 Sandisk Corporation Nonvolatile memory with a current sense amplifier having a precharge circuit and a transfer gate coupled to a sense node
KR101477045B1 (ko) * 2008-10-27 2014-12-30 삼성전자주식회사 커플링 노이즈를 차단하는 가변 저항 메모리 장치
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
KR101855295B1 (ko) * 2011-09-08 2018-05-09 삼성전자주식회사 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법
KR101775660B1 (ko) * 2011-09-29 2017-09-07 삼성전자주식회사 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치
US8705293B2 (en) 2011-10-20 2014-04-22 Sandisk Technologies Inc. Compact sense amplifier for non-volatile memory suitable for quick pass write
US9147480B2 (en) * 2011-12-16 2015-09-29 Macronix International Co., Ltd. Current sensing type sense amplifier and method thereof
KR101809202B1 (ko) * 2012-01-31 2017-12-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8971141B2 (en) * 2012-06-28 2015-03-03 Sandisk Technologies Inc. Compact high speed sense amplifier for non-volatile memory and hybrid lockout
KR20140013401A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR102186883B1 (ko) * 2013-05-31 2020-12-04 에스케이하이닉스 주식회사 집적회로 및 집적회로의 동작방법
KR102122239B1 (ko) * 2013-07-19 2020-06-15 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
KR102401254B1 (ko) * 2015-11-12 2022-05-24 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001227A1 (en) * 2000-06-28 2002-01-03 Samsung Electronics Co. Ltd. Multi-state non-volatile semiconductor memory device
CN1779859A (zh) * 2004-10-28 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的非易失性半导体存储器
CN1892912A (zh) * 2005-07-04 2007-01-10 三星电子株式会社 页面缓冲器和非易失性存储器设备
US20070041247A1 (en) * 2005-07-28 2007-02-22 Joo-Ah Kang Flash memory device having single page buffer structure
US20070195609A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operation therefor
CN101038922A (zh) * 2006-02-17 2007-09-19 三星电子株式会社 非易失存储器装置和用于其的操作方法
KR20080039107A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 페이지 버퍼를 구비한 낸드 플래시 메모리 소자 및 그의데이터 독출방법
KR20090026496A (ko) * 2007-09-10 2009-03-13 주식회사 하이닉스반도체 플래시 메모리 소자의 페이지 버퍼
US20100202216A1 (en) * 2009-02-06 2010-08-12 Samsung Electronics Co., Ltd. Non-volatile memory device and system having reduced bit line bias time
US20110305087A1 (en) * 2010-06-09 2011-12-15 Samsung Electronics Co., Ltd. Flash memory device and reading method thereof
CN102314941A (zh) * 2010-07-06 2012-01-11 三星电子株式会社 非易失性存储器件、存储系统和执行读操作的方法
CN102314925A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 半导体存储器件及其操作方法
US20130208538A1 (en) * 2012-02-10 2013-08-15 SK Hynix Inc. Nonvolatile semiconductor memory apparatus and data sensing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255796A (zh) * 2020-09-22 2022-03-29 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Also Published As

Publication number Publication date
US20180137900A1 (en) 2018-05-17
KR20180055444A (ko) 2018-05-25
CN108074596B (zh) 2022-08-16
US10339989B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
CN107424643B (zh) 读出放大器和使用读出放大器的存储器设备
CN108074596A (zh) 页缓冲区、包括该页缓冲区的存储器件及其读取操作方法
US8085602B2 (en) Page buffer circuit, nonvolatile memory device including the page buffer circuit, and method of operating the nonvolatile memory device
KR101427896B1 (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치 및그것을 포함하는 메모리 시스템
KR101532755B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 프로그램 방법, 및 그것의 프리차지 전압 부스팅 방법
TW201810274A (zh) 半導體記憶裝置及記憶體系統
CN108389601A (zh) 非易失性存储器装置的软擦除方法
CN108292519A (zh) 用于非易失性存储器的子块模式
CN108074603A (zh) 非易失性存储器装置及其操作方法以及控制逻辑
CN102855937B (zh) 半导体存储器件及其操作方法
CN109599140A (zh) 用于存储设备的状态相关的感测电路和预充电操作
KR102253836B1 (ko) 페이지 버퍼 및 이를 포함하는 비휘발성 메모리 장치
TWI497502B (zh) 堆疊式記憶體陣列裝置之感測操作
KR20130034533A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20100013189A (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
US9135968B2 (en) Method of operating a semiconductor memory device
CN101937714A (zh) 操作非易失存储器器件的方法
CN109559776A (zh) 非易失性存储器装置及其读出方法
KR20100040995A (ko) 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법
KR20130072666A (ko) 반도체 메모리 장치 및 그 동작 방법
US10366729B2 (en) Sense circuit with two-step clock signal for consecutive sensing
CN106981305A (zh) 半导体存储装置及其动作方法
CN105845181A (zh) 感测期间的字线突跳：修整和相邻的字线
CN103177765A (zh) 半导体存储器件及其操作方法
US10121522B1 (en) Sense circuit with two sense nodes for cascade sensing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant