CN101937714A - 操作非易失存储器器件的方法 - Google Patents

操作非易失存储器器件的方法 Download PDF

Info

Publication number
CN101937714A
CN101937714A CN2010102227420A CN201010222742A CN101937714A CN 101937714 A CN101937714 A CN 101937714A CN 2010102227420 A CN2010102227420 A CN 2010102227420A CN 201010222742 A CN201010222742 A CN 201010222742A CN 101937714 A CN101937714 A CN 101937714A
Authority
CN
China
Prior art keywords
voltage
bit line
memory cell
verifying
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102227420A
Other languages
English (en)
Other versions
CN101937714B (zh
Inventor
李银晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101937714A publication Critical patent/CN101937714A/zh
Application granted granted Critical
Publication of CN101937714B publication Critical patent/CN101937714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

本发明公开了操作非易失存储器器件的方法。操作非易失存储器器件的方法包含预充电耦合到串的位线，向选定字线提供第一验证电压并且向除了所述选定字线之外的字线提供通过电压，向所述位线和感测节点之间耦合的开关元件提供第一感测脉冲并且检测均具有高于所述第一验证电压的阈值电压的存储器单元，向所述选定字线提供高于所述第一验证电压的第二验证电压，并且向除了所述选定字线之外的字线提供通过电压，以及向所述开关元件提供第二感测脉冲并且检测均具有高于所述第二验证电压的阈值电压的存储器单元。

Description

操作非易失存储器器件的方法
对相关专利申请的交叉引用
要求2009年6月30日提交的韩国专利申请10-2009-0059168号的优先权，这里通过引用合并了该专利申请的全部内容。
技术领域
示例性实施例涉及操作非易失存储器器件的方法，更具体地，涉及对非易失存储器器件编程的方法，其能够减少进行验证操作所用的时间。
背景技术
对非易失存储器器件进行编程、擦除、读取和验证操作。
在进行编程或擦除操作的同时进行验证操作。具体地，随着被编程的数据的位数的提高，针对编程操作进行验证操作所用的时间也增加。下面详细描述验证操作。
图1是图解非易失存储器器件的图例。
非易失存储器器件包含用于存储数据的存储器单元阵列10、用于选择位线BLe或BLo的位线控制电路20和用于控制数据的输入和输出操作的页缓冲器30。
存储器单元阵列10包含多个串Ste和Sto，每个串包含漏极选择晶体管DST和源极选择晶体管SST。每个串还包含在漏极选择晶体管DST和源极选择晶体管SST之间串联耦合的多个存储器单元F0到Fn。各串的漏极选择晶体管DST的漏极分别被耦合到位线BLe和BLo，各串的源极选择晶体管SST的源极共同地被耦合到公共源极线CSL。
各串的漏极选择晶体管DST的栅极被互连到漏极选择线DSL，各串的源极选择晶体管SST的栅极被互连到源极选择线SSL。此外，沿跨过各串的行排列的存储器单元，即存储器单元Fn的栅极被互连到对应的字线，即WLn。
位线控制电路20包含偶开关元件21和奇开关元件22。偶开关元件21响应偶感测脉冲BSLe而被操作，并且被配置成选择偶位线BLe。奇开关元件22响应奇感测脉冲BSLo而被操作，并且被配置成选择奇位线BLo。
页缓冲器30通过位线控制电路20被耦合到位线BLe和BLo中选定的一个，并且被配置成在验证操作中验证选定存储器单元是否已经被编程。
图2是图解编程非易失存储器器件的常规方法的图例。
下面参考图1和2描述在选择偶位线BLe的情况下编程非易失存储器器件的操作。
当进行编程操作时，页缓冲器30根据输入到页缓冲器30的数据将感测节点SO预充电或放电。优选地，将耦合到要编程的单元的串的感测节点SO放电。当偶开关元件21被提供逻辑高水平的偶感测脉冲BSLe并且接通时，偶位线BLe被放电到接地电压(0V)水平。这里，当编程电压被提供给选定字线Sel.WL时，选定存储器单元被编程。通过电压被提供给除了选定字线Sel.WL之外的剩余字线。通过上述编程操作，选定存储器单元的阈值电压的每个可以上升到第一目标水平、第二目标水平或第三目标水平。当偶感测脉冲BSLe和提供给选定字线Sel.WL的编程电压偏移到逻辑低水平时，编程操作被停止，于是进行验证操作。
进行验证操作以验证选定存储器单元的阈值电压的每个是否已经达到第一到第三目标电压中选定的一个。因此，通过根据相应目标水平提供不同水平的验证电压来进行验证操作。更具体地，存储器单元能够处于阈值电压低于0V的擦除状态，或能够处于阈值电压高于0V的编程状态(即，按照更高阈值电压的顺序，第一状态PV1、第二状态PV2和第三状态PV3)。因此，在验证操作中，可以进行第一验证操作、第二验证操作和第三验证操作。
为了进行验证操作，感测节点SO被预充电到高电压水平。
在第一验证操作中，第一验证电压Vr1被提供给选定字线Sel.WL。响应于具有第一感测脉冲(V1)水平的偶感测脉冲BSLe，偶开关元件21被接通。这里，第一感测脉冲V1是用于位线预充电脉冲的信号。预充电感测节点SO和偶位线BLe被耦合在一起，于是偶位线BLe也被预充电到根据预充电的感测节点SO的电位的高电压水平。更具体地，偶位线BLe被预充电到电压(V1-Vt)水平。这里，电压Vt是偶开关元件21的阈值电压。
当偶位线BLe被预充电并且偶感测脉冲BSLe变成低逻辑水平时，偶开关元件21被断开。在偶开关元件21被断开期间，偶位线BLe能够具有根据选定存储器单元的阈值电压水平的不同电压水平(A或B)。比如，如果选定存储器单元具有低于第一验证操作中的第一目标水平的阈值电压，则在选定存储器单元中形成沟道，因而偶位线BLe的电压水平被接地的公共源极线CSL(B)降低。另外，如果选定存储器单元具有高于第一目标水平的阈值电压，则在选定存储器单元上未形成沟道，因而偶位线BLe的电压水平保持完好的(A)。于是，偶感测脉冲BSLe变成第二感测脉冲(V2)水平，并且在第二验证操作中，页缓冲器30感测偶位线BLe的电压水平的偏移。
另外，在第二验证操作和第三验证操作的每个中，在对应位线被预充电之后进行感测操作。因此，可以增加进行验证操作所用的时间。
发明内容
示例性实施例涉及操作非易失存储器器件的方法，其中在位线被预充电一次之后连续进行存储器单元的验证操作，从而能够减少进行验证操作所用的时间。
此外，示例性实施例涉及操作非易失存储器器件的方法，其中在由于编程验证操作中的漏电流而降低预充电位线的电压水平的情况下，感测脉冲偏移到低电压水平并且接着进行编程验证操作，从而能够改进编程验证操作的可靠性。
根据本发明实施例的操作非易失存储器器件的方法包括预充电耦合到串的位线，向选定字线提供第一验证电压并且向除了所述选定字线之外的字线提供通过电压，向所述位线和感测节点之间耦合的开关元件提供第一感测脉冲并且检测均具有高于所述第一验证电压的阈值电压的存储器单元，向所述选定字线提供高于所述第一验证电压的第二验证电压并且向除了所述选定字线之外的字线提供通过电压，以及向所述开关元件提供第二感测脉冲并且检测均具有高于所述第二验证电压的阈值电压的存储器单元。
一种根据本发明另一个实施方式的编程非易失存储器器件的方法，所述非易失存储器器件包括多个串、耦合到相应串的位线和耦合在感测节点和所述相应位线之间的开关元件，所述方法包括对所述串的选定存储器单元编程，预充电所述位线，向耦合到所述选定存储器单元的选定字线提供第一验证电压，向所述开关元件提供第一感测脉冲并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第一验证电压的阈值电压的存储器单元，向所述选定字线提供高于所述第一验证电压的第二验证电压，向所述开关元件提供第二感测脉冲并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第二验证电压的阈值电压的存储器单元，以及向所述选定字线提供高于所述第二验证电压的第三验证电压，向所述开关元件提供第三感测脉冲并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第三验证电压的阈值电压的存储器单元。
一种根据本发明另一实施例的操作非易失存储器器件的方法包括预充电耦合到串的位线，向所述串的选定字线提供第一验证电压，响应于第一感测脉冲感测所述位线，以验证所述选定字线的存储器单元被编程于第一状态，向所述串的所述选定字线提供高于所述第一验证电压的第二验证电压，以及响应于第二感测脉冲感测所述位线，以验证所述选定字线的所述存储器单元被编程于第二状态。
附图说明
图1是图解非易失存储器器件的图例；
图2是图解编程非易失存储器器件的常规方法的图例；
图3是图解非易失存储器器件的图例；
图4是图解根据本发明实施方式的编程非易失存储器器件的方法的图例；而
图5是图解根据本发明另一实施方式的编程非易失存储器器件的方法的图例。
具体实施方式
下面参照附图详细描述说明本公开的一些示例性实施例。提供附图以帮助本领域普通技术人员理解本公开的示例性实施例。
图3是图解非易失存储器器件的图例。
非易失存储器器件包含用于存储数据的存储器单元阵列100、用于选择位线BLe或BLo的位线控制电路200和用于控制数据的输入和输出操作的页缓冲器300。
存储器单元阵列100包含多个串Ste和Sto，每个包含漏极选择晶体管DST和源极选择晶体管SST。每个串还包含在漏极选择晶体管DST和源极选择晶体管SST之间串联耦合的多个存储器单元F0到Fn。各串的漏极选择晶体管DST的漏极分别被耦合到位线BLe和BLo，各串的源极选择晶体管SST的源极共同地被耦合到公共源极线CSL。
各串的漏极选择晶体管DST的栅极被互连到漏极选择线DSL，各串的源极选择晶体管SST的栅极被互连到源极选择线SSL。此外，沿跨过各串的行排列的存储器单元，即存储器单元Fn的栅极被互连到对应的字线，即WLn。
位线控制电路200包含偶开关元件210和奇开关元件220。偶开关元件210响应偶感测脉冲BSLe而被操作，并且被配置成选择偶位线BLe。奇开关元件220响应奇感测脉冲BSLo而被操作，并且被配置成选择奇位线BLo。
页缓冲器300通过位线控制电路200被耦合到位线BLe和BLo中选定的一个，并且被配置成在验证操作中验证选定存储器单元是否已经被编程。
图4是图解根据本发明实施方式的编程非易失存储器器件的方法的图例。
下面参考图3和4描述把存储器单元的阈值电压提高到第一到第三目标水平的编程方法。
编程操作包括把选定存储器单元的阈值电压提高到目标水平的编程步骤，和验证选定存储器单元的阈值电压水平的编程验证步骤。在编程步骤中，选定的感测节点SO被放电，并且除了选定的感测节点SO之外的感测节点被预充电到编程禁止电压。在选定偶位线BLe的情况下，当偶感测脉冲BSLe变成处于逻辑高水平时，偶位线BLe被放电。其它位线被预充电到编程禁止电压(例如Vdd)。通过向选定字线Sel.WL提供编程电压来提高选定存储器单元的阈值电压，并且编程通过电压被提供给除了选定字线之外的字线。
当在提高选定存储器单元的阈值电压之后偶感测脉冲BSLe偏移到逻辑低水平时，偶开关元件210被断开。此时，提供给选定字线Sel.WL的编程电压偏移到逻辑低水平。接着进行编程验证操作。在用多个阈值电压编程多级单元(MLC)的情况下，优选地针对每个阈值电压水平进行编程验证操作。也就是说，利用第一验证电压Vr1对阈值电压提高到第一目标水平的存储器单元进行编程验证操作，利用第二验证电压Vr2对阈值电压提高到第二目标水平的存储器单元进行编程验证操作，利用第三验证电压Vr3对阈值电压提高到第三目标水平的存储器单元进行编程验证操作。
在编程验证操作之前，感测节点SO被预充电到高电压水平。当偶感测脉冲BSLe变成预充电电压(Vp)水平时，偶开关元件210被接通。因此，感测节点SO和偶位线BLe耦合在一起，因而偶位线BLe被预充电。
在编程验证操作中，能够连续进行第一验证操作、第二验证操作和第三验证操作。通过在感测节点SO被预充电的情况下向选定字线Sel.WL提供第一验证电压Vr1来进行第一验证操作。通过向第一验证电压Vr1被提供到的选定字线Sel.WL提供第二验证电压Vr2来进行第二验证操作。通过向第二验证电压Vr2被提供到的选定字线Sel.WL提供第三验证电压Vr3来进行第三验证操作。下面更详细地描述第一到第三验证操作的每个。
进行第一验证操作以验证存储器单元的阈值电压是否已经达到第一状态PV1的水平(即第一目标水平)。第一验证电压Vr1被提供给选定字线Sel.WL，验证通过电压被提供给除了选定字线之外的字线。如上所述，当偶感测脉冲BSLe变成预充电电压(Vp)水平时，偶开关元件210被接通。因此，预充电的感测节点SO和选定的偶位线BLe耦合在一起，因而偶位线BLe被预充电到高电压水平。
在偶位线BLe被预充电后，偶感测脉冲BSLe偏移到逻辑低水平，因而偶开关元件210被断开。在偶开关元件210被断开期间，选定存储器单元被验证。此时，预充电偶位线BLe的电压水平能够保持完好，或者能够根据选定存储器单元的阈值电压水平被降低。更具体地，如果选定存储器单元的阈值电压低于第一验证操作的第一目标水平，则在选定存储器单元上形成沟道。因此，偶位线BLe的电压水平降低(410)。然而，如果选定存储器单元的阈值电压高于第一验证操作的第一目标水平，则在选定存储器单元上未形成沟道。因此，偶位线BLe的电压水平保持完好。这里，能够响应于提供给选定字线Sel.WL的电压，即第一验证电压Vr1来调整第一目标水平。在选定存储器单元被验证期间，漏极选择晶体管DST和源极选择晶体管SST保持接通，并且公共源极线CSL接地。
接着，为了感测偶位线BLe的电压水平，第一感测脉冲(V1)水平的偶感测脉冲BSLe被提供给偶开关元件210。如果选定存储器单元的阈值电压低于第一目标水平并且因而偶位线BLe的电压水平降低，则偶位线BLe的降低的电压水平被传递到感测节点SO，这改变感测节点SO的电压水平。页缓冲器300根据感测节点SO的电压水平确定选定存储器单元的阈值电压是否已经达到第一目标电压。如果偶位线BLe的电压水平因为选定存储器单元的阈值电压高于第一目标水平而保持到预充电电压水平，则也保持感测节点SO的电压水平。因此，如果保持感测节点SO的电压水平，则页缓冲器300确定选定存储器单元的阈值电压已经达到第一目标水平。在进行第一验证操作之后，作为第一感测脉冲(V1)水平提供的偶感测脉冲BSLe偏移到逻辑低水平。
进行第二验证操作以验证选定存储器单元的阈值电压是否已经达到第二目标电压。更具体地，第二验证电压Vr2被提供给第一验证电压Vr1所提供到的选定字线Sel.WL，并且验证通过电压被提供给除了选定字线之外的字线。接着，在未预充电感测节点SO的情况下，偶感测脉冲BSLe偏移到第二感测脉冲(V2)水平，并且偶开关元件210被接通。因此，偶位线BLe的电压水平被感测。这里，第二感测脉冲V2可以具有与第一验证操作期间使用的第一感测脉冲V1相同的水平。因此，页缓冲器300通过对感测节点SO的电压水平的偏移进行感测来确定选定存储器单元的阈值电压是否已经达到第二目标水平。
以和第二验证操作相同的方式进行第三验证操作，但是第三验证电压Vr3被提供给选定字线Sel.WL。在第三验证操作中，可以提供具有与第一和第二验证中使用的感测脉冲水平相同的第三感测脉冲(V3)水平的偶感测脉冲BSLe。
在如上所述感测节点SO被预充电一次之后，在编程验证操作期间持续使用预充电电压。因此，能够减少进行编程验证操作所用的时间。
另外，在进行编程验证操作期间，可在偶位线BLe、串的有源区域和存储器单元中产生漏电流。即使选定存储器单元的阈值电压被编程为高于目标电压，在编程验证操作中也可能将编程操作确定为未完成的，因为偶位线BLe的电压水平被漏电流降低。具体地，如果产生漏电流，则漏电流量可能在第一验证操作之后的验证操作中增加。因此，编程验证操作的可靠性可能退化。因此，能够如下进行根据本发明实施例的编程验证操作。
图5是图解根据本发明另一实施方式的编程非易失存储器器件的方法的图例。
下面参考图3和5描述编程非易失存储器器件的操作。
编程操作包括提高选定存储器单元的阈值电压的编程步骤和验证选定存储器单元的阈值电压的验证步骤。
在编程步骤中，为感测节点SO提供接地电压(例如，0V)，也通过感测节点SO为选定位线BL提供接地电压。当编程电压被提供给选定字线Sel.WL时，选定存储器单元的阈值电压上升。在这样的情况下，编程禁止电压(例如，Vdd)被提供给除了选定位线之外的位线，编程通过电压被提供给除了选定字线之外的字线。
在存储器单元的阈值电压上升之后，感测脉冲BSL变成逻辑低水平，逻辑低水平的电压也被提供给选定字线Sel.WL。接着，进行编程验证操作。在用多个阈值电压编程多级单元(MLC)的情况下，针对每个阈值电压水平进行编程验证操作。更具体地，编程验证操作包含第一验证操作、第二验证操作和第三验证操作。具体地，在进行编程验证操作之前，感测节点SO被预充电到高电压水平。
具体地，在编程验证操作中，在选定位线BL被预充电一次之后，能够连续进行第一验证操作、第二验证操作和第三验证操作。通过在感测节点SO被预充电的情况下向选定字线Sel.WL提供第一验证电压Vr1来进行第一验证操作。通过向第一验证电压Vr1被提供到的选定字线Sel.WL提供第二验证电压Vr2来进行第二验证操作。通过向第二验证电压Vr2被提供到的选定字线Sel.WL提供第三验证电压Vr3来进行第三验证操作。下面更详细地描述第一到第三验证操作的每个。
进行第一验证操作以验证选定存储器单元的阈值电压是否已经达到第一目标电压。第一验证电压Vr1被提供给选定字线Sel.WL，验证通过电压被提供给除了选定字线之外的字线。当感测脉冲BSL变成预充电电压(Vp)水平时，预充电的感测节点SO和选定位线BL通过被接通的开关元件电连接在一起。因而选定位线BL被预充电到高电压水平。在选定位线BL被预充电之后，感测脉冲BSL被禁止到逻辑低水平以断开开关元件。在开关元件被断开期间，漏极选择晶体管DST和源极选择晶体管SST保持接通。
因此，在上述时间期间，预充电位线BL的电压水平能够根据选定存储器单元的阈值电压来改变。比如，如果选定存储器单元的阈值电压低于第一目标电压，即第一验证电压Vr1，则在选定存储器单元上形成沟道，因而位线BL的电压水平降低(510)。
另外，如果选定存储器单元的阈值电压高于第一目标电压，则在选定存储器单元上未形成沟道，因而位线BL保持在预充电电压水平。这里，第一目标电压可以响应于提供给选定字线Sel.WL的第一验证电压Vr1而偏移。
为了感测位线BL的电压水平，第一感测脉冲V1作为感测脉冲BSL被提供给开关元件。位线BL和感测节点SO响应于第一感测脉冲V1而被耦合在一起。例如，如果位线BL的电压水平因为选定存储器单元的阈值电压低于第一目标电压而降低，则位线BL的降低的电压水平被传递到感测节点SO，这改变了感测节点SO的电压水平。页缓冲器300通过对感测节点SO的电压水平的偏移进行感测来确定选定存储器单元的阈值电压没有达到第一目标电压。
然而，如果位线BL的电压水平因为选定存储器单元的阈值电压高于第一目标电压而保持在预充电电压水平，则感测节点SO也保持在预充电状态。
然而，如果在位线BL中产生漏电流，则应当保持在预充电电压水平的位线BL的电压水平可能降低。
因此，在第一验证操作的感测操作期间，优选地，提供给开关元件的感测脉冲BSL具有第一感测脉冲(V1)水平，该第一感测脉冲(V1)水平相对于图4的感测脉冲水平降低了由于漏电流而降低的位线BL的电压水平的平均值。在示例性实施例中，在第一验证操作期间，测量位线BL的漏电流的量，并且第一感测脉冲(V1)水平可以被降低所测量的值。
通过这种感测操作，如果选定存储器单元的阈值电压高于第一目标电压，虽然提供给位线BLe的电压由于漏电流而降低，页缓冲器300仍能够感测出感测节点SO的电压水平得到保持，因而能够确定选定存储器单元的阈值电压已经达到第一目标电压。在进行第一验证操作之后，感测脉冲BSL偏移到逻辑低水平。
进行第二验证操作以验证选定存储器单元的阈值电压是否已经达到第二目标电压。更具体地，第二验证电压Vr2被提供给第一验证电压Vr1所提供到的选定字线Sel.WL，并且验证通过电压被提供给除了选定字线之外的字线。接着，通过在不预充电感测节点SO的情况下向开关元件提供第二感测脉冲(V2)水平的感测脉冲BSL，感测位线BL的电压水平。在这样的情况下，优选地，第二感测脉冲V2的水平低于第一感测脉冲V1的水平，因为漏电流使得位线BLe的电压水平在第二验证时可变得低于第一验证操作时的位线BLe的电压水平。例如，通过求出验证操作期间位线BL的平均降低量，能够使用比第一验证操作中提供的第一感测脉冲V1低出该平均降低量的第二感测脉冲V2。因此，虽然在位线BL中产生漏电流，页缓冲器300仍能够根据选定存储器单元的阈值电压感测感测节点SO的电压水平的偏移，并且能够确定选定存储器单元的阈值电压是否已经达到第二目标电压。
在第三验证操作中，考虑到在位线BL中产生漏电流的情况，通过提供感测脉冲BSL来进行感测操作，感测脉冲BSL具有比在第二验证操作中提供的第二感测脉冲V2低出提供给位线BL的电压的平均降低量的第三感测脉冲(V3)水平。
在利用增量步进脉冲编程(ISPP)方法进行编程操作的情况下，当进行向选定字线提供编程电压并且验证编程操作的操作时能够进行上述验证操作。
如上所述，在感测节点SO被预充电一次之后，在未再次充电的情况下在编程验证操作期间使用预充电电压。因此，能够减少进行编程验证操作所用的时间。
此外，虽然漏电流降低了位线BL中的预充电电压，然而能够防止漏电流导致的验证操作的差错，因为在每个验证操作中提供感测脉冲BSLe或BSLo的降低的电压水平。因此，能够改进非易失存储器器件的可靠性。
根据本发明的示例性实施例，在编程验证操作期间，在位线被预充电一次之后，连续提供感测脉冲。因此，能够减少进行编程验证操作所用的时间。虽然由于漏电流而降低了预充电的位线的电压水平，然而能够通过逐渐降低感测脉冲的水平来改进编程验证操作的可靠性。

Claims (20)

1.一种操作非易失存储器器件的方法，所述方法包括：
预充电耦合到串的位线；
向选定字线提供第一验证电压并且向除了所述选定字线之外的字线提供通过电压；
向所述位线和感测节点之间耦合的开关元件提供第一感测脉冲并且检测均具有高于所述第一验证电压的阈值电压的存储器单元；
向所述选定字线提供高于所述第一验证电压的第二验证电压，并且向除了所述选定字线之外的字线提供通过电压；和
向所述开关元件提供第二感测脉冲并且检测均具有高于所述第二验证电压的阈值电压的存储器单元。
2.如权利要求1所述的方法，其中所述第二感测脉冲的电压水平与所述第一感测脉冲的电压水平相同。
3.如权利要求1所述的方法，其中所述第二感测脉冲的电压水平低于所述第一感测脉冲的电压水平。
4.如权利要求1所述的方法，其中在不再次进行所述位线的预充电的情况下顺序进行通过所述第一和第二感测脉冲对所述存储器单元的所述检测。
5.如权利要求1所述的方法，其中用所述第一验证电压对所述存储器单元的所述检测包括从耦合到所述选定字线的选定存储器单元中验证编程于第一状态的存储器单元。
6.如权利要求1所述的方法，其中用所述第二验证电压对所述存储器单元的所述检测包括从耦合到所述选定字线的选定存储器单元中验证编程于第二状态的存储器单元。
7.如权利要求1所述的方法，其中均具有高于所述第二验证电压的阈值电压的存储器单元被编程于第三状态。
8.如权利要求3所述的方法，其中所述第二感测脉冲的电压水平比所述第一感测脉冲的电压水平低出每个所述预充电位线的电位，其由于验证操作期间的漏电流而降低。
9.如权利要求1所述的方法，其中通过感测经所述开关元件从所述位线转移到所述感测节点的电荷量来进行用所述第一和第二验证电压对所述存储器单元的所述检测。
10.一种编程非易失存储器器件的方法，所述非易失存储器器件包括多个串、耦合到相应串的位线和耦合在感测节点和所述相应位线之间的开关元件，所述方法包括：
对所述串的选定存储器单元编程；
预充电所述位线；
向耦合到所述选定存储器单元的选定字线提供第一验证电压，向所述开关元件提供第一感测脉冲，并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第一验证电压的阈值电压的存储器单元；
向所述选定字线提供高于所述第一验证电压的第二验证电压，向所述开关元件提供第二感测脉冲，并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第二验证电压的阈值电压的存储器单元；和
向所述选定字线提供高于所述第二验证电压的第三验证电压，向所述开关元件提供第三感测脉冲，并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第三验证电压的阈值电压的存储器单元。
11.如权利要求10所述的方法，其中所述第一到第三验证电压的提供包括向除了所述选定字线之外的字线提供通过电压。
12.如权利要求10所述的方法，其中用所述第一验证电压对所述存储器单元的所述检测包括从所述选定存储器单元中检测编程于第一状态的存储器单元。
13.如权利要求10所述的方法，其中用所述第二验证电压对所述存储器单元的所述检测包括从所述选定存储器单元中检测编程于第二状态的存储器单元。
14.如权利要求10所述的方法，其中用所述第三验证电压对所述存储器单元的所述检测包括从所述选定存储器单元中检测编程于第三状态的存储器单元。
15.如权利要求10所述的方法，其中所述第一到第三感测脉冲被设置成具有相同水平或逐渐降低。
16.如权利要求15所述的方法，其中所述第一到第三感测脉冲被设置成基于所述位线的电压的大小而逐渐降低，其中所述位线的电压由于漏电流而降低。
17.一种操作非易失存储器器件的方法，所述方法包括：
预充电耦合到串的位线；
向所述串的选定字线提供第一验证电压；
响应于第一感测脉冲感测所述位线，以验证所述选定字线的存储器单元被编程于第一状态；
向所述串的所述选定字线提供高于所述第一验证电压的第二验证电压；和
响应于第二感测脉冲感测所述位线，以验证所述选定字线的所述存储器单元被编程于第二状态。
18.如权利要求17所述的方法，其中在不对所述位线预充电的情况下进行响应于所述第二感测脉冲对所述位线的感测。
19.如权利要求17所述的方法，其中所述第二感测脉冲与所述第一感测脉冲相同。
20.如权利要求17所述的方法，其中所述第二感测脉冲低于所述第一感测脉冲。
CN201010222742.0A 2009-06-30 2010-06-30 操作非易失存储器器件的方法 Active CN101937714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090059168A KR101012982B1 (ko) 2009-06-30 2009-06-30 불휘발성 메모리 소자의 동작 방법
KR10-2009-0059168 2009-06-30

Publications (2)

Publication Number Publication Date
CN101937714A true CN101937714A (zh) 2011-01-05
CN101937714B CN101937714B (zh) 2015-06-03

Family

ID=43380560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010222742.0A Active CN101937714B (zh) 2009-06-30 2010-06-30 操作非易失存储器器件的方法

Country Status (3)

Country Link
US (1) US8284611B2 (zh)
KR (1) KR101012982B1 (zh)
CN (1) CN101937714B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086051A (zh) * 2016-02-12 2017-08-22 株式会社东芝 半导体存储装置
CN110838323A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储器的编程方法和系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369156B2 (en) * 2010-07-13 2013-02-05 Sandisk Technologies Inc. Fast random access to non-volatile storage
KR101218896B1 (ko) * 2011-02-18 2013-01-08 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 검증 방법
KR20120127930A (ko) 2011-05-16 2012-11-26 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101278103B1 (ko) * 2011-09-26 2013-06-24 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101775660B1 (ko) 2011-09-29 2017-09-07 삼성전자주식회사 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치
KR20130139598A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102122239B1 (ko) * 2013-07-19 2020-06-15 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
KR102128825B1 (ko) 2013-12-11 2020-07-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102219292B1 (ko) * 2014-07-21 2021-02-23 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 반도체 메모리 시스템
KR20160108770A (ko) 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20170069010A (ko) 2015-12-10 2017-06-20 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 메모리 장치
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路
KR102531995B1 (ko) 2018-03-29 2023-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 저장 장치 및 메모리 컨트롤러의 동작 방법
KR102624620B1 (ko) * 2018-11-02 2024-01-15 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN112997253B (zh) 2021-02-09 2023-05-02 长江存储科技有限责任公司 三维存储器件的读取时间的改善

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009287A (zh) * 2006-01-26 2007-08-01 三星电子株式会社 具有公共位线的非易失存储器件
US20080151633A1 (en) * 2006-12-22 2008-06-26 Samsung Electronics Co., Ltd. Method of Programming in a Non-Volatile Memory Device and Non-Volatile Memory Device for Performing the Same
CN101425335A (zh) * 2007-11-01 2009-05-06 海力士半导体有限公司 非易失性存储器件及其读取方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE518229T1 (de) * 2005-10-27 2011-08-15 Sandisk Corp Verfahren zur programmierung eines nichtflüchtigen mehrzustandsspeichers unter verwendung einer intelligenten verifizierung
KR101296289B1 (ko) * 2007-08-20 2013-08-14 삼성전자주식회사 비휘발성 메모리 장치의 프로그래밍 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009287A (zh) * 2006-01-26 2007-08-01 三星电子株式会社 具有公共位线的非易失存储器件
US20080151633A1 (en) * 2006-12-22 2008-06-26 Samsung Electronics Co., Ltd. Method of Programming in a Non-Volatile Memory Device and Non-Volatile Memory Device for Performing the Same
CN101425335A (zh) * 2007-11-01 2009-05-06 海力士半导体有限公司 非易失性存储器件及其读取方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086051A (zh) * 2016-02-12 2017-08-22 株式会社东芝 半导体存储装置
US10796779B2 (en) 2016-02-12 2020-10-06 Toshiba Memory Corporation Semiconductor memory device
CN107086051B (zh) * 2016-02-12 2020-11-06 东芝存储器株式会社 半导体存储装置
CN110838323A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储器的编程方法和系统

Also Published As

Publication number Publication date
KR20110001591A (ko) 2011-01-06
CN101937714B (zh) 2015-06-03
KR101012982B1 (ko) 2011-02-10
US20100329031A1 (en) 2010-12-30
US8284611B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
CN101937714B (zh) 操作非易失存储器器件的方法
CN1879175B (zh) 基于非易失性存储器单元的行为的编程方法
US8526239B2 (en) Semiconductor memory device and method of operating the same
CN101095199B (zh) 非易失性存储系统和用于编程非易失性存储器的方法
CN101627441B (zh) 用于非易失性存储装置的电阻感测及补偿
US9299449B2 (en) Methods and apparatus for sensing a memory cell
CN109599140B (zh) 用于存储设备的状态相关的感测电路和预充电操作
CN101488367B (zh) 用于验证非易失性存储装置的编程的方法
US7898872B2 (en) Operating method used in read or verification method of nonvolatile memory device
CN102890965B (zh) 半导体器件及其操作方法
US8050098B2 (en) Program method of nonvolatile memory device
CN103426480B (zh) 存储器件及其验证方法
JP5946483B2 (ja) カレントセンシング
CN106024061A (zh) 半导体器件及其操作方法
TW201019331A (en) Sensing for memory read and program verify operations in a non-volatile memory device
KR20130069526A (ko) 비휘발성 반도체 기억장치
CN109102829A (zh) 用于储存装置的状态相关的感测电路和感测操作
CN102855937A (zh) 半导体存储器件及其操作方法
KR20130072518A (ko) 반도체 장치 및 이의 동작 방법
JP3501916B2 (ja) 半導体記憶装置およびその一括消去ベリファイ方法
US11776593B2 (en) Semiconductor device and continuous reading method
KR20150035223A (ko) 반도체 메모리 장치 및 이의 동작방법
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
KR101131559B1 (ko) 비휘발성 메모리 장치
KR101610176B1 (ko) 반도체 메모리 장치 및 그것을 소거하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant