CN103853503B - 存储设备、快闪存储器、以及操作所述存储设备的方法 - Google Patents

存储设备、快闪存储器、以及操作所述存储设备的方法 Download PDF

Info

Publication number
CN103853503B
CN103853503B CN201310646008.0A CN201310646008A CN103853503B CN 103853503 B CN103853503 B CN 103853503B CN 201310646008 A CN201310646008 A CN 201310646008A CN 103853503 B CN103853503 B CN 103853503B
Authority
CN
China
Prior art keywords
bit data
flash memory
route
programmed
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310646008.0A
Other languages
English (en)
Other versions
CN103853503A (zh
Inventor
崔烘硕
金奎亨
金道三
尹炫植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103853503A publication Critical patent/CN103853503A/zh
Application granted granted Critical
Publication of CN103853503B publication Critical patent/CN103853503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种存储设备，其包括快闪存储器，以及控制器，所述控制器将第一比特数据和第二比特数据编程到所述快闪存储器，并且当在相同的事务中编程第一比特数据和第二比特数据时，不对第一比特数据进行备份；而当在不同的事务中编程第一比特数据和第二比特数据时，所述控制器对第一比特数据进行备份，其中，第一比特数据是不如第二比特数据有效的比特数据，并且使用从主机发送的同步信号来确定所述事务中的每一个。

Description

存储设备、快闪存储器、以及操作所述存储设备的方法
相关申请的交叉引用
本申请要求于2012年12月4日向韩国知识产权局提交的韩国专利申请第10-2012-0139675号的优先权，通过引用将其全部公开内容合于此。
技术领域
本发明构思一般地涉及半导体，更具体地，涉及存储设备、快闪存储器以及操作所述存储设备的方法。
背景技术
以各种形式使用存储设备。例如，以存储卡的形式使用存储设备，所述存储卡比如安全数字（SD）卡、多媒体卡（MMC）、极限数字（extreme digital，xD）卡、紧凑式闪存（CF）卡、智能媒体（SM）卡以及记忆棒。还可以以固态驱动器(SSD)的形式使用存储设备。
传统的快闪存储器存储设备在将最高有效位（MSB）页编程到快闪存储器之前对与该MSB页配对的最低有效位（LSB）页进行备份。在对该LSB页进行备份之后，传统的快闪存储器存储设备将所述MSB页编程到快闪存储器中。
发明内容
本发明构思的实施例不局限于在这里陈述的实施例。通过参考以下给出的对本发明构思的详细描述，本发明构思的上述及其它方面对于本发明构思所属领域的普通技术人员将变得更加明显。
在本发明构思的一些实施例中，提供一种存储设备，其包括快闪存储器以及控制器，所述控制器将第一比特数据和第二比特数据编程到所述快闪存储器，并且当在同一个事务（transaction）中编程第一比特数据和第二比特数据时，所述控制器不对第一比特数据进行备份；而当在不同的事务中编程第一比特数据和第二比特数据时，所述控制器对第一比特数据进行备份，其中，第一比特数据是不如第二比特数据重要的（significant）比特数据，并且使用从主机发送的同步信号来确定所述事务中的每一个。
在本发明构思的进一步的实施例中，提供一种存储设备，其包括：快闪存储器；以及控制器，其将第一比特数据和第二比特数据编程到所述快闪存储器，并且当在当前事务中编程第二比特数据时，如果第一比特数据的序号大于参考序号，则在当前事务中不对第一比特数据进行备份，并且如果第一比特数据的序号不大于所述参考序号，则在当前事务中对第一比特数据进行备份，其中，第一比特数据是不如第二比特数据重要的比特数据，并且所述参考序号是在先前的事务中最后编程的比特数据的序号。
在本发明构思的更进一步的实施例中，提供一种快闪存储器，其包括：第一比特数据和第二比特数据被编程到其中的第一块；以及第二块，当第一比特数据和第二比特数据在同一个事务中被编程时，第一比特数据不被备份到所述第二块，而当第一比特数据和第二比特数据在不同的事务中被编程时，第一比特数据被备份到所述第二块，其中，第一比特数据是不如第二比特数据重要的比特数据，并且使用从主机发送的同步信号来确定所述事务中的每一个。
在本发明构思的一些实施例中，提供一种操作存储设备的方法，该方法包括：将第一比特数据编程到快闪存储器；在将第二比特数据编程到所述快闪存储器之前，确定第一比特数据的序号是否大于参考序号；以及如果第一比特数据的序号大于所述参考序号，则不对第一比特数据进行备份，其中，第一比特数据是不如第二比特数据重要的比特数据，并且所述参考序号是在先前的事务中最后编程的比特数据的序号。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述及其它方面和特征将变得更加明显，附图中：
图1是根据本发明构思的一些实施例的系统的框图。
图2是图示图1中图示的主机的示例性配置的框图。
图3是图示图1中图示的控制器的一些实施例的框图。
图4到图7是图示根据本发明构思的一些实施例的系统的操作的示图。
图8是图示根据本发明构思的一些实施例的操作系统的方法的流程图。
图9到图12是图示根据图8的方法编程的快闪存储器的示图。
具体实施方式
现在将参照其中示出了本发明构思的优选实施例的附图在下文中更充分地描述本发明构思。然而，本发明构思可以以许多不同的形式来具体实现，并不应被解释为局限于这里阐述的实施例。相反，提供这些实施例是为了使本公开全面和完整，并向本领域技术人员传达本发明构思的范围。贯穿说明书中，相同的参考数量指示相同的组件。在附图中，为清楚起见，夸大了层和区域的厚度。
还将理解，当一层被称为在另一层或者基底“之上”时，它可以直接在其它层或者基底之上，或者也可以存在居间层。相反，当一个元件被称为“直接在”另一元件“之上”时，不存在居间的元件。
为了便于描述，这里可能使用空间关系术语，诸如“在...之下”、“下方”、“下”、“上方”、“上”等等，来描述图中图示的一个元件或特征与另外的元件或特征之间的关系。将会理解，所述空间关系术语意图涵盖除了附图中描绘的方向之外的、设备在使用或操作中的不同方向。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件的方向将变成在所述其它元件或特征的“上方”。因此，示例性术语“下方”可以涵盖上和下两个方向。可以使设备具有其它方向（旋转90度或其它方向），而这里使用的空间关系描述词应做相应解释。
在描述本发明构思的上下文中（特别是在权利要求的上下文中），术语“一”和“一个”及“该”以及类似的指代的使用将被解释为包括单数和复数两者，除非这里另有指示，或者除非与上下文明显矛盾。术语“包括”、“具有”以及“包含”将被解释为开放性术语（即，含义是“包括但不局限于”），除非另有说明。
除非另外定义，否则这里使用的所有技术术语和科学术语所具有的含义与本发明构思所属领域的普通技术人员通常理解的含义相同。注意任意示例或者所有示例的使用、或者这里提供的示例性术语仅仅意图更好地说明本发明构思，而不是对于本发明构思范围的限制，除非另有规定。此外，除非另外定义，在通常使用的词典中定义的所有术语不可以被过度地解释。
将参照其中示出了本发明构思的优选实施例的透视图、截面图和/或平面图来描述本发明构思。因此，可以根据制造技术和/或余量更改示例性视图的轮廓。即，本发明构思的实施例并非意图限制本发明构思的范围，而是包括由于制造过程改变而导致的所有改变及更改。因此，附图中示出的区域以示意的形式图示，并且区域的形状以例示的方式简单呈现，并不能作为限制。
图1是根据本发明构思的一些实施例的系统1的框图。图2是图示图1中图示的主机100的示例性配置的框图。图3是图示图1中图示的控制器210的示例性配置的框图。
首先参照图1，根据一些实施例的系统1包括主机100和存储设备200。存储设备200可以包括存储数据的快闪存储器220以及控制快闪存储器220的控制器210。
控制器210连接到主机100和快闪存储器220。控制器210被配置成响应于来自主机100的命令而访问快闪存储器220。例如，控制器210可以被配置成控制快闪存储器220的读取、写入、擦除或者后台操作。控制器210可以被配置成提供快闪存储器220和主机100之间的接口。
控制器210可以被配置成驱动用于控制快闪存储器220的固件。快闪存储器220包括一个或多个存储单元。快闪存储器220可以是在一个存储单元中存储多比特(bit)数据的多电平单元（MLC）快闪存储器。快闪存储器220可以包括例如，NAND快闪存储器或者NOR快闪存储器。
第一比特数据和第二比特数据可以被编程到一个存储单元。例如，第一比特数据可以是最低有效位（LSB）数据，并且第二比特数据可以是最高有效位（MSB）数据。存储单元根据阈值电压分布被编程为具有四个状态（11、01、10以及11）中的任何一个。在根据一些实施例的系统1中，一个存储单元具有两个比特值。然而，本发明构思不局限于这个配置，例如，一个存储单元可以具有三个或更多个比特值而不脱离本发明构思的范围。
存储单元可以由共享一条字线的LSB页和MSB页组成。快闪存储器220可以以逐页为基础执行写入操作、读取操作等等。快闪存储器220将LSB页编程到存储单元，然后将MSB页编程到LSB页已经被编程到其中的存储单元。
现在参照图2，主机100可以包括主机处理器110和接口模块120。可选地，主机100还可以包括随机存取存储器（RAM）、只读存储器（ROM）。
主机处理器110控制主机100的总体操作。主机处理器110可以响应于来自应用的请求向存储设备200发送写入命令、读取命令、擦除命令等等。主机处理器110可以向存储设备200发送将被写入的数据以及同步信号。
接口模块120被用于与存储设备200的主机接口211通信。主机100被配置成使用各种接口协议中的至少一种来与外部设备（存储设备）通信，所述各种接口协议比如通用串行总线（USB）协议、多媒体卡（MMC）协议、外围组件互联（PCI）协议、高速PCI（PCI-E）协议、高级技术附件（ATA）协议、串行ATA协议、并行ATA协议、小型计算机系统接口（SCSI）协议，增强型小磁盘接口（ESDI）协议以及集成驱动电子设备（IDE）协议。
现在参照图3，控制器210可以包括处理器213、主机接口211、高速缓存缓冲器212以及存储器接口214。主机接口211包括用来在主机100和控制器210之间交换数据/命令的协议。控制器210被配置成使用各种接口协议中的至少一种与外部设备（主机）通信，所述各种接口协议比如USB协议、MMC协议、PCI协议、PCI-E协议、ATA协议、串行ATA协议、并行ATA协议、SCSI协议、ESDI协议以及IDE协议。
存储器接口214与快闪存储器220接口。存储器接口214包括例如NAND接口或者NOR接口。高速缓存缓冲器212可以被用作处理器213的工作存储器、快闪存储器220和主机100之间的高速缓冲存储器、以及快闪存储器220和主机100之间的缓冲存储器中的至少一个。高速缓存缓冲器212可以临时存储将被写入快闪存储器220的数据或者从快闪存储器220读取的数据。高速缓存缓冲器212可以存储稍后将描述的每页的序号。
处理器213控制控制器210的总体操作。
在一些实施例中，控制器210可以附加地包括纠错块。所述纠错块可以被配置成通过使用纠错码（ECC）检测及校正从快闪存储器220读取的数据的错误。
现在将参照图4到图7讨论根据本发明构思的一些实施例的系统的操作。图4到图7是图示根据本发明构思的一些实施例的系统的操作的示图。
现在参照图4，主机100具有包括文件系统130的软件层，并且文件系统130可以由主机处理器110驱动。控制器210具有包括闪存转换层（FTL）/缓冲器215的软件层，并且FTL/缓冲器215可以由控制器210驱动。
文件系统130从应用接收写入请求并且把将被写入的数据和扇区地址发送给FTL/缓冲器215。文件系统130可以将多个任务10到40发送给FTL/缓冲器215。在这些实施例中，任务是响应于来自主机100的命令而访问快闪存储器220的工作单位。将被写入快闪存储器220的多个数据可以被分组成一个或多个任务。
FTL/缓冲器215不将从文件系统130接收到的任务10到40发送给快闪存储器220。而是替代地，FTL/缓冲器215将任务10到40临时存储在高速缓存缓冲器212中，直到接收到同步信号为止，这下面将进一步讨论。
现在参照图5，文件系统130将同步信号Sync发送给FTL/缓冲器215。同步信号Sync可以用作将临时存储在高速缓存缓冲器212中的任务10到40同时编程到快闪存储器220。
现在参照图6，FTL/缓冲器215根据从文件系统130接收到的同步信号Sync把将要写入的数据和页地址发送到快闪存储器220。
FTL/缓冲器215将作为从文件系统130接收到的逻辑地址的扇区地址转换成作为快闪存储器220的物理地址的页地址并且发送所述页地址。扇区地址和页地址之间的映射信息可以被存储在高速缓存缓冲器212或者快闪存储器220中。
现在参照图7，在完成任务10到40的执行之后，即，在将要被写入的数据全部都被编程到快闪存储器220之后，FTL/缓冲器215将完成信号Sync Complete发送到文件系统130。
在根据一些实施例的系统1中，当数据被写入快闪存储器220时，LSB页被编程到存储单元，然后MSB页被编程到LSB页已经被编程到其中的存储单元。
当MSB页被编程时，与MSB页配对的LSB页的状态改变。因此，如果发生突然断电（sudden power off，SPO），则编程的LSB页可能被毁坏。
为了解决这个问题，传统的快闪存储器存储设备在编程MSB页之前将与MSB页配对的LSB页备份，然后编程MSB页。然而，如果如上所讨论地对所有LSB页进行备份，则可能降低快闪存储器存储设备的性能。
在根据一些实施例的系统1中，控制器210使用从主机100接收到的同步信号Sync确定事务（transaction）。事务是可以同时运行多个任务的工作单位。因为根据如上所讨论的同步信号Sync，可以同时运行多个任务，所以控制器210使用从主机100接收到的同步信号Sync来确定事务。
当在同一事务中编程LSB页和MSB页时，控制器210不对该LSB页进行备份。另一方面，当在不同的事务中编程LSB页和MSB页时，控制器210对该LSB页进行备份。
为了识别事务的范围，控制器210可以将LSB页的序号与参考序号进行比较。
序号是被编程到快闪存储器220的页的元数据。如下面讨论的，序号以第一通道Ch0的第一路线路线0、第二通道Ch1的第一路线路线0、第一通道Ch0的第二路线路线1和第二通道Ch1的第二路线路线1的顺序被分配到被编程到快闪存储器220的页。每页的序号可以被存储在高速缓存缓冲器212或者快闪存储器220中。
所述参考序号可以是在先前的事务中最后编程的页的序号，即，最后的序号。最后的序号的默认值或者初始值可以被存储为0。
当在当前事务中编程MSB页时，如果LSB页的序号大于所述参考序号，则控制器210可以确定所述LSB页和所述MSB页在同一事务中被编程。因此，控制器210在当前事务中不对该LSB页进行备份。相反，如果LSB页的序号不大于所述参考序号，则控制器210可以确定所述LSB页和所述MSB页在不同的事务中被编程。因此，控制器210在当前事务中对该LSB页进行备份。
根据一些实施例的系统1可以减少或者可能最小化被备份的LSB页的数量并且提高存储设备200的性能。
再次参考图1，控制器210和快闪存储器220可以被集成到一个存储设备200中。具体来说，控制器210和快闪存储器220可以被集成到一个半导体器件中以形成存储卡。例如，控制器210和快闪存储器220可以被集成到一个半导体器件中以形成多媒体卡（例如，MMC、RS-MMC、微MMC）、安全数字（SD）卡（例如，SD、迷你SD、微SD、SDHC）、通用快闪存储器（UFS）、个人计算机（PC）卡（例如，个人计算机存储卡国际协会（PCMCIA））、紧凑式快闪（CF）卡、智能媒体卡（SM、SMC）或者记忆棒。
可替换地，控制器210和快闪存储器220可以被集成到一个半导体器件中以形成固态驱动器（SSD）。SSD包括在半导体存储器中存储数据的存储设备。
系统1可以被提供为电子设备的各种组件之一，所述电子设备诸如计算机、超移动PC（ultra-mobile PC，UMPC）、工作站、上网本、个人数字助理（PDA）、便携式计算机、上网平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器（portable multimediaplayer，PMP）、便携式游戏设备、导航设备、黑盒、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、射频识别（RFID）设备、或者构成计算系统的各种组件之一。
可以使用各种类型的封装来封装快闪存储器220、存储设备200或者系统1。例如，快闪存储器220、存储设备200或者系统1可以使用各种封装来封装，诸如层叠封装（packageon package，PoP）、球栅阵列（ball grid array，BGA）、芯片尺寸封装（chip scalepackage，CSP）、塑料带引线芯片载体（plastic leaded chip carrier，PLCC）、塑料双列直插封装（plastic dual in-line package，PDIP）、叠片内裸片封装（die in waffle pack）、晶片内裸片形式（die in wafer form）、板上芯片（chip on board，COB）、陶瓷双列直插式封装（ceramic dual in-line package，CERDIP）、塑料标准四边扁平封装（plastic metricquad flat pack，MQFP）、薄型四边扁平封装（thin quad flat pack，TQFP）、小外型集成电路（small outline integrated circuit,SOIC）、缩小型小外型封装（shrink smalloutline package，SSOP）、薄型小外型封装（thin small outline package，TSOP）、系统级封装（system in package，SIP）、多芯片封装（multi chip package，MCP）、晶片级结构封装（wafer-level fabricated package，WFP）和晶片级处理堆叠封装（wafer-levelprocessed stack package，WSP）等等。
现在将参照图8讨论根据本发明构思的一些实施例的操作系统1的方法。图8是图示根据本发明构思的一些实施例的操作系统的方法的流程图。
现在参照图8，控制器210确定将被编程到快闪存储器220的数据是否为MSB页（操作S610）。
如果将被编程到快闪存储器220的数据是MSB页，则控制器210确定与该MSB页配对的LSB页的序号是否大于最后的序号（操作S620）。
如果该LSB页的序号不大于最后的序号，则控制器210对该LSB页进行备份（操作S630）。如果该LSB页的序号大于最后的序号，则控制器210不对该LSB页进行备份。
控制器210将所述MSB页编程到快闪存储器220（操作S640）。同时，如果将被编程到快闪存储器220的数据是LSB页，则控制器210将LSB页编程到快闪存储器220（操作S650）。如上所述，与MSB页配对的LSB页一般在MSB页之前被编程。
控制器210确定当前事务是否终止（操作S660）。
如果当前事务终止，则控制器210将最后的序号更新为在当前事务中最后编程的页的序号并且存储经更新的最后的序号（操作S670）。如果当前事务没有终止，则控制器210从操作S610开始重复整个过程。
下面将讨论根据图8的方法编程的快闪存储器。图9到图12是图示根据图8的方法编程的快闪存储器的示图。
现在参照图9，在多任务环境中，主机100可以请求存储设备200执行关于第一应用的任务任务A以及关于第二应用的任务任务B。所述关于第一应用的任务任务A可以包括第一任务10、第三任务30和第四任务40，并且所述关于第二应用的任务任务B可以包括第二任务20、第五任务50、第六任务60和第七任务70。
在这些实施例中，主机100向存储设备200发送第一任务10到第四任务40的数据。第一任务10到第四任务40可以根据第一同步信号Sync 0形成第一事务，然后被编程到快闪存储器220。
现在参照图10，快闪存储器220包括LSB页和MSB页被编程到其中的第一块以及LSB页被备份到其中的第二块。例如，第一块可以是用户块，并且第二块可以是备份块。快闪存储器220的每页可以是例如大小为8K字节。
随着第一任务10到第四任务40被运行，快闪存储器220的LSB页和MSB页被编程。序号以第一通道Ch0的第一路线路线0、第二通道Ch1的第一路线路线0、第一通道Ch0的第二路线路线1和第二通道Ch1的第二路线路线1的顺序被分配到被编程到快闪存储器220的页。
因为主机100发送第一任务10到第四任务40的数据，所以最后的序号可以具有为0的默认值或者初始值。
如图10中图示，控制器210编程序号为9到12的MSB页。然而，因为与MSB页配对的LSB页的序号“1到4”大于最后的序号，所以控制器210不将所述LSB页备份到备份块。这是因为序号为1到4的LSB页和序号为9到12的MSB页在同一个第一事务中被编程。
现在参照图11，主机500向存储设备200发送第五任务50到第七任务70的数据。第五任务50到第七任务70可以根据第二同步信号Sync 1形成第二事务，然后被编程到快闪存储器220。
现在参照图12，最后的序号被更新到在先前的事务即第一事务中最后编程的LSB页的序号“13”。
在图12中，控制器210编程序号为17、18、19、20和25的MSB页。然而，因为与MSB页配对的LSB页的序号“5、6、7、8和13”不大于最后的序号，所以控制器210预先将所述LSB页备份到备份块。这是因为序号为5、6、7、8和13的LSB页以及序号为17、18、19、20和25的MSB页分别在第一事务和第二事务中被编程。
与图10的情况类似，当控制器210在第二事务中编程序号为26、27和28的MSB页时，它不会将与MSB页配对的LSB页备份到备份块。
与这里公开的方面有关的描述的方法或算法的步骤可以直接在硬件中、在处理器运行的软件模块中或者在两者的组合中具体实现。软件模块可以驻留在RAM、快闪存储器、ROM、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、寄存器、硬盘、可移动盘、CD-ROM或者本领域已知的任意其它形式的计算机可读记录介质中。示例性记录介质可以被耦接到处理器从而所述处理器可以从所述记录介质读取信息以及将信息写入所述记录介质。示例性记录介质可以是所述处理器不可缺少的部分。所述处理器和所述存储介质可以驻留在专用集成电路（ASIC）中。所述ASIC可以驻留在用户设备中。在替换方式中，所述处理器和所述存储介质可以作为分立元件驻留在用户设备中。
总结上述详细描述，本领域技术人员将会理解可以对优选实施例进行许多变化和更改而实质上不脱离本发明构思的原理。因此，本发明构思的公开的优选实施例仅仅一般性地和描述性地被使用，而非出于限制的目的。

Claims (24)

1.一种存储设备，包括：
多电平单元快闪存储器，包括第一通道和第二通道，第一通道和第二通道的每一个包括第一路线和第二路线；以及
控制器，其将多个任务编程到所述多电平单元快闪存储器中，多个任务中的每一个包括第一比特数据和第二比特数据，
其中，当在同一个事务中编程第一比特数据和第二比特数据时，所述控制器不对第一比特数据进行备份；而当在不同的事务中编程第一比特数据和第二比特数据时，所述控制器对第一比特数据进行备份，其中，每一个事务包括多个任务，
其中，第一比特数据是低有效位数据，第二比特数据是最高有效位数据，并且
其中，使用从主机发送的同步信号来确定所述事务中的每一个，
其中，序号被分配给按照第一通道的第一路线、第二通道的第一路线、第一通道的第二路线和第二通道的第二路线的顺序被编程到多电平单元快闪存储器中的第一比特数据和第二比特数据中的一个，并且
其中，如果第一比特数据的序号大于参考序号，则所述控制器被配置为确定第一比特数据和第二比特数据在同一个事务中被编程。
2.如权利要求1所述的存储设备，其中，所述参考序号是在先前的事务中最后编程的比特数据的序号。
3.如权利要求2所述的存储设备，其中，当事务终止时，所述控制器被配置为更新所述参考序号并且存储经更新的参考序号。
4.如权利要求1所述的存储设备，其中，所述控制器被配置为根据同步信号将多个比特数据编程到所述多电平单元快闪存储器。
5.如权利要求4所述的存储设备，其中，所述多个任务中的每一个包括使用所述控制器将多个比特数据编程到所述多电平单元快闪存储器。
6.如权利要求1所述的存储设备，其中，所述控制器被配置为将第一比特数据备份到所述多电平单元快闪存储器的备份块。
7.如权利要求6所述的存储设备，其中，所述控制器被配置为将第一比特数据和第二比特数据编程到所述多电平单元快闪存储器的用户块。
8.一种存储设备，包括：
多电平单元快闪存储器，包括第一通道和第二通道，第一通道和第二通道的每一个包括第一路线和第二路线；以及
控制器，其被配置为将多个任务编程到所述多电平单元快闪存储器中，多个任务中的每一个包括第一比特数据和第二比特数据，
其中，序号被分配给按照第一通道的第一路线、第二通道的第一路线、第一通道的第二路线和第二通道的第二路线的顺序被编程到多电平单元快闪存储器中的第一比特数据和第二比特数据中的一个，其中，当在当前事务中编程第二比特数据时，如果第一比特数据的序号大于参考序号，则所述控制器在当前事务中不对第一比特数据进行备份，并且如果第一比特数据的序号不大于所述参考序号，则所述控制器在当前事务中对第一比特数据进行备份，
其中，第一比特数据是低有效位数据，第二比特数据是最高有效位数据，并且
其中，所述参考序号是在先前的事务中最后编程的比特数据的序号。
9.如权利要求8所述的存储设备，其中，使用从主机发送的同步信号来确定所述事务中的每一个。
10.如权利要求9所述的存储设备，其中，当事务终止时，所述控制器被配置为更新所述参考序号并且存储经更新的参考序号。
11.如权利要求8所述的存储设备，其中，如果第一比特数据的序号大于所述参考序号，则所述控制器被配置为在同一个事务中编程第一比特数据和第二比特数据。
12.如权利要求8所述的存储设备，其中，所述控制器被配置为将第一比特数据备份到所述多电平单元快闪存储器的备份块。
13.如权利要求12所述的存储设备，其中，所述控制器被配置为将第一比特数据和第二比特数据编程到所述多电平单元快闪存储器的用户块。
14.一种多电平单元快闪存储器，包括：
第一通道，包括第一路线和第二路线；以及
第二通道，包括第三路线和第四路线，
其中，第一路线、第二路线、第三路线和第四路线的每一个包括：
第一块，第一比特数据和第二比特数据被编程到所述第一块；以及
第二块，其中，当第一比特数据和第二比特数据在同一个事务中被编程时，第一比特数据不被备份到所述第二块；而当第一比特数据和第二比特数据在不同的事务中被编程时，第一比特数据被备份到所述第二块，其中每一个事务包括多个任务，
其中，第一比特数据是低有效位数据，第二比特数据是最高有效位数据，并且
其中，使用从主机发送的同步信号来确定所述事务中的每一个，
其中，序号被分配给按照第一通道的第一路线、第二通道的第三路线、第一通道的第二路线和第二通道的第四路线的顺序被编程到多电平单元快闪存储器中的第一比特数据和第二比特数据中的一个，并且
其中，如果第一比特数据的序号大于参考序号，则控制器被配置为确定第一比特数据和第二比特数据在同一个事务中被编程。
15.如权利要求14所述的多电平单元快闪存储器，还包括控制器，如果第一比特数据的序号大于参考序号，则所述控制器不将第一比特数据备份到第二块。
16.如权利要求15所述的多电平单元快闪存储器，其中，所述参考序号是在先前的事务中最后编程的比特数据的序号。
17.如权利要求16所述的多电平单元快闪存储器，其中，当事务终止时，所述控制器被配置为更新所述参考序号并且存储经更新的参考序号。
18.如权利要求14所述的多电平单元快闪存储器，其中，多个比特数据根据所述同步信号被编程到第一块。
19.如权利要求18所述的多电平单元快闪存储器，其中，所述多个任务中的每一个包括使用所述控制器将多个比特数据编程到第一块。
20.一种操作存储设备的方法，该方法包括：
将第一比特数据编程到多电平单元快闪存储器，多电平单元快闪存储器包括第一通道和第二通道，第一通道和第二通道的每一个包括第一路线和第二路线；其中，序号被分配给按照第一通道的第一路线、第二通道的第一路线、第一通道的第二路线和第二通道的第二路线的顺序被编程到多电平单元快闪存储器中的第一比特数据，
在将第二比特数据编程到所述多电平单元快闪存储器之前，确定第一比特数据的序号是否大于参考序号；以及
如果第一比特数据的序号大于所述参考序号，则不对第一比特数据进行备份，
其中，每一个事务包括多个任务，以及
其中，第一比特数据是低有效位数据，第二比特数据是最高有效位数据，并且所述参考序号是在先前的事务中最后编程的比特数据的序号。
21.如权利要求20所述的方法，还包括如果第一比特数据的序号不大于所述参考序号，则对第一比特数据进行备份。
22.如权利要求21所述的方法，其中，在将第一比特数据编程到所述多电平单元快闪存储器期间，第一比特数据被编程到所述多电平单元快闪存储器的用户块，并且在对第一比特数据进行备份期间，第一比特数据被备份到所述多电平单元快闪存储器的备份块。
23.如权利要求20所述的方法，其中，使用从主机发送的同步信号来确定所述事务中的每一个。
24.如权利要求23所述的方法，还包括：
确定当前事务是否终止；以及
当当前事务终止时，将所述参考序号更新为在当前事务中最后编程的比特数据的序号并且存储经更新的参考序号。
CN201310646008.0A 2012-12-04 2013-12-04 存储设备、快闪存储器、以及操作所述存储设备的方法 Active CN103853503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120139675A KR102002826B1 (ko) 2012-12-04 2012-12-04 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
KR10-2012-0139675 2012-12-04

Publications (2)

Publication Number Publication Date
CN103853503A CN103853503A (zh) 2014-06-11
CN103853503B true CN103853503B (zh) 2018-08-17

Family

ID=50023364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310646008.0A Active CN103853503B (zh) 2012-12-04 2013-12-04 存储设备、快闪存储器、以及操作所述存储设备的方法

Country Status (5)

Country Link
US (3) US9123725B2 (zh)
EP (1) EP2759935B1 (zh)
JP (1) JP6487142B2 (zh)
KR (1) KR102002826B1 (zh)
CN (1) CN103853503B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LT4095130T (lt) 2013-10-18 2024-04-25 Novartis Ag Žymėti prostatos specifinio membranos antigeno (psma) inhibitoriai, jų naudojimas kaip vizualizavimo medžiagų ir farmacinių medžiagų prostatos vėžiui gydyti
KR20160074237A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN104503707B (zh) 2014-12-24 2018-03-06 华为技术有限公司 读取数据的方法以及装置
US9933950B2 (en) * 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
KR102641107B1 (ko) 2016-07-29 2024-02-27 삼성전자주식회사 스토리지 장치, 이를 포함하는 시스템 및 그 동작 방법
KR102650994B1 (ko) * 2016-10-14 2024-03-26 삼성전자주식회사 메모리 장치
KR102450313B1 (ko) * 2020-09-23 2022-10-04 주식회사 유라코퍼레이션 연성 인쇄 회로 기판 및 그의 제조 방법
KR102513122B1 (ko) * 2020-09-23 2023-03-23 주식회사 유라코퍼레이션 연성 인쇄 회로 기판의 설치 구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202106A (zh) * 2006-09-22 2008-06-18 三星电子株式会社 非易失性存储系统及其相应的编程方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002872B1 (ko) 1992-06-30 1995-03-27 주식회사 코오롱 감광성 수지 필름
JPH10256373A (ja) 1997-03-07 1998-09-25 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JPH1187522A (ja) 1997-07-11 1999-03-30 Sony Corp 半導体装置の製造方法
KR20010059452A (ko) 1999-12-30 2001-07-06 박종섭 퓨즈 박스 형성 방법
KR20020002770A (ko) 2000-06-30 2002-01-10 박종섭 반도체 소자의 제조방법
JP3983996B2 (ja) 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003017570A (ja) 2001-07-02 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2003060036A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4195822B2 (ja) * 2003-03-04 2008-12-17 大日本印刷株式会社 Ｉｃカード及びｉｃカードプログラム
KR20050096377A (ko) 2004-03-30 2005-10-06 주식회사 하이닉스반도체 퓨즈와 퓨즈 박스를 갖는 반도체 장치의 제조 방법
KR100721012B1 (ko) * 2005-07-12 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR20070014818A (ko) 2005-07-29 2007-02-01 삼성전자주식회사 반도체 메모리 소자의 리페어 방법
JP2007172301A (ja) * 2005-12-22 2007-07-05 Dainippon Printing Co Ltd トランザクション実行中のデータを保護する機能を備えたｉｃカード、および、ｉｃカードプログラム
KR100764747B1 (ko) * 2006-09-15 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100845526B1 (ko) 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법
KR100799688B1 (ko) 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
KR100877610B1 (ko) 2007-01-23 2009-01-09 삼성전자주식회사 페이지 데이터 저장 방법과 저장 장치
KR100850515B1 (ko) 2007-01-24 2008-08-05 삼성전자주식회사 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법
WO2008101316A1 (en) 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
KR100889781B1 (ko) 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
US8151034B2 (en) * 2007-09-12 2012-04-03 Sandisk Technologies Inc. Write abort and erase abort handling
KR101264112B1 (ko) * 2007-12-07 2013-05-13 삼성전자주식회사 최상위 비트 프로그램 판정방법을 개선한 플래시 메모리장치
TWI362667B (en) 2007-12-31 2012-04-21 Phison Electronics Corp Data writing method for flash memory and controller thereof
JP2009205555A (ja) 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
KR101043832B1 (ko) * 2008-03-11 2011-06-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101486987B1 (ko) * 2008-05-21 2015-01-30 삼성전자주식회사 불휘발성 메모리를 포함하는 반도체 메모리 장치 및 불휘발성 메모리를 위한 커맨드 스케줄링 방법
KR101541736B1 (ko) * 2008-09-22 2015-08-04 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치에서의 ｌｓｂ 페이지 복구 방법
KR20100056160A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20110002707A (ko) 2009-07-02 2011-01-10 주식회사 하이닉스반도체 반도체 장치의 퓨즈 및 그 제조방법
KR20110010399A (ko) 2009-07-24 2011-02-01 주식회사 하이닉스반도체 반도체 장치 제조방법
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
KR101062820B1 (ko) 2009-08-27 2011-09-07 주식회사 하이닉스반도체 반도체 장치의 퓨즈 및 그 제조방법
JP2011048725A (ja) * 2009-08-28 2011-03-10 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
KR101666516B1 (ko) 2009-11-27 2016-10-17 삼성전자주식회사 구리 식각용 조성물 및 이를 이용한 반도체 장치의 제조방법
KR20110076244A (ko) 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 제조 방법
KR20110099570A (ko) 2010-03-02 2011-09-08 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR20120103982A (ko) * 2011-03-11 2012-09-20 에스케이하이닉스 주식회사 퓨즈 패턴 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202106A (zh) * 2006-09-22 2008-06-18 三星电子株式会社 非易失性存储系统及其相应的编程方法

Also Published As

Publication number Publication date
US20140151845A1 (en) 2014-06-05
EP2759935B1 (en) 2017-02-08
JP6487142B2 (ja) 2019-03-20
EP2759935A3 (en) 2015-11-18
JP2014110057A (ja) 2014-06-12
US20140156917A1 (en) 2014-06-05
US9449918B2 (en) 2016-09-20
KR102002826B1 (ko) 2019-07-23
US20150325518A1 (en) 2015-11-12
KR20140071743A (ko) 2014-06-12
US9589888B2 (en) 2017-03-07
EP2759935A2 (en) 2014-07-30
US9123725B2 (en) 2015-09-01
CN103853503A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103853503B (zh) 存储设备、快闪存储器、以及操作所述存储设备的方法
CN106415502B (zh) 数据存储的方法和装置
US20070067598A1 (en) Storage device and host apparatus
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
TW201732597A (zh) 資料儲存裝置和其操作方法
EP3133604A1 (en) Method and device for fail-safe erase of flash memory
US8775760B2 (en) Modifying a host interface setting for a non-volatile memory module
CN109671465A (zh) 具有自适应读取阈值方案的存储器系统及其操作方法
US10346052B2 (en) Memory system with priority processing and operating method thereof
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
TW201329712A (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
KR20190083150A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN106372011A (zh) 用于pcie ssd控制器的高性能主机队列监控器
KR20190019543A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9424206B2 (en) Command executing method, connector and memory storage device
KR20200115831A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN110174995A (zh) 存储器控制器及其操作方法
TWI820951B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
US20140189218A1 (en) Method of programming data into nonvolatile memory and method of reading data from nonvolatile memory
CN110364196A (zh) 存储器系统及其操作方法
US9460005B2 (en) Storage devices including memory device and methods of operating the same
CN107132989B (zh) 数据程序化方法、存储器控制电路单元及存储器存储装置
CN108959109A (zh) 数据读取方法、存储器控制电路单元与存储器存储装置
CN109308930B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
CN110008146B (zh) 数据写入方法、有效数据识别方法及存储器存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant