CN101202106A - 非易失性存储系统及其相应的编程方法 - Google Patents

Abstract

一种包括主机系统，存储控制器，以及具有多级闪存单元的闪存芯片的非易失性存储系统。存储控制器包括备份存储器，在多级闪存单元进一步编程时，备份存储器适于储存以前编程在多级闪存单元的数据的备份。如果在进一步编程多级闪存单元期间出现错误或故障，用以前的编程数据的备份对不同的多级闪存单元编程。

Description

非易失性存储系统及其相应的编程方法

技术领域

本发明的实施例通常涉及非易失性半导体存储系统。更具体地，本发明的实施例涉及包括多级非易失性存储单元的非易失性半导体存储系统和编程该多级非易失性存储单元的方法。

背景技术

非易失性存储系统普遍用于广泛的消费和工业电子应用中。这些应用的普通例子包括蜂窝电话、个人数字助理(PDAs)、MP3播放器、数字相机、便携磁盘驱动器、便携媒体播放器(PMPs)，和例如用于个人计算机中的基本输入/输出系统(BIOS)的辅助存储器等。

由于非易失性存储系统的广泛应用，具有更高数据存储容量和更高总体性能的非易失性存储系统的需求持续增加。因而，研究者不断的努力寻求非易失性存储系统中每存储芯片单位面积存储更多数据的新方法。

使用多级非易失性存储单元是被接受的一种用于在非易失性存储系统中增加每单位存储芯片面积存储数据量的技术。一个多级非易失性存储单元可以储存多于一位的数据。因而，多级非易失性存储单元也经常互换的被称为多位非易失性存储单元。

多级非易失性存储单元的一个典型例子是多级闪存单元。一般地，闪存单元依靠不同的阈值电压分布来存储数据。也就是说，当在闪存单元中编程一个不同的数据值时，闪存单元的阈值电压从在一种阈值电压分布中变化到在另一种阈值电压分布中。

例如，图1显示了在一单级闪存单元中用于存储数据的两种不同的阈值电压分布。在图1的例子中，当单级闪存单元具有的阈值电压在标有“1”的阈值电压分布中时，该单级闪存单元存储逻辑“1”。相反，当单级闪存单元具有的阈值电压在标有“0”的阈值电压分布中时，该单级闪存单元存储逻辑“0”。因此，储存在单级闪存单元中的单一位的逻辑状态可通过施加在单级闪存单元的控制栅极上的读取电压Vread来确定并判定得到该单级闪存单元的阈值电压是高于还是低于读取电压Vread。

类似的，图2显示了在多级闪存单元中用于存储数据的四种不同的阈值电压分布。特别的，图2的多级闪存单元可以储存两位数据，如四种阈值电压分布上的标记所表示的。也就是说，当图2的多级闪存单元具有的阈值电压在标有“11”的阈值电压分布中时，该多级闪存单元存储逻辑“11”(即，最高有效位(MSB)“1”和最低有效位(LSB)“1”)，当多级闪存单元具有的阈值电压在标有“10”的阈值电压分布中时，该多级闪存单元存储逻辑“10”，当多级闪存单元具有的阈值电压在标有“01”的阈值电压分布中时，该多级闪存单元存储逻辑“01”，和当多级闪存单元具有的阈值电压在标有“00”的阈值电压分布中时，该多级闪存单元存储逻辑“00”。

图3示出了一个示例的包括具有多级闪存单元的闪存的非易失性存储系统。

如图3所示，一个示例的非易失性存储系统100包括一主机110，一存储控制器120，和一闪存130。其中，存储控制器120包括缓冲存储器121并且闪存130包括存储单元阵列131和页缓冲器132。

在存储控制器120中，缓冲存储器121临时存储在编程操作中将被编程入闪存130中的数据。缓冲存储器121还临时储存在读操作中从闪存130中读出的数据。缓冲存储器121在存储控制器120的控制下工作，它在编程操作中将数据从主机110转移到闪存130中，在读操作中将数据从闪存130转移到主机110中。

在闪存130中，存储单元阵列131储存编程后的数据。页缓冲器132临时储存在编程操作中将要编程入存储单元阵列131中的数据和在读操作中从存储单元阵列131中读出的数据。存储单元阵列131包括多个以行、列设置的多位非易失性存储单元。例如，单元阵列131可以包括一具有配置成多条NAND串的NAND闪存单元的NAND闪存阵列。典型的，存储单元阵列131的列与相应的位线连接而且行与相应的字线连接。

与存储单元阵列131中的同一字线连接的多位非易失性存储单元的每行对应于数据存储的一页或多页。典型而虽非必要地，编程和读取操作在存储单元阵列131上一次进行一页。例如，将被编程入存储单元阵列131的页数据首先转移到页缓冲器132。然后，基于存储在页缓冲器132中的页数据向相应于将在存储单元阵列131中编程的行存储单元的字线和位线施加合适的电压。

当行中的存储单元是多位存储单元时，与存储单元阵列131中的同一字线连接的非易失性存储单元的每行将对应于多于一页的数据存储页。例如，一行2位的非易失性存储单元将对应于两数据页。特别的，可以独立编程的这两页与一最低有效位(LSB)页和一最高有效位(MSB)页相对应，因为它们分别与各自的2位存储单元的LSB和MSB数据相对应。

在非易失性存储系统100的编程操作中，主机110向存储控制器120传送编程命令和相关的编程数据。存储控制器120接收该编程命令和编程数据并将编程数据存储到缓冲存储器121中。作为对编程命令的响应，存储控制器120随后控制闪存130从缓冲存储器121中将编程数据下载到页缓冲器132中。存储控制器120然后还控制闪存130将编程数据编程到所选择的存储单元阵列131的存储单元中。在编程该编程数据的存储单元阵列131中选择的存储单元的地址典型的通过由主机110和编程命令一同提供给存储控制器120的编程地址来指定。通常，闪存130包括行和列译码器，它们可用于在存储单元阵列131中选择恰当的字线和位线以用于基于编程地址的编程操作。

在非易失性存储系统100的读操作中，主机110将读命令传送给存储控制器120。作为对读命令的响应，存储控制器120控制闪存130将存储在存储单元阵列131的选定的存储单元中的读出数据传送到页缓冲器132。存储控制器120随后还控制闪存130将该读出数据从页缓冲器132传送到缓冲存储器121。最后，存储控制器120控制缓冲存储器121将该读出数据从缓冲存储器121传送到主机110。与编程操作类似，所选择的存储单元阵列131的存储单元的地址通常通过由主机110和读命令一同提供给存储控制器120的读出地址来指定。同样，闪存130通常采用行和列译码器来选择恰当的存储单元131的字线和位线以用于基于读地址的读操作。

在编程操作之后，存储控制器120一般控制闪存130进行一编程验证操作。除了该编程验证操作目的是看所选择的存储单元是否被成功地编程之外，该编程验证操作与读操作类似。在编程验证操作中，编程验证数据从在编程操作中被编程的所选择的存储单元转移到页缓冲器132中。页缓冲器132将编程验征数据临时存储起来并将编程验证数据和还存储在缓冲存储器121中的编程数据相比较。如果存储在缓冲存储器121中的编程数据与在页缓冲器132中的编程验证数据不一致，那么所选择的存储单元没有被成功地编程。相反的，如果存储在缓冲存储器121中的编程数据与在页缓冲器132中的编程验证数据相一致，那么所选择的存储单元被成功地编程。若所选择的存储单元没有被成功地编程，则这些存储单元随后要么重新编程存储在缓冲存储器121中的编程数据，要么编程数据被编程到存储单元阵列131的新地址中，例如不同的页或不同的块中。

图4和图5显示了可以用于编程例如图3所示的非易失性存储系统的不同的方法。特别的，图4和图5的方法是用于编程具有2位存储单元的非易失性存储系统的方法的示例。在这些和其他的例子中，逻辑状态和阈值电压之间的对应可以重新设置。例如，在图4和5中，逻辑状态分别设置为具有非格雷码和格雷码顺序的阈值电压。此外，在其中被编程的各个位的顺序也可以改变。例如，虽然图4和图5显示LSB的编程在MSB编程之前，MSB也可以选择为在LSB之前编程。此外，已知技术有很多其他编程变化，因此就不详述了。

如图4所示，多位非易失性存储单元的编程状态的特点是与五种不同的阈值电压分布相联系。这五种阈值电压分布的四种分别与逻辑状态“11”，“01”，“10”，和“00”相对应，并且一种阈值电压分布与一种中间编程状态对应，其由点弧线表示。在这个例子中，逻辑状态“11”和多位非易失性存储单元的擦除状态相对应，并且逻辑状态“01”，“10”，和“00”与该多位非易失性存储单元的编程状态相对应。

在图4所示的方法中，存储单元最初处于擦除状态。从擦除状态开始，存储单元的LSB首先编程，然后是存储单元的MSB。在编程LSB时，如果存储单元中要编程的LSB是逻辑“0”，则该方法将存储单元从逻辑状态“11”变成中间编程状态，如标识为“编程0”的箭头所示。否则，存储单元保持在逻辑状态“11”。接着在编程MSB时，如果存储单元中要编程的MSB是逻辑“0”，则该方法将存储单元从中间编程状态变成逻辑状态“00”，如标识为“编程1”的箭头所示，或如标识为“编程3”的箭头所示的从逻辑状态“11”变到逻辑状态“01”，这取决于LSB的逻辑状态。相反地，若存储单元中要编程的MSB是逻辑“1”，则该方法将存储单元从中间编程状态变成逻辑状态“10”，如标识为“编程2”的箭头所示，或将存储单元保持在逻辑状态“11”，这取决于LSB的逻辑状态。

如图5所示，多位非易失性存储单元的编程状态的特点是与四种不同的阈值电压分布相联系。这四种阈值电压分布分别与逻辑状态“11”，“10”，“00”，和“01”相对应。在这个例子中，逻辑状态“11”与多位非易失性存储单元的擦除状态相对应，并且逻辑状态“10”，“00”，和“01”对应于多位非易失性存储单元的编程状态。

在图5所示的方法中，存储单元最初处于擦除状态。从擦除状态开始，存储单元的LSB首先编程，然后是存储单元的MSB。在编程LSB时，如果存储单元中要编程的LSB是逻辑“0”，则该方法将存储单元从逻辑状态“11”变成逻辑状态“10”，如标识为“编程1”的箭头所示。否则，存储单元保持在逻辑状态“11”。接着在编程MSB时，如果存储单元中要编程的MSB是逻辑“0”，则该方法将存储单元从逻辑状态“10”变成逻辑状态“00”，如标识为“编程2”的箭头所示，或如标识为“编程3”的箭头所示的从逻辑状态“11”变到逻辑状态“01”，这取决于LSB的逻辑状态。相反地，若存储单元中要编程的MSB是逻辑“1”，则存储单元保持在逻辑状态“10”或逻辑状态“11”，这取决于LSB的逻辑状态。

一般而言，当执行图4和图5中显示的编程方法时，存储单元的LSB和MSB不会总是立即连续的编程。反而，例如，存储单元的LSB可被首先编程，然后是存储单元阵列的不同行中的存储单元执行编程操作，然后接下来才是存储单元的MSB被编程。因而，LSB的逻辑状态必须通常在存储单元的MSB可编程之前例如通过读取存储单元进行确认，这样存储单元的阈值电压可以变化到正确的阈值电压分布中。

然而，不幸的是，如果在编程MSB的过程中产生了错误或故障，LSB可能永久丢失。例如，假设在存储单元上执行图5中如标识为“编程3”的箭头所示的MSB编程且该MSB编程停在不到对应于逻辑状态“01”的阈值电压分布上，将不可能根据存储单元的简单检查来判断存储单元的LSB处于逻辑“1”还是逻辑“0”。幸运地是，在这种情况下，MSB数据一般可以从缓冲存储器121中恢复。然而，LSB数据的丢失最终可削弱非易失性存储系统的性能。

随着研究者继续努力在非易失性存储器件有限的芯片面积中获取越来越多的数据存储容量，这个问题也变得更加重要，因为随着非易失性存储芯片的集成度的增加，编程操作中错误和故障的可能性也趋于随之增加。因此，有效的处理例如上述在多级单元中由编程错误或故障产生的数据丢失问题的问题将是有益的。

发明内容

回应于至少上述提及的问题，本发明的实施例提供了包含具有备份存储器的存储控制器的非易失性存储系统。备份存储器允许存储控制器存储在进一步编程存储单元之前先前编程到非易失性存储系统的多级存储单元中的数据。通过储存先前的编程数据，备份存储器防止在存储单元进一步编程期间如果出现错误或故障时这些数据的丢失。

根据本发明的一个实施例，非易失性存储系统包括存储阵列和存储控制器。存储阵列包括多个多位非易失性存储单元，并且存储控制器包括缓冲存储器和备份存储器。缓冲存储器适于储存被编程到多个多位非易失性存储单元中的所选择的存储单元中的j位数据，并且备份存储器适于储存在j位数据编程到所选择的存储单元之前先前编程到所选择的存储单元的i位数据。

根据本发明的另一实施例，非易失性存储系统包括第一到第n个存储芯片和一存储控制器。第一到第n个存储芯片的每一个都包括多个多位非易失性存储单元。存储控制器包括第一到第m个缓冲存储器和与第一到第m个缓冲存储器对应的第一到第m个备份存储器。第一到第m个备份存储器的每一个适于储存在j位数据编程到所选择的存储单元之前先前编程到第一到第n个存储芯片中的所选择的存储单元的i位数据。

根据本发明的又一个实施例，提供了非易失性存储系统的编程方法。非易失性存储系统包括有包含多个多位非易失性存储单元的存储阵列和包含缓冲存储器和备份存储器的存储控制器。该方法包括将i位数据编程到存储阵列第一区域中的所选择的存储单元，将i位数据储存到备份存储器，将j位数据编程到所选择的存储单元，确定j位数据是否成功地编程到所选择的存储单元，当确定j位数据没有成功地编程到所选择的存储单元时，则将储存在备份存储器中的i位数据和储存在缓冲存储器中的j位数据编程到存储阵列第二区域中的存储单元。

根据本发明的再一个实施例，提供了另一种编程非易失性存储系统的方法。非易失性存储系统包括第一到第n个存储芯片，每个具有多个多位非易失性存储单元，还包括有包含第一到第m个缓冲存储器和第一到第m个备份存储器的存储控制器。该方法包括将i位数据编程到第一到第n个存储芯片之一的第一区域中的所选择的存储单元，将i位数据储存到第一到第m个备份存储器的一个中，将j位数据编程到所选择的存储单元，确定j位数据是否成功地编程到所选择的存储单元，当确定j位数据没有成功地编程到所选择的存储单元，则将i位数据和j位数据编程到第一到第n个存储芯片之一的第二区域中的存储单元。

附图说明

本发明的实施例以附图来描述。在所有图中相同的附图标记代表相同的示例组件，部件和步骤。在图中：

图1是显示在单级闪存单元中用来存储数据的两个不同的阈值电压分布的图；

图2是显示在多级闪存单元中用来存储数据的四个不同的阈值电压分布的图；

图3是显示传统的非易失性存储系统的框架图；

图4是显示在非易失性存储系统中非易失性存储单元的一种编程操作类型的阈值电压分布图；

图5是显示在非易失性存储系统中非易失性存储单元的另一种编程操作类型的阈值电压分布图；

图6是显示根据本发明一个实施例的非易失性存储系统的框架图；

图7是显示根据本发明一个实施例的非易失性存储系统的编程方法的流程图；

图8是显示根据本发明另一个实施例的非易失性存储系统的框架图；以及，

图9是显示根据本发明又另一个实施例的非易失性存储系统的框架图。

具体实施方式

本发明的具体实施方式在下文参照相应的图进行描述。这些实施例是以演示实例呈现的。本发明的实际范围由本发明的权利要求而定。

总体而言，本发明的实施例提供了非易失性存储系统和相应的适用于在多位非易失性存储单元进一步编程时防止已经存储在多位非易失性存储单元中的数据丢失的方法。例如，本发明的选定的实施例提供一个包括备份存储器的存储控制器，用于存储当存储单元进一步编程时已经存储在多位非易失性存储单元中的数据的一个备份副本。

本发明的选定的实施例以包括2位存储单元的非易失性存储系统的形式在下文中描述。然而，这些实施例可以轻易的调整成以包括n位单元的非易失性存储系统来运行，其中n是大于2的整数。此外，在某些公开的实施例中，存储单元的最低有效位在存储单元的最高有效位之前编程。然而，编程的顺序也可以容易地调整。而且，本领域技术人员将明白可以对下文描述的具体实施方式作大量的附加调整而不背离本发明的范围。最后，许多众所周知的非易失性存储系统的功能，变形和细节从本说明书中被有意的简化或省略，其中对它们的描述对使本领域技术人员能够获得和利用本发明的各种实施例目前并不是必要的。

图6是示出根据本发明一个实施例的非易失性存储系统的示意性的框图。

如图6所示，非易失性存储系统200包括主机210，存储控制器220和闪存230。存储控制器220包括一缓冲存储器221和一最低有效位(LSB)备份存储器222。闪存230包括一存储单元阵列231，译码器232，页缓冲器233，位线选择电路234，数据缓冲器235，和控制单元236。

在存储控制器220中，缓冲存储器221临时存储将在编程操作期间被编程到闪存230中的数据。缓冲存储器221还临时存储在读操作期间从闪存230读出的数据。缓冲存储器221在存储控制器220的控制下工作，及接收来自主机210的数据并在编程操作期间将数据转移到闪存230，及在读操作期间接收来自闪存230的数据并将数据转移到主机210。

LSB备份存储器222存储在存入缓冲存储器221的编程数据被编程到所选择的存储单元之前已经存储在闪存230的所选择的存储单元中的数据。例如，在所选择的存储单元的编程操作中，缓冲存储器221可以存储将被编程序到所选择的存储单元中的MSB数据。存储控制器因此控制闪存230将已存储在所选择的存储单元的LSB数据转移到LSB备份存储器222。因为LSB备份存储器222存储有已编程到所选择的存储单元中的数据，并且缓冲存储器221存储有还将被编程到所选择的存储单元的数据，如果在编程所选择的存储单元中出现错误或故障，从所选择的存储单元丢失的任何数据都可以从缓冲存储器221和LSB备份存储器222中恢复。因而，LSB备份存储器222的存在增强了图6的非易失性半导体存储器件200的可靠性。

通常，缓冲存储器221和LSB备份存储器222可以配置在单一的存储芯片上。例如，存储控制器220可以将已编程序到所选择的存储单元的数据存入动态随机存取存储器(DRAM)芯片的第一区域，即LSB备份存储器222，并且存储控制器220可以把还将被编程到所选择的存储单元的数据存储到DRAM芯片的第二区域，即缓冲存储器221。

在闪存230中，存储单元阵列231存储被编程的数据。译码器232通过控制单元236接收来自存储控制器220的读和编程地址并根据读和编程地址控制读和编程操作时字线和位线的激活或选择。在图6的例子中，译码器232通过字线WL0到WLn与存储单元阵列231相连接，并产生位线选择信号Yi以通过位线选择电路234来控制编程和读操作中位线的激活或选择。

页缓冲器233通过位线BL0到BLm与存储单元阵列231相连接，并临时存储编程操作中要编程到存储单元阵列231的数据以及读操作中从存储单元阵列231读出的数据。位线选择电路234基于位线选择信号Yi控制编程和读操作时位线的激活或选择。驱动所选择的或激活的位线以基于存储在页缓冲器233中的数据对存储单元阵列231中所选择的存储单元进行编程或读取。

数据缓冲器235是用于在存储控制器220和闪存230之间转移数据的输入/输出缓冲器。例如，在读操作时，存储在所选择的存储单元中的数据经由页缓冲器233和位线选择电路234从存储单元阵列231转移到数据缓冲器235。接着，该数据从数据缓冲器235转移到存储控制器220，其后，该数据转移到主机210。反之，在编程操作中，将编程到存储单元阵列231的所选择的存储单元的数据从主机210转移到存储控制器220再转移到数据缓冲器235。然后，数据通过位线选择电路234从数据缓冲器235转移到页缓冲器233，其后，该数据被编程到所选择的存储单元。数据缓冲器235在控制单元236的控制下工作，该控制单元的则响应于存储控制器220产生的控制信号工作。

存储单元阵列231包括多个以行和列排列的多位非易失性存储单元。例如，单元阵列231可以包括具有排成多条NAND串的NAND闪存单元的NAND闪存阵列。典型的，存储单元阵列231的列与相应的位线相连并且行与相应的字线相连。

连接存储单元阵列231中的同一字线的多位非易失性存储单元的每一行与一个或多个数据存储页相对应。例如，“页0”页在图6中以点椭圆线示出。存储单元阵列231还被配置成多个块，每块包括多页。一个典型的例子是，每页可包含512字节或2k字节的数据而每块可包含32或64页的数据。

典型地，虽非必要的，对存储单元阵列231进行编程和读操作是一次一页并且进行擦除操作是一次一块。另外，例如存储单元阵列231也可以以一次一块或更多块为单位进行编程。

在图6的例子中，存储单元阵列231中的存储单元是2位非易失性存储单元。这些存储单元编程时是首先编程LSB，然后再编程MSB。每个存储单元的LSB和MSB不必以立即连续的方式编程。也就是说，某个所选择的存储单元的LSB可能首先编程，然后是编程其他的存储单元，然后编程该所选择的存储单元的MSB。在图6的例子中，存储单元阵列231中的存储单元一次编程和读出一页并且一次擦除一块。

正如前面所描述的，图6和其他实施例的例子中的多级存储单元可以可选存储多于2位。例如，存储单元可以是3位存储单元，4位存储单元等等。在这些可用于存储不同位数的存储单元中，与2位存储单元的实例中简单的LSB数据和MSB数据相反，要存入存储单元中的数据一般可称为1位数据，2位数据，3位数据等等。例如，在一个存有数据串“0100”的4位存储单元中，位“1”会被称为3位数据因为它在该数据串中的第三位。

也如前面描述的，图6和其他实施例的例子中的多级存储单元可以选择性的用不同次序编程。例如，高阶位(如，MSB数据)可以在低阶位(如，LSB数据)之前编程。而且，可以通过重新设置逻辑状态和阈值电压分布之间的分配次序，例如如图5所显示的那样来对编程次序进一步调整。

图7是根据本发明一个实施例的图6中显示的非易失性存储系统200的编程方法的流程图。虽然图7中显示的方法是关于非易失性存储系统200的，但该方法还可以容易的调整为用于根据本发明其他实施例的多种不同的非易失性存储系统中。在接下来的描述中，示例的方法步骤将采用圆括号所示的(SXXX)的方式表示以与如图1到图5中显示的那些示例的图形元素和系统部件作区分。

如图7所以示，存储控制器220控制闪存230把一页LSB数据编程到存储单元阵列231的第一存储块块1的所选择的存储单元中(S110)。在把LSB数据编程到所选择的存储单元后，闪存230典型的执行一个程序验证操作以确定LSB数据是否成功地编程到所选择的存储单元。在图7的方法中，假定LSB数据成功地被编程。通常，除非LSB数据成功地编程到所选择的存储单元，否则该方法不会继续进行。在LSB数据页编程到所选择的存储单元之后，存储单元阵列231中不同的存储单元的其他编程操作可以在MSB数据编程到所选择的存储单元之前执行。

一旦MSB数据被编程到所选择的存储单元，存储控制器220控制闪存230通过将LSB数据转移到存储控制器220的LSB备份存储器222来备份所选择的存储单元中的LSB数据(S120)。一旦来自所选择的存储单元的LSB数据储存在LSB备份存储器222中，MSB数据页就编程到闪存230的第一存储块块1的所选择的存储单元中(S130)。

在步骤S110和S130中LSB和MSB数据分别编程到块1的所选择的存储单元之后，闪存230执行一个程序验证操作以确定MSB数据是否成功地编程到所选择的存储单元(S140)。如果闪存230确定MSB数据成功地编程到所选择的存储单元，则该方法终止，如图7中“否”(表示无编程故障)标识的箭头所示。否则，如果闪存230确定数据没有被成功地编程到所选择的存储单元中，则存储控制器220控制闪存230将LSB数据页编程到闪存230的第二存储块块2中(S150)，然后存储控制器220控制闪存230将MSB数据页编程到闪存230的第二存储块块2中(S160)。LSB和MSB数据成功地编程到闪存230后，图7的编程方法终止。

图8是显示根据本发明另一个实施例的非易失性存储系统300的框图。

如图8所示，非易失性存储系统300包括主机310，存储控制器320，以及第一和第二闪存芯片330和340。存储控制器320包括第一缓冲存储器321，第一LSB备份存储器322，第二缓冲存储器323，和第二LSB备份存储器324。典型的，第一和第二缓冲存储器321和323以及第一和第二LSB备份存储器322和324形成在单一的芯片例如DRAM上。第一闪存芯片330包括第一单元阵列331和第一页缓冲器332并且第二闪存芯片340包括第二单元阵列341和第二页缓冲器342。

在非易失性存储系统300中，主机310与存储控制器320的功能分别与图6中的主机210和存储控制器220类似。此外，第一和第二闪存芯片330和340每一个都与图6中的闪存230功能类似。然而，存储控制器320中，第一缓冲存储器321和第一LSB备份存储器322都存有用于编程和读取第一闪存芯片330的数据并且第二缓冲存储器323和第二LSB备份存储器324每一个都存有用于编程和读取第二闪存芯片340的数据。而且，闪存芯片330响应于由存储控制器320产生的第一片选信号CS1操作，闪存芯片340响应于由存储控制器320产生的第二片选信号CS2操作。

在非易失性存储系统300的编程操作中，存储控制器320首先使用第一和第二片选信号CS1和CS2来选择第一和第二闪存芯片330和340中的一个。然后，利用例如图7中所显示的编程方法编程所选择的存储芯片中的存储单元。也就是说，LSB数据首先编程到所选择的存储芯片中的第一块内的所选择的存储单元中。然后，在MSB数据编程到第一块内的所选择的存储单元之前，LSB数据被转移到相应所选择的存储芯片的LSB备份存储器中。接着，MSB数据编程到第一块内的所选择的存储单元，所选择的存储芯片然后执行一个程序验证操作以确定MSB数据是否成功地编程到那些所选择的存储单元。如果MSB数据成功地编程到所选择的存储单元，则编程操作终止。否则，若在将MSB数据编程到第一块内的所选择的存储单元的过程中出现了错误或故障，则LSB数据和MSB数据可以从相应于所选择的存储芯片的LSB备份存储器和缓冲存储器中恢复并编程到所选择的存储芯片内的第二存储块中或另一个闪存芯片中。

类似的，在非易失性存储系统300的读操作中，存储控制器320根据所读取的存储单元的地址选择第一或第二闪存芯片330或340。然后，所选择的闪存芯片和存储控制器320执行与上述的涉及非易失性存储系统100或200的方法类似的读操作。

图9是显示根据本发明又一个另外的实施例的非易失性存储系统400的框图。除了非易失性存储系统400可以包括任意个数的“n”个闪存芯片和相应的多于两个的缓冲存储器和LSB备份存储器之外，该非易失性存储系统400与非易失性存储系统300类似。

如图9所示，非易失性存储系统400包括主机410，存储控制器420，以及多个闪存芯片431到43n。存储控制器420包含每个闪存芯片的缓冲存储器和LSB备份存储器。更具体地，存储控制器420包括缓冲存储器421到42n和相应的LSB备份存储器421’到42n’。典型的，缓冲存储器421到42n和LSB备份存储器421’到42n’形成在单一的芯片例如DRAM上。

在编程操作中，非易失性存储系统400通过激活(或无效)多个相应片选信号中的一个来选择闪存芯片431到43n中的一个并且随后使用与上述关于非易失性存储系统300的方法类似的方法对所选择的闪存芯片内的所选择的存储单元编程。同样，非易失性存储系统400的读操作也可以以类似于非易失性存储系统300的方式进行，通过所选择的闪存芯片431到43n的一个，然后通过存储控制器420中的相应缓冲存储器将数据从所选择的闪存芯片中读出。

通过为已存入所选择的多级存储单元中的数据提供备份存储器，本发明的实施例防止了多级存储单元进一步编程时的数据丢失。因而，本发明的实施例提供了相对于传统非易失性存储系统具有提高了的可靠性的非易失性存储系统。

前述的具体实施方式是指导性的例子。本领域普通技术人员应当理解在不背离随后的权利要求所定义的本发明的范围的情况下，可以在形式和细节上对具体实施方式作出多种变化。

Claims (34)

1.一种非易失性半导体存储系统，包括：

包含多个多位非易失性存储单元的存储阵列；以及

存储控制器，包括：

缓冲存储器，适于储存被编程到多个多位非易失性存储单元的所选择的存储单元中的j位数据；以及

备份存储器，适于储存在j位数据被编程到所选择的存储单元之前先前编程到所选择的存储单元的i位数据。

2.如权利要求1所述的系统，其中缓冲存储器和备份存储器包括单一存储芯片的不同区域。

3.如权利要求2所述的系统，其中单一存储芯片包括随机存取存储器。

4.如权利要求1所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最高有效位数据和j位数据是最低有效位数据。

5.如权利要求1所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最低有效位数据和j位数据是最高有效位数据。

6.如权利要求1所述的存储系统，其中多位存储单元以行列矩阵配置，并且存储系统还包括：

控制单元，适于响应来自存储控制器的控制信号以控制存储系统；

译码器，适于响应控制信号以选择该矩阵的行并进一步适于输出一选择信号；

位线选择电路，适于响应选择信号以选择该矩阵的列；

数据缓冲器，适于从存储控制器接收被编程到所选择的存储单元的数据；以及

页缓冲器，适于储存被编程到所选择的存储单元的数据。

7.如权利要求1所述的系统，其中i位数据包括一页数据并且j位数据包括一页数据。

8.如权利要求1所述的系统，其中存储阵列包括NAND闪存阵列。

9.如权利要求1所述的系统，其中j＞i。

10.如权利要求1所述的系统，其中当i位数据被编程到所选择的存储单元时，所选择的存储单元的一个或多个呈现与相应的一个或多个所选择的存储单元的读电压相重叠的中间阈值电压状态。

11.一种非易失性半导体存储系统，包括：

第一到第n个存储芯片，每个都包括多个多位非易失性存储单元；以及

存储控制器，包含第一到第m个缓冲存储器和与第一到第m个缓冲存储器对应的第一到第m个备份存储器；

其中，第一到第m个备份存储器的每一个都适于储存在j位数据编程到所选择的存储单元之前先前编程到第一到第n个存储芯片中的所选择的存储单元的i位数据。

12.如权利要求11所述的系统，其中存储控制器控制数据在第一到第m个缓冲存储器和第一到第n个存储芯片之间的传输以使得在第一到第n个存储阵列中执行交替的编程操作。

13.如权利要求11所述的系统，其中存储控制器通过多个接口与第一到第n个存储芯片连接，以提供存储控制器对第一到第n个存储芯片的同步存取。

14.如权利要求11所述的系统，其中第一到第n个存储芯片的每个都响应于相应的第一到第n个片选信号之一而编程。

15.如权利要求11所述的系统，其中n等于m。

16.如权利要求11所述的系统，其中缓冲存储器和备份存储器包括单一存储芯片的不同区域。

17.如权利要求16所述的系统，其中单一存储芯片包括随机存取存储器。

18.如权利要求11所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最高有效位数据和j位数据是最低有效位数据。

19.如权利要求11所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最低有效位数据和j位数据是最高有效位数据。

20.如权利要求11所述的系统，其中第一到第n个存储芯片中的至少一个包括NAND闪存芯片。

21.如权利要求11所述的系统，其中当i位数据编程到所选择的存储单元时，所选择的存储单元的一个或多个呈现与相应的一个或多个所选择的存储单元的读电压相重叠的中间阈值电压状态。

22.一种在非易失性半导体存储系统中执行编程操作的方法，非易失性半导体存储系统包括具有多个多位非易失性存储单元的存储阵列和具有缓冲存储器与备份存储器的存储控制器，该方法包括：

将i位数据编程到存储阵列第一区域所选择的存储单元；

将i位数据储存到备份存储器；

将j位数据编程到所选择的存储单元；

确定j位数据是否成功地编程到所选择的存储单元；以及

当确定j位数据没有成功地编程到所选择的存储单元时，则将储存在备份存储器中的i位数据和储存在缓冲存储器中的j位数据编程到存储阵列第二区域的存储单元。

23.如权利要求22所述的方法，其中当确定j位数据被编程到所选择的存储单元时将i位数据储存到备份存储器中。

24.如权利要求22所述的方法，还包括：

当确定j位数据成功地编程到所选择的存储单元时，终止编程操作。

25.如权利要求22所述的方法，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最高有效位数据和j位数据是最低有效位数据。

26.如权利要求22所述的方法，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最低有效位数据和j位数据是最高有效位数据。

27.如权利要求22所述的方法，其中存储阵列包括NAND闪存阵列。

28.如权利要求11所述的系统，其中当i位数据被编程到所选择的存储单元时，所选择的存储单元的一个或多个呈现与相应的一个或多个所选择的存储单元的读取电压相重叠的中间阈值电压状态。

29.一种在非易失性半导体存储系统中执行编程操作的方法，非易失性半导体存储系统包括第一到第n个存储芯片，每个都具有多个多位非易失性存储单元，还包括具有第一到第m个缓冲存储器和第一到第m个备份存储器的存储控制器，该方法包括：

将i位数据编程到第一到第n个存储芯片之一的第一区域中的所选择的存储单元；

将i位数据储存到第一到第m个备份存储器的一个中；

将j位数据编程到所选择的存储单元；

确定j位数据是否成功地编程到所选择的存储单元；以及

当确定j位数据没有成功地编程到所选择的存储单元，则将i位数据和j位数据编程到第一到第n个存储芯片之一的第二区域中的存储单元。

30.如权利要求29所述的方法，其中第一区域包括第一存储块和第二区域包括第二存储块。

31.如权利要求29所述的方法，其中当确定j位数据被编程到所选择的存储单元后，将i位数据存入第一到第m个备份存储器的一个中。

32.如权利要求29所述的方法，其中该编程操作是在第一到第n个存储阵列上执行的交替的编程操作的一部分。

33.如权利要求29所述的方法，其中该存储控制器通过多个接口与第一到第n个存储芯片连接，以提供存储控制器对第一到第n个存储芯片的同步存取，且其中该编程操作是在有关的第一到第n个存储芯片上执行的多个同时存在的编程操作的一个。

34.如权利要求29所述的方法，其中第一到第n个存储芯片中的至少一个包括NAND闪存芯片。

Images