CN103529249A - 半导体试验夹具及使用该夹具的半导体试验方法 - Google Patents

半导体试验夹具及使用该夹具的半导体试验方法 Download PDF

Info

Publication number
CN103529249A
CN103529249A CN201310058056.8A CN201310058056A CN103529249A CN 103529249 A CN103529249 A CN 103529249A CN 201310058056 A CN201310058056 A CN 201310058056A CN 103529249 A CN103529249 A CN 103529249A
Authority
CN
China
Prior art keywords
semiconductor test
test fixture
determinand
interarea
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310058056.8A
Other languages
English (en)
Other versions
CN103529249B (zh
Inventor
秋山肇
冈田章
山下钦也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103529249A publication Critical patent/CN103529249A/zh
Application granted granted Critical
Publication of CN103529249B publication Critical patent/CN103529249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明的目的在于提供一种抑制真空吸附槽和接触式探头的接触压引起的形变的半导体试验夹具及使用该夹具的半导体试验方法。本发明的半导体试验夹具1夹在卡盘台5与被测定物20之间来固定被测定物20,包括自由地装在卡盘台5的、载置被测定物20的基座。基座具有:第一主面,成为被测定物20的载置面;第二主面,与第一主面对置,与卡盘台5接触;以及多孔质区域,包含多孔质材料而构成,在俯视下选择性地设置,从第一主面贯穿到第二主面。

Description

半导体试验夹具及使用该夹具的半导体试验方法
技术领域
本发明涉及半导体试验夹具及使用该夹具的半导体试验方法。
背景技术
在测定半导体晶片和半导体芯片等的电气特性时,一般使用的方法是利用真空吸附将被测定物的设置面固定在卡盘台(chuck stage)。在将沿被测定物的纵向、即面外方向流过电流的纵型构造的半导体作为被测定物的情况下,被测定物与卡盘台的紧贴性会影响接触电阻,进而给电气特性带来影响。
然而,为了降低接触电阻而提高紧贴性,即提高真空吸附的真空度,则会在其他面导致电气特性的劣化。若在卡盘台上存在尘屑等异物,则在异物上设置被测定物,由于真空吸附会将被测定物的设置面强力按压在异物上。在异物较大的情况下,在与被测定物的接触部、以及接触部附近,会产生裂纹等缺陷,使被测定物部分损坏。损坏的被测定物计为不良。另一方面,即使在异物的大小为难以目视的水平、例如数十μm以下的水平这样比较小的情况下,在与被测定物的接触部和接触部附近,也会向被测定物导入压力所引起的形变。因此,由于压电效果使泄漏电流增加,被测定物计为不良(参照专利文献1)。
另外,近年来由于电气特性提高等原因,半导体晶片的薄厚度化得到了发展。卡盘台上的真空吸附是经由设在卡盘台上的真空吸附槽进行的。若提高真空吸附的真空度,则薄厚度晶片特别容易被吸入真空吸附槽。因此,在薄厚度晶片的位于真空吸附槽的附近的部分会产生变形,导入形变。另外,在测定电气特性时电接触的接触式探头与位于真空吸附槽上的半导体晶片相接的情况下,由于探头的接触压,也会在半导体晶片会产生变形,导入形变。
作为在卡盘台上存在的异物引起的不良率增加的对策,在专利文献1中公开了在半导体基板的背面侧追加应力缓冲膜,缓和异物所引起的应力的方法。或者,在专利文献2中公开了在半导体基板的背面侧追加具有导电性和弹性的片,在制造和评价工序后去除片的方法。
专利文献1:日本特开2008-4739号公报;
专利文献2:日本特开2011-49337号公报。
根据专利文献1、2所公开的方法,通过在用半导体试验装置来试验电气特性的半导体基板附加膜或片,缓和异物引起的对半导体基板的应力,实现不良率的降低。通过附加缓和应力的膜或片,还能够缓和真空吸附槽所引起的半导体晶片的变形。
然而,向测定对象的所有半导体基板附加膜或片,存在制造工序的增加和材料的追加所引起的成本上升的问题。
作为抑制半导体基板的形变的其他方法,考虑缩小真空吸附槽的宽度。但是,若考虑到真空吸附槽的加工中的限制,则宽度为数百μm左右便是极限,特别是无法充分抑制薄厚度的半导体晶片的变形。并且,由于缩小真空吸附槽的宽度是对于已有的卡盘台的额外的工作,需要停止试验工序或进而批量生产工序来进行,在费用方面存在问题。
发明内容
本发明是鉴于上述问题而完成的,其目的在于提供一种抑制真空吸附槽和接触式探头的接触压引起的形变的半导体试验夹具及使用该夹具的半导体试验方法。
本发明所涉及的半导体试验夹具夹在卡盘台与被测定物之间来固定被测定物,包括自由地装在卡盘台的、载置被测定物的基座,基座具有:第一主面,与卡盘台接触;第二主面,与第一主面对置并成为被测定物的载置面;以及多孔质区域,包含多孔质材料而构成,在俯视下选择性地设置,从第一主面贯穿到第二主面。
本发明所涉及的半导体试验夹具夹在卡盘台与被测定物之间来固定被测定物,包括自由地装在卡盘台的、载置被测定物的基座,基座具有:第一主面,与卡盘台接触;第二主面,与第一主面对置并成为被测定物的载置面;以及多孔质区域,包含多孔质材料而构成,在俯视下选择性地设置,从第一主面贯穿到第二主面。由于多孔质材料的孔径比现有的真空吸附槽的直径小,因此能够抑制真空吸附力和接触式探头的接触压所引起的晶片的形变。
附图说明
图1是实施方式1所涉及的半导体试验夹具的俯视图。
图2是包含实施方式1所涉及的半导体试验夹具的半导体试验装置的结构图。
图3是实施方式1所涉及的半导体试验夹具的剖视图。
图4是示出实施方式1所涉及的半导体试验方法的流程图。
图5是示出实施方式1的变形例所涉及的半导体试验夹具的剖视图。
图6是示出实施方式1的变形例所涉及的半导体试验夹具的剖视图。
图7是实施方式2所涉及的半导体试验夹具的俯视图。
图8是包含实施方式2所涉及的半导体试验夹具的半导体试验装置的结构图。
图9是实施方式2所涉及的半导体试验夹具的剖视图。
图10是实施方式2所涉及的半导体试验夹具的剖视图。
图11是实施方式2的变形例所涉及的半导体试验夹具的主要部分剖视图。
附图标记说明
1、10  半导体试验夹具,2  基座,3  多孔质材料,4  真空源,5  卡盘台,6  调节器,7  真空路径,8  O形环设置槽,9  O形环,11  固定孔,13  吸附路,15  连接孔,17  辅助部件,18  端部附近部,20  被测定物,20a  边沿部,20b  薄厚度部。
具体实施方式
<A.实施方式1>
<A-1.结构>
图1是实施方式1的半导体试验夹具1的俯视图。图2是包含半导体试验夹具1的半导体试验装置的剖视图,是与图1的A-A截面对应的图。图3是图2的B-B截面的半导体试验夹具1的剖视图。
如图2所示,本实施方式的半导体试验装置包括:用于进行真空吸附的卡盘台5;设置在卡盘台5的载置面的半导体试验夹具1;与卡盘台5的连接孔15连接的真空路径7;以及与真空路径7连接的调节器6和真空源4。
卡盘台5是已有的真空吸附台,在与连接孔15相连的内部具有吸附路径13。吸附路径13与卡盘台5的载置面的开口相连。
真空源4是例如按每个半导体试验装置、或者对多个半导体试验装置设置的真空泵,在进行真空吸附时进行真空排气。真空源4也可以设置在工厂内等,对于多个装置和设备一并进行真空排气。
调节器6将真空吸附的真空度设定为稳定的值。在真空源4对于多个装备和设备一并进行真空排气的情况下,由于有的情况下真空度的变动较大,因此特别需要调节器6的设置。
若驱动真空源4来对吸附路径13进行真空排气,则卡盘台5的载置面的开口成为真空吸附孔,将对象物固定在载置面。
半导体试验夹具1包括载置被测定物20的圆板形的基座2。基座2具有成为被测定物20的载置面的第一主面、以及成为与卡盘台5的接触面的第二主面,俯视下选择性形成有多孔质区域。多孔质区域是从第一主面贯穿第二主面的区域,其中,多孔质材料3从第一主面向第二主面填充至既定的深度。多孔质材料3起到在对吸附路径13真空排气时,作为对于被测定物20的真空吸附孔的作用。因此,多孔质材料3设在半导体试验夹具1的至少1处即可,若以近似均等间隔设在多处,则能在多处稳定地吸附被测定物20。图1示出多孔质材料3形成在半导体试验夹具1的5处的例子。
多孔质材料3的材料是铝、钛、锌、铁、钴、镍、锡、铜、银、铑、钯、铂、金、以及其化合物、或者多层结构体中的任意。其制造方法以金属粉末注射成形技术(Metal Injection Molding:MIM)为基础。预先在形成有填充多孔质材料的空间的成形金属模安装基座2,在对金属粉末进行注射成形后经过加压工序和烧结工序,一体形成基座2和多孔质材料3。
在基座2的外周部设置有4处固定孔11,通过从固定孔11进行螺丝固定,半导体试验夹具1相对于卡盘台5固定。如图3所示,固定孔11为具有锪孔部分的贯穿孔,使得在螺丝固定时,螺钉的一部分不会从基座2的表面向上突出。固定孔11的个数不限于图1所示,但为了不在后述的O形环9施加不均等的力,近似均等配置螺丝固定处较佳。
另外,在基座2相对于卡盘台5的接触面,设置有使外周部为1周的O形环设置槽8。将O形环9设置在O形环设置槽8,成为经由O形环9连接半导体试验夹具1和卡盘台5的结构。通过半导体试验夹具1和卡盘台5经由O形环9接触,能够避免真空泄漏,提高真空吸附的效率。
<A-2.半导体试验>
按照图4的流程图,说明使用半导体试验夹具1的半导体试验的步骤。首先,将半导体试验夹具1放置在卡盘台5(步骤S1)。此处,将O形环9设置在半导体试验夹具1的O形环设置槽8,进而经由固定孔11进行螺丝固定,从而将半导体试验夹具1固定在卡盘台5。
接下来,从盒子取出被测定物20(晶片),运送至卡盘台5(步骤S2)。即,将被测定物20设置在卡盘台5上的半导体试验夹具1上。
在设置了被测定物20后,进行真空吸附,将被测定物20固定在卡盘台5上的半导体试验夹具1(步骤S3)。此时,用调节器6设定期望的真空压。真空吸附经由半导体试验夹具1的多孔质材料3进行。若将多孔质材料的孔径规定为例如10μm以下,由于该尺寸与现有的卡盘台中的真空吸附槽的宽度相比非常小,因此能够抑制由于真空吸附力使晶片变形而产生形变。并且,由于该尺寸小于电气特性的测定所使用的接触式探头的接触部分的大小,因此也能够抑制由于接触式探头的接触压使晶片变形而产生形变。
多孔质材料3的厚度根据从连接孔15起的距离可变。更具体而言,使从连接孔15起的距离最小的多孔质材料3的厚度厚,使距离最大的多孔质材料3的厚度小。由此,能够使各多孔质材料3的真空电导相等。
接下来,在真空吸附状态下开始电气特性的测定。例如对每个芯片实施测试(步骤S4)。若全部芯片的测试完成(在步骤S5中“是”),则解除真空吸附(步骤S6)。然后,从卡盘台5移动被测定物20(晶片)(步骤S7),例如收纳于盒子。
此外,在本实施方式中,由于经由多孔质材料3进行真空吸附,因此不一定需要使真空压可变。但是,关于薄厚度晶片,在用过大的真空压吸附的情况下,由于难以对半导体试验夹具1装卸被测定物20,因此优选的是适当管理真空压。
<A-3.变形例>
图5示出实施方式1的变形例1所涉及的半导体试验夹具1和卡盘台5。在变形例1中,不将O形环设置槽8设在半导体试验夹具1,而是设在卡盘台5。另外,使多孔质材料3的厚度薄于图3所示的多孔质材料3。其他结构与图1~3所示的半导体试验夹具1和卡盘台5相同。
在真空吸附中,优选的是真空压根据被测定物20的厚度来适当管理。真空压也能用调节器6来调整,但也能根据多孔质材料3的厚度来调整。即,准备多孔质材料3的厚度各不相同的多个半导体试验夹具1,根据被测定物20的厚度来选择使用具有适当厚度多孔质材料3的半导体试验夹具1。图5示出与图3相比厚度小的多孔质材料3的半导体试验夹具1。这示出与厚度大的被测定物20对应而增强真空压的例子。
在根据被测定物20的厚度来分开使用多个半导体试验夹具1的情况下,在所有的半导体试验夹具1形成O形环设置槽8会导致加工费用的增加。另一方面,在将O形环设置槽8设在卡盘台5侧的情况下,由于对卡盘台5一次加工即可,因此不会导致加工费用的增加。
图6示出实施方式1的变形例2所涉及的半导体试验夹具1和卡盘台5。在变形例2中,使多孔质材料3的卡盘台5侧的面为曲面状(拱形形状)。更具体而言,其特征是凹面状。由于其他结构与图1~3所示的半导体试验夹具1和卡盘台5相同,因此省略说明。
通过使变形例2所涉及的半导体试验夹具1为图6这样的结构,由于吸引被测定物20时施加的向下的力沿着拱形面分散,因此半导体试验夹具1的耐久性提高。
<A-4.效果>
本发明所涉及的半导体试验夹具1夹在卡盘台5与被测定物20之间来固定被测定物20,包括自由地装在卡盘台5的、载置被测定物20的基座2,基座2具有:第一主面,成为被测定物20的载置面;第二主面,与第一主面对置并与卡盘台5接触;以及多孔质区域,包含多孔质材料3而构成,在俯视下选择性地设置,从第一主面贯穿到第二主面。由于成为用于固定被测定物20的真空吸附孔的、半导体试验夹具1的多孔质材料3的孔径比现有的卡盘台的真空吸附槽小,例如为10μm以下,因此真空吸附力所引起的被测定物20的形变得到抑制。另外,由于多孔质材料3的孔径比接触式探头的接触面积小,因此接触式探头的接触压所引起的被测定物20的形变也得到抑制。另外,由于不需要向成为被测定物20的各个晶片和芯片追加部件,因此能够抑制制造成本。另外,从能够在卡盘台5使用已有的部件这点而言,也能够抑制制造成本。
另外,由于多孔质区域由多孔质材料3从第一主面向第二主面填充至既定的深度,通过调整多孔质材料3的深度能够调整对于被测定物20的真空吸附力,因此能够得到与被测定物20的厚度相应的真空吸附力。
另外,通过将填充有多孔质材料3的多孔质区域设在多处,能够在多处将被测定物20固定在半导体试验夹具1。特别是,通过在俯视下以近似均等间隔将多孔质区域设在半导体试验夹具1,能够可靠地固定被测定物20。
另外,通过使多个多孔质区域中,越位于基座2的中心的多孔质区域的多孔质材料3的厚度越大,能够使真空电导相等。
另外,由于半导体试验夹具1的第二主面包括设置O形环9的O形环设置槽8,因此避免在半导体试验夹具1与卡盘台5之间的真空泄漏,提高真空吸附的效率。
另外,通过使填充有多孔质材料3的多孔质区域的第二主面侧为凹面状,在吸引被测定物20时施加在半导体试验夹具1的向下的力沿着拱形面被分散,半导体试验夹具1的耐久性提高。
本实施方式所涉及的半导体试验方法使用本实施方式所涉及的半导体试验夹具1,包括(a)将半导体试验夹具1载置在卡盘台5上的工序;(b)将被测定物20载置在半导体试验夹具1上的工序;(c)将被测定物20真空吸附在半导体试验夹具1的工序;以及(d)测定被测定物20的电气特性的工序。由于成为半导体试验夹具1的真空吸附孔的多孔质材料3的孔径比现有的卡盘台的真空吸附槽小,例如是10μm以下,因此真空吸附力所引起的被测定物20的形变得到抑制。另外,由于多孔质材料3的孔径比接触式探头的接触面积小,因此还抑制接触式探头的接触压所引起的被测定物20的形变。另外,由于不需要向成为被测定物20的各个晶片和芯片追加部件,因此能够抑制制造成本。另外,从能够在卡盘台5使用已有的部件这点而言,也能够抑制制造成本。
另外,通过在工序(a)之前还包括:(e)准备填充多孔质区域的多孔质材料3的厚度各不相同的多个半导体试验夹具1的工序;(f)根据被测定物20的厚度来选择一个半导体试验夹具1的工序,能够得到与被测定物20的厚度相应的真空吸附力。
<B.实施方式2>
<B-1.结构>
图7是实施方式2所涉及的半导体试验夹具10的俯视图。图8是包含半导体试验夹具10的半导体试验装置的剖视图,是与图7的A-A截面对应的图。图9是图7的B-B截面的半导体试验夹具10的剖视图。
如图7所示,半导体试验夹具10除了基座2之外,包括安装在基座2的侧面而包围基座2的环状的辅助部件17。辅助部件17包括2个O形环设置槽8。第一O形环设置槽8在与基座2的侧面相接的面形成,通过设置O形环9来防止与基座2之间的真空泄漏。第二O形环设置槽8在与卡盘台5的接触面形成,通过设置O形环9来防止与卡盘台5之间的真空泄漏。因此,与半导体试验夹具1不同,在基座2不设置O形环设置槽8。
由于辅助部件17以外的半导体试验夹具10的结构与半导体试验夹具1相同,因此省略说明。
由于辅助部件17的厚度比基座2薄,因此在将辅助部件17安装在基座2的状态下,从基座2的第一主面至辅助部件17的上表面产生台阶。通过使该台阶为与被测定物20的边沿部20a与薄厚度部20b的台阶对应的高度,能用辅助部件17的上表面支撑被测定物20的边沿部20a。
如果没有支撑边沿部20a的辅助部件17,则薄厚度部20b会由于边沿部20a的负荷而弯曲,晶片有可能变形而导入形变,但利用辅助部件17能抑制上述问题。即,实施方式2的半导体试验夹具10特别适于具有边沿部20a和薄厚度部20b的被测定物20。
另外,在被测定物20是没有边沿部20a的晶片的情况下,若如图10所示使辅助部件17为与基座2相同的高度,则即使是尺寸比半导体试验夹具10大的晶片也能稳定地支持,能够抑制晶片变形而导入形变。
另外,由于辅助部件17构成为可经由O形环9对于基座2进行装卸,因此不改变半导体试验夹具10其自身的尺寸,利用辅助部件17的装卸就能够对应多个尺寸的被测定物2。此外,辅助部件17可以使用轻量、尺寸稳定性优良的PPS等树脂材料,但不限于此,也可以使用尺寸稳定性优良的金属。由于在辅助部件17设有O形环设置槽8,因此为了防止真空泄漏,优选的是尺寸稳定性优良的材料。
<B-2.变形例>
图11是实施方式2的变形例所涉及的半导体试验夹具10的主要部分剖视图。变形例所涉及的半导体试验夹具10在基座2的与被测定物20接触的第一主面的端部附近部18实施了倒角加工。由于除此之外的结构与图7~10说明的半导体试验夹具10相同,因此省略说明。
变形例所涉及的半导体试验夹具10适于具有边沿部20a的薄厚度晶片。在这样的薄厚度晶片的情况下,在边沿部20a与薄厚度部20b的边界部分,厚度从边沿部20a向厚度薄部20b缓缓减少。因此,若基座2的第一主面是平面,则被测定物20的与端部附近部18接触处会翘曲,产生形变。
因此,通过与被测定物20的形状一致地在端部附近部18实施倒角加工,抑制晶片的变形所引起的形变的导入。
<B-3.效果>
在本实施方式的变形例所涉及的半导体试验夹具10中,由于基座2的第一主面的端部附近部18形成倒角,因此,在使用在被测定物20具有边沿部20a的晶片的情况下,能够抑制边沿部20a和薄厚度部20b的边界部分与基座2接触而翘曲导致形变的导入。
本实施方式所涉及的半导体试验夹具10包括安装在基座2的侧面而包围基座2的辅助部件17。在使辅助部件17的厚度与基座2的厚度一致的情况下,能够载置尺寸比基座2大的被测定物20。另外,通过准备各种尺寸的辅助部件17,基座2能够保持原样地对应各种尺寸的被测定物20。另外,在使辅助部件17的厚度与基座2的厚度不同的情况下,例如通过与被测定物20的边沿部20a与薄厚度部20b的台阶对应地决定辅助部件17的厚度,能够利用辅助部件17来支持边沿部20a。因此,能够抑制薄厚度部20b由于边沿部20a的负荷而弯曲,导入形变。
另外,由于辅助部件17在与卡盘台5的接触面包括O形环设置槽8,因此能够防止辅助部件17与卡盘台5之间的真空泄漏,高效地进行真空吸附。
此外,本发明在其发明的范围内,各实施方式可以自由组合,可以适当变形、省略各实施方式。

Claims (12)

1. 一种半导体试验夹具,夹在卡盘台与被测定物之间来固定所述被测定物,
包括自由地装在所述卡盘台的、载置所述被测定物的基座,
所述基座具有:
第一主面,成为所述被测定物的载置面;
第二主面,与所述第一主面对置,与所述卡盘台接触;以及
多孔质区域,包含多孔质材料而构成,在俯视下选择性地设置,从所述第一主面贯穿到所述第二主面。
2. 如权利要求1所述的半导体试验夹具,
所述多孔质区域由所述多孔质材料从所述第一主面向所述第二主面填充至既定的深度。
3. 如权利要求1所述的半导体试验夹具,
所述基座具有多个所述多孔质区域。
4. 如权利要求3所述的半导体试验夹具,
多个所述多孔质区域中,越位于所述基座的中心的所述多孔质区域的多孔质材料的厚度越大。
5. 如权利要求1所述的半导体试验夹具,
所述第二主面包括设置O形环的槽。
6. 如权利要求1所述的半导体试验夹具,
填充有所述多孔质材料的所述多孔质区域的所述第二主面侧是凹面状。
7. 如权利要求1所述的半导体试验夹具,
所述基座的所述第一主面的端部附近被形成倒角。
8. 如权利要求1所述的半导体试验夹具,
还包括安装在所述基座的侧面而包围所述基座的辅助部件。
9. 如权利要求8所述的半导体试验夹具,
所述辅助部件的厚度与所述基座的厚度不同。
10. 如权利要求1所述的半导体试验夹具,
还包括安装在所述基座而包围所述基座的辅助部件,
所述辅助部件在与所述卡盘台的接触面包括设置O形环的槽。
11. 一种半导体试验方法,使用权利要求1~10的任一项所述的半导体试验夹具,包括:
(a)将所述半导体试验夹具载置在卡盘台上的工序;
(b)将被测定物载置在所述半导体试验夹具上的工序;
(c)将所述被测定物真空吸附在所述半导体试验夹具的工序;以及
(d)测定所述被测定物的电气特性的工序。
12. 如权利要求11所述的半导体试验方法,在所述工序(a)之前还包括:
(e)准备填充多孔质区域的多孔质材料的厚度各不相同的多个所述半导体试验夹具的工序;以及
(f)根据被测定物的厚度来选择一个所述半导体试验夹具的工序。
CN201310058056.8A 2012-07-04 2013-02-25 半导体试验夹具及使用该夹具的半导体试验方法 Active CN103529249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-150077 2012-07-04
JP2012150077A JP5943742B2 (ja) 2012-07-04 2012-07-04 半導体試験治具およびそれを用いた半導体試験方法

Publications (2)

Publication Number Publication Date
CN103529249A true CN103529249A (zh) 2014-01-22
CN103529249B CN103529249B (zh) 2016-09-28

Family

ID=49878038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310058056.8A Active CN103529249B (zh) 2012-07-04 2013-02-25 半导体试验夹具及使用该夹具的半导体试验方法

Country Status (3)

Country Link
US (1) US9347988B2 (zh)
JP (1) JP5943742B2 (zh)
CN (1) CN103529249B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110497339A (zh) * 2019-08-26 2019-11-26 中国电子科技集团公司第二十四研究所 一种3d集成微系统元器件的机械试验夹具及装夹方法
CN110741464A (zh) * 2017-06-07 2020-01-31 佳能机械株式会社 缺陷检测装置、缺陷检测方法、晶片、半导体芯片、裸片接合机、半导体制造方法、以及半导体装置制造方法
CN114994424A (zh) * 2021-10-22 2022-09-02 株式会社爱德万测试 测试用载具

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072638B2 (ja) * 2013-07-29 2017-02-01 東京エレクトロン株式会社 プローブ装置
JP6440587B2 (ja) * 2015-07-16 2018-12-19 三菱電機株式会社 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
KR20170016547A (ko) * 2015-08-03 2017-02-14 삼성전자주식회사 척 테이블 및 그를 포함하는 기판 제조 장치
JP6510461B2 (ja) * 2016-05-25 2019-05-08 日本特殊陶業株式会社 基板保持装置
CN109564172B (zh) * 2016-07-05 2021-08-31 佳能机械株式会社 缺陷检测装置、缺陷检测方法、裸片接合机、半导体制造方法、以及半导体装置制造方法
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
JP6934335B2 (ja) * 2017-07-03 2021-09-15 日本特殊陶業株式会社 真空吸着部材
CN115335712A (zh) * 2020-03-26 2022-11-11 日本电产理德股份有限公司 基板检查装置
JP7330139B2 (ja) * 2020-06-18 2023-08-21 日立造船株式会社 加圧用吸着台およびこれを具備する加圧装置
JP2022095412A (ja) * 2020-12-16 2022-06-28 株式会社ディスコ 保持テーブルの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170461A (zh) * 1994-12-19 1998-01-14 福特汽车公司 对有预定质量标准的基片进行测试的方法和装置
CN2582000Y (zh) * 2002-11-01 2003-10-22 英业达股份有限公司 电路板测试机具
US7875501B2 (en) * 2006-03-15 2011-01-25 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
US20110095779A1 (en) * 2009-10-22 2011-04-28 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus and testing system using the same
CN201876475U (zh) * 2010-12-02 2011-06-22 江阴格朗瑞科技有限公司 卡盘及具有该卡盘的条带测试机
CN102288790A (zh) * 2010-05-10 2011-12-21 株式会社爱德万测试 装载器分解装置及装载器分解方法
US8101436B2 (en) * 2002-03-04 2012-01-24 Tokyo Electron Limited Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521995A (en) * 1980-05-23 1985-06-11 Disco Co., Ltd. Wafer attracting and fixing device
JPS60103651U (ja) * 1983-12-19 1985-07-15 シチズン時計株式会社 真空吸着台
EP0332560B1 (en) * 1988-03-11 1994-03-02 International Business Machines Corporation Elastomeric connectors for electronic packaging and testing
JPH04264751A (ja) * 1991-02-19 1992-09-21 Mitsubishi Electric Corp チップ保持治具
JP3287005B2 (ja) * 1992-02-28 2002-05-27 ソニー株式会社 半導体ウエーハはり合わせ方法及びはり合わせ治具
JP3663215B2 (ja) * 1994-07-04 2005-06-22 京セラ株式会社 真空吸着装置とその製造方法
JPH09162269A (ja) * 1995-12-05 1997-06-20 Disco Abrasive Syst Ltd チャックテーブル
US5977785A (en) * 1996-05-28 1999-11-02 Burward-Hoy; Trevor Method and apparatus for rapidly varying the operating temperature of a semiconductor device in a testing environment
JPH10193260A (ja) * 1996-12-27 1998-07-28 Shin Etsu Handotai Co Ltd ウエーハ保持治具
JPH10260224A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
JP3123956B2 (ja) * 1997-10-03 2001-01-15 株式会社日立製作所 静電吸着装置及びそれを用いた電子線描画装置
TW462103B (en) * 1998-03-27 2001-11-01 Shiu Fu Jia Wafer testing device and method
US6239590B1 (en) * 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
JP2001251099A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd 電子部品実装装置用の基板の保持治具
JP2001308075A (ja) * 2000-04-26 2001-11-02 Toshiba Ceramics Co Ltd ウェーハ支持体
JP2002036102A (ja) * 2000-07-28 2002-02-05 Ibiden Co Ltd ウエハ保持治具
US6927079B1 (en) * 2000-12-06 2005-08-09 Lsi Logic Corporation Method for probing a semiconductor wafer
US6498505B2 (en) * 2001-03-08 2002-12-24 Silicon Integrated Systems Corporation Jigs for semiconductor components
JP2003197581A (ja) 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP4529433B2 (ja) * 2002-12-10 2010-08-25 株式会社ニコン 露光装置及び露光方法、デバイス製造方法
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
KR100505035B1 (ko) * 2003-11-17 2005-07-29 삼성전자주식회사 기판을 지지하기 위한 정전척
JP4262099B2 (ja) * 2004-01-07 2009-05-13 ユニテクノ株式会社 半導体集積回路の検査治具
JP2005268566A (ja) * 2004-03-19 2005-09-29 Ebara Corp 化学機械研磨装置の基板把持機構のヘッド構造
CN100467210C (zh) * 2004-03-25 2009-03-11 揖斐电株式会社 真空卡盘和吸附板
JP2006060038A (ja) * 2004-08-20 2006-03-02 Agilent Technol Inc プローバおよびこれを用いた試験装置
JP3977364B2 (ja) * 2004-09-03 2007-09-19 キヤノン株式会社 露光装置およびデバイス製造方法
JP4545536B2 (ja) * 2004-09-17 2010-09-15 太平洋セメント株式会社 真空吸着用治具
JP4583882B2 (ja) * 2004-11-05 2010-11-17 シーケーディ株式会社 非接触支持装置
JP4509811B2 (ja) * 2005-01-28 2010-07-21 三菱電機株式会社 検査治具
KR100688564B1 (ko) * 2005-07-29 2007-03-02 삼성전자주식회사 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
JP4020938B2 (ja) * 2005-08-22 2007-12-12 東京エレクトロン株式会社 半導体ウェハ用搬送トレイおよび半導体ウェハ搬送システム
JP2007081070A (ja) * 2005-09-14 2007-03-29 Canon Inc 加工装置及び方法
KR20070046362A (ko) * 2005-10-31 2007-05-03 삼성전자주식회사 물품생산시스템
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP2007178132A (ja) * 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
JP2007266504A (ja) * 2006-03-29 2007-10-11 Canon Inc 露光装置
JP4967472B2 (ja) * 2006-06-22 2012-07-04 富士電機株式会社 半導体装置
JP4718397B2 (ja) * 2006-08-31 2011-07-06 太平洋セメント株式会社 真空吸着装置の製造方法
JP4728281B2 (ja) * 2007-05-21 2011-07-20 リンテック株式会社 シート剥離装置及び剥離方法
JP4803751B2 (ja) * 2007-08-09 2011-10-26 株式会社タカトリ ウエハの保護テープ剥離装置
JP2009148868A (ja) * 2007-12-21 2009-07-09 Taiheiyo Cement Corp 真空吸着装置
JP5071131B2 (ja) * 2008-01-31 2012-11-14 東京エレクトロン株式会社 プローブ装置
JP5181728B2 (ja) * 2008-02-29 2013-04-10 富士電機株式会社 半導体装置の製造方法および半導体装置の製造装置
JP5434019B2 (ja) * 2008-09-03 2014-03-05 三菱電機株式会社 検査用治具
JP2010186956A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP2011049337A (ja) 2009-08-27 2011-03-10 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP5193975B2 (ja) * 2009-09-04 2013-05-08 富士通株式会社 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法
JP5092004B2 (ja) * 2010-10-05 2012-12-05 三星ダイヤモンド工業株式会社 吸着テーブル
JP5687172B2 (ja) * 2011-11-01 2015-03-18 三菱電機株式会社 半導体テスト治具およびそれを用いた耐圧測定方法
US9529039B2 (en) * 2012-05-10 2016-12-27 Unitechno, Inc. Semiconductor transporting and testing fixture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170461A (zh) * 1994-12-19 1998-01-14 福特汽车公司 对有预定质量标准的基片进行测试的方法和装置
US8101436B2 (en) * 2002-03-04 2012-01-24 Tokyo Electron Limited Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film
CN2582000Y (zh) * 2002-11-01 2003-10-22 英业达股份有限公司 电路板测试机具
US7875501B2 (en) * 2006-03-15 2011-01-25 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
US20110095779A1 (en) * 2009-10-22 2011-04-28 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus and testing system using the same
CN102288790A (zh) * 2010-05-10 2011-12-21 株式会社爱德万测试 装载器分解装置及装载器分解方法
CN201876475U (zh) * 2010-12-02 2011-06-22 江阴格朗瑞科技有限公司 卡盘及具有该卡盘的条带测试机

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741464A (zh) * 2017-06-07 2020-01-31 佳能机械株式会社 缺陷检测装置、缺陷检测方法、晶片、半导体芯片、裸片接合机、半导体制造方法、以及半导体装置制造方法
CN110741464B (zh) * 2017-06-07 2021-03-19 佳能机械株式会社 缺陷检测装置、缺陷检测方法、裸片接合机、半导体制造方法、以及半导体装置制造方法
CN110497339A (zh) * 2019-08-26 2019-11-26 中国电子科技集团公司第二十四研究所 一种3d集成微系统元器件的机械试验夹具及装夹方法
CN114994424A (zh) * 2021-10-22 2022-09-02 株式会社爱德万测试 测试用载具
US11693026B2 (en) 2021-10-22 2023-07-04 Advantest Corporation Test carrier
CN114994424B (zh) * 2021-10-22 2024-05-03 株式会社爱德万测试 测试用载具

Also Published As

Publication number Publication date
US20140009183A1 (en) 2014-01-09
US9347988B2 (en) 2016-05-24
CN103529249B (zh) 2016-09-28
JP2014013802A (ja) 2014-01-23
JP5943742B2 (ja) 2016-07-05

Similar Documents

Publication Publication Date Title
CN103529249A (zh) 半导体试验夹具及使用该夹具的半导体试验方法
US20100033199A1 (en) Holding member for inspection, inspection device and inspecting method
JP2009526992A (ja) スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
KR20090126179A (ko) 프로빙 장치
TWI382486B (zh) 製造方法以及測試用晶圓單元
JP6407128B2 (ja) 半導体装置の評価装置および半導体装置の評価方法
CN104515875B (zh) 半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法
KR20120080787A (ko) 다이 본딩 헤드
CN100474577C (zh) 基板及其电测方法
US10634717B2 (en) Testing apparatus and testing method
KR20090075941A (ko) 반도체 패키지 테스트 장치 및 그에 채용되는 멀티 레벨푸셔
JP6480099B2 (ja) 半導体試験治具、測定装置、試験方法
JP2009257910A (ja) 二重弾性機構プローブカードとその製造方法
CN100430734C (zh) 集成电路测试用组合探针
TW201415040A (zh) 電力檢測用治具之製造方法
KR102072452B1 (ko) 프로브카드 헤드블럭의 제조방법
JP2018087830A (ja) 半導体試験治具、測定装置、試験方法
JP2020144039A (ja) Icトレイおよびテスト治具
KR102300626B1 (ko) 웨이퍼의 볼 단자 검사 장치
Li et al. Improving board assembly yield through PBGA warpage reduction
TW201403094A (zh) 用於檢驗電子元件的設備
KR102653116B1 (ko) 전자 소자의 회로 검사용 소켓 장치
JP6719423B2 (ja) チャックステージ検査装置およびチャックステージ検査方法
KR101736161B1 (ko) 마이크로 컨택 어레이 조립체용 지그

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant