JP2014013802A - 半導体試験治具およびそれを用いた半導体試験方法 - Google Patents

Abstract

【課題】本発明は、真空吸着穴やコンタクトプローブの接触圧に起因する歪を抑制する半導体試験治具およびそれを用いた半導体試験方法の提供を目的とする。
【解決手段】本発明の半導体試験治具は、チャックステージ５と被測定物２０の間に挟まれて被測定物２０を固定する半導体試験治具１であって、チャックステージ５に装着自在な、被測定物２０を載置する基台を備える。基台は、チャックステージ５と接触する第１主面と、第１主面に対向し被測定物２０の載置面となる第２主面と、多孔質材を含んで構成され、平面視において選択的に設けられ、第１主面から第２主面まで貫通する多孔質領域とを有する。
【選択図】図２

Description

この発明は、半導体試験治具およびそれを用いた半導体試験方法に関する。

半導体ウエハや半導体チップ等の電気的特性を測定する際、真空吸着により被測定物の設置面をチャックステージに固定する方法が一般的に用いられている。被測定物の縦方向、つまり面外方向に電流を流す縦型構造の半導体を被測定物とする場合には、被測定物とチャックステージとの密着性が接触抵抗に影響し、ひいては電気的特性に影響を与えることになる。

しかしながら、接触抵抗を下げるために密着性を上げる、つまり真空吸着の真空度を上げることは、別の面で電気的特性の劣化を招くことになる。チャックステージ上にゴミ等の異物が存在すると、異物の上に被測定物が設置され、真空吸着で被測定物の設置面を異物に強く押し付けることになる。異物が大きい場合、被測定物との接触部、ならびに接触部近傍において、クラック等の欠陥が生じ、被測定物を一部破損することになる。破損した被測定物は不良としてカウントされる。一方、異物の大きさが目視が困難なレベル、例えば数１０μｍ以下のレベルのような比較的小さい場合であっても、被測定物との接触部や接触部近傍において、被測定物に圧力による歪が導入される。よって、ピエゾ効果により漏れ電流が増加して、被測定物は不良としてカウントされる（特許文献１参照）。

また、近年、電気的特性の向上等の理由から半導体ウエハの薄厚化が進められている。チャックステージ上の真空吸着は、チャックステージ上に設けられた真空吸着溝を介して行われる。真空吸着の真空度を上げると、特に薄厚ウエハは真空吸着溝に引き込まれやすくなる。そのため、薄厚ウエハの真空吸着溝の近傍に位置する部分に変形が生じ、歪が導入される。また、真空吸着溝上に位置する半導体ウエハに、電気的特性を測定する際に電気的に接触するコンタクトプローブが接した場合も、プローブの接触圧により半導体ウエハに変形が生じ、歪が導入されることになる。

チャックステージ上に存在する異物に起因した不良率増加の対策として、特許文献１には、半導体基板の裏面側に応力緩衝膜を追加し、異物による応力を緩和する手法が開示されている。あるいは、特許文献２には、半導体基板の裏面側に導電性及び弾性を備えたシートを追加し、製造及び評価工程後にシートを除去する手法が開示されている。

特開２００８−４７３９号公報 特開２０１１−４９３３７号公報

特許文献１，２に開示された手法によれば、半導体試験装置にて電気的特性を試験する半導体基板に膜やシートを付加することで、異物に起因した半導体基板への応力を緩和し、不良率の低減を実現している。応力を緩和する膜やシートを付加することにより、真空吸着溝による半導体ウエハの変形も緩和することが可能である。

しかしながら、測定対象の全ての半導体基板へ膜やシートを付加することは、製造工程の増加や材料の追加によるコストアップといった問題があった。

半導体基板の歪を抑制する別の方法として、真空吸着溝の幅を縮小することが考えられる。しかし、真空吸着溝の加工における制約を考慮すると、幅は数百μｍ程度が限界であり、特に薄厚の半導体ウエハの変形を抑制するには十分なものではなかった。さらに、真空吸着溝の幅を縮小することは、既存のチャックステージに対する追加工であるので、試験工程やひいては量産工程を止めて行う必要があり、費用の面から問題があった。

本発明は上述の問題点に鑑みてなされたものであり、真空吸着溝やコンタクトプローブの接触圧に起因する歪を抑制する半導体試験治具およびそれを用いた半導体試験方法の提供を目的とする。

本発明に係る半導体試験治具は、チャックステージと被測定物の間に挟まれて被測定物を固定する半導体試験治具であって、チャックステージに装着自在な、被測定物を載置する基台を備え、基台は、チャックステージと接触する第１主面と、第１主面に対向し被測定物の載置面となる第２主面と、多孔質材を含んで構成され、平面視において選択的に設けられ、第１主面から第２主面まで貫通する多孔質領域とを有する。

本発明に係る半導体試験治具は、チャックステージと被測定物の間に挟まれて被測定物を固定する半導体試験治具であって、チャックステージに装着自在な、被測定物を載置する基台を備え、基台は、チャックステージと接触する第１主面と、第１主面に対向し被測定物の載置面となる第２主面と、多孔質材を含んで構成され、平面視において選択的に設けられ、第１主面から第２主面まで貫通する多孔質領域とを有する。多孔質材の孔径は従来の真空吸着溝の径よりも小さいため、真空吸着力やコンタクトプローブの接触圧によるウエハの歪を抑制することが可能である。

実施の形態１に係る半導体試験治具の上面図である。 実施の形態１に係る半導体試験治具を含む半導体試験装置の構成図である。 実施の形態１に係る半導体試験治具の断面図である。 実施の形態１に係る半導体試験方法を示すフローチャートである。 実施の形態１の変形例に係る半導体試験治具を示す断面図である。 実施の形態１の変形例に係る半導体試験治具を示す断面図である。 実施の形態２に係る半導体試験治具の上面図である。 実施の形態２に係る半導体試験治具を含む半導体試験装置の構成図である。 実施の形態２に係る半導体試験治具の断面図である。 実施の形態２に係る半導体試験治具の断面図である。 実施の形態２の変形例に係る半導体試験治具の要部断面図である。

＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、実施の形態１の半導体試験治具１の上面図である。図２は、半導体試験治具１を含む半導体試験装置の断面図であり、図１のＡ−Ａ断面に対応した図である。図３は、図２のＢ−Ｂ断面における半導体試験治具１の断面図である。

図２に示すように、本実施の形態の半導体試験装置は、真空吸着を行うためのチャックステージ５と、チャックステージ５の載置面に設置された半導体試験治具１と、チャックステージ５の接続穴１５と接続した真空経路７と、真空経路７に接続されたレギュレータ６及び真空源４とを備える。

チャックステージ５は既存の真空吸着ステージであり、接続穴１５と繋がった内部に吸着路１３を有している。吸着路１３はチャックステージ５の載置面の開口と繋がっている。

真空源４は、例えば半導体試験装置ごと、あるいは複数の半導体試験装置に対して設置された真空ポンプであり、真空吸着を行う際に真空排気を行うものである。真空源４は、工場内等に設置され、複数の装置や設備に対して一括して真空排気を行うものであっても良い。

レギュレータ６は、真空吸着の真空度を安定した値に設定する。真空源４が複数の装備や設備に対して一括して真空排気を行うものである場合には、真空度の変動が大きい場合があるため、特にレギュレータ６の設置が必要となる。

真空源４を駆動して吸着路１３の真空排気を行うと、チャックステージ５の載置面の開口が真空吸着穴となり、載置面に対象物を固定する。

半導体試験治具１は、被測定物２０を載置する円板形状の基台２を備えている。基台２は、被測定物２０の載置面となる第１主面と、チャックステージ５との接触面となる第２主面を有しており、平面視において選択的に多孔質領域が形成されている。多孔質領域は、第１主面から第２主面を貫通する領域であり、そのうち、多孔質材３が第１主面から第２主面に向かって所定の深さまで充填されている。多孔質材３は、吸着路１３を真空排気した際に被測定物２０に対する真空吸着穴としての役割を果たす。そのため、多孔質材３は半導体試験治具１の少なくとも１箇所に設けられていれば良いが、略均等な間隔で複数箇所に設けられれば、被測定物２０を複数個所で安定的に吸着することが可能である。図１は、多孔質材３が半導体試験治具１の５箇所に形成された例を示している。

多孔質材３の材料は、アルミ・チタン・亜鉛・鉄・コバルト・ニッケル・スズ・銅・銀・ロジウム・パラジウム・白金及び金、及びこれらの化合物、又は多層構造体の何れかである。その製造方法は、金属粉末射出成形技術（Metal Injection Molding：ＭＩＭ）をベースとしたものである。予め多孔質材を充填するスペースを形成した成形金型に基台２を据付け、金属粉末を射出成形した上でプレス工程と焼結工程を経ることで、基台２と多孔質材３が一体的に形成される。

基台２の外周部には４箇所の固定穴１１が設けられており、固定穴１１からネジ止めすることにより、半導体試験治具１はチャックステージ５に対して固定される。ネジ止めの際、ネジの一部が基台２の表面より上に出ないよう、図３に示すように、固定穴１１はザグリ部分を有した貫通孔とする。固定穴１１の個数は図１に示すものに限らないが、後述するＯリング９に不均等な力をかけないためには、ネジ止め箇所は略均等に配置するのが良い。

また、基台２のチャックステージ５に対する接触面には、外周部を１周するＯリング設置溝８が設けられている。Ｏリング９をＯリング設置溝８に設置し、Ｏリング９を介して半導体試験治具１とチャックステージ５が接続される構成となる。Ｏリング９を介して半導体試験治具１とチャックステージ５が接触することにより、真空漏れを回避し、真空吸着の効率を向上することが可能となる。

＜Ａ−２．半導体試験＞
半導体試験治具１を用いた半導体試験の手順を図４のフローチャートに沿って説明する。まず、チャックステージ５に半導体試験治具１をセットする（ステップＳ１）。ここでは、半導体試験治具１のＯリング設置溝８にＯリング９を設置し、さらに固定穴１１を介してネジ止めを行うことによって、チャックステージ５に半導体試験治具１を固定する。

次に、被測定物２０（ウエハ）をカセットから取り出してチャックステージ５に搬送する（ステップＳ２）。すなわち、チャックステージ５上の半導体試験治具１上に被測定物２０を設置する。

被測定物２０を設置した後、真空吸着を行って被測定物２０をチャックステージ５上の半導体試験治具１に固定する（ステップＳ３）。その際、レギュレータ６で所望の真空圧を設定する。真空吸着は、半導体試験治具１の多孔質材３を介して行われる。多孔質材料の孔径を例えば１０μｍ以下と規定すれば、この寸法は従来のチャックステージにおける真空吸着溝の幅に比較して桁違いに小さいので、真空吸着力によってウエハの変形し歪が生じてしまうことを抑制することが可能である。さらに、この寸法は電気的特性の測定に用いるコンタクトプローブの接触部分の大きさよりも小さいため、コンタクトプローブの接触圧によってウエハが変形し歪が生じてしまうことも抑制することが可能である。

多孔質材３の厚みは、接続穴１５からの距離に応じて可変とする。より具体的には、接続穴１５からの距離が最も小さい多孔質材３の厚みを厚く、距離が最も大きい多孔質材３の厚みを小さくする。これにより、各多孔質材３の真空コンダクタンスを等しくすることが出来る。

次に、真空吸着状態で電気的特性の測定を開始する。例えばチップ毎にテストを実施する（ステップＳ４）。全チップのテストが完了すると（ステップＳ５でＹｅｓ）、真空吸着を解除する（ステップＳ６）。そして、被測定物２０（ウエハ）をチャックステージ５から移動し（ステップＳ７）、例えばカセットに収納する。

なお、本実施の形態では多孔質材３を介した真空吸着を行っているので、真空圧可変は必ずしも必要ではない。しかし、薄厚ウエハにおいては、過大な真空圧にて吸着した場合、半導体試験治具１から被測定物２０の着脱が困難になることがあるため、真空圧を適正に管理することが望ましい。

＜Ａ−３．変形例＞
図５は、実施の形態１の変形例１に係る半導体試験治具１とチャックステージ５を示している。変形例１では、Ｏリング設置溝８を半導体試験治具１に設ける代わりに、チャックステージ５に設けている。また、多孔質材３の厚みを図３に示す多孔質材３よりも薄くしている。その他の構成は、図１〜３に示した半導体試験治具１及びチャックステージ５と同様である。

真空吸着において、真空圧は被測定物２０の厚みに応じて、適切に管理されることが望ましい。真空圧はレギュレータ６で調整することも可能であるが、多孔質材３の厚みによって調整することも可能である。すなわち、多孔質材３の厚みが様々異なる複数の半導体試験治具１を用意し、被測定物２０の厚みに応じて適切な厚みの多孔質材３を有する半導体試験治具１を選択して用いる。図５には、図３に比べて厚みが小さい多孔質材３の半導体試験治具１を示している。これは、厚みの大きい被測定物２０に対応して真空圧を強めた例を示している。

被測定物２０の厚みに応じて複数の半導体試験治具１を使い分ける場合、全ての半導体試験治具１にＯリング設置溝８を形成することは、加工費用の増加につながる。一方、Ｏリング設置溝８をチャックステージ５側に設ける場合は、チャックステージ５への１度の加工で済むため、加工費用の増加には繋がらない。

図６は、実施の形態１の変形例２に係る半導体試験治具１とチャックステージ５を示している。変形例２では、多孔質材３のチャックステージ５側の面を曲面上（アーチ形状）とする。より具体的には、凹面状であることを特徴とする。その他の構成は、図１〜３に示した半導体試験治具１及びチャックステージ５と同様であるので、説明を省略する。

変形例２に係る半導体試験治具１を図６のような構成とすることにより、被測定物２０を吸引する際にかかる下向きの力がアーチ面に沿って分散するので、半導体試験治具１の耐久性が向上する。

＜Ａ−４．効果＞
本発明に係る半導体試験治具１は、チャックステージ５と被測定物２０の間に挟まれて被測定物２０を固定する半導体試験治具１であって、チャックステージ５に装着自在な、被測定物２０を載置する基台２を備え、基台２は、被測定物２０の載置面となる第１主面と、第１主面と対向しチャックステージ５と接触する第２主面と、多孔質材３を含んで構成され、平面視において選択的に設けられ、第１主面から第２主面まで貫通する多孔質領域とを有する。被測定物２０を固定するための真空吸着穴となる半導体試験治具１の多孔質材３の孔径は、従来のチャックステージの真空吸着溝よりも小さく例えば１０μｍ以下であるので、真空吸着力による被測定物２０の歪が抑制される。また、多孔質材３の孔径はコンタクトプローブの接触面積よりも小さいので、コンタクトプローブの接触圧による被測定物２０の歪も抑制される。また、被測定物２０となる個々のウエハやチップへの部材追加が不要であるので、製造コストを抑えることができる。また、チャックステージ５には既存のものを用いることが可能であるという点からも、製造コストを抑えることができる。

また、多孔質領域は、第１主面から第２主面に向かって所定の深さまで多孔質材３で充填されており、多孔質材３の深さを調整することによって被測定物２０に対する真空吸着力が調整できるので、被測定物２０の厚みに応じた真空吸着力を得ることが可能である。

また、多孔質材３が充填された多孔質領域を複数個所に設けることにより、被測定物２０を複数個所で半導体試験治具１に固定することが可能になる。特に、多孔質領域を平面視において略均等間隔で半導体試験治具１に設けることにより、被測定物２０を確実に固定することが可能である。

また、複数の多孔質領域のうち、基台２の中心に位置する多孔質領域ほど多孔質材３の厚みを大きくすることにより、真空コンダクタンスを等しくすることが可能である。

また、半導体試験治具１の第２主面は、Ｏリング９を設置するＯリング設置溝８を備えるので、半導体試験治具１とチャックステージ５の間での真空漏れを回避し、真空吸着の効率が向上する。

また、多孔質材３が充填された多孔質領域の第２主面側は凹面状にすることによって、被測定物２０を吸引する際に半導体試験治具１に加わる下向きの力がアーチ面に沿って分散され、半導体試験治具１の耐久性が向上する。

本実施の形態に係る半導体試験方法は、本実施の形態に係る半導体試験治具１を用いた半導体試験方法であって、（ａ）半導体試験治具１をチャックステージ５上に載置する工程と、（ｂ）被測定物２０を半導体試験治具１上に載置する工程と、（ｃ）被測定物２０を半導体試験治具１に真空吸着する工程と、（ｄ）被測定物２０の電気的特性を測定する工程と、を備える。半導体試験治具１の真空吸着穴となる多孔質材３の孔径は従来のチャックステージの真空吸着溝よりも小さく例えば１０μｍ以下であるので、真空吸着力による被測定物２０の歪が抑制される。また、多孔質材３の孔径はコンタクトプローブの接触面積よりも小さいので、コンタクトプローブの接触圧による被測定物２０の歪も抑制される。また、被測定物２０となる個々のウエハやチップへの部材追加が不要であるので、製造コストを抑えることができる。また、チャックステージ５には既存のものを用いることが可能であるという点からも、製造コストを抑えることができる。

また、工程（ａ）の前に、（ｅ）多孔質領域を充填する多孔質材３の厚みが夫々異なる複数の半導体試験治具１を用意する工程と、（ｆ）被測定物２０の厚みに応じて一の半導体試験治具１を選択する工程と、をさらに備えることにより、被測定物２０の厚みに応じた真空吸着力を得ることが可能である。

＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図７は、実施の形態２に係る半導体試験治具１０の上面図である。図８は、半導体試験治具１０を含む半導体試験装置の断面図であり、図７のＡ−Ａ断面に対応した図である。図９は、図７のＢ−Ｂ断面における半導体試験治具１０の断面図である。

図７に示すように、半導体試験治具１０は基台２の他、基台２の側面に取り付けられて基台２を囲む環状の補助部材１７を備える。補助部材１７は２つのＯリング設置溝８を備えている。１つ目のＯリング設置溝８は、基台２の側面と接する面に形成され、Ｏリング９を設置することにより基台２との間の真空漏れを防ぐ。２つ目のＯリング設置溝８は、チャックステージ５との接触面に形成され、Ｏリング９を設置することによりチャックステージ５との間の真空漏れを防ぐ。従って、半導体試験治具１とは異なり基台２にはＯリング設置溝８が設けられない。

補助部材１７以外の半導体試験治具１０の構成は、半導体試験治具１と同様であるので、説明を省略する。

補助部材１７の厚みは基台２よりも薄いので、補助部材１７を基台２に取り付けた状態で、基台２の第１主面から補助部材１７の上面には段差が生じる。この段差は、被測定物２０のリム部２０ａと薄厚部２０ｂの段差に対応した高さにすることにより、被測定物２０のリム部２０ａを補助部材１７の上面で支えることが可能である。

もし、リム部２０ａを支える補助部材１７がなければ、リム部２０ａの荷重によって薄厚部２０ｂがたわみ、ウエハが変形して歪が導入されるおそれがあるが、補助部材１７によって上記の問題を抑制する。すなわち、実施の形態２の半導体試験治具１０は、リム部２０ａと薄厚部２０ｂを有する被測定物２０に特に適している。

また、被測定物２０がリム部２０ａを有しないウエハである場合には、図１０に示すように補助部材１７を基台２と同じ高さにすれば、半導体試験治具１よりも大きなサイズのウエハであっても安定的に支持し、ウエハが変形して歪が導入されることを抑制することが出来る。

また、補助部材１７はＯリング９を介して基台２に対して着脱可能に構成されているので、半導体試験治具１そのもののサイズを変えることなく、補助部材１７の脱着により複数の寸法の被測定物２に対応可能となる。なお、補助部材１７には、軽量で寸法安定性に優れたＰＰＳ等の樹脂材を用いることが出来るが、これに限らず、寸法安定性に優れた金属を用いても良い。補助部材１７にはＯリング設置溝８を設けるので、真空漏れを防ぐためには寸法安定性に優れた材料であることが望ましい。

＜Ｂ−２．変形例＞
図１１は、実施の形態２の変形例に係る半導体試験治具１０の要部断面図である。変形例に係る半導体試験治具１０は、基台２の被測定物２０と接触する第１主面の端部近傍部１８に面取り加工を施したものである。それ以外の構成は図７〜１０で説明した半導体試験治具１０と同様であるため、説明を省略する。

変形例に係る半導体試験治具１０は、リム部２０ａを有する薄厚ウエハに適したものである。このような薄厚ウエハの場合、リム部２０ａと薄厚部２０ｂの境界部分では、リム部２０ａから薄厚部２０ｂに向かって徐々に厚みが減少する。そのため、基台２の第１主面が平面であると、被測定物２０の端部近傍部１８と接触する箇所が反りあがってしまい、歪が生じてしまう。

そこで、被測定物２０の形状に合わせて端部近傍部１８に面取り加工を施すことにより、ウエハの変形による歪の導入を抑制する。

＜Ｂ−３．効果＞
本実施の形態の変形例に係る半導体試験治具１０では、基台２の第１主面の端部近傍部１８が面取り形成されるので、被測定物２０にリム部２０ａを有するウエハを用いる場合に、リム部２０ａと薄厚部２０ｂの境界部分が基台２と接触して反りあがることによる歪の導入を抑制することが出来る。

本実施の形態に係る半導体試験治具１０は、基台２の側面に取り付けられて基台２を囲む補助部材１７を備える。補助部材１７の厚みを基台２の厚みと揃える場合には、基台２よりも大きい寸法の被測定物２０を載置することが可能になる。また、様々な寸法の補助部材１７を用意することで、基台２はそのままに、様々な寸法の被測定物２０に対応することが可能である。また、補助部材１７の厚みを基台２の厚みと異ならせる場合は、例えば被測定物２０のリム部２０ａと薄厚部２０ｂとの段差に対応して補助部材１７の厚みを決定することにより、補助部材１７によってリム部２０ａを支持することが可能になる。よって、リム部２０ａの荷重によって薄厚部２０ｂがたわみ、歪が導入されることを抑制することが出来る。

また、補助部材１７はチャックステージ５との接触面に、Ｏリング設置溝８を備えるので、補助部材１７とチャックステージ５の間の真空漏れを防ぎ、真空吸着を効率よく行うことが可能である。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１，１０ 半導体試験治具、２ 基台、３ 多孔質材、４ 真空源、５ チャックステージ、６ レギュレータ、７ 真空経路、８ Ｏリング設置溝、９ Ｏリング、１１ 固定穴、１３ 吸着路、１５ 接続穴、１７ 補助部材、１８ 端部近傍部、２０ 被測定物、２０ａ リム部、２０ｂ 薄厚部。

Claims (12)

1. チャックステージと被測定物の間に挟まれて前記被測定物を固定する半導体試験治具であって、
   前記チャックステージに装着自在な、前記被測定物を載置する基台を備え、
   前記基台は、
   前記被測定物の載置面となる第１主面と、
   前記第１主面と対向し、前記チャックステージと接触する第２主面と、
   多孔質材を含んで構成され、平面視において選択的に設けられ、前記第１主面から前記第２主面まで貫通する多孔質領域とを有する、
   半導体試験治具。
2. 前記多孔質領域は、前記第１主面から前記第２主面に向かって所定の深さまで前記多孔質材で充填されている、
   請求項１に記載の半導体試験治具。
3. 前記基台は、複数の前記多孔質領域を有する、
   請求項１又は２に記載の半導体試験治具。
4. 複数の前記多孔質領域のうち、前記基台の中心に位置する前記多孔質領域ほど多孔質材の厚みが大きい、
   請求項３に記載の半導体試験治具。
5. 前記第２主面はＯリングを設置する溝を備える、
   請求項１〜４のいずれかに記載の半導体試験治具。
6. 前記多孔質材が充填された前記多孔質領域の前記第２主面側は凹面状である、
   請求項１〜５のいずれかに記載の半導体試験治具。
7. 前記基台の前記第１主面の端部近傍は、面取り形成されている、
   請求項１〜６のいずれかに記載の半導体試験治具。
8. 前記基台の側面に取り付けられて前記基台を囲む補助部材を更に備える、
   請求項１〜７のいずれかに記載の半導体試験治具。
9. 前記補助部材の厚みは前記基台の厚みと異なる、
   請求項８に記載の半導体試験治具。
10. 前記基台に取り付けられて前記基台を囲む補助部材を更に備え、
    前記補助部材は前記チャックステージとの接触面に、Ｏリングを設置する溝を備える、
    請求項１又は２に記載の半導体試験治具。
11. 請求項１〜１０のいずれかに記載の半導体試験治具を用いた半導体試験方法であって、
    （ａ）前記半導体試験治具をチャックステージ上に載置する工程と、
    （ｂ）被測定物を前記半導体試験治具上に載置する工程と、
    （ｃ）前記被測定物を前記半導体試験治具に真空吸着する工程と、
    （ｄ）前記被測定物の電気的特性を測定する工程と、
    を備える、半導体試験方法。
12. 前記工程（ａ）の前に、
    （ｅ）多孔質領域を充填する多孔質材の厚みが夫々異なる複数の前記半導体試験治具を用意する工程と、
    （ｆ）被測定物の厚みに応じて一の前記半導体試験治具を選択する工程と、
    をさらに備える、
    請求項１１に記載の半導体試験方法。

Images