CN103456694B - 具有气隙的半导体器件及其制造方法 - Google Patents

具有气隙的半导体器件及其制造方法 Download PDF

Info

Publication number
CN103456694B
CN103456694B CN201210568238.5A CN201210568238A CN103456694B CN 103456694 B CN103456694 B CN 103456694B CN 201210568238 A CN201210568238 A CN 201210568238A CN 103456694 B CN103456694 B CN 103456694B
Authority
CN
China
Prior art keywords
air gap
bit line
covering
distance piece
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210568238.5A
Other languages
English (en)
Other versions
CN103456694A (zh
Inventor
金俊基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103456694A publication Critical patent/CN103456694A/zh
Application granted granted Critical
Publication of CN103456694B publication Critical patent/CN103456694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；以及在位线结构之间形成储存节点接触插塞。

Description

具有气隙的半导体器件及其制造方法
相关申请的交叉引用
本申请要求2012年5月31日提出的韩国专利申请No.10-2012-0058435的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件，更具体而言涉及一种具有气隙的半导体器件及其制造方法。
背景技术
一般而言，半导体器件包括多个第一导电层图案和多个第二导电层图案。每个第二导电层图案形成在第一导电层图案之间，但在第一导电层图案和第二导电层图案之间绝缘。第一导电层图案可以包括栅电极、位线和金属线。第二导电层图案可以包括接触插塞、储存节点接触插塞、位线接触插塞和通孔（via）。
随着半导体器件高度集成，第一导电层图案与第二导电层图案之间的距离变得越来越短。第一导电层图案与第二导电层图案之间的较窄的间隔可能会在第一导电层图案与第二导电层图案之间产生寄生电容。具体地，由于位线与储存节点接触插塞之间的寄生电容的增加，包括与储存节点接触插塞相邻的位线的动态随机存取存储（DRAM）器件可能会具有缓慢的操作速率和劣化的刷新特征。
为了减小寄生电容，可以最小化第一导电层图案与第二导电层图案之间的面对的面积，或要求保持导电层图案之间的距离。然而，由于半导体器件产品的尺寸缩减，在增加导电层图案之间的距离方面存在限制。同样地，为了缩小面对的面积所提出的一种方式是降低第一导电层图案或第二导电层图案的高度。然而，降低高度必然伴随导电层图案的电阻增加。
因此，减小寄生电阻的一种最好方式是减小绝缘层的介电常数。一般而言，使用氧化硅层和氮化硅层作为半导体器件的绝缘层。氧化硅层的介电常数（k）大约为4，且氮化硅层的介电常数（k）大约为7。
由于氧化硅层和氮化硅层仍具有高介电常数，因此在减小寄生电容方面是有限制的。近来，正在发展诸如氮化硅硼（SiBN）和氮化硅碳（SiCN）的一些具有较低介电常数的层，但它们的介电常数接近6，仍不够低。
发明内容
本发明的一个实施例涉及一种半导体器件及其制造方法，所述半导体器件在位线与储存节点接触插塞之间具有减小的寄生电容。
根据本发明的一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；以及在位线结构之间形成储存节点接触插塞。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；形成用于覆盖气隙的下部的气隙下覆盖层；以及在形成有气隙下覆盖层的位线结构之间形成储存节点接触插塞。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成覆盖层；在覆盖层之上形成间隔件层；通过选择性刻蚀间隔件层和覆盖层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；形成用于覆盖气隙的下部的气隙下覆盖层；以及在形成有气隙下覆盖层的位线结构之间形成储存节点接触插塞。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成第一间隔件层；在第一间隔件层之上形成覆盖层和第二间隔件层；选择性刻蚀第二间隔件层和覆盖层；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；形成用于覆盖气隙的下部的气隙下覆盖层；通过选择性刻蚀气隙下覆盖层和第一间隔件层来暴露出衬底的表面；以及在位线结构之间形成储存节点接触插塞。
根据本发明的另一个实施例，一种半导体器件包括：设置在衬底之上的多个位线结构；位于位线结构之间的多个储存节点接触插塞；形成在位线结构与储存节点接触插塞之间的气隙；覆盖间隔件，所述覆盖间隔件被配置成覆盖气隙的上部和位线结构的上部；间隔件，所述间隔件被配置成覆盖位线结构和覆盖间隔件；以及气隙下覆盖层，所述气隙下覆盖层被配置成覆盖间隔件的同时覆盖气隙的下部。
附图说明
图1是说明根据本发明的一个实施例的半导体器件的截面图。
图2A至2F是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
图3是说明根据本发明的一个实施例的半导体器件的截面图。
图4A和4B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
图5是说明根据本发明的一个实施例的半导体器件的截面图。
图6A和6B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
图7是说明根据本发明的一个实施例的半导体器件的截面图。
图8A至8F是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
图9是说明根据本发明的一个实施例的半导体器件的截面图。
图10A和10B是说明根据制造本发明的一个实施例的半导体器件的方法的截面图。
图11是说明根据本发明的一个实施例的半导体器件的截面图。
图12A和12B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
图13是说明根据本发明的一个实施例的半导体器件的截面图。
图14A至14G是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为限定为本文所提供的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图和实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
图1是说明根据本发明的一个实施例的半导体器件的截面图。
参照图1，在半导体衬底11之上形成有多个位线结构。每个位线结构中层叠有位线14和硬掩模层图案15。位线14可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。位线14可以由所述导电材料中的任一种导电材料组成，或位线14可以是层叠有所述导电材料中的至少两种导电材料的层叠结构。位线14可以是沿着任一方向伸展的线型。虽然在图中未示出，但是在半导体衬底11之上还可以形成下结构和层间电介质层。下结构可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可以包括氧化硅和氮化硅。层间电介质层可以覆盖下结构，且下结构可以是穿通层间电介质层的插塞。下结构可以在位线14的下方，且下结构可以暴露在位线14之间。例如，可以在位线14的下方形成隔离层12和有源区13。而且，虽然在图中未示出，可以形成诸如掩埋栅的栅结构。位线14可彼此之间以相同的间距规则地布置在半导体衬底11之上。
在多个位线14之间形成有储存节点接触插塞22。储存节点接触插塞22可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。储存节点接触插塞22可由所述导电材料中的任一种导电材料形成，或储存节点接触插塞22可以是层叠了所述导电材料中的至少两种导电材料的层叠结构。储存节点接触插塞22可以规则地布置在半导体衬底11之上。
在位线14与储存节点接触插塞22之间形成有间隔件17A。间隔件17A可以包括绝缘层。间隔件17A可以由具有低介电常数的材料形成，以减小位线14与储存节点接触插塞22之间的寄生电容。间隔件17A可以包括例如氮化硅（Si3N4）的氮化物。
在间隔件17A与位线14之间形成有如中空空间（empty space）的气隙20，且在气隙20的上部形成有覆盖间隔件16B。覆盖间隔件16B可以具有覆盖硬掩模层图案15的上侧壁和上部的分离形状。覆盖间隔件16B可以由具有与间隔件17A不同介电常数的材料形成。覆盖间隔件16B具有不影响位线14与储存节点接触插塞22之间的寄生电容的高度。可以通过去除每个覆盖间隔件16B的一部分来形成气隙20。由于气隙20具有介电常数“1”，因此可显著减小位线14与储存节点接触插塞22之间的寄生电容。覆盖间隔件16B覆盖气隙20的上部。
在储存节点接触插塞22的下方形成有气隙下覆盖层21，以密闭地密封气隙20的下部。气隙下覆盖层21可为硅层。可以经由选择性外延生长工艺来形成气隙下覆盖层21。结果，可以形成高架结构（elevated structure）。
根据图1，在位线14与储存节点接触插塞22之间形成有气隙20。气隙20的下部被气隙下覆盖层21密闭地密封。气隙20具有介电常数“1”，且气隙20可以显著减小位线14与储存节点接触插塞22之间的寄生电容。
根据本发明的一个实施例，不需要额外形成用于密闭地密封气隙20的覆盖层。换言之，由于通过从每个位线14的下部去除每个覆盖间隔件16B的一部分来形成气隙20，因此用于覆盖气隙20的覆盖间隔件16B被形成为自对准的。
同样地，气隙下覆盖层21不仅密闭地密封气隙20的下部，而且还防止位线14与储存节点接触插塞22电短路。
图2A至2F是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
参照图2A，在半导体衬底11之上形成隔离层12。经由浅沟槽隔离（ShallowTrenchIsolation，STI）工艺来形成隔离层12。隔离层12限定出多个有源区13。尽管图中未示出，但是在形成隔离层12之后可以执行形成掩埋栅BG的工艺。经由本领域技术人员熟知的工艺来形成掩埋栅。有源区13可以包括要与位线14耦接的有源区以及要与储存节点接触插塞22耦接的有源区。
随后，在所述多个有源区13中的一些有源区13的表面之上形成位线结构，所述位线结构中层叠了位线14和硬掩模层图案15。位线结构可以具有同时穿通有源区13和隔离层12的线型。硬掩模层图案15可以包括氮化硅。位线14可以包括导电材料，例如掺杂杂质的半导体材料、金属、金属氮化物和/或金属硅化物。位线14可由所述导电材料中的任一种导电材料形成，或位线14可以是层叠了所述导电材料中的至少两种导电材料的层叠结构。例如，位线14可以由选自多晶硅、钨、钛、铝、铜、钽、钴、硅、铁、镍及其组合中的一种形成。在本发明的本实施例中，位线14可以包括钨。位线14可以具有沿着任一方向拉伸的线型。位线14可以彼此之间以相同的距离规则地布置在半导体衬底11之上。位线14可以具有形成在隔离层12的表面上同时形成在有源区13的表面上的线形状。虽然未示出，还可以在位线14的下方形成插塞（未示出）。
可以经由以下方法形成位线14。在半导体衬底11之上形成第一导电层（未示出）。在第一导电层之上形成彼此之间以相同的距离规则地排列的线形状的线型硬掩模层图案15。使用硬掩模层图案15作为刻蚀阻挡层来刻蚀第一导电层。结果，形成位线14。可经由光刻工艺形成硬掩模层图案15。
参照图2B，在包括位线结构的衬底结构的轮廓之上形成间隔件层。间隔件层要用作位线间隔件。间隔件层可由选自硅、氮化钛、氮化硅、氧化硅以及氧氮化硅的材料形成。间隔件层可由所述材料中的任一种材料或层叠有所述材料中的两种或多种材料的层叠结构形成。
根据本发明的本实施例，可以通过层叠第一间隔件层16和第二间隔件层17来形成间隔件层。第一间隔件层16和第二间隔件层17可以由具有刻蚀选择性的材料形成。例如，第一间隔件层16可包括氧化硅，而第二间隔件层17可包括氮化硅。因此，间隔件层可以具有氧化物-氮化物（ON）的结构。可经由化学气相沉积（CVD）工艺沉积氧化硅。第二间隔件层17可经由物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺形成，已知这两种工艺具有较差的阶梯覆盖性。经由所述工艺，第二间隔件层17的上部可在位线结构的上边缘之上沉积得厚（参见附图标记“18”）。结果，可以得到称为悬垂（overhang）的轮廓。根据本发明的另一个实施例，保形地沉积第二间隔件层17，然后可以在位线结构之上形成尤其厚的第三间隔件层（未示出）。例如，第三间隔件层可经由PVD工艺或PECVD工艺形成。第三间隔件层可以包括氮化硅或可在刻蚀掉氮化硅和氧化硅时保护位线结构的上部的材料。例如，第三间隔件层可以包括金属。根据本发明的另一个实施例，第一间隔件层16可以包括氮化钛（TiN），且第二间隔件层17可以包括氧化物或氮化物。因此，第一间隔件层16和第二间隔件层17可以具有TiN-氧化物（TO）的结构或TiN-氮化物（TN）的结构。
参照图2C，通过选择性去除第一间隔件层16和第二间隔件层17来暴露出半导体衬底11位于位线结构之间的表面。可以执行回蚀工艺来从半导体衬底11的表面去除第一间隔件层16和第二间隔件层17。在回蚀工艺之后，可以形成覆盖间隔件16A和间隔件17A。覆盖间隔件16A和间隔件17A可以保留在每个位线结构的上部和两个侧壁中。在回蚀工艺期间，在硬掩模层图案15的上部中并未暴露出覆盖间隔件16A。可以在位线14的下侧壁中暴露出覆盖间隔件16A，参见附图标记“19”。
参照图2D，选择性去除每个覆盖间隔件16A的一部分。由于间隔件17A和覆盖间隔件16A由具有刻蚀选择性的材料形成，因此通过使用可仅选择性刻蚀覆盖间隔件16A的化学品来去除每个覆盖间隔件16A的一部分。当覆盖间隔件16A由氧化硅形成时，可使用包括氟化氢（HF）的化学品。当覆盖间隔件16A由氮化硅形成时，可使用包括磷酸（H3PO4）的化学品。当覆盖间隔件16A由氮化钛形成时，可使用包括硫酸（H2SO4）和过氧化氢（H2O2）的混合溶液的化学品。
经由湿法刻蚀工艺，从位线14的下部刻蚀覆盖间隔件16A。当去除覆盖间隔件16A时，由于刻蚀间隔件17A与覆盖间隔件16A的刻蚀选择性不同，间隔件17A未被刻蚀。同样地，由于隔离层12与覆盖间隔件16A的刻蚀选择性不同，隔离层12未被刻蚀。
如上所述，当从位线14的下侧壁刻蚀每个覆盖间隔件16A的一部分时，形成气隙20，所述气隙是位线14与间隔件17A之间的中空空间。在形成气隙20之后，从上述部分刻蚀每个覆盖间隔件16A的一部分的工艺获得的覆盖间隔件16B被形成为包围硬掩模层图案15的上部和上侧壁的分离结构。结果，间隔件17A将覆盖间隔件16B覆盖，且气隙20位于覆盖间隔件16B的下方。覆盖间隔件16B具有包围硬掩模层图案15的上部和上侧壁的分离结构。气隙20的高度可以至少与位线14的上表面相同或更高。
参照图2E，在形成有气隙20的位线结构之间的半导体衬底11之上形成气隙下覆盖层21。气隙下覆盖层21可经由选择性外延生长（Selective Epitaxial Growth，SEG）工艺形成。例如，气隙下覆盖层21可为硅层。气隙下覆盖层21密闭地密封气隙20的下部。而且，当稍后形成储存节点接触插塞时，气隙下覆盖层21防止储存节点接触插塞与位线14电短路。
参照图2F，为了填隙而在位线结构之间的气隙下覆盖层21之上形成导电层。随后，通过将导电层平坦化来形成储存节点接触插塞22。平坦化工艺停止在间隔件17A。
储存节点接触插塞22可以是导电层，所述导电层包括导电材料，例如掺杂杂质的半导体材料、金属、金属氮化物和金属硅化物。储存节点接触插塞22可由所述导电材料中的任一种导电材料形成，或储存节点接触插塞22可以具有层叠了所述导电材料中的至少两种导电材料的层叠结构。根据本发明的本实施例，储存节点接触插塞22可以包括多晶硅。
图3是说明根据本发明的一个实施例的半导体器件的截面图。
参照图3，在半导体衬底11之上形成有多个位线结构。每个位线结构包括层叠在其中的位线14和硬掩模层图案15。位线14可以包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。位线14可由所述导电材料中的任一种导电材料形成，或位线14可以是层叠了所述导电材料中的至少两种导电材料的层叠结构。位线14可以是沿着任一方向伸展的线型。尽管图中未示出，还可以在半导体衬底11之上形成下结构和层间电介质层。下结构可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可以包括氧化硅和氮化硅。层间电介质层可以覆盖下结构，且下结构可以是穿通层间电介质层的插塞。下结构可以在位线14的下方，且下结构可以暴露在位线14之间。例如，可以在位线14的下方形成隔离层12和有源区13。而且，尽管图中未示出，可形成例如掩埋栅的栅结构。位线14可彼此之间以相同的间距规则地布置在半导体衬底11之上。
在多个位线14之间形成有储存节点接触插塞24A。储存节点接触插塞24A可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。储存节点接触插塞24A可由所述导电材料中的任一种导电材料形成，或储存节点接触插塞24A可以是层叠了所述导电材料中的两种或多种导电材料的层叠结构。储存节点接触插塞24A可规则地布置在半导体衬底11之上。
在位线14与储存节点接触插塞24A之间形成有间隔件17A。间隔件17A可以包括绝缘层。间隔件17A可以由具有低介电常数的材料形成，以减小位线14与储存节点接触插塞24A之间的寄生电容。间隔件17A可以包括例如氮化硅（Si3N4）的氮化物。
在间隔件17A与位线14之间形成有气隙20。在气隙20的上部形成有覆盖间隔件16B。覆盖间隔件16B可以具有覆盖硬掩模层图案15的上侧壁和上部的分离形状。覆盖间隔件16B可以由具有与间隔件17A不同介电常数的材料形成。覆盖间隔件16B具有不影响位线14与储存节点接触插塞24A之间的寄生电容的高度。可以通过去除每个覆盖间隔件16B的一部分来形成气隙20。由于气隙20具有介电常数“1”，因此可显著减小位线14与储存节点接触插塞24A之间的寄生电容。覆盖间隔件16B覆盖气隙20的上部。
在储存节点接触插塞24A与间隔件17A之间形成有间隔件型的气隙下覆盖层23A，以密闭地密封气隙20的下部。气隙下覆盖层23A可以为硅层。气隙下覆盖层23A可以形成在有源区13和隔离层12之上。
根据图3，气隙20被形成在位线14与储存节点接触插塞24A之间。气隙20的下部被气隙下覆盖层23A密闭地密封。由于气隙20具有介电常数“1”，因此气隙20可以显著减小位线14与储存节点接触插塞24A之间的寄生电容。
根据本发明的本实施例，不需要额外形成被配置为密闭地密封气隙20的覆盖层。换言之，由于通过从每个位线14的下部去除每个覆盖间隔件16B的一部分来形成气隙20系，因此用于覆盖气隙20的覆盖间隔件16B被形成为自对准的。
同样地，气隙下覆盖层23A不仅密闭地密封气隙20的下部，而且还防止位线14与储存节点接触插塞24A电短路。
图4A和4B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。除了形成气隙下覆盖层的工艺之外，可如上文所述的实施例一样执行制造工艺。
换言之，在形成气隙20之后，如图4A所示，在包括形成有气隙20的位线结构的半导体衬底11的轮廓之上形成气隙下覆盖层23。气隙下覆盖层23可以包括多晶硅。气隙下覆盖层23可经由低压化学气相沉积（LPCVD）工艺形成。
气隙下覆盖层23密闭地密封气隙20的下部。而且，当形成储存节点接触插塞时，气隙下覆盖层23防止储存节点接触插塞与位线14电短路。
随后，在气隙下覆盖层23之上形成导电层24。结果，导电层24可以间隙填充位线结构之间的间隔。导电层24可由选自掺杂杂质的多晶硅、金属、金属氮化物以及金属硅化物的材料形成。导电层24可以由所述材料中的任一种材料形成，或导电层24可以具有层叠了所述材料中的两种或多种材料的层叠结构。
参照图4B，将导电层24平坦化。对导电层24的平坦化停止在位线结构的上部的间隔件17A的表面。结果，在位线结构之间形成储存节点接触插塞24A。在间隔件17A与储存节点接触插塞24A之间形成气隙下覆盖层23A。
图5是说明根据本发明的一个实施例的半导体器件的截面图。
参照图5，在半导体衬底11之上形成有多个位线结构。每个位线结构包括层叠在其中的位线14和硬掩模层图案15。位线14可以包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。位线14可由所述导电材料中的任一种导电材料形成或者由层叠了所述导电材料中的两种或多种导电材料的层叠结构形成。位线14可以是沿着任一方向伸展的线型。尽管图中未示出，还可以在半导体衬底11之上形成下结构和层间电介质层。下结构可包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。层间电介质层可以包括氧化硅和氮化硅。层间电介质层可以覆盖下结构，且下结构可以是穿通层间电介质层的插塞。下结构可以形成在位线14的下方。下结构可以暴露在位线14之间。例如，可以在位线14的下方形成隔离层12和有源区13。而且，尽管图中未示出，可以形成诸如掩埋栅的栅结构。位线14可彼此之间以相同的间距规则地布置在半导体衬底11之上。
在多个位线14之间形成储存节点接触插塞26。储存节点接触插塞26可以包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。储存节点接触插塞26可以由所述导电材料中的任一种导电材料形成或者由包括所述导电材料中的两种或多种导电材料的层叠结构形成。储存节点接触插塞26可规则地布置在半导体衬底11之上。
在位线14与储存节点接触插塞26之间形成有间隔件17A。间隔件17A可以包括绝缘层。间隔件17A可以由具有低介电常数的材料形成，以减小位线14与储存节点接触插塞26之间的寄生电容。间隔件17A可以包括例如氮化硅（Si3N4）的氮化物。
在间隔件17A与位线14之间形成有气隙20。在气隙20的上部形成有覆盖间隔件16B。覆盖间隔件16B可以具有覆盖硬掩模层图案15的上侧壁和上部的分离形状。覆盖间隔件16B可以由具有与间隔件17A不同介电常数的材料形成。覆盖间隔件16B具有不影响位线14与储存节点接触插塞26之间的寄生电容的高度。可以通过去除每个覆盖间隔件16B的一部分来形成气隙20。由于气隙20具有介电常数“1”，因此可显著减小位线14与储存节点接触插塞26之间的寄生电容。覆盖间隔件16B覆盖气隙20的上部。
在储存节点接触插塞26与间隔件17A之间形成有间隔件型的气隙下覆盖层25A，以密闭地密封气隙20的下部。气隙下覆盖层25A可为硅层。气隙下覆盖层25A可以形成在有源区13和隔离层12之上。
根据图5，在位线14与储存节点接触插塞26之间形成有气隙20。气隙20的下部被气隙下覆盖层25A密闭地密封。气隙20具有介电常数“1”，因此气隙20可以显著减小位线14与储存节点接触插塞26之间的寄生电容。
根据本发明的本实施例，不需要额外形成用于密闭地密封气隙20的覆盖层。换言之，由于气隙20是通过从每个位线14的下部去除每个覆盖间隔件16B的一部分而形成的，因此用于覆盖气隙20的覆盖间隔件16B被形成为自对准的。
同样地，气隙下覆盖层25A不仅密闭地密封气隙20的下部，而且还防止位线14和储存节点接触插塞26电短路。
图6A和6B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。除了形成气隙下覆盖层的工艺之外，可类似于上文所述的实施例来执行制造工艺。
换言之，在形成气隙20之后，如图6A所示，在包括形成有气隙20的位线结构的半导体衬底11的轮廓之上形成气隙下覆盖层25。气隙下覆盖层25可为绝缘层，诸如氧化物层和氮化物层。可以经由物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺形成气隙下覆盖层23，已知物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺是具有较差的阶梯覆盖性的工艺。经由所述工艺，将气隙下覆盖层25的上部在位线结构的上边缘之上沉积得厚。结果，可获得称为悬垂的轮廓。
随后，选择性刻蚀气隙下覆盖层25。结果，暴露出半导体衬底11位于位线结构之间的表面。可以执行回蚀工艺来从半导体衬底11的表面去除气隙下覆盖层25。在回蚀工艺之后，形成覆盖间隔件17A的气隙下覆盖层25A。气隙下覆盖层25A保留在每个位线结构的上部和两个侧壁。在回蚀工艺期间，间隔件17A在硬掩模层图案15的上部中并未暴露。
气隙下覆盖层25A密闭地密封气隙20的下部。当形成储存节点接触插塞时，气隙下覆盖层25A防止储存节点接触插塞和位线14电短路。
参照图6B，在气隙下覆盖层25A之上形成导电层（未示出）。结果，将导电层平坦化。对导电层的平坦化停止在气隙下覆盖层25A。结果，形成储存节点接触插塞26。储存节点接触插塞26可以包括由掺杂杂质的多晶硅、金属、金属氮化物或金属硅化物形成的第二导电层。储存节点接触插塞26可以由所述材料中的任一种材料或包括所述材料中的两种或多种材料的层叠结构形成。
图7是说明根据本发明的一个实施例的半导体器件的截面图。
参照图7，在半导体衬底31之上形成有多个位线结构。每个位线结构包括层叠在其中的位线34和硬掩模层图案35。位线34可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。位线34可以由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。位线34可以是沿着任一方向伸展的线型。尽管图中未示出，还可以在半导体衬底31之上形成下结构和层间电介质层。下结构可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可以包括氧化硅和氮化硅。层间电介质层可以覆盖下结构。下结构可以是穿通层间电介质层的插塞。下结构可以形成在位线34的下方。下结构可以暴露在位线34之间。例如，可以在位线34的下方形成隔离层32和有源区33。而且，尽管图中未示出，可形成例如掩埋栅的栅极结构。位线34可彼此之间以相同的间距规则地布置在半导体衬底11之上。
在多个位线34之间形成有储存节点接触插塞43A。储存节点接触插塞43A可包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。储存节点接触插塞43A可由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。
在位线34与储存节点接触插塞43A之间形成有包括第一间隔件36A和第二间隔件38A的间隔件。第一间隔件36A和第二间隔件38A可以包括绝缘层。第一间隔件36A和第二间隔件38A可由具有低介电常数的材料形成，以减小位线34与储存节点接触插塞43A之间的寄生电容。第一间隔件36A和第二间隔件38A可以包括例如氮化硅（Si3N4）的氮化物。
在第一间隔件36A与第二间隔件38A之间形成有气隙41。在气隙41的上部形成有覆盖间隔件37B。覆盖间隔件37B可具有分离形状，其可覆盖硬掩模层图案35的上侧壁和上部。覆盖间隔件37B可由具有与第一间隔件36A和第二间隔件38A不同介电常数的材料形成。覆盖间隔件37B具有不影响位线34与储存节点接触插塞43A之间的寄生电容的高度。可通过去除每个覆盖间隔件37B的一部分来形成气隙41。覆盖间隔件37B覆盖气隙41的上部。
在储存节点接触插塞43A的下方形成有气隙下覆盖层42，以密闭地密封气隙41的下部。气隙下覆盖层42可以是硅层。可经由选择性外延生长工艺形成气隙下覆盖层42。
如上文所述，在位线34与储存节点接触插塞43A之间形成有具有气隙41的间隔件。气隙41的下部被气隙下覆盖层42密闭地密封。气隙41减小位线34与储存节点接触插塞43A之间的寄生电容。由于气隙41具有介电常数“1”，因此气隙41可显著减小位线34与储存节点接触插塞43A之间的寄生电容。
根据本发明的本实施例，不需要额外形成用于密闭地密封气隙41的覆盖层。换言之，由于通过从每个位线34的下部去除每个覆盖间隔件37A的一部分来形成气隙41，因此用于覆盖气隙41的覆盖间隔件37B被形成为自对准的。
同样地，气隙下覆盖层42不仅密闭地密封气隙41的下部，而且还防止位线34与储存节点接触插塞43A短路。
图8A至8F是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。
参照图8A，在半导体衬底31之上形成隔离层32。经由浅沟槽隔离（STI）工艺形成隔离层32。隔离层32限定出多个有源区33。尽管图中未示出，可在形成隔离层32之后执行形成掩埋栅BG的工艺。掩埋栅经由本领域技术人员熟知的工艺形成。有源区33可以包括要与位线34耦接的有源区和要与储存节点接触插塞43A耦接的其它有源区。
随后，在所述多个有源区33中的一些有源区33的表面之上形成层叠了位线34和硬掩模层图案35的位线结构。位线结构可以具有同时穿通有源区33和隔离层32的线型。硬掩模层图案35可以包括氮化硅。位线34可以包括导电材料，例如掺杂杂质的半导体材料、金属、金属氮化物和/或金属硅化物。位线34可由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。例如，位线34可由选自多晶硅、钨、钛、铝、铜、钽、钴、硅、铁、镍及其组合的一种形成。在本发明的本实施例中，位线34可以包括钨。位线34可以具有沿着任一方向伸展的线型。位线34可彼此之间以相同的间距规则地布置在半导体衬底31之上。位线34可以具有形成在隔离层32的表面之上同时形成在有源区33的表面之上的线形状。虽然未示出，还可以在位线34的下方形成插塞（未示出）。
可经由如下方法形成位线34。在半导体衬底31之上形成第一导电层（未示出）。线型硬掩模层图案35被形成为彼此之间以相同的距离规则排列在第一导电层之上的线形状。使用硬掩模层图案35作为刻蚀阻挡层来刻蚀第一导电层。结果，形成位线34。可经由光刻工艺形成硬掩模层图案35。
参照图8B，在包括位线结构的衬底结构的轮廓之上形成间隔件层。间隔件层要用作位线间隔件。间隔件层可由选自硅、氮化钛、氮化硅、氧化硅以及氧氮化硅的材料形成。间隔件层可由所述材料中的任一种材料或包括所述材料中的两种或多种材料的层叠结构形成。
可以通过层叠第一间隔件层36、第二间隔件层37和第三间隔件层38来形成间隔件层。第一间隔件层36和第三间隔件层38可由相同材料形成。第二间隔件层37可由对于第一间隔件层36和第三间隔件层38具有刻蚀选择性的材料形成。例如，第一间隔件层36和第三间隔件层38可以包括氮化硅，而第二间隔件层37可以包括氧化硅。因此，间隔件层可具有氮化物-氧化物-氮化物（NON）的结构。可经由化学气相沉积（CVD）工艺沉积氧化硅，并可使用将氮化硅的一部分氧化的方法。可经由物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺来形成第三间隔件层38，已知物理气相沉积（PVD）工艺和等离子体增强化学气相沉积（PECVD）工艺是具有较差的阶梯覆盖性的工艺。经由所述工艺，可以将第三间隔件层38的上部在位线结构的上边缘之上沉积得厚（参见附图标记“39”）。结果，可获得称为悬垂的轮廓。根据本发明的另一个实施例，保形地沉积第三间隔件层38。可以在位线结构之上形成尤其厚的第四间隔件层（未示出）。例如，可经由PVD工艺或PECVD工艺形成第四间隔件层。第四间隔件层可包括氮化硅或可在刻蚀掉氮化硅和氧化硅时保护位线结构的上部的材料。例如，第四间隔件层可以包括金属。根据本发明的另一个实施例，第一间隔件层36和第三间隔件层38可以包括氧化硅（SiO2），且第二间隔件层37可以包括氮化钛（TiN）。因此，间隔件层可以具有氧化物-TiN-氧化物（OTO）的结构。
参照图8C，通过选择性去除间隔件层来暴露出位于位线结构之间的半导体衬底31的表面。可以执行回蚀工艺，以从半导体衬底31的表面去除间隔件层。在回蚀工艺之后，形成包括第一间隔件36A、覆盖间隔件37A和第二间隔件38A的间隔件。间隔件可以保留在每个位线结构的上部和两个侧壁。在回蚀工艺期间，在硬掩模层图案35的上部不暴露出覆盖间隔件37A。可以在位线34的下侧壁暴露出覆盖间隔件37A（参见附图标记“40”）。间隔件具有氮化物-氧化物-氮化物（NON）的结构，且氮化硅保护氧化硅避免暴露。
参照图8D，选择性去除间隔件的每个覆盖间隔件37A的一部分。当第一间隔件36A和第二间隔件38A为氮化硅而覆盖间隔件37A包括氧化硅时，可经由湿法刻蚀工艺选择性去除覆盖间隔件37A。湿法刻蚀工艺可使用包括氟化氢（HF）的化学品执行。当间隔件具有氧化物-TiN-氧化物（OTO）结构时，使用能够选择性去除氮化钛的化学品。例如，包括硫酸（H2SO4）和过氧化氢（H2O2）的混合溶液的化学品可用于选择性去除氮化钛。
经由湿法刻蚀工艺，从位线34的下部刻蚀覆盖间隔件37A。当去除覆盖间隔件37A时，第一间隔件36A和第二间隔件38A由于它们的刻蚀选择性而不被刻蚀。
如上所述，当从位线34的下侧壁刻蚀每个覆盖间隔件37A的一部分时，形成具有气隙41的间隔件。间隔件可以覆盖每个硬掩模层图案35的上部和两个侧壁。形成气隙41，所述气隙是第一间隔件36A与第二间隔件38A之间的中空间隔。在形成气隙41之后，覆盖间隔件37B在第一间隔件36A与第二间隔件38A之间被形成为包围硬掩模层图案35的上部和上侧壁的分离结构。结果，间隔件覆盖布置有气隙41的覆盖间隔件37B。覆盖间隔件37B具有包围硬掩模层图案35的上部和上侧壁的分离结构。气隙41的高度可以与位线34的上表面相同或更高。
参照图8E，在形成有气隙41的位线结构之间的半导体衬底31之上形成气隙下覆盖层42。气隙下覆盖层42可以经由选择性外延生长（SEG）工艺形成。例如，气隙下覆盖层42可为硅层。换言之，可通过经由SEG工艺形成硅层来形成气隙下覆盖层42。气隙下覆盖层42密闭地密封气隙41的下部。同样地，当稍后形成储存节点接触插塞时，气隙下覆盖层42防止储存节点接触插塞和位线34电短路。
随后，在气隙下覆盖层42之上形成导电层43。结果，位线结构之间的间隔可以被导电层43间隙填充。导电层43可包括导电层，例如掺杂杂质的多晶硅、金属、金属氮化物和金属硅化物。导电层43可由所述材料中的任一种材料或包括所述材料中的两种或多种材料的层叠结构形成。
参照图8F，将导电层43平坦化。平坦化工艺停止在间隔件，尤其停止在第二间隔件38A。结果，形成储存节点接触插塞43A。
如上文所述，当形成储存节点接触插塞43A时，形成位于位线34与储存节点接触插塞43A之间的具有气隙41的间隔件。气隙下覆盖层42密闭地密封气隙41的下部。气隙41可以减小位线34与储存节点接触插塞43A之间的寄生电容。由于气隙41具有介电常数“1”，因此气隙41可显著减小位线34与储存节点接触插塞43A之间的寄生电容。
根据本发明的本实施例，不需要额外形成用于密闭地密封气隙41的覆盖层。换言之，由于通过从每个位线34的下部去除每个覆盖间隔件37A的一部分来形成气隙41，因此用于覆盖气隙41的覆盖间隔件37B被形成为自对准的。
同样地，气隙下覆盖层42不仅密闭地密封气隙41的下部，而且还防止位线34和储存节点接触插塞43A短路。
图9是说明根据本发明的一个实施例的半导体器件的截面图。
参照图9，在半导体衬底31之上形成有多个位线结构。每个位线结构包括层叠在其中的位线34和硬掩模层图案35。位线34可以包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。位线34可由所述导电材料中的任何一种导电材料形成，或位线34可以是层叠了所述导电材料中的至少两种导电材料的层叠结构。位线34可以是沿着任一方向伸展的线型。尽管图中未示出，还可以形成在半导体衬底31之上形成下结构和层间电介质层。下结构可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可包括氧化硅和氮化硅。层间电介质层可以覆盖下结构，且下结构可以是穿通层间电介质层的插塞。下结构可以形成在位线34的下方，且下结构可以暴露在位线34之间。例如，可以在位线34的下方形成位于有源区33之间的隔离层32。同样地，尽管图中未示出，可以形成例如掩埋栅的栅结构。位线34可彼此之间以相同的间距规则地布置在半导体衬底31之上。
在所述多个位线34之间形成有储存节点接触插塞45A。储存节点接触插塞45A可以包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。储存节点接触插塞45A可以由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。
在位线34与储存节点接触插塞45A之间形成有包括第一间隔件36A和第二间隔件38A的间隔件。第一间隔件36A和第二间隔件38A可包括绝缘层。第一间隔件36A和第二间隔件38A可由具有低介电常数的材料形成，以减小位线34与储存节点接触插塞45A之间的寄生电容。第一间隔件36A和第二间隔件38A可以包括例如氮化硅（Si3N4）的氮化物。
在第一间隔件36A与第二间隔件38A之间形成有气隙41。在气隙41的上部形成有覆盖间隔件37B。覆盖间隔件37B可具有覆盖硬掩模层图案35的上侧壁和上部的分离形状。覆盖间隔件37B可由具有与第一间隔件36A和第二间隔件38A不同介电常数的材料形成。覆盖间隔件37B具有不影响位线34与储存节点接触插塞45A之间的寄生电容的高度。可通过去除每个覆盖间隔件37B的一部分来形成气隙41。覆盖间隔件37B覆盖气隙41的上部。
在第二间隔件38A的侧壁上形成有气隙下覆盖层44A，以密闭地密封气隙41的下部。气隙下覆盖层44A可为硅层。
如上所述，在位线34与储存节点接触插塞45A之间形成有具有气隙41的间隔件。气隙41的下部被气隙下覆盖层44A密闭地密封。气隙41减小位线34与储存节点接触插塞45A之间的寄生电容。由于气隙41具有介电常数“1”，因此气隙41可显著减小位线34与储存节点接触插塞45A之间的寄生电容。
根据本发明的本实施例，不需要额外形成用于密闭地密封气隙41的覆盖层。换言之，由于通过从每个位线34的下部去除每个覆盖间隔件37A的一部分来形成气隙41，因此用于覆盖气隙41的覆盖间隔件37B被形成为自对准的。
同样地，气隙下覆盖层44A不仅密闭地密封气隙41的下部，而且还防止位线34与储存节点接触插塞45A电短路。
图10A和10B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。除了形成气隙下覆盖层的工艺之外，可类似于上文所述的实施例来执行制造工艺。
换言之，在形成气隙41之后，如图10A所示，在包括形成有气隙41的位线结构的半导体衬底31的轮廓之上形成气隙下覆盖层44。气隙下覆盖层44可为多晶硅层。气隙下覆盖层44可经由低压化学气相沉积（LPCVD）工艺形成。
气隙下覆盖层44密闭地密封气隙41的下部。当形成储存节点接触插塞时，气隙下覆盖层44防止储存节点接触插塞和位线34电短路。
随后，在气隙下覆盖层44之上形成导电层45。结果，导电层45可以间隙填充位线结构之间的间隔。导电层45可以包括由掺杂杂质的多晶硅、金属、金属氮化物以及金属硅化物形成的导电层。导电层可由所述材料中的任一种材料或含有所述材料中的两种或多种材料的层叠结构形成。
参照图10B，将导电层45平坦化。对导电层45和气隙下覆盖层44的平坦化停止在位线结构的上部的第二间隔件38A的表面。结果，在位线结构之间形成储存节点接触插塞45A。在第二间隔件38A与储存节点接触插塞45A之间形成气隙下覆盖层44A。
图11是说明根据本发明的一个实施例的半导体器件的截面图。
参照图11，在半导体衬底31之上形成有多个位线结构。每个位线结构包括层叠在其中的位线34和硬掩模层图案35。位线34可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。位线34可以由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。位线34可为线形。尽管图中未示出，还可以在半导体衬底31之上形成下结构和层间电介质层。下结构可包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可包括氧化硅和氮化硅。层间电介质层可覆盖下结构，且下结构可以是穿通层间电介质层的插塞。下结构可以形成在位线34的下方，且下结构可以暴露在位线34之间。例如，可以在位线34的下方形成隔离层32和有源区33。同样地，尽管图中未示出，可以形成例如掩埋栅的栅结构。位线34可彼此之间以相同的间距规则地布置在半导体衬底31之上。
在多个位线34之间形成有储存节点接触插塞47。储存节点接触插塞47可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。储存节点接触插塞47可以由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。
在位线34与储存节点接触插塞47之间形成有包括第一间隔件36A和第二间隔件38A的间隔件。第一间隔件36A和第二间隔件38A可包括绝缘层。第一间隔件36A和第二间隔件38A可由具有低介电常数的材料形成，以减小位线34与储存节点接触插塞47之间的寄生电容。第一间隔件36A和第二间隔件38A可包括例如氮化硅（Si3N4）的氮化物。
在第一间隔件36A与第二间隔件38A之间形成有气隙41，且在气隙41的上部形成有覆盖间隔件37B。覆盖间隔件37B可具有覆盖硬掩模层图案35的上侧壁和上部的分离形状。覆盖间隔件37B可由具有与第一间隔件36A和第二间隔件38A不同的介电常数的材料形成。覆盖间隔件37B具有不影响位线34与储存节点接触插塞47之间的寄生电容的高度。可通过去除每个覆盖间隔件37B的一部分来形成气隙41。覆盖间隔件37B覆盖气隙41的上部。
在第二间隔件38A的侧壁上形成有气隙下覆盖层46A，以密闭地密封气隙41的下部。气隙下覆盖层46A可为绝缘层，例如，氧化物层和氮化物层。气隙下覆盖层46A在第二间隔件38A的上部覆盖每个位线结构的上表面和两个侧壁。
如上文所述，在位线34与储存节点接触插塞47之间形成了具有气隙41的间隔件。气隙41的下部被气隙下覆盖层46A密闭地密封。由于气隙41具有介电常数“1”，因此气隙41可减小位线34与储存节点接触插塞47之间的寄生电容。
根据本发明的本实施例，不需要额外形成用于密闭地密封气隙41的覆盖层。换言之，由于通过从每个位线34的下部去除每个覆盖间隔件37A的一部分来形成气隙41，因此用于覆盖气隙41的覆盖间隔件37B被形成为自对准的。
同样地，气隙下覆盖层46A不仅密闭地密封气隙41的下部，而且还防止位线34和储存节点接触插塞47电短路。
图12A和12B是说明制造根据本发明的一个实施例的半导体器件的方法的截面图。除了形成气隙下覆盖层的工艺之外，可类似于上文所述的实施例来执行制造工艺。
换言之，在形成气隙41之后，如图12A所示，在包括形成有气隙41的位线结构的半导体衬底31的轮廓之上形成气隙下覆盖层46。气隙下覆盖层46可为绝缘层，例如氧化物层和氮化物层。可以经由物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺形成气隙下覆盖层46，已知物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺是具有较差的阶梯覆盖性的工艺。经由所述工艺，气隙下覆盖层46在位线结构的上部和上边缘中被沉积得厚。结果，可以获得称为悬垂的轮廓。
随后，选择性刻蚀气隙下覆盖层46。结果，暴露出位于位线结构之间的半导体衬底31的表面。可执行回蚀工艺来从半导体衬底31的表面去除气隙下覆盖层46。在回蚀工艺之后，形成覆盖第二间隔件38A的气隙下覆盖层46A。气隙下覆盖层46A保留在每个位线结构的上部和两个侧壁。在回蚀工艺期间，在硬掩模层图案35的上部中并未暴露出第二间隔件38A。
气隙下覆盖层46A密闭地密封气隙41的下部。当形成储存节点接触插塞时，气隙下覆盖层46A可以防止储存节点接触插塞和位线34电短路。
参照图12B，在包括气隙下覆盖层46A的衬底结构的轮廓之上形成导电层（未示出）。结果，将导电层平坦化。对导电层的平坦化停止在气隙下覆盖层46A。结果，形成储存节点接触插塞47。储存节点接触插塞47可包括由掺杂杂质的多晶硅、金属、金属氮化物或金属硅化物形成的导电层。储存节点接触插塞47可由所述材料中的任一种材料或含有所述材料中的两种或多种材料的层叠结构形成。
图13是说明根据本发明的一个实施例的半导体器件的截面图。
参照图13，在半导体衬底31之上形成有多个位线结构。每个位线结构包括层叠在其中的位线34和硬掩模层图案35。位线34可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。位线34可由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。位线34可为线形式。尽管图中未示出，还可以在半导体衬底31之上形成下结构和层间电介质层。下结构可以包括导电材料，例如多晶硅、金属、金属氮化物以及金属硅化物。层间电介质层可以包括氧化硅和氮化硅。层间电介质层可覆盖下结构。下结构可以是穿通层间电介质层的插塞。下结构可形成在位线34的下方。下结构可暴露在位线34之间。例如，可以在位线34的下方形成隔离层32和有源区33。同样地，尽管图中未示出，可形成例如掩埋栅的栅结构。位线34可彼此之间以相同的间隔规则地布置在半导体衬底31之上。
在所述多个位线34之间形成有储存节点接触插塞49。储存节点接触插塞49可包括导电材料，例如多晶硅、金属、金属氮化物和金属硅化物。储存节点接触插塞49可由所述导电材料中的任一种导电材料或包括所述导电材料中的两种或多种导电材料的层叠结构形成。
在位线34与储存节点接触插塞49之间形成有包括第一间隔件36A和第二间隔件38A的间隔件。第一间隔件36A和第二间隔件38A可包括绝缘层。第一间隔件36A和第二间隔件38A可由具有低介电常数的材料形成，以减小位线34与储存节点接触插塞49之间的寄生电容。第一间隔件36A和第二间隔件38A可包括例如氮化硅（Si3N4）的氮化物。
在第一间隔件36A与第二间隔件38A之间形成有气隙41，且在气隙41的上部形成有覆盖间隔件37B。覆盖间隔件37B可具有覆盖硬掩模层图案35的上侧壁和上部的分离形状。覆盖间隔件37B可由具有与第一间隔件36A和第二间隔件38A不同的介电常数的材料形成。覆盖间隔件37B具有不影响位线34与储存节点接触插塞49之间的寄生电容的高度。可通过去除每个覆盖间隔件37B的一部分来形成气隙41。覆盖间隔件37B覆盖气隙41的上部。
在包括第二间隔件38A的每个位线结构的上表面和两个侧壁上形成有气隙下覆盖层48A，以密闭地密封气隙41的下部。气隙下覆盖层48A可为绝缘层，例如，氧化物层和氮化物层。
如上文所述，在位线34与储存节点接触插塞49之间形成了具有气隙41的间隔件。气隙41的下部被气隙下覆盖层48A密闭地密封。由于气隙41具有介电常数“1”，因此气隙41可减小位线34与储存节点接触插塞49之间的寄生电容。
根据本发明的一个实施例，不需要额外形成用于密闭地密封气隙41的覆盖层。换言之，由于通过从每个位线34的下部去除每个覆盖间隔件37A的一部分来形成气隙41，因此用于覆盖气隙41的覆盖间隔件37B被形成为自对准。
同样地，气隙下覆盖层48A不仅密闭地密封气隙41的下部，而且还防止位线34与储存节点接触插塞49电短路。
图14A至14G是说明根据制造本发明的一个实施例的半导体器件的方法的截面图。
参照图14A，在半导体衬底31之上形成隔离层32。经由浅沟槽隔离（STI）工艺形成隔离层32。隔离层32限定出多个有源区33。尽管图中未示出，可在形成隔离层32之后执行形成掩埋栅BG的工艺。经由本领域技术人员已知的工艺形成掩埋栅。有源区33可以包括要与位线耦接的有源区以及要与储存节点接触插塞耦接的其它有源区。
随后，在所述多个有源区33中的一些有源区33的表面上形成层叠有位线34和硬掩模层图案35的位线结构。位线结构可具有同时穿通有源区33和隔离层32的线的形式。硬掩模层图案35可包括氮化硅。位线34可包括导电材料，例如掺杂杂质的半导体材料、金属、金属氮化物和/或金属硅化物。位线34可由所述导电材料中的任一个或所述导电材料中的两种或多种导电材料的层叠结构形成。例如，位线34可由选自多晶硅、钨、钛、铝、铜、钽、钴、硅、铁、镍及其组合中的一种形成。在本发明的本实施例中，位线34可以包括钨。位线34可具有沿着任一方向伸展的线的形式。位线34可彼此之间以相同的间距规则地布置在半导体衬底31之上。位线34可具有形成在隔离层32的表面上同时形成在有源区33的表面上的线形状。虽然未示出，还可以在位线34的下方形成插塞（未示出）。
可经由以下方法形成位线34。在半导体衬底31之上形成第一导电层（未示出）。形成彼此之间以相同的距离规则排列在第一导电层之上的线形状的线型硬掩模层图案35。使用硬掩模层图案35作为刻蚀阻挡层来刻蚀第一导电层。结果，形成位线34。可经由光刻工艺形成硬掩模层图案35。
参照图14B，在包括位线结构的衬底结构的轮廓之上形成间隔件层。间隔件层要用作位线间隔件。间隔件层可由选自硅、氮化钛、氮化硅、氧化硅和氧氮化硅的材料形成。间隔件层可由所述材料中的任一种材料或含有所述材料中的两种或多种材料的层叠结构形成。
可通过层叠第一间隔件层36、第二间隔件层37和第三间隔件层38来形成间隔件层。第一间隔件层36和第三间隔件层38可由相同材料形成。第二间隔件层37可由对于第一间隔件层36和第三间隔件层38具有刻蚀选择性的材料形成。例如，第一间隔件层36和第三间隔件层38可以包括氮化硅，而第二间隔件层37可包括氧化硅。因此，间隔件层可具有氮化物-氧化物-氮化物（NON）的结构。可经由化学气相沉积（CVD）工艺沉积氧化硅，并可使用将氮化硅的一部分氧化的方法。可经由物理气相沉积（PVD）工艺或等离子体增强化学气相沉积（PECVD）工艺形成第三间隔件层38，已知物理气相沉积（PVD）工艺和等离子体增强化学气相沉积（PECVD）工艺是具有较差的阶梯覆盖性的工艺。经由所述工艺，第三间隔件层38的上部可在位线结构的上边缘之上沉积得厚（参见附图标记“39”）。结果，可获得称为悬垂的轮廓。根据本发明的另一个实施例，保形地沉积第三间隔件层38，之后可在位线结构之上形成尤其厚的第四间隔件层（未示出）。例如，可经由PVD工艺或PECVD工艺形成第四间隔件层。第四间隔件层可包括氮化硅或可在刻蚀掉氮化硅和氧化硅时保护位线结构的上部的材料。例如，第四间隔件层可包括金属。根据本发明的另一个实施例，第一间隔件层36和第三间隔件层38可包括氧化硅（SiO2）。第二间隔件层37可包括氮化钛（TiN）。因此，间隔件层可具有氧化物-TiN-氧化物（OTO）的结构。
参照图14C，选择性去除第三间隔件层38和第二间隔件层37。可执行回蚀工艺来去除第三间隔件层38和第二间隔件层37。在回蚀工艺之后，第一间隔件层36保留在半导体衬底31的表面上。在位线结构的上部和两个侧壁中形成覆盖间隔件37A和第二间隔件38A。在回蚀工艺期间，覆盖间隔件37A在硬掩模层图案35的上部中并未暴露。覆盖间隔件37A可在位线34的下侧壁中暴露（参照附图标记“40”）。
参照图14D，选择性去除间隔件的每个覆盖间隔件37A的一部分。当第一间隔件层36和第二间隔件38A为氮化硅而覆盖间隔件37A包括氧化硅时，可经由湿法刻蚀工艺选择性去除覆盖间隔件37A。可使用包括氟化氢（HF）的化学品执行湿法刻蚀工艺。由于间隔件具有氧化物-TiN-氧化物（OTO）的结构，因此使用能够选择性去除氮化钛的化学品。例如，包括硫酸（H2SO4）和过氧化氢（H2O2）的混合溶液的化学品可用于选择性去除氮化钛。
经由湿法刻蚀工艺，从位线34的下部刻蚀覆盖间隔件37A。当去除覆盖间隔件37A时，第一间隔件层36和第二间隔件38A由于它们的刻蚀选择性而未被刻蚀。
如上文所述，当从位线34的下侧壁刻蚀每个覆盖间隔件37A的一部分时，形成气隙41。形成气隙41，所述气隙是位于第一间隔件层36与第二间隔件38A之间的中空空间。在形成气隙41之后，覆盖间隔件37B在第一间隔件层36与第二间隔件38A之间形成为包围硬掩模层图案35的上部和上侧壁的分离结构。结果，气隙41被布置在覆盖间隔件37B的下方。覆盖间隔件37B具有包围硬掩模层图案35的上部和上侧壁的分离结构。气隙41的高度可至少与位线34的上表面相同或更高。
参照图14E，在形成有气隙41的位线结构之间的半导体衬底31之上形成气隙下覆盖层48。可保形地形成气隙下覆盖层48。气隙下覆盖层48可包括绝缘层，例如，氧化物层和氮化物层。
参照图14F，回蚀气隙下覆盖层48和第一间隔件层36。结果，暴露出半导体衬底31的表面。在回蚀工艺之后，形成气隙下覆盖层48A和第一间隔件36A。气隙下覆盖层48A覆盖第二间隔件38A。气隙下覆盖层48A保留在每个位线结构的上部和两个侧壁。在回蚀工艺期间，第二间隔件38A在硬掩模层图案35的上部中并未暴露。
参照图14G，在包括气隙下覆盖层48A的衬底结构的轮廓之上形成第二导电层（未示出）。第二导电层可由掺杂杂质的多晶硅、金属、金属氮化物或金属硅化物形成。第二导电层可由所述材料中的任一种材料或包括所述材料中的两种或多种材料的层叠结构形成。
随后，将第二导电层平坦化。第二导电层的平坦化停止在气隙下覆盖层48A。结果，形成储存节点接触插塞49。
如上所述，当形成储存节点接触插塞49时，在位线34与储存节点接触插塞49之间形成具有气隙41的间隔件。气隙下覆盖层48A密闭地密封气隙41的下部。由于气隙41具有介电常数“1”，因此气隙41可减小位线34与储存节点接触插塞49之间的寄生电容。
根据本发明的本实施例，不需要额外形成用于密闭地密封气隙41的覆盖层。换言之，由于通过从每个位线34的下部去除每个覆盖间隔件37A的一部分来形成气隙41，因此用于覆盖气隙41的覆盖间隔件37B被形成为自对准的。
同样地，气隙下覆盖层48A不仅密闭地密封气隙41的下部，而且还防止位线34和储存节点接触插塞49短路。
根据本发明的一个实施例，可通过在位线与储存节点接触插塞之间形成具有低介电常数的气隙来减小寄生电容。结果，可改善感测余量（sensing margin），并可提高半导体器件的操作速度。
同样地，可通过从每个位线的下侧壁去除每个覆盖间隔件的一部分并且形成气隙来形成自对准的用于覆盖气隙的覆盖间隔件。因此，不需要形成用于覆盖气隙的上部的覆盖层。
此外，本发明的技术不仅以气隙下覆盖层密闭地密封气隙的下部，而且还防止在位线与储存节点接触插塞之间发生电短路。
尽管已经参照具体实施例描述了本发明，但是本领域的技术人员将清楚的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (28)

1.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成多个位线结构；
在所述位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；
通过选择性刻蚀所述间隔件层来暴露出所述衬底的表面；
通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；以及
在所述位线结构之间形成储存节点接触插塞，
其中，在所述位线结构之上形成彼此之间插入有所述覆盖层的所述多层间隔件层的步骤中，
所述间隔件层具有在氮化物层之间形成氧化物层的结构；或者
所述间隔件层具有在氧化物层之间形成氮化钛层的结构。
2.如权利要求1所述的方法，其中，通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤包括以下步骤：
对所述间隔件层执行回蚀工艺；以及
通过从所述位线结构的下部选择性去除所述覆盖层来形成所述气隙。
3.如权利要求2所述的方法，其中，经由湿法刻蚀工艺形成所述气隙。
4.如权利要求1所述的方法，其中，在通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤中，
当所述覆盖层由所述氧化物层形成时，使用包括作为主要成分的氟化氢HF的化学品。
5.如权利要求1所述的方法，其中，在通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤中，
当所述覆盖层由所述氮化钛层形成时，使用包括作为主要成分的硫酸H2SO4和过氧化氢H2O2的化学品。
6.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成多个位线结构；
在所述位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；
通过选择性刻蚀所述间隔件层来暴露出所述衬底的表面；
通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；
形成用于覆盖所述气隙的下部的气隙下覆盖层；以及
在形成有所述气隙下覆盖层的所述位线结构之间形成储存节点接触插塞。
7.如权利要求6所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：
经由选择性外延生长工艺在所述衬底之上形成硅层。
8.如权利要求6所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：
在形成有所述气隙的所述衬底的轮廓之上形成绝缘层；以及
对所述绝缘层执行回蚀工艺。
9.如权利要求8所述的方法，其中，所述绝缘层包括氧化物层或氮化物层。
10.如权利要求6所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：
在所述衬底之上形成多晶硅层。
11.如权利要求6所述的方法，其中，通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤包括以下步骤：
对所述间隔件层执行回蚀工艺；以及
通过从所述位线结构的下部选择性去除所述覆盖层来形成所述气隙。
12.如权利要求11所述的方法，其中，经由湿法刻蚀工艺形成所述气隙。
13.如权利要求6所述的方法，其中，在所述位线结构之上形成彼此之间插入有所述覆盖层的所述多层间隔件层的步骤中，
所述间隔件层具有在氮化物层之间形成氧化物层的结构。
14.如权利要求13所述的方法，其中，在通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤中，
使用包括作为主要成分的氟化氢HF的化学品。
15.如权利要求6所述的方法，其中，在所述位线结构之上形成彼此之间插入有所述覆盖层的所述多层间隔件层的步骤中，
所述间隔件层具有在氧化物层之间形成氮化钛层的结构。
16.如权利要求15所述的方法，其中，在通过选择性刻蚀所述覆盖层来形成所述气隙和用于覆盖所述气隙的上部的所述覆盖间隔件的步骤中，
使用包括作为主要成分的硫酸H2SO4和过氧化氢H2O2的化学品。
17.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成多个位线结构；
在所述位线结构之上形成覆盖层；
在所述覆盖层之上形成间隔件层；
通过选择性刻蚀所述间隔件层和所述覆盖层来暴露出所述衬底的表面；
通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；
形成用于覆盖所述气隙的下部的气隙下覆盖层；以及
在形成有所述气隙下覆盖层的所述位线结构之间形成储存节点接触插塞。
18.如权利要求17所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：
经由选择性外延生长工艺在所述衬底之上形成硅层。
19.如权利要求17所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：
在形成有所述气隙的所述衬底的轮廓之上形成绝缘层；以及
对所述绝缘层执行回蚀工艺。
20.如权利要求19所述的方法，其中，所述绝缘层包括氧化物层或氮化物层。
21.如权利要求17所述的方法，其中，形成用于覆盖所述气隙的下部的所述气隙下覆盖层的步骤包括以下步骤：
在所述衬底之上形成多晶硅层。
22.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成多个位线结构；
在所述位线结构之上形成第一间隔件层；
在所述第一间隔件层之上形成覆盖层和第二间隔件层；
选择性刻蚀所述第二间隔件层和所述覆盖层；
通过选择性刻蚀所述覆盖层来形成气隙和用于覆盖所述气隙的上部的覆盖间隔件；
形成用于覆盖所述气隙的下部的气隙下覆盖层；
通过选择性刻蚀所述气隙下覆盖层和所述第一间隔件层来暴露出所述衬底的表面；以及
在所述位线结构之间形成储存节点接触插塞。
23.如权利要求22所述的方法，其中，所述第一间隔件层和所述第二间隔件层包括氮化物层，且所述覆盖层包括氧化物层。
24.如权利要求22所述的方法，其中，所述第一间隔件层和所述第二间隔件层包括氧化物层，且所述覆盖层包括氮化钛层。
25.如权利要求22所述的方法，其中，所述气隙下覆盖层包括绝缘层。
26.一种半导体器件，包括：
设置在衬底之上的多个位线结构；
位于所述位线结构之间的多个储存节点接触插塞；
气隙，所述气隙被形成在所述位线结构与所述储存节点接触插塞之间；
覆盖间隔件，所述覆盖间隔件被配置成覆盖所述气隙的上部和所述位线结构的上部；
间隔件，所述间隔件被配置成覆盖所述位线结构和所述覆盖间隔件；以及
气隙下覆盖层，所述气隙下覆盖层被配置成覆盖所述间隔件，同时覆盖所述气隙的下部。
27.如权利要求26所述的半导体器件，其中，所述气隙下覆盖层包括绝缘层。
28.如权利要求26所述的半导体器件，其中，所述气隙下覆盖层包括含硅材料。
CN201210568238.5A 2012-05-31 2012-12-24 具有气隙的半导体器件及其制造方法 Active CN103456694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120058435A KR101917815B1 (ko) 2012-05-31 2012-05-31 에어갭을 구비한 반도체장치 및 그 제조 방법
KR10-2012-0058435 2012-05-31

Publications (2)

Publication Number Publication Date
CN103456694A CN103456694A (zh) 2013-12-18
CN103456694B true CN103456694B (zh) 2017-09-22

Family

ID=49669246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210568238.5A Active CN103456694B (zh) 2012-05-31 2012-12-24 具有气隙的半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8642466B2 (zh)
KR (1) KR101917815B1 (zh)
CN (1) CN103456694B (zh)
TW (1) TWI527153B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11871562B2 (en) 2020-12-30 2024-01-09 Changxin Memory Technologies, Inc. Method for forming storage node contact structure and semiconductor structure

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983219B1 (ko) * 2012-05-31 2019-05-29 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9245799B2 (en) * 2012-05-31 2016-01-26 Intel Deutschland Gmbh Semiconductor device and method of manufacturing thereof
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
KR101986538B1 (ko) 2012-09-21 2019-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20140083744A (ko) 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102001511B1 (ko) * 2012-12-26 2019-07-19 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140086645A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
KR102033496B1 (ko) * 2013-07-12 2019-10-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102014950B1 (ko) * 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102200342B1 (ko) * 2014-03-17 2021-01-08 삼성전자주식회사 비트 라인 구조체의 측면들 상에 위치하는 에어 갭들을 포함하는 반도체 소자
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
KR102186928B1 (ko) * 2014-07-18 2020-12-04 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
CN105826279B (zh) * 2015-01-06 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
KR20160139190A (ko) * 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 에어갭을 갖는 반도체 장치 및 그 제조 방법
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
CN106469725B (zh) * 2015-08-18 2020-10-16 华邦电子股份有限公司 存储元件及其制造方法
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
KR102403604B1 (ko) * 2015-08-31 2022-05-30 삼성전자주식회사 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
KR102421592B1 (ko) 2015-11-03 2022-07-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10535747B2 (en) * 2015-12-23 2020-01-14 Intel Corporation Transistor with dual-gate spacer
US10388564B2 (en) 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10741654B2 (en) * 2016-11-17 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US10319627B2 (en) * 2016-12-13 2019-06-11 Globalfoundries Inc. Air-gap spacers for field-effect transistors
CN108346660B (zh) * 2017-01-24 2021-12-28 联华电子股份有限公司 半导体元件及其形成方法
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
CN108695234B (zh) * 2017-04-11 2021-01-01 中芯国际集成电路制造(上海)有限公司 空气隙的形成方法、nand闪存及其形成方法
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
CN108470686B (zh) 2017-06-30 2019-10-18 长鑫存储技术有限公司 一种半导体器件结构及其制备方法
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
KR102396119B1 (ko) * 2017-09-15 2022-05-11 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102509322B1 (ko) * 2017-09-29 2023-03-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN107895721B (zh) * 2017-12-08 2023-10-13 长鑫存储技术有限公司 存储器及其形成方法
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
KR102407069B1 (ko) * 2018-01-02 2022-06-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
CN110061001B (zh) * 2018-01-18 2020-09-22 联华电子股份有限公司 半导体元件及其制作方法
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
KR102376804B1 (ko) * 2018-03-26 2022-03-21 에스케이하이닉스 주식회사 저유전율스페이서를 구비한 반도체장치 및 그 제조 방법
KR102444707B1 (ko) * 2018-03-26 2022-09-19 에스케이하이닉스 주식회사 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US10559655B1 (en) * 2018-12-05 2020-02-11 United Microelectronics Corp. Semiconductor device and method for manufacturing the same
US10818541B2 (en) * 2018-12-27 2020-10-27 Nanya Technology Corporation Semiconductor structure
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US10978295B2 (en) * 2019-06-19 2021-04-13 Micron Technology, Inc. Epitaxial growth on semiconductor structures
US11164773B2 (en) * 2019-09-23 2021-11-02 Nanya Technology Corporation Method for forming semiconductor device structure with air gap
US11094632B2 (en) * 2019-09-27 2021-08-17 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same
US11189708B2 (en) * 2019-10-17 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with gate stack and method for forming the same
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN112885782B (zh) * 2019-11-30 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法
CN114695270A (zh) * 2020-12-30 2022-07-01 长鑫存储技术有限公司 半导体器件的制备方法及半导体器件
CN112864087B (zh) * 2021-01-08 2023-02-28 长鑫存储技术有限公司 半导体结构及其制作方法
CN112928064A (zh) * 2021-01-27 2021-06-08 中国科学院微电子研究所 位线两侧气隙及半导体结构的制造方法
US11605589B2 (en) 2021-01-28 2023-03-14 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN113035869B (zh) * 2021-02-25 2022-09-23 长鑫存储技术有限公司 半导体结构及其形成方法
KR20230001166A (ko) * 2021-06-28 2023-01-04 삼성전자주식회사 반도체 메모리 장치
CN114566467B (zh) * 2022-04-29 2022-07-22 长鑫存储技术有限公司 半导体器件的形成方法及半导体器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184121B1 (en) * 1997-07-10 2001-02-06 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
KR100518525B1 (ko) 1999-02-18 2005-10-04 삼성전자주식회사 기생커패시턴스를 줄일 수 있는 전계효과 트랜지스터 및 그 제조방법
KR20010011638A (ko) * 1999-07-29 2001-02-15 김영환 반도체장치의 구조 및 그 제조방법
US6228756B1 (en) * 1999-08-10 2001-05-08 United Microelectronics Corp. Method of manufacturing inter-metal dielectric layer
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6995073B2 (en) * 2003-07-16 2006-02-07 Intel Corporation Air gap integration
KR100487656B1 (ko) * 2003-08-12 2005-05-03 삼성전자주식회사 반도체 기판과 ″ｌ″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
TWI293198B (en) 2006-03-10 2008-02-01 Promos Technologies Inc Method of fabricating semiconductor device
KR20070098319A (ko) 2006-03-31 2007-10-05 주식회사 하이닉스반도체 질화막―산화막―질화막 구조의 스페이서를 갖는반도체소자 및 그의 제조 방법
KR101356695B1 (ko) * 2007-08-06 2014-01-29 삼성전자주식회사 반도체 소자의 제조 방법
KR101564052B1 (ko) 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR101159692B1 (ko) 2010-07-14 2012-06-26 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101164972B1 (ko) 2010-12-31 2012-07-12 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
KR20120121727A (ko) 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11871562B2 (en) 2020-12-30 2024-01-09 Changxin Memory Technologies, Inc. Method for forming storage node contact structure and semiconductor structure

Also Published As

Publication number Publication date
CN103456694A (zh) 2013-12-18
TWI527153B (zh) 2016-03-21
KR101917815B1 (ko) 2018-11-13
US20130320550A1 (en) 2013-12-05
KR20130134719A (ko) 2013-12-10
US8642466B2 (en) 2014-02-04
TW201349387A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
CN103456694B (zh) 具有气隙的半导体器件及其制造方法
CN110718502B (zh) 具有气隙的半导体器件以及用于制造其的方法
KR102175040B1 (ko) 반도체 소자 및 그 제조 방법
US8941157B2 (en) Semiconductor device and method for fabricating the same
US10229876B2 (en) Wiring structures and semiconductor devices
CN105280608B (zh) 具有气隙的半导体器件及其制造方法
US8354345B2 (en) Method for forming side contact in semiconductor device through self-aligned damascene process
US10141200B2 (en) Methods of manufacturing semiconductor devices
KR102661930B1 (ko) 집적회로 소자
CN101740500B (zh) 制造包括垂直沟道晶体管的半导体器件的方法
KR20180071463A (ko) 반도체 메모리 장치
CN106941120A (zh) 具有掩埋栅结构的半导体器件及其制造方法以及存储单元
CN110364529A (zh) 包括超低k间隔件的半导体器件及其制造方法
CN103903994A (zh) 包括气隙的半导体器件及其制造方法
CN109755218A (zh) 包括接触插塞的半导体器件及形成其的方法
US8643098B2 (en) Method for fabricating semiconductor device with side contact
US8431485B2 (en) Manufacturing method for a buried circuit structure
KR20120012593A (ko) 반도체 소자 및 그 제조 방법
CN110718501B (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
US8742548B2 (en) Semiconductor device with one-side contact and fabrication method thereof
KR20210057249A (ko) 반도체 소자 및 그의 제조 방법
KR20110109726A (ko) 반도체 장치의 매립 게이트 제조 방법
KR20240036223A (ko) 반도체 장치
CN117479531A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant