CN102473729A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN102473729A
CN102473729A CN2010800303362A CN201080030336A CN102473729A CN 102473729 A CN102473729 A CN 102473729A CN 2010800303362 A CN2010800303362 A CN 2010800303362A CN 201080030336 A CN201080030336 A CN 201080030336A CN 102473729 A CN102473729 A CN 102473729A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
electrode layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800303362A
Other languages
English (en)
Other versions
CN102473729B (zh
Inventor
及川欣聪
冈崎健一
丸山穗高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102473729A publication Critical patent/CN102473729A/zh
Application granted granted Critical
Publication of CN102473729B publication Critical patent/CN102473729B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Dram (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开制造具有作为通道形成区域的氧化物半导体的薄膜晶体管的方法。所述方法包括：在栅绝缘层上形成氧化物半导体层；在所述氧化物半导体层上形成与所述氧化物半导体层接触的源电极层和漏电极层以便暴露所述氧化物半导体层的至少一部分；和在所述氧化物半导体层上形成与所述氧化物半导体层接触的氧化物绝缘膜。在形成所述氧化物绝缘膜之前可在等离子体存在下使所述氧化物半导体的暴露部分暴露于含有氧气的气体中。所述方法允许氧扩散到所述氧化物半导体层中，这促进所述薄膜晶体管的优异特性。

Description

制造半导体装置的方法
技术领域
本发明涉及制造包括氧化物半导体的半导体装置的方法。
技术背景
近些年，通过使用在具有绝缘表面的衬底上形成的半导体薄膜(厚度为约几纳米至几百纳米)形成薄膜晶体管(TFT)的技术引起人们的关注。薄膜晶体管应用于如集成电路(IC)或电光装置的广范围的电子装置，且尤其推动了用作图像显示装置中的开关元件的薄膜晶体管的发展
各种金属氧化物用于多种应用。氧化铟是众所周知的材料且作为液晶显示器等所必需的透明电极材料使用。
某些金属氧化物具有半导体特性。具有半导体特性的这类金属氧化物的实例有氧化钨、氧化锡、氧化铟、氧化锌等。已知使用具有半导体特性的这类金属氧化物形成通道形成区域的薄膜晶体管(例如，参见专利文献1-2、非专利文献1)。
此外，不仅单组分氧化物而且多组分氧化物都称为金属氧化物。例如，同系化合物InGaO3(ZnO)m(m为自然数)称为含有In、Ga和Zn的多组分氧化物(例如，参见非专利文献2-4等)。
另外，已经证实包含这类基于In-Ga-Zn-O的氧化物的氧化物半导体适用于薄膜晶体管的通道层(例如，参见专利文献5、非专利文献5和6)。
[参考文献]
[专利文献]
[专利文献1]日本公布的专利申请S60-198861号
[专利文献2]日本公布的专利申请H8-264794号
[专利文献3]PCT国际申请H11-505377号的日文译文
[专利文献4]日本公布的专利申请2000-150900号
[专利文献5]日本公布的专利申请2004-103957号
[非专利文献]
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening和R.M.Wolf，″A ferroelectrictransparent thin-film transistor(铁电透明薄膜晶体管)″，Appl.Phys.Lett.，1996年6月17日，第68卷，第3650-3652页
[非专利文献2]M.Nakamura，N.Kimizuka和T.Mohri，″ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃(在1350℃下在In2O3-Ga2ZnO4-ZnO系统中的相位关系)″，J.Solid State Chem.，1991，第93卷，第298-315页
[非专利文献3]N.Kimizuka，M.Isobe和M.Nakamura，″Synthesesand Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in theIn2O3-ZnGa2O4-ZnO System(在In2O3-ZnGa2O4-ZnO系统中同系物In2O3(ZnO)m(m＝3、4和5)、InGaO3(ZnO)3和Ga2O3(ZnO)m(m＝7、8、9和16)的合成和单晶数据)″，J.Solid State Chem.，1995，第116卷，第170-178页
[非专利文献4]M.Nakamura，N.Kimizuka，T.Mohri和M.Isobe，″Homologous Series，Synthesis and Crystal Structure of InFeO3(ZnO)m(m：natural number)and its Isostructural Compound(InFeO3(ZnO)m(m：自然数)及其同构化合物的同系列、合成和晶体结构)″，KOTAIBUTSURI(SOLID STATE PHYSICS)，1993，第28卷，第5期，第317-327页
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano和H.Hosono，″Thin-film transistor fabricated in single-crystallinetransparent oxide semiconductor(在单晶透明氧化物半导体中制造的薄膜晶体管)″，SCIENCE，2003，第300卷，第1269-1272页
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano和H.Hosono，″Room-temperature fabrication of transparentflexible thin-film transistors using amorphous oxide semiconductors(使用非晶氧化物半导体室温制造透明柔性薄膜晶体管)″，NATURE，2004，第432卷，第488-492页
发明概述
本发明的实施方案的目的在于制造并提供包括具有稳定电特性的薄膜晶体管的高度可靠的半导体装置。
在制造具有其中包括通道形成区域的半导体层为氧化物半导体层的薄膜晶体管的半导体装置的方法中，形成与所述氧化物半导体层接触的氧化物绝缘膜。应注意，所述氧化物半导体层以氧化物半导体层的至少一部分被暴露的状态引入反应室中。在将氧化物半导体层引入压力降低的反应室中之后，在氮气氛下进行加热处理步骤和等离子体(至少含有氧等离子体)引入步骤。随后，引入沉积气体以形成氧化物绝缘膜。或者，等离子体可通过将含有氧元素的气体引入反应室中而产生，且等离子体可使用与反应室连接的远程等离子体设备(自由基发生器)引入反应室中。
作为含有氧元素的气体，可使用氧气或氧化氮(氧化亚氮(也称作一氧化二氮)(N2O)或二氧化氮(NO2))，且可含有诸如氦气或氩气的稀有气体。
含硅烷的气体可用作沉积气体。含硅的氧化物绝缘膜可使用含硅烷的气体形成。作为所形成的与氧化物半导体层接触的氧化物绝缘膜，形成阻挡杂质如水分、氢离子和OH-的无机绝缘膜，且具体地讲，形成氧化硅膜或硅氮化物氧化物膜。
在压力降低的反应室中在氮气氛下氧化物半导体层的加热处理优选在高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)下进行。进行氧化物半导体层的加热处理，直至形成氧化物绝缘膜。所述温度还优选高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)。
在形成氧化物绝缘膜时反应室内的压力优选大于或等于1Pa且小于或等于300Pa(大于或等于7.5×10-3托且小于或等于2.25托)。
在本说明书中公开的本发明的一个实施方案为制造半导体装置的方法，其包括以下步骤：在具有绝缘表面的衬底上形成栅电极层、栅绝缘层和其至少一部分被暴露的氧化物半导体层；将其上形成了至少一部分被暴露的氧化物半导体层的衬底引入压力降低的反应室中；在所述反应室中加热其上形成了至少一部分被暴露的氧化物半导体层的衬底，同时降低所述反应室的压力且将氮气引入所述反应室中；将含有氧元素的气体引入所述反应室中，同时加热所述衬底；在引入了所述含有氧元素的气体的反应室中至少产生氧等离子体；和通过将沉积气体引入所述反应室而形成与所述氧化物半导体层接触的氧化物绝缘膜。
在本说明书中公开的本发明的一个实施方案为制造半导体装置的方法，其包括以下步骤：在具有绝缘表面的衬底上形成栅电极层、栅绝缘层和其至少一部分被暴露的氧化物半导体层；将其上形成了至少一部分被暴露的氧化物半导体层的衬底引入压力降低的反应室中；在所述反应室中加热其上形成了至少一部分被暴露的氧化物半导体层的衬底，同时降低所述反应室中的压力且将氮气引入所述反应室中；将含有氧化氮的气体引入所述反应室中，同时加热所述衬底；在引入了所述含有氧化氮的气体的反应室中至少产生氧等离子体；和通过将含硅烷的沉积气体引入所述反应室而形成与所述氧化物半导体层接触的含硅的氧化物绝缘膜。
在本说明书中公开的本发明的一个实施方案为制造半导体装置的方法，其包括以下步骤：在具有绝缘表面的衬底上形成栅电极层、栅绝缘层和其至少一部分被暴露的氧化物半导体层；将其上形成了至少一部分被暴露的氧化物半导体层的衬底引入压力降低的反应室中；加热其上形成了至少一部分被暴露的氧化物半导体层的衬底，同时降低所述反应室中的压力且将氮气引入所述反应室中；使用与所述反应室连接的远程等离子体设备将氧等离子体引入所述反应室中，同时加热所述衬底；和通过将沉积气体引入所述反应室而形成与所述氧化物半导体层接触的氧化物绝缘膜。
在上述结构中，在反应室压力降低且引入氮气的反应室中加热其上形成了至少一部分被暴露的氧化物半导体层的衬底之后，可将含有氧元素的气体(或含氧化硅的气体)引入所述反应室中。
在本说明书中使用的氧化物半导体为由InMO3(ZnO)m(m＞0)表示的薄膜，且制造使用所述薄膜作为半导体层的薄膜晶体管。应注意，M指示选自Ga、Fe、Ni、Mn和Co的一种金属元素或多种金属元素。例如，在一些情形下，M指示Ga；而在其它情形下，M指示除Ga以外的以上金属元素，例如Ga和Ni或Ga和Fe。此外，以上氧化物半导体可含有Fe或Ni、另一过渡金属元素或除了作为M所含的金属元素以外的作为杂质元素的过渡金属的氧化物。在本说明书中，在其组成式由InMO3(ZnO)m(m＞0)表示的氧化物半导体层之中，将其组成式包含至少Ga作为M的氧化物半导体称为基于In-Ga-Zn-O的氧化物半导体，且所述基于In-Ga-Zn-O的氧化物半导体的薄膜称为基于In-Ga-Zn-O的非单晶膜。
作为可适用于所述氧化物半导体层的氧化物半导体，除以上材料之外，可提供任何以下氧化物半导体：基于In-Sn-Zn-O的氧化物半导体、基于In-Al-Zn-O的氧化物半导体、基于Sn-Ga-Zn-O的氧化物半导体、基于Al-Ga-Zn-O的氧化物半导体、基于Sn-Al-Zn-O的氧化物半导体、基于In-Zn-O的氧化物半导体、基于Sn-Zn-O的氧化物半导体、基于Al-Zn-O的氧化物半导体、基于In-O的氧化物半导体、基于Sn-O的氧化物半导体和基于Zn-O的氧化物半导体。可将氧化硅加到以上提到的氧化物半导体层中。所述氧化物半导体层包含氧化硅(SiOx(x＞0))，其抑制氧化物半导体层的结晶，由此可抑制由于加热处理引起的氧化物半导体层结晶。所述氧化物半导体层优选以非晶态存在；然而，所述氧化物半导体层也可部分结晶。
因为薄膜晶体管由于静电等而易于破碎，所以优选在对于栅极线或源极线的相同衬底上提供用于保护驱动电路的保护电路。所述保护电路优选用包括氧化物半导体的非线性元件形成。
可在不暴露于空气的情况下连续加工(也称作连续处理、原位加工、连续膜形成)栅绝缘层和氧化物半导体膜。在不暴露于空气的情况下的连续处理使得可以形成没有空气中漂浮的大气组分或杂质元素如水分或碳氢化合物的栅绝缘层与氧化物半导体膜之间的界面。因此，可降低薄膜晶体管的特性的变化。
应注意，在本说明书中的术语“连续处理”是指在从使用等离子体CVD方法或溅射方法的第一处理步骤到使用等离子体CVD方法或溅射方法的第二处理步骤的一系列步骤期间，使布置了待加工的衬底的气氛不受污染物气氛如空气污染，且保持控制在真空下或惰性气氛(氮气氛或稀有气体气氛)下。通过连续处理，可形成膜，同时防止水分等再次附着到已经清洗的待加工衬底上。
在同一个反应室内进行从第一处理步骤到第二处理步骤的工艺在本说明书中的连续处理的范围内。
另外，以下情形也在本说明书中的连续处理的范围内：在于多个反应室内进行从第一处理步骤到第二处理步骤的工艺的情形下，在第二处理步骤之后在不暴露于空气的情况下将衬底转移到另一反应室中且随后进行第二处理。
应注意，以下情形也在本说明书中的连续处理的范围内：在第一处理步骤和第二处理步骤之间有衬底转移步骤、对准步骤、缓慢冷却步骤、加热或冷却衬底以将衬底的温度调节到适合第二处理步骤的温度的步骤等。
在第一处理步骤和第二处理步骤之间可提供使用液体的步骤，诸如清洗步骤、湿式蚀刻或形成抗蚀层。该情形不在在本说明书中的连续处理的范围内。
应注意，在本说明书中的次序号如“第一”和“第二”出于方便而使用且不指示步骤次序和层堆叠次序。另外，在本说明书中的次序号不指示明确说明本发明的特定名称。
此外，作为包括驱动电路的显示装置，除了液晶显示器以外，给出使用发光元件的发光显示装置和使用电泳显示元件的显示装置，其也称作“电子纸”。
包括发光元件的发光显示装置包括具有多个薄膜晶体管的像素部分。所述像素部分包括一个薄膜晶体管的栅电极与另一薄膜晶体管的源极或漏极接线连接的区域。另外，在使用发光元件的发光显示装置的驱动电路中，存在薄膜晶体管的栅电极与薄膜晶体管的源极接线或漏极接线连接的区域。
在本说明书中，半导体装置通常是指可通过利用半导体特征起作用的装置，且电光装置、半导体电路和电子设备全为半导体装置。
根据本发明的实施方案，可制造并提供具有稳定电特性的薄膜晶体管。因此，可提供包括具有有利电特性的高度可靠的薄膜晶体管的半导体装置。
附图简述
在附图中：
图1为说明制造半导体装置的方法的流程图；
图2为说明制造半导体装置的方法的流程图；
图3为说明制造半导体装置的方法的流程图；
图4A-4C为说明制造半导体装置的方法的视图；
图5A和图5B为说明制造半导体装置的方法的视图；
图6A-6C为说明制造半导体装置的方法的视图；
图7A-7C为说明制造半导体装置的方法的视图；
图8为说明半导体装置的视图；
图9A1、9A2、9B1和9B2为说明半导体装置的视图；
图10A和10B为说明在氧分子(O2)与氧化物半导体层的表面之间的相互作用的计算结果；
图11A和图11B为说明在一氧化二氮分子与氧化物半导体层的表面之间的相互作用的计算结果；
图12A和图12B为各自说明一氧化二氮分子结构的视图；
图13为说明用于计算的氧化物半导体层的结构的视图；
图14为显示氧化物半导体层的氧密度的计算结果的曲线图；
图15A-15C为说明在氧气与氧化物半导体膜的表面之间的相互作用的视图；
图16A1、图16A2和图16B为各自说明半导体装置的视图；
图17A和图17B为说明半导体装置的视图；
图18为说明半导体装置的像素等效电路的视图；
图19A-19C为各自说明半导体装置的视图；
图20A和图20B为各自说明半导体装置的方块图；
图21A和图21B为说明信号线驱动电路的构造的电路图和时间图；
图22A-22C为各自说明移位寄存器的构造的电路图；
图23A和图23B为说明移位寄存器的操作的电路图和时间图。
图24为说明半导体装置的视图；
图25A和图25B为显示薄膜晶体管的电特性的评估结果的曲线图；
图26为说明半导体装置的视图；
图27为说明电子书阅读器的实例的外部视图；
图28A和图28B为分别说明电视机的实例和数字相框的实例的外部视图；
图29A和图29B为说明游戏机的实例的外部视图；以及
图30A和图30B为分别说明便携式计算机的实例和移动式电话的实例的外部视图。
实施详述
将参考附图描述本发明的实施方案。然而，本发明不限于以下描述，且本领域技术人员显而易见其模式和细节的各种改变，除非这些改变脱离本发明的精神和范围。因此，本发明不应被解释为限于实施方案的以下描述。在下文给出的结构中，相同部分和具有类似功能的部分在不同图中由相同参考数字指示，且将不重复其解释。
(实施方案1)
将参考图1、图2和图3中的流程图描述制造半导体装置的方法的实施方案。
在制造具有包括通道形成区域的半导体层为氧化物半导体层的薄膜晶体管的半导体装置的方法中，形成与所述氧化物半导体层接触的氧化物绝缘膜。在下文中，详细描述制造半导体装置的方法。
如图1中所示，在具有绝缘表面的衬底上形成栅电极层、栅绝缘层和氧化物半导体层(步骤8000)。还可形成源电极层和漏电极层。应注意，所述氧化物半导体层以氧化物半导体层的至少一部分被暴露的状态引入反应室中。
另一方面，将其中形成氧化物绝缘膜的反应室抽空到较低压力(步骤8001)。所述反应室内的压力可大于或等于1×10-5Pa且小于或等于5×10-1Pa(大于或等于7.5×10-8托且小于或等于3.75×10-3托)。将其上形成了处于氧化物半导体层的至少一部分被暴露的状态下的氧化物半导体层的衬底引入压力降低的反应室中(步骤8002)。
在将氮气引入提供其上形成了氧化物半导体层的衬底的反应室中的同时，进行加热处理(步骤8003)。在压力降低的反应室中在氮气氛下的氧化物半导体层的加热处理优选在高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)下进行。
随后，再次降低在氮气氛下进行加热处理的反应室中的压力(步骤8004)，且将含有氧元素的气体引入其中(步骤8005)。作为含有氧元素的气体，可使用氧气或氧化氮(氧化亚氮(N2O)或二氧化氮(NO2)，且可含有诸如氦气或氩气的稀有气体。应注意，在引入含有氧元素的气体之前不一定进行降低反应室中的压力的步骤(步骤8004)。
在引入含有氧元素的气体的反应室中产生等离子体(步骤8006)。所述等离子体至少包括氧等离子体。氧化物半导体层的暴露部分的表面的氧密度通过产生氧等离子体而增加。因此，可形成氧过剩的区域。
因为可降低对氧化物半导体层的损坏，所以产生等离子体的功率优选为500W或更低(更优选为150W或更低)的低功率。
将沉积气体引入(步骤8007)使用含有氧元素的气体产生等离子体的反应室中，且形成氧化物绝缘膜(步骤8008)。
含硅烷的气体可用作沉积气体。含硅的氧化物绝缘膜可使用所述含硅烷的气体形成。与氧化物半导体层接触的氧化物绝缘膜为阻挡杂质如水分、氢离子和氢氧根离子(OH-)的无机绝缘膜且具体为氧化硅膜或硅氮化物氧化物膜。
从在氮气氛下的加热处理的工艺到形成氧化物绝缘膜的工艺进行氧化物半导体层的加热处理。在该加热处理期间的温度优选高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)。
在形成氧化物绝缘膜时反应室内的压力优选大于或等于1Pa且小于或等于300Pa(大于或等于7.5×10-3托且小于或等于2.25托)。
应注意，在将可燃气体用作含氧元素的气体且含硅烷的气体用作沉积气体的情形下，所述可燃气体与所述含硅烷的气体的混合物可导致爆炸；因此，将所述可燃气体从反应室中除去，引入燃烧加强气体如氧化氮(一氧化二氮(N2O)或二氧化氮(NO2))且随后引入含硅烷的气体。
图2显示如下实例：氧化氮(一氧化二氮(N2O)或二氧化氮(NO2))用作含氧元素的气体(步骤8105)且含硅烷的气体用作沉积气体(步骤8107)以形成作为氧化物绝缘膜的含硅的氧化物绝缘膜(步骤8108)。例如，可将一氧化二氮(N2O)和硅烷(SiH4)分别用作含氧元素的气体和沉积气体以形成硅氮化物氧化物膜。
如在图1和图2中所示，在将含氧元素的气体引入反应室的同时，可产生等离子体，或如在图3中所示，等离子体可使用与反应室连接的远程等离子设备(自由基发生器)引入反应室中。
图3显示如下实例，其中使用远程等离子体设备(自由基发生器)(步骤8200)以将等离子体引入反应室中，在所述反应室中在氮气氛下进行加热处理(步骤8201)。所述等离子体使用远程等离子体设备在不同于形成氧化物绝缘膜的反应室的反应室中使用含氧元素的气体产生。如图3中所示，当等离子体在形成氧化物绝缘膜的反应室外产生且使用远程等离子体设备引入反应室中时，可防止在等离子体产生中对氧化物半导体层的损坏。
将描述可使用的反应室的实例。反应室提供有加热器且加热所述反应室的内部。另外，所述反应室提供有供气设备和排气设备。通过所述供气设备，将气体引入反应室中。通过所述排气设备，将反应室抽空或使反应室的压力降低。
通过以上方法形成与氧化物半导体层接触的氧化物绝缘膜，由此可制造并提供具有稳定电特性的薄膜晶体管。因此，可提供包括具有优异电特性的高度可靠的薄膜晶体管的半导体装置。
(实施方案2)
将参考图4A-4C和图5A和图5B描述半导体装置和制造所述半导体装置的方法的实施方案。
图5A为在半导体装置中包括的薄膜晶体管470的平面图，且图5B为沿图5A的线C1-C2取得的横截面图。薄膜晶体管470为底栅薄膜晶体管且包括在具有绝缘表面的衬底400上的栅电极层401、栅绝缘层402、氧化物半导体层403和源电极和漏电极层405a和405b。另外，提供氧化物绝缘膜407以覆盖薄膜晶体管470且与氧化物半导体层403接触。
此外，使源电极和漏电极层405a和405b与氧化物半导体层403接触。包含在源电极和漏电极层405a和405b中的元素为选自钛、铝、锰、镁、锆、铍和钍的一种或多种元素。可堆叠组合了任何上述元素等的合金膜。
作为包括通道形成区域的氧化物半导体层403，可使用具有半导体特性的氧化物材料。通常，使用基于In-Ga-Zn-O的非单晶膜。
图4A-4C为说明制造薄膜晶体管470的步骤的横截面图。
在图4A中，在具有绝缘表面的衬底400上提供栅电极层401。可在衬底400与栅电极层401之间提供充当基膜的绝缘膜。所述基膜具有防止杂质元素从衬底400扩散的功能，且可使用氮化硅膜、氧化硅膜、硅氮化物氧化物膜(silicon nitride oxide film)和氧氮化硅膜中的一种或多种形成以具有单层或堆叠层结构。栅电极层401可使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属或含有这些材料中的任一种作为其主要组分的合金形成以具有单层或堆叠层结构。
例如，作为栅电极层401的双层结构，优选以下结构：铝层和堆叠在其上的钼层的双层结构、铜层和堆叠在其上的钼层的双层结构、铜层和堆叠在其上的氮化钛层或氮化钽层的双层结构及氮化钛层和钼层的双层结构。作为三层结构，优选钨层或氮化钨层、铝和硅的合金或铝和钛的合金的层和氮化钛层或钛层的堆叠。
接着，在栅电极层401上形成栅绝缘层402。
栅绝缘层402可用等离子体CVD方法或溅射方法使用氧化硅层、氮化硅层、氧氮化硅层和/或硅氮化物氧化物层的单层或堆叠层形成。例如，氧氮化硅层可用等离子体CVD方法使用含硅烷(SiH4)、氧气和氮气的沉积气体形成。
随后，在栅绝缘层402上形成氧化物半导体膜。
应注意，在该氧化物半导体膜通过溅射方法形成之前，在栅绝缘层402的表面上的粉尘优选通过反溅射除去，在所述反溅射中，引入氩气且产生等离子体。所述反溅射为如下方法：通过使用RF电源在氩气氛下对衬底而非对靶侧施加电压且在衬底附近产生等离子体来修饰表面的方法。应注意，代替氩气氛，可使用氮气氛、氦气氛等。或者，可将氧气、一氧化二氮(N2O)等加到氩气氛中。此外，或者，可在向加入了氯气(Cl2)、四氟化碳(CF4)和/或类似物质的氩气氛中进行等离子体处理。
氧化物半导体膜通过溅射方法使用基于In-Ga-Zn-O的氧化物半导体靶形成。所述溅射方法可在稀有气体(通常氩气)气氛、氧气氛或包含稀有气体(通常氩气)和氧气的气氛下进行。
栅绝缘层402和氧化物半导体膜可在不暴露于空气的情况下连续形成。在不暴露于空气的情况下连续形成膜使得可以获得没有空气中漂浮的大气组分或杂质元素如水分或碳氢化合物的堆叠双层之间的界面。因此，可降低薄膜晶体管的特性的变化。
氧化物半导体膜通过光刻工艺加工成岛样形状，由此形成氧化物半导体层430(参见图4A)。
氧化物半导体层430优选为非晶的；然而，氧化物半导体层430可为部分结晶的。
接着，在栅绝缘层402和氧化物半导体层430上形成导电膜。
作为所述导电膜的材料，存在选自Al、Cr、Ta、Ti、Mo和W的元素、含有作为组分的这些元素中的任一种的合金、含有这些元素的组合的合金等。
如果在形成导电膜之后进行加热处理，优选所述导电膜具有足以经受住所述加热处理的耐热性。因为仅使用Al带来如低耐热性和趋于被腐蚀的缺点，所以将铝与具有耐热性的导电材料组合使用。作为将与Al组合使用的具有耐热性的导电材料，可使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素、包含所述元素中的任一种的合金、包含这些元素的组合的合金或包含这些元素中的任一种的氮化物。
使氧化物半导体层430和导电膜经受蚀刻处理，以便形成氧化物半导体层432及源电极和漏电极层405a和405b(参见图4B)。应注意，在氧化物半导体层432中通过蚀刻处理形成凹槽(凹陷)。
如在实施方案1中所述，在将形成了氧化物半导体层432的衬底引入压力降低的反应室中之后，在氮气氛下进行加热处理步骤和等离子体(至少含有氧等离子体)的引入步骤。随后，引入沉积气体以形成氧化物绝缘膜407。
在实施方案2中，将一氧化二氮(N2O)和硅烷(SiH4)分别用作含氧元素的气体和沉积气体以形成作为氧化物绝缘膜407的厚度为300nm的氧氮化硅膜。
在压力降低的反应室中在氮气氛下的氧化物半导体层432的加热处理优选在高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)下进行。
从在氮气氛下的加热处理的步骤到形成氧化物绝缘膜407的步骤进行氧化物半导体层432的加热处理。在该加热处理期间的温度优选高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)。
在形成氧化物绝缘膜407时反应室内的压力优选大于或等于1Pa且小于或等于300Pa(大于或等于7.5×10-3托且小于或等于2.25托)。
当用以上方法形成与氧化物半导体层432接触的氧化物绝缘膜407时，在氧化物半导体层432中，可增加与氧化物绝缘膜407接触的至少一个区域的电阻(载流子浓度降低)。因此，所述区域变成高电阻氧化物半导体区域。因此，氧化物半导体层432变成具有高电阻氧化物半导体区域的氧化物半导体层403，且因此可制造薄膜晶体管470(参见图4C)。
此外，在形成氧化物绝缘膜407之后，薄膜晶体管470可经受在氮气氛或大气气氛(空气气氛)下的加热处理(优选在高于或等于150℃且低于350℃下)。通过所述加热处理，加热与氧化物绝缘膜407接触的氧化物半导体层403，由此可降低薄膜晶体管470的电特性的变化。对加热处理的时间没有特定限制，只要其在形成氧化物绝缘膜407之后进行即可。通过进行另一加热处理步骤，例如，在形成树脂膜时的加热处理或降低透明导电膜的电阻的加热处理，可除去上述加热处理，由此可避免步骤数增加。
通过以上方法形成与氧化物半导体层接触的氧化物绝缘膜，由此可制造并提供具有稳定电特性的薄膜晶体管。因此，可提供包括具有优异电特性的高度可靠的薄膜晶体管的半导体装置。
(实施方案3)
将参考图6A-6C、图7A-7C、图8和图9A1、图9A2、图9B1和图9B2描述包括薄膜晶体管的半导体装置的制造步骤。
在图6A中，作为具有透光性质的衬底100，可使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底。
接着，在衬底100的表面上形成导电层，且随后进行第一光刻工艺来形成抗蚀掩模。随后，不必要的部分通过蚀刻除去，以便形成接线和电极(包括栅电极层101的栅极接线、电容器接线108和第一终端121)。此时，进行蚀刻以便栅电极层101的至少端部具有锥形形状。
包括栅电极层101的栅极接线、电容器接线108和终端部分的第一终端121各自使用耐热性导电材料形成，所述耐热性导电材料诸如为选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素；包含这些元素中的任一种的合金；包含这些元素中的任一种的组合的合金；或包含这些元素中的任一种的氮化物。
接着，栅绝缘层102形成在栅电极层101的整个表面上。栅绝缘层102使用溅射方法、等离子体CVD方法等形成，厚度为50nm-250nm。
例如，对于栅绝缘层102，厚度为100nm的氧化硅膜通过溅射方法形成。可以容易地理解栅绝缘层102的主要组分不限于氧化硅，且可为氧氮化硅、氮化硅、氧化铝、氧化钽等。或者，可使用这些材料中的任一种形成的单层或堆叠层。
接着，氧化物半导体膜(基于In-Ga-Zn-O的非单晶膜)形成在栅绝缘层102上。在形成栅绝缘层102之后在不暴露于空气的情况下形成基于In-Ga-Zn-O的非单晶膜是有效的，这是由于在栅绝缘层与半导体膜之间的界面处不含粉尘和水分。使用包含In、Ga和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol％]和In∶Ga∶Zn＝1∶1∶0.5[at％])的氧化物半导体靶。沉积条件如下设定：衬底与靶之间的距离为100mm，压力为0.2Pa，直流(DC)电源为0.5kW且气氛为氩气和氧气的混合气氛(氩气∶氧气＝30sccm∶20sccm且氧气流量的比例为40％)。应注意，优选脉冲直流(DC)电源，这是因为可抑制粉尘产生且可降低膜厚分散。形成厚度为5nm-200nm的基于In-Ga-Zn-O的非单晶膜。在实施方案3中，作为氧化物半导体膜，厚度为20nm的基于In-Ga-Zn-O的非单晶膜使用基于In-Ga-Zn-O的氧化物半导体靶通过溅射方法形成。
溅射方法的实例包括将高频电源用作溅射电源的RF溅射方法、DC溅射方法和以脉冲方式施加偏压的脉冲DC溅射方法。所述RF溅射方法主要在形成绝缘膜的情形下使用，且DC溅射方法主要在形成金属膜的情形下使用。
此外，存在多源溅射设备，其中可安装多个不同材料的靶。利用所述多源溅射设备，不同材料的膜可在同一个反应室内堆叠，或含有多种材料的材料膜可通过放电而在同一个反应室内同时沉积。
另外，存在在反应室内部的提供有磁体系统且用于磁控溅射方法的溅射设备和用于ECR溅射方法的溅射设备，所述方法中，在不使用辉光放电的情况下使用利用微波产生的等离子体。
此外，作为通过溅射进行的沉积方法，还有靶材料和溅射气体组分在沉积期间彼此化学反应以形成其薄化合物膜的反应溅射方法和在沉积期间也对衬底施加电压的偏压溅射方法。
接着，进行第二光刻工艺以形成抗蚀掩模，且随后蚀刻氧化物半导体膜。例如，不必要的部分使用磷酸、乙酸和硝酸的混合溶液通过湿式蚀刻除去，以便形成氧化物半导体层133(参见图6A)。应注意，蚀刻在此不限于湿式蚀刻并且可使用干式蚀刻。
作为用于干式蚀刻的蚀刻气体，优选使用含氯的气体(基于氯的气体，诸如氯气(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4))。
或者，可使用含氟的气体(基于氟的气体，诸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))；溴化氢(HBr)；氧气(O2)；加入稀有气体如氦气(He)或氩气(Ar)的这些气体中的任一种；等。
作为所述干式蚀刻方法，可使用平行板RIE(反应离子刻蚀)法或ICP(感应耦合等离子体)蚀刻法。为了将膜蚀刻成所需形状，视情况调节蚀刻条件(施加到线圈形电极上的电功率、施加到在衬底侧的电极的电动率、在衬底侧的电极的温度等)。
作为用以湿式蚀刻的蚀刻剂，可使用磷酸、乙酸和硝酸的混合溶液、氨过氧化氢混合物(过氧化氢∶氨∶水＝5∶2∶2)等。另外，还可使用ITO07N(由KANTO CHEMICAL CO.，INC.生产)。
在湿式蚀刻之后的蚀刻剂通过清洗与蚀刻材料一起除去。可将包含蚀刻剂和蚀刻掉的材料的废液纯化且可重复使用该材料。当在蚀刻之后从废液收集诸如包含在氧化物半导体层中的铟的材料并将其重复使用时，可有效使用资源且可降低成本。
根据用以获得所需形状的材料来适当调节蚀刻条件，诸如蚀刻剂、蚀刻时间和温度。在此，如图6A和图8中所示，进行蚀刻以使得整个氧化物半导体层133覆盖栅电极层101的一部分。
接着，导电膜132使用金属通过溅射方法或真空蒸发方法形成在氧化物半导体层133上(参见图6B)。
作为导电膜132的材料，存在选自Al、Cr、Ta、Ti、Mo和W的元素、含有这些元素中的任一种作为组分的合金、含有这些元素的组合的合金等。
在在形成导电膜132之后进行加热处理的情形下，所述导电膜优选具有足以经受住所述加热处理的耐热性。
接着，通过第三光刻工艺，形成抗蚀掩模且随后蚀刻掉不必要的部分，以便形成源电极和漏电极层105a和105b和第二终端122(参见图6C)。此时使用湿式蚀刻或干式蚀刻作为蚀刻法。例如，当将铝膜或铝合金膜用作导电膜132时，可进行使用磷酸、乙酸和硝酸的混合溶液的湿式蚀刻。或者，导电膜132可使用氨过氧化氢混合物(过氧化氢∶氨∶水＝5∶2∶2)湿式蚀刻以形成源电极和漏电极层105a和105b。在该蚀刻步骤中，蚀刻氧化物半导体层133的一部分，以便形成氧化物半导体层135。因此，位于源电极和漏电极层105a和105b之间的氧化物半导体层135的区域具有小厚度。如图6C中所示，暴露具有比与源电极层或漏电极层(105a或105b)重叠的区域小的厚度的氧化物半导体层135的区域(暴露区域)。在图6C中，一度通过干式蚀刻进行用于形成源电极和漏电极层105a和105b及氧化物半导体层135的蚀刻。因此，使源电极和漏电极层105a和105b的端部与氧化物半导体层135的端部对准，因此，形成连续结构。换句话说，面向源电极层105a的漏电极层105b的侧面与暴露区域的侧面之一位于相同的平面上。以类似方式，面向漏电极层105b的源电极层105a侧面与暴露区域的另一侧面位于相同的平面上。换句话说，暴露区域的侧面与源电极层105a和漏电极层105b的至少一个侧面位于相同的平面上。
在所述第三光刻工艺中，使由与源电极和漏电极层105a和105b相同的材料形成的第二终端122留在终端部分中。应注意，第二终端122与源极接线(源极接线包括源电极和漏电极层105a和105b)电连接。
此外，通过使用使用多色调掩模形成的包含具有多种厚度(通常两种不同的厚度)的区域的抗蚀掩模，可减少抗蚀掩模的数目，使工艺简化且成本降低。
随后，除去抗蚀掩模，且使用等离子体CVD方法形成覆盖栅绝缘层102、氧化物半导体层103及源电极和漏电极层105a和105b的保护性绝缘层107。
具体地讲，如在实施方案1中所述，在形成源电极和漏电极层105a和105b之后，将衬底100引入压力降低的反应室中，且在氮气氛下进行加热处理步骤。随后进行等离子体(至少含有氧等离子体)的引入步骤，接着进行沉积气体的引入以形成保护性绝缘层107，所述保护性绝缘层107为氧化物绝缘膜。
在实施方案3中，将一氧化二氮(N2O)和硅烷(SiH4)分别用作含氧元素的气体和沉积气体以形成厚度为300nm的保护性绝缘层107。
在压力降低的反应室中在氮气氛下的氧化物半导体层135的加热处理优选在高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)下进行。
从在氮气氛下的加热处理的步骤到形成氧化物绝缘膜的步骤进行氧化物半导体层135的加热处理。在该加热处理期间的温度优选高于或等于100℃且低于或等于500℃(更优选高于或等于150℃且低于或等于400℃)。
在形成保护性绝缘层107时反应室内的压力优选大于或等于1Pa且小于或等于300Pa(大于或等于7.5×10-3托且小于或等于2.25托)。
彼此接触地提供氧化物半导体层135的暴露区域与作为保护性绝缘膜107的氧化物绝缘膜，所述暴露区域提供在源电极和漏电极层105a和105b之间，以便增加在与保护性绝缘层107接触的氧化物半导体层103中的区域的电阻(降低载流子浓度)，且因此可形成包括具有高电阻的通道形成区域的氧化物半导体层103(参见图7A)。
接着，在形成保护性绝缘层107之后，可进行加热处理。所述加热处理可在高于或等于150℃且低于350℃下在大气气氛或氮气氛下进行。通过所述加热处理，加热与保护性绝缘层107接触的氧化物半导体层103，由此进一步增加氧化物半导体层103的电阻。因此，可改善薄膜晶体管的电特性且可降低薄膜晶体管的电特性的变化。对加热处理的时间没有特定限制，只要其在形成保护性绝缘层107之后进行即可。通过进行另一加热处理步骤，诸如在形成树脂膜时的加热处理或降低透明导电膜的电阻的加热处理，可除去上述加热处理，由此可避免步骤数增加。
通过以上步骤，可制造薄膜晶体管170。
接着，进行第四光刻工艺以形成抗蚀掩模。蚀刻保护性绝缘层107和栅绝缘层102以形成到达漏电极层105b的接触孔125。另外，到达第二终端122的接触孔127和到达第一终端121的接触孔126也在同一蚀刻步骤中形成。图7B说明此阶段的横截面图。
在除去抗蚀掩模之后，形成透明导电膜。所述透明导电膜使用氧化铟(In2O3)、氧化铟-氧化锡合金(In2O3-SnO2，缩写为ITO)等通过溅射方法、真空蒸发方法等形成。这种材料用基于盐酸的溶液蚀刻。然而，因为残余物易于留在衬底上，特别是在蚀刻ITO中，可使用氧化铟-氧化锌合金(In2O3-ZnO)来改善蚀刻可加工性。在其中进行用以降低透明导电膜的电阻的加热处理的情形下，可以通过增加氧化物半导体层103的电阻来省略用于改善薄膜晶体管的电特性和用于降低薄膜晶体管的电特性变化的以上提到的加热处理。
接着，进行第五光刻工艺以形成抗蚀掩模。随后，蚀刻掉不必要的部分，以便形成像素电极层110。
通过第五光刻工艺，形成具有电容器接线108和像素电极层110存储电容器，其中在电容器部分中的栅绝缘层102和保护性绝缘层107用作电介质。
另外，在第五光刻工艺中，第一终端121和第二终端122用抗蚀掩模覆盖，且透明导电膜128和129留在终端部分中。透明导电膜128和129起到与FPC连接的电极或接线的作用。形成在第一终端121上的透明导电膜128为充当栅极接线的输入终端的连接端电极。形成在第二终端122上的透明导电膜129为起到源极接线的输入终端的作用的连接端电极。
随后，除去抗蚀掩模，且在图7C中说明此阶段的横截面图。应注意，此阶段的平面图对应于图8。
图9A1和图9A2分别为此阶段的栅极接线终端部分的横截面图和平面图。图9A1为沿图9A2的线E1-E2的横截面图。在图9A1中，形成在保护性绝缘膜154上的透明导电膜155为起到输入终端的作用的连接端电极。另外，在图9A1的终端部分中，使用与栅极接线的材料相同的材料形成的第一终端151和使用与源极接线的材料相同的材料形成的连接电极层153与插入其间的栅绝缘层152彼此重叠且经透明导电膜155彼此电连接。应注意，图7C中说明的透明导电膜128和第一终端121彼此接触的部分对应于图9A1中透明导电膜155和第一终端151彼此接触的部分。
图9B1和图9B2分别为源极接线终端部分的横截面图和平面图，其与图7C中所说明的不同。图9B1的横截面图沿图9B2的线F1-F2取得。在图9B1中，形成在保护性绝缘膜154上的透明导电膜155为起到输入终端的作用的连接端电极。另外，在图9B1中，在该终端部分中，由与栅极接线相同的材料形成的电极层156位于第二终端150下面且与第二终端150重叠，所述电极层15与源极接线电连接，在其间插入栅绝缘层152。电极层156不与第二终端150电连接，且如果将电极层156的电位设定到与第二终端150不同的电位如浮动(floating)、GND或0V，则可形成防止噪音或静电的电容器。第二终端150与透明导电膜155电连接，保护性绝缘膜154在其之间。
根据像素密度提供多个栅极接线、源极接线和电容器接线。并且在所述终端部分中，处于与栅极接线相同的电位的第一终端、处于与源极接线相同的电位的第二终端、处于与电容器接线相同的电位的第三终端等各自多个排列。各种终端的数目可为任何数目，且终端的数目可由专业人员视情况而确定。
通过这五个光刻步骤，可使用五种光掩模完成存储电容器和包括底栅错列薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部分。通过在像素以矩阵形式排列的像素部分的各像素中布置薄膜晶体管和存储电容器，可获得用于制造有源矩阵显示装置的衬底之一。在本说明书中，为了方便起见，这类衬底称为有源矩阵衬底。
在制造有源矩阵液晶显示器的情形下，有源矩阵衬底和提供有对电极的对衬底(counter substrate)用插入其间的液晶层彼此结合。应注意，在对衬底上与对电极电连接的公共电极提供在有源矩阵衬底上，且与公共电极电连接的第四终端提供在终端部分中。提供所述第四终端以便将公共电极设定到诸如GND或0V的固定电位。
或者，可使像素电极与具有保护性绝缘膜和插入其间的栅绝缘层的相邻像素的栅极接线重叠以形成没有电容器接线的存储电容器。
在有源矩阵液晶显示器中，驱动以矩阵形式排列的像素电极以在屏幕上形成显示图案。具体地讲，在选定的像素电极与对应于该像素电极的对电极之间施加电压，以便光调制在像素电极与对电极之间提供的液晶层且该光调制(optical modulation)被观察者识别为显示图案。
在显示活动图像的过程中，液晶显示器的问题在于液晶分子的慢响应时间本身导致余象或活动图像模糊。为了改善液晶显示器的活动图像特性，使用称为插黑(black insertion)的驱动方法，其中黑色在每帧周期之后显示在整个屏幕上。
或者，可使用称为双帧速率驱动的驱动方法，其中垂直同步频率为高达常用垂直同步频率的1.5倍或更大，优选为2倍或更大，由此增加响应速度且对于各帧中的多个分场(divided field)选择待写的灰阶。
此外，或者，为了改善液晶显示器的活动图像特性，可使用驱动方法，其中使用多个LED(发光二极管)或多个EL光源以形成作为背光的平面光源(flat light source)且独立驱动所述平面光源的各光源以在一个帧周期中进行间歇光照。作为所述平面光源，可使用三种或更多种LED且可使用LED发射白光。因为可独立控制多个LED，所以LED的光发射定时(light emitting timing)可与在其下光调制液晶层的定时同步。根据该驱动方法，可部分关掉LED；因此，特别在显示具有大部分显示黑色的图像的情形下，可获得降低功耗的效果。
通过组合这些驱动方法，与常规液晶显示器相比，可改善液晶显示器的显示特性，诸如运动图像特性。
在本说明书中公开的薄膜晶体管包括用于通道形成区域且具有优异动态特性的氧化物半导体膜；因此，可将其与这些驱动方法组合。
在制造发光显示装置的过程中，将有机发光元件的电极(也称作阴极)设定到低电源电位如GND或0V；因此，终端部分提供有用于阴极设定到低电源电位如GND或0V的第四终端。并且，在制造发光显示装置的过程中，除了源极接线和栅极接线以外，提供电源线。因此，终端部分提供有与电源线电连接的第五终端。
此外，在制造发光显示装置的过程中，在一些情形下，使用在有机发光元件之间的有机树脂层提供分区。在该情形下，使有机树脂层经受加热处理。因此，可以通过增加氧化物半导体层103的电阻而省略用于改善晶体管的电特性和用于降低薄膜晶体管的电特性变化的加热处理。
对于薄膜晶体管使用氧化物半导体引起生产成本降低。具体地说，使用以上方法形成与氧化物半导体层接触的氧化物绝缘膜，由此可制造并提供具有稳定电特性的薄膜晶体管。因此，可提供包括具有优异电特性的高度可靠的薄膜晶体管的半导体装置。
在氧化物半导体层中的通道形成区域为高电阻区域；因此使薄膜晶体管的电特性稳定且可防止关态电流(off current)增加。因此，可提供包括具有优异电特性的高度可靠的薄膜晶体管的半导体装置。
实施方案3可以与其他实施方案中所述的结构的适当组合实施。
(实施方案4)
在实施方案4中，作为制造半导体装置的方法的实施方案，将描述如下实例，其中在形成氧化物绝缘膜之前使氧化物半导体层预先经受加热处理。在实施方案4中，所述加热处理在氮气氛下进行。
在本说明书中，在实施方案4中描述的在氮气氛下的加热处理称作用于脱水和脱氢的加热处理，所述加热处理在形成氧化物绝缘膜之前(在将其上形成了氧化物半导体层的衬底引入形成氧化物绝缘膜的反应室中之前)进行。在本说明书中，脱氢并不指示通过加热处理脱除H2。为了方便起见，将H、OH等的脱除称作脱水和脱氢。
在实施方案4中的加热处理步骤可在形成氧化物绝缘层的步骤(参考图1、图2和图3，在实施方案1中描述的步骤)之前且在形成氧化物半导体层之后进行。例如，在制造实施方案2的半导体装置的过程中，加热处理可在图4A和图4B之间在形成源电极和漏电极层405a和405b之前进行或在图4B和图4C之间在形成源电极和漏电极层405a和405b之后进行。或者，所述加热处理可对还未加工成如图4A所示的岛样氧化物半导体层430的氧化物半导体膜进行。
在实施方案4中，进行加热处理(用于脱水和脱氢的加热处理)，其中氧化物半导体膜的纯度增加且作为杂质的水分等减少。另外，不仅减少在氧化物半导体膜中的杂质，而且减少在栅绝缘层中的杂质，诸如水分，且减少在提供在之上和之下且彼此接触的膜与氧化物半导体膜之间的界面(an interface between a film and the oxidesemiconductor film which are provided over and blow and in contact witheach other)处存在的杂质，诸如水分。
为了减少诸如水分的杂质，在形成氧化物半导体膜之后，加热处理在其中氧化物半导体膜被暴露的状态下在200℃或更高、优选高于或等于400℃且低于或等于600℃下在氮气或稀有气体(诸如氩气或氦气)的惰性气氛下或在减压下进行。因此，减少氧化物半导体膜中所含的水分。在加热处理之后，优选在惰性气氛下进行缓慢冷却，达到高于或等于室温且低于100℃的温度。
应注意，优选在用于脱水和脱氢的加热处理中，在氮气或诸如氦气、氖气或氩气的稀有气体中不含水、氢气等。优选将引入加热处理设备中的氮气或诸如氦气、氖气或氩气的稀有气体的纯度设定为6N(99.9999％)或更高、优选7N(99.99999％)或更高(也就是说，杂质浓度为1ppm或更低，优选0.1ppm或更低)。
此外，作为所述加热处理，可使用使用电炉的加热方法、使用加热的气体的快速加热方法如气体快速热退火(GRTA)方法或使用灯光的灯快速热退火(LRTA)方法等。
利用氧化物半导体膜改善了薄膜晶体管的电特性且获得提供有改善的质量生产率和高性能的薄膜晶体管，在所述膜中所含的水分通过在氮气、氩气等的惰性气氛下或在减压下加热处理而减少。
氧化物半导体层中所含的杂质(H2O、H、OH等)通过在惰性气氛下的加热处理减少且载流子浓度增加，且随后进行缓慢冷却。随后，氧化物半导体层的载流子浓度通过形成与氧化物半导体层等接触的氧化物绝缘膜而降低，这引起可靠性改善。
氧化物半导体层的电阻通过在氮气氛下进行的加热处理降低(也就是说，载流子浓度增加，优选增加到1×1018/cm3或更高)；因此，可形成低电阻氧化物半导体层。然后，通过形成与低电阻氧化物半导体层接触的氧化物绝缘膜，增加与至少氧化物绝缘膜接触的低电阻氧化物半导体层的区域的电阻增加(也就是说，载流子浓度降低，优选降低到1×1018/cm3或更低，更优选1×1014/cm3或更低的载流子浓度)；因此，可形成高电阻氧化物半导体区域。在制造在实施方案4中的半导体装置的过程期间，重要的是通过在惰性气氛下(或在减压下)加热、缓慢冷却、形成氧化物绝缘膜等来增加或降低氧化物半导体层的载流子浓度。载流子浓度的增加和降低将源于用于脱水和脱氢的加热处理，其首先使初始i-型氧化物半导体层变为缺氧的氧化物半导体层，使所述氧化物半导体层变为n-型(n+、n-等)氧化物半导体层。氧化物绝缘膜的贯序形成将导致氧化物半导体层处于氧过剩状态，这使得其变成i-型氧化物半导体。
以此方式，在于氮气氛下经受用于脱水和脱氢的加热处理的氧化物半导体层上，通过在实施方案1中所述的方法形成氧化物绝缘膜，由此可制造半导体装置。
因此，可制造并提供包括具有优异电特性的高度可靠的薄膜晶体管的半导体装置。
(实施方案5)
在实施方案5中，作为制造半导体装置的方法的实施方案，显示如下实例，其中在形成氧化物绝缘膜之前使氧化物半导体层预先经受加热处理。在实施方案4中，描述加热处理在氮气氛下进行的实例；然而，在实施方案5中，描述加热处理在大气气氛(空气气氛)下进行。
在实施方案5中的加热处理步骤可在形成氧化物绝缘层的步骤(参考图1、图2和图3，在实施方案1中描述的步骤)之前且在形成氧化物半导体层之后进行。例如，在制造实施方案2的半导体装置的步骤中，加热处理可在图4A和图4B之间在形成源电极和漏电极层405a和405b之前进行或在图4B和图4C之间在形成源电极和漏电极层405a和405b之后进行。或者，所述加热处理可对还未加工成如图4A所示的岛样氧化物半导体层430的氧化物半导体膜进行。所述加热处理优选在200℃-600℃、通常300℃-500℃下进行。例如，所述加热处理在350℃下在大气气氛(空气气氛)下进行1小时。
以此方式，在于大气气氛(空气气氛)下经受加热处理的氧化物半导体层上，通过在实施方案1中所述的方法形成氧化物绝缘膜，由此可制造半导体装置。
因此，可制造并提供包括具有优异电特性的高度可靠的薄膜晶体管的半导体装置。
(实施方案6)
在实施方案6中，下文将描述如下实例，其中在一个衬底上形成将布置在像素部分中的薄膜晶体管和至少一部分驱动电路。
将布置在像素部分中的薄膜晶体管根据实施方案1-5中的任一个形成。此外，在实施方案1-5中的任一个中描述的薄膜晶体管为n-通道TFT。因此，在驱动电路之中可使用n-通道TFT形成的驱动电路的一部分与像素部分的薄膜晶体管形成在同一衬底上。
图20A说明有源矩阵显示装置的方块图的实例。在显示装置中的衬底5300上，提供像素部分5301、第一扫描线驱动电路5302、第二扫描线驱动电路5303和信号线驱动电路5304。在像素部分5301中，提供从信号线驱动电路5304延伸的多个信号线且提供从第一扫描线驱动电路5302和第二扫描线驱动电路5303延伸的多个扫描线。应注意，在矩阵中在扫描线和信号线彼此交叉的相应区中提供包括显示元件的像素。此外，显示装置中的衬底5300经诸如柔性印制电路(FPC)的连接部分连接到定时控制电路5305(也称作控制器或控制器IC)。
在图20A中，在与像素部分5301相同的衬底5300上提供第一扫描线驱动电路5302、第二扫描线驱动电路5303和信号线驱动电路5304。因此，减少在外部提供的驱动电路等的组件的数目，从而可实现成本降低。另外，在驱动电路提供在衬底5300外的情形下，连接部分中连接的数目可通过延伸接线来减少，由此可实现可靠性改善和产率增加。
应注意，例如，定时控制电路5305供应第一扫描线驱动电路起始信号(GSP1)和扫描线驱动电路时钟信号(GCK1)到第一扫描线驱动电路5302。定时控制电路5305例如供应第二扫描线驱动电路起始信号(GSP2)(也称作起始脉冲)和扫描线驱动电路时钟信号(GCK2)到第二扫描线驱动电路5303。定时控制电路5305供应信号线驱动器电路起始信号(SSP)、信号线驱动电路时钟信号(SCK)、视频信号数据(DATA)(也简称为视频信号)和锁存信号(LAT)到信号线驱动电路5304。应注意，各时钟信号可为周期不同的多种时钟信号或可与反向时钟信号(CKB)一起供应。应注意，可省略第一扫描线驱动电路5302和第二扫描线驱动电路5303之一。
图20B显示如下结构，其中具有低驱动频率的电路(例如，第一扫描线驱动电路5302和第二扫描线驱动电路5303)与像素部分5301形成在同一衬底5300上，且信号线驱动电路5304形成在与其上形成了像素部分5301的衬底5300不同的衬底上。利用该结构，形成在衬底5300上的驱动电路可通过使用具有比使用单晶半导体形成的晶体管的场效应迁移率低的场效应迁移率的薄膜晶体管构造。因此，可实现显示装置大小增加、步骤数减少、成本降低、产率改善等。
在实施方案1-5中的任一个中描述的薄膜晶体管为n-通道TFT。在图21A和图21B中，将使用n-通道TFT形成的信号线驱动电路的结构和操作的实例描述为一个实例。
所述信号线驱动电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个开关电路5602_1至5602_N(N为自然数)。开关电路5602_1至5602_N各自包括多个薄膜晶体管5603_1至5603_k(k为自然数)。将描述以下实例，其中薄膜晶体管5603_1至5603_k为n-通道TFT。
例如，将通过使用开关电路5602_1描述信号线驱动电路的连接关系。薄膜晶体管5603_1至5603_k的第一终端分别与接线5604_1至5604_k连接。薄膜晶体管5603_1至5603_k的第二终端分别与信号线S1至Sk连接。薄膜晶体管5603_1至5603_k的栅极与接线5605_1连接。
移位寄存器5601具有按次序输出H电平信号(也称作H信号或高电源电位电平)到接线5605_1至5605_N且按次序选择开关电路5602_1至5602_N的功能。
开关电路5602_1具有控制在接线5604_1至5604_k与信号线S1至Sk之间的电连续性(在第一终端与第二终端之间的电连续性)的功能，换句话说控制是否供应接线5604_1至5604_k的电位到信号线S1至Sk的功能。如就此所述，开关电路5602_1起到选择器的作用。此外，薄膜晶体管5603_1至5603_k各自具有控制在接线5604_1至5604_k与信号线S1至Sk之间的电连续性的功能，换句话说控制是否供应接线5604_1至5604_k的电位到信号线S1至Sk的功能。以此方式，薄膜晶体管5603_1至5603_k各自起到开关的作用。
应注意，将视频信号数据(DATA)输入各接线5604_1至5604_k中。在很多情形下，视频信号数据(DATA)为对应于图像数据或图像信号的模拟信号。
接着，将参考在图21B中的时间图描述在图21A中的信号线驱动电路的操作。在图21B中，示出信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的实例。信号Sout_1至Sout_N为移位寄存器5601的输出信号的实例，且信号Vdata_1至Vdata_k为输入接线5604_1至5604_k的信号的实例。应注意，信号线驱动电路的一个操作周期对应于显示装置中的一个栅极选择周期。例如，一个栅极选择周期被分成周期T1至TN。周期T1至TN为用于将视频信号数据(DATA)写入属于选定行的像素的周期。
在周期T1至TN中，移位寄存器5601将H电平信号贯序输出到接线5605_1至5605_N。例如，在周期T1中，移位寄存器5601将H电平信号输出到接线5605_1。随后，开启薄膜晶体管5603_1至5603_k，以使得接线5604_1至5604_k和信号线S1至Sk具有电连续性。在该情形下，将数据(S1)至数据(Sk)分别输入接线5604_1至5604_k。数据(S1)至数据(Sk)分别通过薄膜晶体管5603_1至5603_k输入在选定行中在第一至第k列中的像素中。因此，在周期T1至TN中，将视频信号数据(DATA)贯序写到在每个k列的选定行中的像素中。
通过将视频信号数据(DATA)写到多列中每一列的像素中，可减少视频信号数据(DATA)的数目或接线的数目。因此，可减少对外电路的连接。通过将视频信号写入多列中每一列的像素中，可延长写入时间且可防止视频信号写入不充分。
应注意，作为移位寄存器5601和开关电路5602，可使用包括在实施方案1-5中的任一个中所述的薄膜晶体管的电路。
将参考图22A-22C和图23A和23B描述用作扫描线驱动电路和/或信号线驱动电路的一部分的移位寄存器的实施方案。
所述扫描线驱动电路包括移位寄存器。在一些情形下，所述扫描线驱动电路还可包括电位转换器、缓冲器等。在扫描线驱动电路中，当将时钟信号(CLK)和起始脉冲信号(SP)输入移位寄存器时，产生选择信号。所产生的选择信号通过缓冲器缓冲且放大，且将所得信号供应到相应扫描线。在一条线的像素中晶体管的栅电极与扫描线连接。因为必须同时开启在一条线的像素中的晶体管，故使用可供应大量电流的缓冲器。
所述移位寄存器包括第一至第N脉冲输出电路10_1至10_N(N为3或更大的自然数)(参见图22A)。来自第一接线11的第一时钟信号CK1、来自第二接线12的第二时钟信号CK2、来自第三接线13的第三时钟信号CK3和来自第四接线14第四时钟信号CK4供应到图22A中所示的移位寄存器的第一至第N脉冲输出电路10_1至10_N。来自第五接线15的起始脉冲SP1(第一起始脉冲)输入第一脉冲输出电路10_1。来自先前级10_(n-1)(n为大于或等于2且小于或等于N的自然数)的脉冲输出电路的信号输入在第二级或其后续级10_n中的第n脉冲输出电路。来自第三脉冲输出电路10_3(其为第一脉冲输出电路10_1之后两级)的信号输入第一脉冲输出电路10_1。以类似方式，来自第(n+2)脉冲输出电路10_(n+2)(其为在第n脉冲输出电路10_n之后两级)的信号(称为下一级信号OUT(n+2))输入在第二级或其后续级中的第n脉冲输出电路。因此，第一输出信号(OUT(1)(SR)至OUT(N)(SR))从第n脉冲输出电路输出到下一级脉冲输出电路(第(n+1)脉冲输出电路)和/或在第n脉冲输出电路之前两级(第(n-2)脉冲输出电路))，且第二输出信号(OUT(1)至OUT(N))从第n脉冲输出电路输出到另一电路等。应注意，如图22A中所示，下一级信号OUT(n+2)没有输入移位寄存器的最后二级；因此，例如，第二起始脉冲SP2和第三起始脉冲SP3可单独输入移位寄存器的最后两级。
应注意，时钟信号(CK)为以恒定循环在H电平与L电平(称为L信号或低电源电位电平)之间摆动的信号。第一至第四时钟信号(CK1)至(CK4)连续以1/4周期延迟。在实施方案6中，通过使用第一至第四时钟信号(CK1)至(CK4)，控制脉冲输出电路的驱动。应注意，时钟信号根据输入时钟信号的驱动电路也称为GCK或SCK；然而，使用CK描述时钟信号。
第一输入终端21、第二输入终端22和第三输入终端23与第一接线至第四接线11至14中的任一个电连接。例如，在图22A中，第一脉冲输出电路10_1的第一输入终端21与第一接线11电连接，第一脉冲输出电路10_1的第二输入终端22与第二接线12电连接，且第一脉冲输出电路10_1的第三输入终端23与第三接线13电连接。类似地，第二脉冲输出电路10_2的第一输入终端21与第二接线12电连接，第二脉冲输出电路10_2的第二输入终端22与第三接线13电连接，且第二脉冲输出电路10_2的第三输入终端23与第四接线14电连接。
各个第一至第N脉冲输出电路10_1至10_N包括第一输入终端21、第二输入终端22、第三输入终端23、第四输入终端24、第五输入终端25、第一和第二输出终端26和27(参见图22B)。在第一脉冲输出电路10_1中，第一时钟信号CK1输入第一输入终端21；第二时钟信号CK2输入第二输入终端22；第三时钟信号CK3输入第三输入终端23；起始脉冲输入第四输入终端24；下一级信号OUT(3)输入第五输入终端25；第一输出信号OUT(1)(SR)从第一输出终端26输出；且第二输出信号OUT(1)从第二输出终端27输出。
接着，将参考图22C描述在图22B中示出的脉冲输出电路的特定电路结构的实例。
在图22C中所示的脉冲输出电路包括第一至第十三晶体管31至43。除了上述第一至第五输入终端21至25和第一和第二输出终端26和27以外，信号或电源电位从供应第一电源电位VDD的电源线51、供应第二电源电位VCC的电源线52和供应第三电源电位VSS的电源线53供应到第三晶体管31至第十三晶体管43。在此，在图22C中各电源线的电源电位的量级关系如下：第一电源电位VDD高于第二电源电位VCC，且第二电源电位VCC高于第三电源电位VSS。尽管第一至第四时钟信号(CK1)至(CK4)为以恒定循环在H电平信号与L电平信号之间交替的信号，当时钟信号处于H电平时，将其电位调节到VDD，且当时钟信号处于L电平时，将其电位调节到VSS。应注意，当将电源线51的电位VDD设定到高于电源线52的电位VCC时，可在不会不利地影响操作的情况下降低施加到晶体管的栅电极的电位；因此，可降低晶体管的阈值的移位且可抑制劣化。
在图22C中，第一晶体管31的第一终端与电源线51电连接，第一晶体管31的第二终端与第九晶体管39的第一终端电连接，且第一晶体管31的栅电极与第四输入终端24电连接。第二晶体管32的第一终端与电源线53电连接，第二晶体管32的第二终端与第九晶体管39的第一终端电连接，且第二晶体管32的栅电极与第四晶体管34的栅电极电连接。第三晶体管33的第一终端与第一输入终端21电连接，且第三晶体管33的第二终端与第一输出终端26电连接。第四晶体管34的第一终端与电源线53电连接，且第四晶体管34的第二终端与第一输出终端26电连接。第五晶体管35的第一终端与电源线53电连接，第五晶体管35的第二终端与第二晶体管32的栅电极和第四晶体管34的栅电极电连接，且第五晶体管35的栅电极与第四输入终端24电连接。第六晶体管36的第一终端与电源线52电连接，第六晶体管36的第二终端与第二晶体管32的栅电极和第四晶体管34的栅电极电连接，且第六晶体管36的栅电极与第五输入终端25电连接。第七晶体管37的第一终端与电源线52电连接，第七晶体管37的第二终端与第八晶体管38的第二终端电连接，且第七晶体管37的栅电极与第三输入终端23电连接。第八晶体管38的第一终端与第二晶体管32的栅电极和第四晶体管34的栅电极电连接，且第八晶体管38的栅电极与第二输入终端22电连接。第九晶体管39的第一终端与第一晶体管31的第二终端和第二晶体管32的第二终端电连接，第九晶体管39的第二终端与第三晶体管33的栅电极和第十晶体管40的栅电极电连接，且第九晶体管39的栅电极与电源线52电连接。第十晶体管40的第一终端与第一输入终端21电连接，第十晶体管40的第二终端与第二输出终端27电连接，且第十晶体管40的栅电极与第九晶体管39的第二终端电连接。第十一晶体管41的第一终端与电源线53电连接，第十一晶体管41的第二终端与第二输出终端27电连接，且第十一晶体管41的栅电极与第二晶体管32的栅电极和第四晶体管34的栅电极电连接。第十二晶体管42的第一终端与电源线53电连接，第十二晶体管42的第二终端与第二输出终端27电连接，且第十二晶体管42的栅电极与第七晶体管37的栅电极电连接。第十三晶体管43的第一终端与电源线53电连接，第十三晶体管43的第二终端与第一输出终端26电连接，且第十三晶体管43的栅电极与第七晶体管37的栅电极电连接。
在图22C中，第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二终端的连接点称为节点A。另外，第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二终端、第六晶体管36的第二终端、第八晶体管38的第一终端和第十一晶体管41的栅电极的连接点称为节点B。
图23A显示当将图22C中描述的脉冲输出电路施用到第一脉冲输出电路10_1时，输入到或从第一输入终端21输出到第五输入终端25、第一输出终端26和第二输出终端27的信号。
具体地讲，第一时钟信号CK1输入第一输入终端21；第二时钟信号CK2输入第二输入终端22；第三时钟信号CK3输入第三输入终端23；起始脉冲SP1输入第四输入终端24；下一级信号OUT(3)输入第五输入终端25；第一输出信号OUT(1)(SR)从第一输出终端26输出；且第二输出信号OUT(1)从第二输出终端27输出。
应注意，薄膜晶体管为具有栅极、漏极和源极的至少三个终端的元件。薄膜晶体管具有在与栅极重叠的区域中形成通道区域的半导体，且经通道区域在漏极和源极之间流动的电流可通过控制栅极的电位来控制。在此，由于薄膜晶体管的源极和漏极可根据薄膜晶体管的结构、操作条件等来互换，所以难以限定其为源极或漏极。因此，起到源极和漏极的作用的区域在一些情形下不称为源极或漏极。在这种情形下，例如，可将源极和漏极之一称为第一终端，且将其另一者称为第二终端。
在此，图23B显示包括图23A中所示的多个脉冲输出电路的移位寄存器的时间图。应注意，当所述移位寄存器为扫描线驱动电路时，图23B中的周期61和周期62分别对应于垂直回描周期和栅极选择周期。
应注意，如在图23A中所示，通过提供其栅极供应有第二电源电位VCC的第九晶体管39，在自举操作(bootstrap operation)之前和之后获得如下所述的优势。
在没有其栅极供应有第二电源电位VCC的第九晶体管39的情况下，如果节点A的电位通过自举操作升高，则作为第一晶体管31的第二终端的源极的电位增加到高于第一电源电位VDD的值。随后，第一晶体管31的第一终端(即电源线51)变得充当其源极。因此，在第一晶体管31中，施加大偏压且因此在栅极与源极之间和在栅极与漏极之间施加显著应力，这可导致晶体管劣化。通过提供其栅极供应有第二电源电位VCC的第九晶体管39，节点A的电位通过自举操作升高，但同时，可防止第一晶体管31的第二终端的电位增加。换句话说，通过提供第九晶体管39，可降低在第一晶体管31的栅极与源极之间施加的负偏压。或者，利用在实施方案6中的电路结构，可降低在第一晶体管31的栅极与源极之间施加的负偏压，以便可进一步限制第一晶体管31中由于应力引起的劣化。
应注意，提供第九晶体管39以通过其第一终端和第二终端在第一晶体管31的第二终端与第三晶体管33的栅极之间连接。当使用实施方案6中所示的包括多个脉冲输出电路的移位寄存器时，在具有比扫描线驱动电路多的级数的信号线驱动电路中，可省略第九晶体管39且可减少晶体管的数目。
当氧化物半导体用于第一晶体管31至第十三晶体管43的半导体层时，可降低薄膜晶体管的关态电流，可增加开态电流(on-current)和场效应迁移率，且可降低劣化程度；因此，可减少电路中的故障。与使用非晶硅形成的晶体管相比较，使用氧化物半导体形成的晶体管的由对栅电极施加高电位而引起的劣化程度较小。因此，即使将第一电源电位VDD供应到供应有第二电源电位VCC的电源线，也可进行类似操作，且可减少在电路中提供的电源线的数目，从而可使电路微型化。
应注意，即使改变接线连接使得经第三输入终端23供应到第七晶体管37的栅电极的时钟信号和经第二输入终端22供应到第八晶体管38的栅电极的时钟信号分别为经第二输入终端22供应到第七晶体管37的栅电极的时钟信号和经第三输入终端23供应到第八晶体管38的栅电极的时钟信号，也可获得类似操作效果。应注意，在图23A中所示的移位寄存器中，在第七晶体管37和第八晶体管38都开启之后，将第七晶体管37关闭且使第八晶体管38仍开启，且随后使第七晶体管37仍关闭且将第八晶体管38关闭。因此，由第二输入终端22和第三输入终端23的电位降低引起的节点B的电位降低发生两次，这是由于第七晶体管37的栅电极的电位降低且第八晶体管38的栅电极的电位降低。另一方面，在图23A中所示的移位寄存器中，由第二输入终端22和第三输入终端23的电位降低引起的节点B的电位的降低数可减少到一次，其在第八晶体管38的栅电极的电位降低时发生。节点B的电位的降低数可以如下方式降低：如在图23B的周期62中所展示，在第七晶体管37和第八晶体管38都开启之后，使第七晶体管37仍开启且将第八晶体管38关闭，且随后将第七晶体管37关闭且使第八晶体管38仍关闭。因此，利用经第三输入终端23供应到第七晶体管37的栅电极的时钟信号和经第二输入终端22供应到第八晶体管38的栅电极的时钟信号，降低节点B的电位的变化；因此，可减少噪音，这是优选的。
以这种方式，在第一输出终端26和第二输出终端27的电位保持处于L电平的期间，将H电平信号定期供应到节点B；因此，可抑制脉冲输出电路的故障。
(实施方案7)
当制造薄膜晶体管并将其用于像素部分且进一步用于驱动电路时，可制造具有显示功能的半导体装置(也称作显示装置)。另外，当使用薄膜晶体管的驱动电路的一部分或整体与像素部分形成在同一衬底上时，可获得系统面板(System-on-panel)。
所述显示装置包括显示元件。作为所述显示元件，可使用液晶元件(也称作液晶显示元件)或发光元件(也称作发光显示元件)。发光元件在分类上包括亮度通过电流或电压控制的元件，且具体包括无机电致发光(EL)元件、有机EL元件等。另外，可使用对比度通过电作用改变的显示介质，如电子油墨。
所述显示装置包括密封显示元件的面板和包括控制器的IC等安装在所述面板上的组件。所述显示装置还涉及元件衬底，其对应于在显示元件在显示器的制造过程中完成之前的一种模式，且所述元件衬底提供有用于供应电流到在多个像素中的每一个中的显示元件的设备。具体地讲，所述元件衬底可处于在仅形成显示元件的像素电极(像素电极层)之后的状态、在形成将成为像素电极的导电膜之后且在蚀刻该导电膜以形成像素电极之前的状态或任何其他状态。
应注意，在本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，所述显示装置在其分类上还包括以下组件：附接连接器如柔性印制电路(FPC)、卷带自动结合(TAB)带或带载封装(TCP)的组件；在提供了印刷电路板的顶端具有TAB带或TCP的组件；和集成电路(IC)通过玻璃上芯片(COG)方法直接安装在显示元件上的组件。
将参考附图16A1、16A2和16B描述液晶显示器面板(其为半导体装置的一个实施方案)的外观和横截面。图16A1和图16A2各自为面板的平面图，其中高度可靠的薄膜晶体管4010和4011各自包括形成在第一衬底4001上的氧化物半导体层，其在实施方案3中描述，且液晶元件4013用密封剂4005密封在第一衬底4001与第二衬底4006之间。图16B为沿图16A1和图16A2的M-N取得的横截面图。
提供密封剂4005以包围提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004。第二衬底4006提供在像素部分4002和扫描线驱动电路4004上。因此，像素部分4002和扫描线驱动电路4004通过第一衬底4001、密封剂4005和第二衬底4006而与液晶层4008密封在一起。使用单晶半导体膜或多晶半导体膜形成在单独制备的衬底上的信号线驱动电路4003安装在与由在第一衬底4001上的密封剂4005包围的区域不同的区域中。
应注意，对于单独形成的驱动电路的连接方法没有特定限制，且可使用COG方法、金属线结合法、TAB方法等。图16A1说明通过COG方法安装信号线驱动电路4003的实例，且图16A2说明通过TAB方法安装信号线驱动电路4003的实例。
提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004各自包括多个薄膜晶体管。图16B说明包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中的薄膜晶体管4011。保护性绝缘层4020和4021提供在薄膜晶体管4010和4011上。
作为薄膜晶体管4010和4011，可使用在实施方案3中描述的包括氧化物半导体层的薄膜晶体管。或者，可使用在实施方案1或实施方案2中描述的薄膜晶体管。在实施方案7中，薄膜晶体管4010和4011为n-通道薄膜晶体管。
包括在液晶元件4013中的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对电极层4031形成在第二衬底4006上。像素电极层4030、对电极层4031和液晶层4008相互重叠的部分对应于液晶元件4013。应注意，像素电极层4030和对电极层4031分别提供有绝缘层4032和绝缘层4033，其各自起到对准膜的作用。液晶层4008夹在像素电极层4030与对电极层4031之间，其中绝缘层4032和4033插入其间。
应注意，第一衬底4001和第二衬底4006可由玻璃、金属(通常不锈钢)、陶瓷或塑料制成。作为塑料，可使用玻璃纤维增强塑料(FRP)板、聚(氟乙烯)(PVF)膜、聚酯膜或丙烯酸树脂膜。或者，可使用具有铝箔夹在PVF膜或聚酯膜之间的结构的薄片。
柱状间隔物4035通过选择性蚀刻绝缘膜来获得且被提供以控制在像素电极层4030与对电极层4031之间的距离(隔室厚(cell gap))。应注意，可使用球形间隔物。对电极层4031与公共电位线电连接，所述公共电位线和薄膜晶体管4010提供在同一衬底上。利用公共连接部分，对电极层4031可经在该对衬底之间提供的导电粒子与公共电位线电连接。应注意，所述导电粒子包含在密封剂4005中。
或者，可使用不需要对准膜的显示蓝相的液晶。蓝相为液晶相之一，其刚好在胆甾醇相变为各向同性相之前、同时增加胆甾醇型液晶的温度而产生。因为蓝相在相对窄范围的温度内产生，所以含有5wt％或更多的手性试剂的液晶组合物可用于液晶层4008以增加该温度范围。包含显示蓝相的液晶和具有1毫秒或更短的小响应时间的手性试剂的液晶组合物具有光学各向同性，这使得不需要对准工艺，且所述液晶组合物具有小视角相关性。
除了透射液晶显示装置以外，本发明的一个实施方案还可适用于反射液晶显示装置或透反液晶显示装置。
将描述液晶显示装置的一个实例，其中偏振板提供在衬底的外表面上(在观察者侧上)且用于显示元件的着色层(滤色器)和电极层以该次序提供在衬底的内表面上；然而，偏振板可提供在衬底的内表面上。偏振板和着色层的堆叠结构不限于在实施方案7中所述的结构且可根据偏振板和着色层的材料或制造步骤的条件而视情况设定。另外，可提供充当黑矩阵的挡光膜。
在薄膜晶体管4010和4011上，形成与包括通道形成区域的氧化物半导体层接触的作为保护性绝缘膜的绝缘层4020。绝缘层4020使用与实施方案1中所示的氧化物绝缘膜407类似的材料和方法形成。为了降低薄膜晶体管的表面粗糙度，将薄膜晶体管用充当平面绝缘膜的绝缘层4021覆盖。
在此，形成作为保护性绝缘膜的具有堆叠结构的绝缘层4020。作为绝缘层4020的第一层，氧氮化硅膜通过实施方案1中所示的等离子体CVD方法形成。
作为绝缘层4020的第二层，氮化硅膜通过等离子体CVD方法形成。使用氮化硅膜作为保护性膜可防止活动离子如钠离子进入半导体层，由此抑制TFT的电特性的变化。
在形成保护性绝缘膜之后，可在氮气氛或大气气氛下进行加热处理(在300℃或更低)。
形成作为平面绝缘膜的绝缘层4021。作为绝缘层4021，可使用具有耐热性的有机物质，诸如聚酰亚胺、丙烯酸树脂、基于苯并环丁烯的树脂、聚酰胺或环氧树脂。除了这类有机物质以外，还可以使用低介电常数材料(低k材料)、基于硅氧烷的树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。应注意，绝缘层4021可通过堆叠由这些材料形成的多个绝缘膜来形成。
应注意，硅氧烷树脂为由作为原料且具有Si-O-Si键的硅氧烷材料形成的树脂。基于硅氧烷的树脂可包含作为取代基的有机基团，例如烷基或芳基。所述有机基团可包括氟基。
对于形成绝缘层4021的方法没有特定限制，且绝缘层4021可视材料而通过溅射方法、SOG法、旋涂法、浸涂法、喷涂法、液滴排放法(例如喷墨法、丝网印刷、平板印刷等)或用工具(设备)如刮刀、辊式涂布机、幕帘式涂布机或刮刀涂布机形成。绝缘层4021的烘烤步骤也充当氧化物半导体层的退火步骤，由此可有效地制造半导体装置。
像素电极层4030和对电极层4031可由透光导电材料制成，所述透光导电材料诸如为含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡(下文称为ITO)、氧化铟锌或向其中加入氧化硅的氧化铟锡。
对于像素电极层4030和对电极层4031，可使用含有导电高分子(也称作导电聚合物)的导电组合物。由所述导电组合物制成的像素电极优选具有10000欧姆/平方或更低的薄层电阻和在550nm的波长下的70％或更大的透射率。另外，包含在所述导电组合物中的导电高分子的电阻率优选为0.1Ω·cm或更低。
作为所述导电高分子，可使用所谓的π-电子共轭的导电聚合物。例如，可以使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或其两种或更多种的共聚物。
将多种信号和电位自FPC 4018供应到单独形成的信号线驱动电路4003以及扫描线驱动电路4004或像素部分4002。
连接端电极4015由与液晶元件4013中所包括的与像素电极层4030相同的导电膜形成，且端电极4016由与薄膜晶体管4011的源电极层和漏电极层相同的导电膜形成。
连接端电极4015经各向异性导电膜4019与包括在FPC 4018中的终端电连接。
应注意，图16A1、16A2和16B说明信号线驱动电路4003单独形成且安装在第一衬底4001上的实例；然而，实施方案7不限于该结构。可单独形成且随后安装扫描线驱动电路，或可单独形成且随后安装信号线驱动电路的仅一部分或扫描线驱动电路的仅一部分。
图26说明通过使用根据在本说明书中公开的制造方法制造的TFT衬底2600形成作为半导体装置的液晶显示组件的实例。
图26说明液晶显示组件的实例，其中TFT衬底2600和对衬底用密封剂2602彼此结合，且包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605提供在所述衬底之间以形成显示区域。需要着色层2605来进行彩色显示。在RGB系统的情形下，对于相应像素提供对应于红色、绿色和蓝色的相应着色层。偏振板2606和2607和扩散板2613提供在TFT衬底2600和对衬底2601的外部。光源包括冷阴极管2610和反射板2611。电路板2612经柔性接线板2609与TFT衬底2600的接线电路部分2608连接且包括外电路，诸如控制电路或电源电路。所述偏振板和所述液晶层可与插入其间的延迟板堆叠在一起。
对于所述液晶显示组件，可使用TN(扭曲向列)模式、IPS(面内开关)模式、FFS(边缘场开关)模式、MVA(多域垂直对准)模式、PVA(图案化垂直对准)模式、ASM(轴对称对准微胞)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过以上方法，可制造作为半导体装置的高度可靠的液晶显示面板。
实施方案7可以与其他实施方案中所述的结构的适当组合实施。
(实施方案8)
在实施方案8中，将电子纸的实例描述为本发明的实施方案的半导体装置。
对于电子纸，可使用可使用本发明制造的半导体装置，其中电子油墨通过与开关元件电连接的元件驱动。所述电子纸也称作电泳显示装置(电泳显示器)且其优点在于其具有与普通纸程度相同的易读性，其具有比其他显示装置低的功耗，且其可制得薄且轻。
电泳显示器可具有各种模式。电泳显示器含有分散在溶剂或溶质中的多个微囊，各微囊含有带正电的第一粒子和带负电的第二粒子。通过对微囊施加电场，微囊中的粒子在彼此相反的方向上移动且仅显示在一侧聚集的粒子的颜色。应注意，第一粒子和第二粒子各自含有颜料且在没有电场的情况下不移动。此外，第一粒子和第二粒子具有不同颜色(其可为无色的)。
因此，电泳显示器为利用所谓介电电泳作用的显示器，通过所述作用，具有高介电常数的物质移动到高电场区域。电泳显示装置不需要使用在液晶显示装置中所需的偏振板。
以上微囊分散在溶剂中的溶液称为电子油墨。该电子油墨可印刷在玻璃、塑料、织物、纸张等的表面上。另外，通过使用具有颜料的滤色器或粒子，还可获得彩色显示器。
另外，如果多个以上微囊视情况排列在有源矩阵衬底上以插入两个电极之间，则可完成有源矩阵显示装置，且可通过对微囊施加电场进行显示。例如，可使用通过实施方案1-4中的任一个描述的薄膜晶体管获得的有源矩阵衬底。
应注意，在微囊中的第一粒子和第二粒子各自可由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料的单一材料形成或由这些材料中的任一种的复合材料形成。
图24说明半导体装置的作为实例的有源矩阵电子纸。用于半导体装置的薄膜晶体管581可以与在实施方案2中所述的薄膜晶体管类似的方式制造且为包括氧化物半导体层的高度可靠的薄膜晶体管。在实施方案1和3-5中的任一个中描述的薄膜晶体管也可用作实施方案8的薄膜晶体管581。
在图24中的电子纸为使用扭转球显示系统的显示装置的实例。所述扭转球显示系统涉及如下方法，其中各自着色为黑色和白色的球状粒子排列在作为用于显示元件的电极层的第一电极层和第二电极层之间，且在第一电极层与第二电极层之间产生电位差以控制球状粒子的定向，从而进行显示。
形成在衬底580上的薄膜晶体管581为具有底栅结构的薄膜晶体管且用与氧化物半导体层接触的绝缘膜583覆盖。薄膜晶体管581的源电极层或漏电极层经在绝缘层585中形成的开口与第一电极层587接触，由此薄膜晶体管581与第一电极层587电连接。在第一电极层587与形成在衬底596上的第二电极层588之间，提供各自具有黑色区域590a和白色区域590b的球状粒子589。包围球状粒子589的空间用诸如树脂的填料595填充。第一电极层587对应于像素电极，且第二电极层588对应于公共电极。第二电极层588与和薄膜晶体管581提供在同一衬底上的公共电位线电连接。利用公共连接部分，第二电极层588可经在一对衬底之间提供的导电粒子与公共电位线电连接。
还可使用电泳元件代替使用扭转球的元件。使用直径为约10μm-200μm的微囊，其中包封透明液体、带正电的白色微粒和带负电的黑色微粒。在提供在第一电极层与第二电极层之间的微囊中，当在第一电极层与第二电极层之间施加电场时，白色微粒与黑色微粒移动到彼此相对侧，使得可显示白色或黑色。使用该原理的显示元件为电泳显示元件且通称为电子纸。该电泳显示元件具有比液晶显示元件高的反射率，且因此，不需要辅助灯，功耗低且在昏暗环境中可识别出显示部分。另外，即使不将电力供应到显示部分，也可保持曾经显示的图像。因此，即使具有显示功能的半导体装置(其可简称为显示装置或提供有显示装置的半导体装置)从电源断开，也可存储显示图像。
通过以上方法，可制造作为半导体装置的高度可靠的电子纸。
实施方案8可以与其他实施方案中所述的结构的适当组合实施。
(实施方案9)
发光显示装置的实例将描述为半导体装置。作为包括在显示装置中的显示元件，在此描述利用电致发光的发光元件。利用电致发光的发光元件根据发光材料为有机化合物还是无机化合物来分类。一般来讲，前者称为有机EL元件，且后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，将电子和空穴从一对电极中单独注入含有发光有机化合物的层且电流流动。随后，重新组合载流子(电子和空穴)，从而激发发光有机化合物。所述发光有机化合物从激发态回到基态，由此发射光。由于这一机制，该发光元件被称为电流激发的发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层，且其发光机制为利用施主能级和受主能级的施主-受主重新结合型光发射。薄膜无机EL元件具有发光层夹在介电层之间的结构，所述介电层进一步夹在电极之间，薄膜无机EL元件的发光机制为利用金属离子的内层电子转换的定域型发光(localized typelight emission)。应注意，在此使用有机EL元件作为发光元件来进行描述。
图18说明可通过数字时间灰阶方法驱动的作为例如半导体装置的像素结构的实例。
将描述可通过数字时间灰阶方法驱动的像素的结构和操作。在此描述如下实例，其中一个像素包括在通道形成区域中使用氧化物半导体层的两个n-通道晶体管。
像素6400包括开关晶体管6401、用于驱动发光元件的晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极与扫描线6406连接，开关晶体管6401的第一电极(源电极和漏电极之一)与信号线6405连接，且开关晶体管6401的第二电极(源电极和漏电极中的另一个)与晶体管6402的栅极连接以便驱动发光元件。用于驱动发光元件的晶体管6402的栅极经电容器6403与电源线6407连接，驱动晶体管6402的第一电极与电源线6407连接，且用于驱动发光元件的晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极对应公共电极6408。公共电极6408与提供在同一衬底上的公共电位线电连接。
应注意，将发光元件6404的第二电极(公共电极6408)设定到低电源电位。该低电源电位低于供应到电源线6407的高电源电位。例如，可将GND或0V设定为低电源电位。可将在高电源电位与低电源电位之间的电位差施加到发光元件6404，从而电流流经发光元件6404，由此发光元件6404发射光。因此，设定各电位，使得在高电源电位与低电源电位之间的电位差大于或等于正向阈电压。
当将用于驱动发光元件的晶体管6402的栅电容用作电容器6403的替代时，可省略电容器6403。用于驱动发光元件的晶体管6402的栅电容可形成在通道区域与栅电极之间。
在此，在使用电压-输入电压驱动方法的情形下，将视频信号输入用于驱动发光元件的晶体管6402的栅极中以使晶体管6402驱动发光元件使其完全开启或关闭。也就是说，用于驱动发光元件的晶体管6402在线性区域中操作，且因此，将高于电源线6407的电压的电压施加到用于驱动发光元件的晶体管6402的栅极。应注意，将大于或等于(电源线电压+用于驱动发光元件的晶体管6402的Vth)的电压施加到信号线6405。
在使用模拟灰阶方法代替数字时间灰阶方法的情形下，可通过以不同方式输入信号来使用与图18中相同的像素结构。
在使用模拟灰阶方法的情形下，将大于或等于(发光元件6404的正向电压+用于驱动发光元件的晶体管6402的Vth)的电压施加到用于驱动发光元件的晶体管6402的栅极。发光元件6404的正向电压是指获得所需亮度的电压，且至少包括正向阈电压。通过输入视频信号以使得用于驱动发光元件的晶体管6402能够在饱和区中操作，可将电流供应到发光元件6404。为了使用于驱动发光元件的晶体管6402可在饱和区中操作，电源线6407的电位高于用于驱动发光元件的晶体管6402的栅极电位。因为所述视频信号为模拟信号，所以根据视频信号的电流在发光元件6404中流动，且可进行模拟灰阶方法。
应注意，所述像素结构不限于图18中说明的像素结构。例如，在图18中的像素还可包括开关、电阻器、电容器、晶体管、逻辑电路等。
接着，将参考图19A-19C描述发光元件的结构。在此，像素的横截面结构例如将通过取得用于驱动发光元件的n-通道TFT描述。可以与在像素中使用的薄膜晶体管(其在实施方案2中描述)类似的方式制造TFT 7001、7011和7021，所述TFT 7001、7011和7021为用于驱动用于图19A-19C中说明的半导体器件的发光元件的TFT。TFT7001、7011和7021为各自包括氧化物半导体层的高度可靠的薄膜晶体管。或者，在像素中使用的薄膜晶体管(其在实施方案1和3-5中描述)可用作驱动TFT 7001、7011和7021。
为了从发光元件中提取光，需要阳极和阴极中的至少一个来透射光。薄膜晶体管和发光元件形成在衬底上。发光元件可具有经与衬底相对的表面提取光的顶部发射结构、经在衬底侧上的表面提取光的底部发射结构或经与衬底相对的表面和在衬底侧上的表面提取光的双重发射结构。像素结构可施用到具有这些发射结构中的任何结构的发光元件。
将参考图19A描述具有顶部发射结构的发光元件。
图19A为在用于驱动发光元件的TFT 7001为n-型且光从发光元件7002发射到阳极7005侧的情形下的像素的横截面图。在图19A中，发光元件7002的阴极7003与用于驱动发光元件的TFT 7001电连接，且发光层7004和阳极7005以该次序堆叠在阴极7003上。阴极7003可由多种导电材料制成，只要其具有低功函数且发射光即可。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。发光层7004可作为单层或多个堆叠层形成。当发光层7004作为多个层形成时，发光层7004通过使电子注入层、电子传输层、发光层、空穴传输层和空穴注入层以该次序堆叠在阴极7003上来形成。应注意，不需要提供所有这些层。阳极7005由透光导电材料制成，所述透光导电材料诸如为包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下文称为ITO)、氧化铟锌或向其中了加入氧化硅的氧化铟锡。
此外，分区7009提供在阴极7003与相邻像素的阴极之间，以覆盖其各自的端部。分区7009使用有机树脂膜(诸如聚酰亚胺、丙烯酸树脂、聚酰胺或环氧树脂)、无机绝缘膜或聚硅氧烷形成。特别优选分区7009使用感光树脂材料形成，以使分区7009的侧壁形成为具有连续曲率的倾斜表面。在将感光树脂材料用于分区7009的情形下，可省略形成抗蚀掩模的步骤。
发光元件7002对应于发光层7004夹在阴极7003与阳极7005之间的区域。在图19A中说明的像素的情形下，如由箭头所示，光从发光元件7002发射到阳极7005侧。
接着，将参考图19B描述具有底部发射结构的发光元件。图19B为在用于驱动发光元件的TFT 7011为n-型且光从发光元件7012发射到阴极7013侧的情形下的像素的横截面图。在图19B中，发光元件7012的阴极7013形成在与用于驱动发光元件的TFT 7011电连接的透光导电膜7017上，且发光层7014和阳极7015以该次序堆叠在阴极7013上。应注意，可形成反射或阻挡光的挡光膜7016以在阳极7015具有透光性质时覆盖阳极7015。对于阴极7013，如在图19A的情形下，可使用各种材料，只要其为具有低功函数的导电材料即可。应注意，形成阴极7013以具有可透射光的厚度(优选约5-30nm)。例如，可将厚度为20nm的铝膜用作阴极7013。与图19A的情形类似，发光层7014可使用单层或多个堆叠层形成。不需要阳极7015来透射光，但如在图19A的情形下，阳极7015可由透光导电材料制成。作为挡光膜7016，例如，可使用发射光的金属；然而，其不限于金属膜。例如，还可使用加入了黑色颜料的树脂。
此外，分区7019提供在导电膜7017与相邻像素的导电膜之间，以覆盖其各自的端部。分区7019使用有机树脂膜(诸如聚酰亚胺、丙烯酸树脂、聚酰胺或环氧树脂)、无机绝缘膜或聚硅氧烷形成。特别优选分区7019使用感光树脂材料形成，以使分区7019的侧壁形成为具有连续曲率的倾斜表面。在将感光树脂材料用于分区7019的情形下，可省略形成抗蚀掩模的步骤。
发光元件7012对应于发光层7014夹在阴极7013与阳极7015之间的区域。在图19B中说明的像素的情形下，如由箭头所示，光从发光元件7012发射到阴极7013侧。
接着，将参考图19C描述具有双重发射结构的发光元件。在图19C中，发光元件7022的阴极7023形成在与用于驱动发光元件的TFT 7021电连接的透光导电膜7027上，且发光层7024和阳极7025以该次序堆叠在阴极7023上。如在图19A的情形下，阴极7023可由多种导电材料制成，只要其具有低功函数即可。应注意，形成阴极7023以具有可透射光的厚度。例如，可将厚度为20nm的铝膜用作阴极7023。如在图19A中一样，发光层7024可形成为单层或多个堆叠层。如在图19A的情形下，阳极7025可由透光导电材料制成。
此外，分区7029提供在导电膜7027与相邻像素的导电膜之间，以覆盖其各自的端部。分区7029使用有机树脂膜(诸如聚酰亚胺、丙烯酸树脂、聚酰胺或环氧树脂)、无机绝缘膜或聚硅氧烷形成。特别优选分区7029使用感光树脂材料形成，以使分区7029的侧壁形成为具有连续曲率的倾斜表面。在将感光树脂材料用于分区7029的情形下，可省略形成抗蚀掩模的步骤。
发光元件7022对应于阴极7023、发光层7024和阳极7025相互重叠的区域。在图19C中说明的像素的情形下，如由箭头所示，光从发光元件7022发射到阳极7025侧和阴极7023侧。
尽管在此将有机EL元件描述为发光元件，但还可提供作为发光元件的无机EL元件。
描述如下实例，控制发光元件的驱动的薄膜晶体管(用于驱动发光元件的TFT)与发光元件电连接；然而，可使用用于电流控制的TFT连接在用于驱动发光元件的TFT与发光元件之间的结构。
应注意，半导体装置的结构不限于在图19A-19C中说明的那些结构且可基于根据本发明的技术的精神以多种方式改进。
接着，将参考图17A和17B描述发光显示面板(也称作发光面板)(其为半导体装置的一个实施方案)的外观和横截面。图17A为面板的平面图，其中薄膜晶体管和发光元件用密封剂密封在第一衬底与第二衬底之间。图17B为沿图17A的线H-I取得的横截面图。
提供密封剂4505以包围提供在第一衬底4501上的像素部分4502、信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b。另外，第二衬底4506提供在像素部分4502、信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b上。因此，像素部分4502、信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b通过第一衬底4501、密封剂4505和第二衬底4506与填料4507密封在一起。优选显示装置用保护性膜(诸如，结合膜或紫外光可固化树脂膜)或具有高气密性和低脱气性的覆盖材料如此封装(密封)，以使得显示装置不暴露于室外空气。
形成在第一衬底4501上的像素部分4502、信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b各自包括多个薄膜晶体管，且在像素部分4502中包括的薄膜晶体管4510和在信号线驱动电路4503a中包括的薄膜晶体管4509例如在图17B中说明。
作为薄膜晶体管4509和4510，可使用在实施方案3中描述的包括氧化物半导体层的薄膜晶体管。或者，可利用在实施方案1、2、4和5中的任一个中描述的薄膜晶体管。薄膜晶体管4509和4510为n-通道薄膜晶体管。
参考数字4511指示发光元件。作为在发光元件4511中包括的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。应注意，发光元件4511的结构不限于在实施方案9中描述的堆叠结构，其包括第一电极层4517、电致发光层4512和第二电极层4513。发光元件4511的结构可根据光从发光元件4511中提取的方向等视情况而改变。
分区壁4520由有机树脂膜、无机绝缘膜或聚硅氧烷制成。特别优选分区壁4520由光敏材料形成以在第一电极层4517上具有开口，以使得开口的侧壁形成为具有连续曲率的倾斜表面。
电致发光层4512可作为单层或多个堆叠层形成。
保护性膜可形成在第二电极层4513和分区壁4520上以防止氧气、氢气、水分、二氧化碳等进入发光元件4511中。作为保护性膜，可形成氮化硅膜、硅氮化物氧化物膜、DLC膜等。
多种信号和电位可从FPC 4518a和4518b供应到信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b或像素部分4502。
连接端电极4515由与发光元件4511中包括的第一电极层4517相同的导电膜形成，且端电极4516由与薄膜晶体管4509中包括的源电极层和漏电极层相同的导电膜形成。
连接端电极4515经各向异性导电膜4519与FPC 4518a的终端电连接。
位于光从发光元件4511中提取出的方向中的衬底需要具有透光性质。在该情形下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜的透光材料。
作为填料4507，除了诸如氮气或氩气的惰性气体以外，可使用紫外光可固化树脂或热固性树脂。例如，可使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅氧烷树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯与乙酸乙烯酯的共聚物)。
如果需要，可视情况在发光元件的发光表面上提供光学膜，诸如偏振板、圆形偏振板(包括椭圆形偏振板)、延迟板(四分之一波板或二分之一波板)或滤色器。另外，偏振板或圆形偏振板可提供有抗反射膜。例如，可进行防眩处理，由此反射光可通过在表面上的突出和凹陷漫射以减少眩光。
信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b可作为使用单晶半导体膜或多晶半导体膜形成的驱动电路安装在单独制备的衬底上。或者，仅扫描线驱动电路或其部分或者仅扫描线驱动电路或其部分可单独形成并安装。实施方案9不限于在图17A和图17B中说明的结构。
通过以上方法，可制造作为半导体装置的高度可靠的发光显示装置(显示面板)。
实施方案9可以与其他实施方案中所述的结构的适当组合实施。
(实施方案10)
在本说明书中公开的半导体装置可施用到电子纸上。可将电子纸用于多种领域的电子仪器，只要它们可显示数据即可。例如，可将电子纸施用到电子书阅读器(电子图书)、告示、在诸如火车的车辆中的广告或诸如信用卡的各种卡片的显示。在图27中说明电子仪器的实例。
图27说明电子书阅读器2700的实例。例如，电子书阅读器2700包括外壳2701和外壳2703。外壳2701和外壳2703与铰链2711组合，以使得电子书阅读器2700可用作为轴的铰链2711打开和闭合。利用这一结构，电子书阅读器2700可如纸书一样操作。
显示部分2705和显示部分2707分别并入外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一种图像或不同图像。在显示部分2705和显示部分2707显示不同图像的情形下，例如文字可显示在右侧的显示部分(在图27中的显示部分2705)上且图形可显示在左侧的显示部分(在图27中的显示部分2707)上。
图27说明如下实例，其中外壳2701提供有操作部分等。例如，外壳2701提供有电源开关2721、操作键2723、扬声器2725等。利用操作键2723，可翻页。应注意，键盘、触控装置等可与外壳的显示部分提供在同一表面上。另外，可在外壳的背面或侧面提供外接终端(耳机终端、USB终端、可与诸如AC整流器和USB电缆的各种电缆连接的终端等)、记录介质插入部分等。此外，电子书阅读器2700可具有电子词典的功能。
电子书阅读器2700可具有能够无线发送和接收数据的构造。通过无线通信，可从电子图书服务器购买并下载所需图书资料等。
(实施方案11)
可将本说明书中公开的半导体装置施用到多种电子仪器(包括娱乐机)。电子仪器的实例有电视机(也称作电视或电视接收机)、计算机等的监视器、诸如数字照相机或数字视频照相机的照相机、数字相框、蜂窝式电话(也称作移动电话或移动电话装置)、便携式游戏机、便携式信息终端、音频复制装置、诸如pachinko机的大型游戏机等
图28A说明电视机9600的实例。在电视机9600中，显示部分9603并入外壳9601中。图像可显示在显示部分9603上。在此，外壳9601由台座9605支撑。
电视机9600可用外壳9601的操作开关或单独的遥控器9610操作。通道和体积可用遥控器9610的操作键9609控制，以便可控制显示部分9603上显示的图像。此外，遥控器9610可提供有用于显示从遥控器9610输出的数据的显示部分9607。
应注意到，电视机9600提供有接收器、调制解调器等。利用所述接收器，可接收普通电视广播。此外，当电视机9600经调制解调器通过有线或无线连接连接到通信网络时，可进行单路(从发送器到接收器)或双路(在发送器与接收器之间或在接受器之间)数据通信。
图28B说明数字相框9700的实例。例如，在数字相框9700中，显示部分9703并入外壳9701中。各种图像可显示在显示部分9703上。例如，显示部分9703可通过数字照相机等摄影的图像的数据以起到正常相框的作用。
应注意，数字相框9700提供有操作部分、外接部分(USB终端、可与诸如USB电缆的各种电缆连接的终端等)、记录介质插入部分等。尽管它们可与显示部分提供在同一表面上，但优选提供在数字相框9700的图案的侧面或背面上。例如，将通过数字照相机摄影的图像的记忆存储数据插入数字相框的记录介质插入部分中，由此图像数据可下载并显示在显示部分9703上。
数字相框9700可具有能够无线发送和接收数据的构造。通过无线通信，可下载所需图像数据以便显示。
图29A说明便携式娱乐机，其包括两个外壳：外壳9881和外壳9891。外壳9881和9891与连接部分9893连接以便打开和闭合。显示部分9882和显示部分9883分别并入外壳9881和外壳9891中。另外，在图29A中说明的便携式娱乐机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入设备(操作键9885、连接终端9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转动频率、距离、光、液体、磁力、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振幅、气味或红外线的功能的传感器)和扩音器9889)等。不用说，便携式娱乐机的结构不限于以上结构，且可使用提供有至少本说明书中公开的半导体装置的其他结构。所述便携式娱乐机视情况可包括其他辅助设备。在图29A中说明的便携式娱乐机具有读取在记录介质中存储的程序或数据以将其显示在显示部分上的功能和通过无线通信与另一便携式娱乐机共享信息的功能。应注意，在图29A中说明的便携式娱乐机可具有不限于以上功能的各种功能。
图29B说明自动贩卖机9900的实例，其为大型娱乐机。在自动贩卖机9900中，显示部分9903并入外壳9901中。另外，自动贩卖机9900包括诸如起动杆或停止开关的操作设备、投币孔、扬声器等。不用说自动贩卖机9900的结构不限于以上结构，且可使用提供有至少本说明书中公开的半导体装置的其他结构。自动贩卖机9900可视情况包括其他辅助设备。
图30A为说明便携式计算机的实例的透视图。
在图30A的便携式计算机中，具有显示部分9303的顶部外壳9301和具有键盘9304的底部外壳9302可通过闭合连接顶部外壳9301与底部外壳9302的铰链单元互相重叠。图30A的便携式计算机可便于携带，且在使用用于输入的键盘的情形下，打开铰链单元且使用者可注视显示部分9303输入。
除了键盘9304以外，底部外壳9302包括可用其进行输入的触控装置9306。此外，当显示部分9303为触摸输入面板时，输入可通过触摸显示部分的一部分进行。底部外壳9302包括算术功能部分，诸如CPU或硬盘。另外，底部外壳9302包括另一装置，例如符合USB的通讯标准的电信电缆插入其中的外接孔口9305。
包括显示部分9307且可通过向顶部外壳9301内部滑动而在其中保持显示部分9307的顶部外壳9301可具有大显示屏幕。另外，使用者可调节可保持在顶部外壳9301中的显示部分9307的屏幕的定向。当可保持在顶部外壳9301中的显示部分9307为触摸输入面板时，可通过触摸可保持在顶部外壳9301中的显示部分9307的一部分进行输入。
可保持在顶部外壳9301中的显示部分9303或显示部分9307使用液晶显示面板、发光显示面板如有机发光元件或无机发光元件等的图像显示装置形成。
另外，图30A的便携式计算机可提供有接收器等且可接收电视广播以将图像显示在显示部分9303或显示部分9307上。当显示部分9307的整个屏幕通过滑动显示部分9307而暴露、同时连接顶部外壳9301和底部外壳9302的铰链单元保持闭合时，使用者可收看电视广播。在该情形下，铰链单元不打开且显示不在显示部分9303上进行。另外，仅起动用于显示电视广播的电路。因此，功耗可最少，其可用于电池容量有限的便携式计算机。
图30B为说明使用者可像手表一样佩戴在手腕上的蜂窝式电话的实例的透视图。
该蜂窝式电话形成有以下各部分：主体，其包括至少包括电话功能的通信装置和电池；带部分9204，其使得所述主体能够佩戴在手腕上；调节部分9205，其用于调节固定在手腕上的带部分的固定；显示部分9201；扬声器9207；和扩音器9208。
另外，所述主体包括操作开关9203。除了用作打开电源的开关、用于移位显示器的开关、用于通知起始采集图像的开关等以外，操作开关9203例如用作用以在按下开关时起始对于国际互联网络的程序的按钮，且可使用各开关以对应各自的功能。
对该蜂窝式电话的输入通过用手指或输入笔触碰显示部分9201、操作操作开关9203或将语音输入扩音器9208来进行操作。应注意，在图30B中说明显示在显示部分9201上的所显示的按钮9202。可通过用手指等触摸所显示的按钮9202进行输入。
此外，所述主体包括照相机部分9206，照相机部分9206包括具有将通过照相机镜头形成的目标的图像转换为电子图像信号的功能的摄像设备。应注意，不一定提供照相机部分。
在图30B中说明的蜂窝式电话提供有电视广播等的接收器，且可通过接收电视广播将图像显示在显示部分9201上。另外，在图30B中说明的蜂窝式电话提供有记忆装置等，诸如记忆器，且可将电视广播记录在记忆器中。在图30B中说明的蜂窝式电话可具有检测定位信息的功能，诸如GPS。
将液晶显示面板、发光显示面板如有机发光元件或无机发光元件等的图像显示装置用作显示部分9201。在图30B中说明的蜂窝式电话紧凑且重量轻且在图30B中说明的蜂窝式电话的电池容量有限。因此，优选将可用低功耗驱动的面板用作用于显示部分9201的显示装置。
应注意，图30B说明佩戴在手腕上的电子设备；然而，该实施方案不限于此，只要使用便携式形状即可。
(实施例1)
在实施例1中，制造本发明的实施方案的薄膜晶体管且显示电特性评估的结果。
将描述制造实施例1的薄膜晶体管的方法。厚度为150nm的氮化硅膜和厚度为100nm的氧氮化硅膜的堆叠层膜通过等离子体CVD方法作为基膜形成在玻璃衬底上。随后，厚度为150nm的钨膜通过溅射方法作为栅电极层形成在该氧氮化硅膜上。厚度为100nm的氧氮化硅膜通过等离子体CVD方法作为栅绝缘层形成在该栅电极层上。
使用基于In-Ga-Zn-O的氧化物半导体靶(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol％]且In∶Ga∶Zn＝1∶1∶0.5[at％])来形成厚度为20nm的氧化物半导体层。沉积条件如下设定：衬底与靶之间的距离为100mm，压力为0.2Pa，直流(DC)电源为0.5kW，且气氛为氩气和氧气的混合气氛(氩气∶氧气＝30sccm∶20sccm且氧气流量的比例为40％)。
作为源电极层和漏电极层，钛膜(100nm厚)、铝膜(200nm厚)和钛膜(100nm厚)通过溅射方法堆叠在氧化物半导体层上。
接着，将氧化物半导体层在350℃下在大气气氛下加热1小时。
首先，将在形成氧化物绝缘膜的反应室的压力降低到1×10-3Pa(降低压力所需要的时间为约5分钟)。随后，将其上形成了氧化物半导体层的衬底转移到压力已经降低的反应室中。在将氮气引入反应室中历时5分钟且在330℃下加热5分钟之后，降低反应室的压力(降低压力所需的时间为约3分钟)。将一氧化二氮(N2O)引入反应室中且将反应室的压力调节到22Pa。
在已引入了一氧化二氮(N2O)且引入了硅烷(SiH4)的反应室中产生等离子体，以使得形成与氧化物半导体层接触的厚度为300nm的氧氮化硅膜，其为氧化物绝缘膜。将SiH4和N2O(SiH4∶N2O＝10sccm∶1200sccm)用作沉积气体。在产生等离子体时且在形成氧化物绝缘膜时，条件如下设定：反应室的压力为22Pa；电功率为30W；电源频率为13.56MHz；且温度为330℃。
将为接触孔的开口形成在氧化物绝缘膜和栅绝缘层上，且随后将衬底在350℃下在大气气氛下加热1小时。
以该方式，形成实施例1的薄膜晶体管。应注意，在该薄膜晶体管中包括的氧化物半导体层具有20μm的通道长度(L)和20μm的通道宽度(W)。
作为用于检查薄膜晶体管的可靠性的方法，有偏压-温度应力试验(在下文中，称为BT试验)。该BT试验为一类加速试验，且可在短时间内评估由长期使用引起的薄膜晶体管的特性的改变。在进行BT试验前后之间的薄膜晶体管的阀电压的差异为用于检查薄膜晶体管的可靠性的重要指数。因为在进行BT试验前后之间的阀电压之差较小，故薄膜晶体管具有较高可靠性。
具体地讲，将其上形成了薄膜晶体管的衬底的温度(衬底温度)保持为恒定值，且同时将薄膜晶体管的源极和漏极设定到相同电位，在一定时间内将与源极和漏极不同的电位施加到薄膜晶体管的栅极上。可视情况根据试验目的确定衬底温度。施加到栅极的电位高于源极和漏极的电位的BT试验称为+BT试验，而施加到栅极的电位低于源极和漏极的电位的BT试验称为-BT试验。
BT试验的试验强度可根据衬底温度、施加到栅绝缘膜的电场强度的强度和施加电场的时间确定。施加到栅绝缘膜的电场的强度根据通过栅极与源极和漏极之间的电位差除以栅绝缘膜的厚度得到的值确定。例如，在施加到厚度为100nm的栅绝缘膜的电场的强度调节到2MV/cm的情况下，可将电位差设定为20V。
将描述实施例1的薄膜晶体管的BT试验的结果。
应注意到，电压是指两点的电位之差，且电位是指在静电场中在给定点处的单位电荷的静电能(电位能量)。应注意到，一般而言，一个点的电位与参考电位之差仅仅称为电位或电压，且在许多情形下电位和电压作为同义词使用。因此，在本说明书中，除非另有规定，否则电位可改述为电压，且电压可改述为电位。
+BT试验和-BT试验二者都在下列条件下进行：衬底温度为150℃；施加到栅绝缘膜的电场的强度为2MV/cm；且施加时间为1小时。
首先，描述+BT试验。为了测量将作为BT试验靶的薄膜晶体管的初始特性，衬底温度设定为40℃且源极-漏极电压设定为10V。因此，测量在-20V至+20V的源-漏电压(在下文中，称为栅电压)、即Vg-Id特性的改变下源-漏电流(在下文中，称为漏电流)的改变。尽管为了防范样品表面的吸湿而将衬底温度设定为40℃，但衬底温度可为室温(25℃)，只要没有特别的问题即可。
接着，在将衬底温度升高到150℃之后，将薄膜晶体管的源极和漏极的电位设定为0V。随后，施加电压，从而施加到栅绝缘膜的电场的强度为2MV/cm。因为在该薄膜晶体管中栅绝缘膜的厚度为100nm，所以将+20V的电压施加到栅极并将该电压保持1小时。在此，电压施加时间为1小时；然而，视情况可根据目的确定该时间。
接着，将衬底温度降低到40℃，同时在栅极与源极和漏极之间施加电压。此时，如果在衬底温度完全降低之前停止施加电压，在BT试验期间已被损坏的薄膜晶体管由于余热而被修复；因此，在施加电压的同时，必须降低衬底温度。在衬底温度降到40℃之后，停止施加电压。严格地讲，温度降低时间必须加到电压施加时间中；然而，因为温度实际上能够在数分钟内降低到40℃，这被视为误差范围，且温度降低时间未加到施加时间中。
随后，在与初始特性测量相同的条件下测量Vg-Id特性，且在+BT试验之后得到Vg-Id特性。
接着，说明-BT试验。-BT试验用与+BT试验几乎相同的方式进行；然而，-BT试验与+BT试验的不同之处在于在衬底温度增加到150℃之后，施加到栅极的电压为-20V。
应注意，在BT试验中，重要的是对未曾经受BT试验的薄膜晶体管进行BT试验。例如，当对已经经受+BT试验的薄膜晶体管进行-BT试验时，由于预先进行的+BT试验的影响，不能正确评估-BT试验的结果。此外，上述情况对于在对已经受+BT试验的薄膜晶体管进行+BT试验的情形也适用。应注意到，考虑到这些影响，上述情况不适于有意重复BT试验的情况。
图25A和图25B显示BT试验前后薄膜晶体管的Vg-Id特性。在图25A和图25B二者中，横轴指示栅电压(Vg)且纵轴指示以对数标度的漏电流(Id)。
图25A显示+BT试验前后薄膜晶体管的Vg-Id特性。初始特性的曲线811表示+BT试验之前薄膜晶体管的Vg-Id特性且曲线812表示+BT试验之后薄膜晶体管的Vg-Id特性。
图25B显示-BT试验前后薄膜晶体管的Vg-Id特性。初始特性的曲线821表示-BT试验之前薄膜晶体管的Vg-Id特性且曲线822表示-BT试验之后薄膜晶体管的Vg-Id特性。
应注意，在实施例1的薄膜晶体管的Vg-Id特性测量中，Id变得小于或等于在断开区域(其中Vg为约0V至对于大多数n-通道晶体管为负值的区域)中测量装置的检测极限。因此，图25A和图25B没有显示其中Id小于或等于测量装置的检测极限的部分。
在图25A中，与初始特性的曲线811相比，曲线812的阈电压在正方向上位移，且在图25B中，与初始特性的曲线821相比，曲线822在反方向上位移。因此，由于在两种BT试验中阈电压的变化量小至数伏特，故在BT试验中证实实施例1的薄膜晶体管为具有高可靠性的薄膜晶体管。
(实施例2)
在实施例2中，显示使用模型在实施方案1中从引入含有氧元素的气体的步骤(步骤8005或步骤8105)到形成氧化物绝缘膜的步骤(步骤8008或步骤8108)的计算结果。
首先，显示通过计算将氧气用作含有氧元素的气体的实施例获得的结果。氧化物半导体层与氧分子(O2)之间的相互作用使用第一原理MD(分子动力学)方法计算。作为用于计算的软件，使用由AccelrysSoftware Inc.生产的CASTEP，且计算条件如下：使用NVT系综(NVTensemble)；时间为0.5皮秒；且温度为350℃。使用利用平面波基赝势法的密度泛函理论。作为泛函数(funtional)，使用GGAPBE。
在此，作为IGZO表面的计算模型，使用由12个In原子、12个Ga原子、12个Zn原子和46个O原子形成的非晶结构。用于计算的原始晶格为1.02nm×1.02nm×2.06nm的长方体。将周期边界条件用作边界。下文将加了氧分子(O2)或一氧化二氮(N2O)分子的模型用作以上表面模型。
图10A显示排列在氧化物半导体层表面上或氧化物半导体层表面附近的氧分子(O2)的初始状态，且图10B显示在0.5皮秒之后氧分子的位置。在图10B中，氧分子(O2)吸附到在氧化物半导体层表面上的金属上。氧分子(O2)的共价键在0.5皮秒内没有损失。
然而，氧原子在热力学上比在氧-氧键裂解的状态下更稳定且所得氧原子比氧原子彼此结合的状态更接近金属原子。另外，使用氧化物半导体层的密度测量值制备的结构模型显示在氧化物半导体层内的空间太窄而不能在保持共价键的情况下扩散氧分子(O2)。因此，氧原子在热力学平衡的状态下在氧化物半导体层内扩散。
接着，显示通过计算将氧化氮用作含有氧元素的气体的实施例获得的结果。氧化氮(一氧化二氮(N2O))分子排列在氧化物半导体层的表面附近，且氧化物半导体层与氮氧化物(一氧化二氮(N2O))分子之间的相互作用使用第一原理MD方法计算。计算条件如下：使用NVT系综；时间为0.5皮秒；且温度为350℃。
图11A显示排列在氧化物半导体层表面上或氧化物半导体层表面附近的N2O分子的初始状态，且图11B显示在0.5皮秒之后N2O分子的位置。在图11B中，N2O分子分解且在氧化物半导体层表面附近观察到氮分子。另外，来源于N2O分子的氧原子扩散到氧化物半导体层中。
N2O分子的结构示于图12A和图12B中。在所述N2O分子中，如在图12A中所示，氮原子和氧原子线性排列。如在图12B中所示，在共振状态下线性排列的氮原子和氧原子彼此结合。
接着，计算在包括具有高氧密度的区域和具有低氧密度的区域的氧化物半导体层中的关于加热处理的氧扩散现象。结果参考图13和图14描述。在此，作为用于计算的软件，使用由Fujitsu Limited制造的Materials Explorer 5.0。
图13显示用于计算的氧化物半导体层的模型。氧化物半导体层701具有具有低氧密度的层703和具有高氧密度的层705的堆叠层状结构。
在此，作为具有低氧密度的层703，使用由15个In原子、15个Ga原子、15个Zn原子和54个O原子形成的非晶结构。
作为具有高氧密度的层705，使用由15个In原子、15个Ga原子、15个Zn原子和66个O原子形成的非晶结构。
氧化物半导体层701的密度设定为5.9g/cm3。
接着，使用NVT系综在250℃下对氧化物半导体层701进行传统MD(分子动力学)计算。将时间步长宽度和总计算时间分别设定为0.2fs和200ps。将Born-Mayer-Huggins电位施加到金属-氧键和氧-氧键。固定氧化物半导体层701的上端和下端的原子。
计算结果示于图14中。具有低氧密度的层703由在z轴坐标中的0nm-1.15nm的范围表示且具有高氧密度的层705由在z轴坐标中1.15nm-2.3nm的范围表示。在MD计算之前氧的密度分布由实线707表示，且在MD计算之后氧的密度分布由虚线709表示。
在实线707中，具有高氧密度的层705的氧密度高于在具有低氧密度的层703与具有高氧密度的层705之间的界面的氧密度。另一方面，如由虚线709所展示，具有低氧密度的层703和具有高氧密度的层705具有几乎相同的氧密度。
因此，在如在具有低氧密度的层703和具有高氧密度的层705的堆叠层中密度分布不均匀的情形下，发现氧密度通过加热处理变均匀。
换句话说，如在实施方案1中所示，由于通过使氧化物绝缘膜形成在氧化物半导体层上，在氧化物半导体层与氧化物绝缘层之间的界面处的氧密度增加，氧扩散到氧化物半导体层中且氧化物半导体层的电阻增加。因此，可改善薄膜晶体管的可靠性。
如在实施例2中所示，在氧吸附到氧化物半导体层表面上之后，氧与在氧化物半导体层中所含的金属离子(Me)离子结合且以氧原子的状态在氧化物半导体层内扩散(参见图15A-15C)。
本申请基于2009年7月3日向日本专利局提交的日本专利申请2009-159065号，其全部内容通过引用结合到本文中。

Claims (25)

1.制造半导体装置的方法，所述方法包括以下步骤：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成与所述氧化物半导体层接触的金属膜；
蚀刻所述金属膜以在所述氧化物半导体层中形成暴露区域且在所述氧化物半导体层上形成与所述氧化物半导体层接触的源电极层和漏电极层；
在含有氧元素的气体存在下对所述暴露区域进行等离子体处理；和
在所述氧化物半导体层、所述源电极层和所述漏电极层上形成与所述氧化物半导体层、所述源电极层和所述漏电极层接触的氧化物绝缘膜，
其中进行所述蚀刻以使得所述氧化物半导体层的暴露区域的厚度小于用所述源电极层或所述漏电极层覆盖的所述氧化物半导体层的区域。
2.权利要求1的方法，
其中所述氧化物半导体层包含铟、锌、氧和选自Ga、Fe、Ni、Mo和Co的金属。
3.权利要求1的方法，
其中所述氧化物半导体层具有由InMO3(ZnO)m表示的组成，
其中M为选自Ga、Fe、Ni、Mo和Co的金属，且
其中m大于0。
4.权利要求1的方法，
其中所述气体选自氧气、氧化氮气体和二氧化氮气体。
5.权利要求1的方法，还包括加热处理步骤，
其中自所述等离子体处理进行所述加热处理步骤直至形成所述氧化物绝缘膜。
6.权利要求1的方法，
其中所述氧化物绝缘膜包含硅。
7.权利要求1的方法，
其中所述暴露区域的侧面与所述源电极层和所述漏电极层的至少一个侧面位于相同的平面上。
8.权利要求1的方法，
其中进行所述蚀刻以使得整个所述氧化物半导体层覆盖所述栅电极层的一部分。
9.制造半导体装置的方法，所述方法包括以下步骤：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成与所述氧化物半导体层接触的金属膜；
蚀刻所述金属膜以在所述氧化物半导体层中形成暴露区域且在所述氧化物半导体层上形成与所述氧化物半导体层接触的源电极层和漏电极层；
将所述衬底引入反应室中；
将所述衬底放置所述反应室中，将含有氧元素的气体引入所述反应室中；
将所述衬底放置所述反应室中，在所述气体存在下在所述反应室中产生等离子体，
在所述反应室中在所述氧化物半导体层、所述源电极层和所述漏电极层上形成与所述氧化物半导体层、所述源电极层和所述漏电极层接触的氧化物绝缘膜，
其中进行所述蚀刻以使得所述氧化物半导体层的暴露区域的厚度小于用所述源电极层或所述漏电极层覆盖的所述氧化物半导体层的区域。
10.权利要求9的方法，
其中所述氧化物半导体层包含铟、锌、氧和选自Ga、Fe、Ni、Mo和Co的金属。
11.权利要求9的方法，
其中所述氧化物半导体层具有由InMO3(ZnO)m表示的组成，
其中M为选自Ga、Fe、Ni、Mo和Co的金属，且
其中m大于0。
12.权利要求9的方法，
其中所述气体选自氧气、氧化氮气体和二氧化氮气体。
13.权利要求9的方法，还包括加热处理步骤，
其中所述加热处理步骤在将所述衬底引入所述反应室中之后进行直至完成所述氧化物绝缘膜的形成。
14.权利要求9的方法，
其中所述氧化物绝缘膜包含硅。
15.权利要求9的方法，
其中所述暴露区域的侧面与所述源电极层和所述漏电极层的至少一个侧面位于相同的平面上。
16.权利要求9的方法，
其中进行所述蚀刻以使得整个所述氧化物半导体层覆盖所述栅电极层的一部分。
17.制造半导体装置的方法，所述方法包括以下步骤：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成与所述氧化物半导体层接触的金属膜；
蚀刻所述金属膜以在所述氧化物半导体层中形成暴露区域且在所述氧化物半导体层上形成与所述氧化物半导体层接触的源电极层和漏电极层；
将所述衬底引入反应室中；
将所述衬底放置所述反应室中，将所述反应室抽空；
将所述衬底放置所述反应室中，将氮气引入所述反应室中；
将所述衬底放置所述反应室中，加热在所述反应室中的所述衬底；
将所述衬底放置所述反应室中，将含有氧元素的气体引入所述反应室中；
将所述衬底放置所述反应室中，在所述气体存在下将等离子体引入所述反应室中；和
在所述反应室中在所述氧化物半导体层、所述源电极层和所述漏电极层上形成与所述氧化物半导体层、所述源电极层和所述漏电极层接触的氧化物绝缘膜，
其中进行所述蚀刻以使得所述氧化物半导体层的暴露区域的厚度小于用所述源电极层或所述漏电极层覆盖的所述氧化物半导体层的区域。
18.权利要求17的方法，
其中所述氧化物半导体层包含铟、锌、氧和选自Ga、Fe、Ni、Mo和Co的金属。
19.权利要求17的方法，
其中所述氧化物半导体层具有由InMO3(ZnO)m表示的组成，
其中M为选自Ga、Fe、Ni、Mo和Co的金属，且
其中m大于0。
20.权利要求17的方法，
其中所述气体选自氧气、氧化氮气体和二氧化氮气体。
21.权利要求17的方法，
其中继续所述衬底的所述加热步骤直至完成所述氧化物绝缘膜的形成。
22.权利要求17的方法，
其中所述氧化物绝缘膜包含硅。
23.权利要求17的方法，
其中等离子体的所述引入使用远程等离子体设备进行。
24.权利要求17的方法，
其中所述暴露区域的侧面与所述源电极层和所述漏电极层的至少一个侧面位于相同的平面上。
25.权利要求17的方法，
其中进行所述蚀刻以使得整个所述氧化物半导体层覆盖所述栅电极层的一部分。
CN201080030336.2A 2009-07-03 2010-06-09 制造半导体装置的方法 Expired - Fee Related CN102473729B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009159065 2009-07-03
JP2009-159065 2009-07-03
PCT/JP2010/060150 WO2011001822A1 (en) 2009-07-03 2010-06-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN102473729A true CN102473729A (zh) 2012-05-23
CN102473729B CN102473729B (zh) 2015-01-28

Family

ID=43410900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080030336.2A Expired - Fee Related CN102473729B (zh) 2009-07-03 2010-06-09 制造半导体装置的方法

Country Status (7)

Country Link
US (3) US8637347B2 (zh)
EP (1) EP2449593B1 (zh)
JP (10) JP4999968B2 (zh)
KR (7) KR20170119742A (zh)
CN (1) CN102473729B (zh)
TW (5) TWI779937B (zh)
WO (1) WO2011001822A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915346A (zh) * 2012-12-28 2014-07-09 业鑫科技顾问股份有限公司 薄膜晶体管及其制作方法与液晶显示面板
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN104584139A (zh) * 2012-09-18 2015-04-29 Lg化学株式会社 透明导电膜及其制备方法
CN104904017A (zh) * 2012-12-28 2015-09-09 株式会社神户制钢所 薄膜晶体管及其制造方法
CN108649066A (zh) * 2012-10-24 2018-10-12 株式会社半导体能源研究所 半导体装置及其制造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20170119742A (ko) * 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
SG10201403913PA (en) 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190141791A (ko) 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8735874B2 (en) * 2011-02-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and method for manufacturing the same
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013151002A1 (ja) * 2012-04-06 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20140001467A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6351947B2 (ja) * 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US20150311345A1 (en) * 2014-04-28 2015-10-29 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, display substrate and display device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US20160094600A1 (en) 2014-09-30 2016-03-31 The Nielsen Company (Us), Llc Methods and apparatus to measure exposure to streaming media
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
KR20180010207A (ko) * 2015-06-30 2018-01-30 실리콘 디스플레이 (주) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
WO2024201685A1 (ja) * 2023-03-28 2024-10-03 シャープディスプレイテクノロジー株式会社 自発光型表示装置および自発光型表示装置の製造方法
TWI841366B (zh) * 2023-04-28 2024-05-01 國立中興大學 雙波段薄膜電晶體檢光器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514804B1 (en) * 1999-05-20 2003-02-04 Nec Corporation Thin-film transistor and fabrication method thereof
US20080315193A1 (en) * 2007-06-22 2008-12-25 Samsung Electronics Co., Ltd. Oxide-based thin film transistor, method of fabricating the same, zinc oxide etchant, and a method of forming the same
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3272532B2 (ja) * 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002237598A (ja) * 2001-02-08 2002-08-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7112113B2 (en) * 2002-12-25 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4578826B2 (ja) 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
TW200537573A (en) 2004-04-23 2005-11-16 Ulvac Inc Thin-film transistor and production method thereof
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006066713A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp 半導体装置の製造方法
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1927134A2 (en) * 2005-09-15 2008-06-04 Nxp B.V. A structure for a semiconductor device and a method of manufacturing the same
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4167280B2 (ja) 2006-08-25 2008-10-15 株式会社日立国際電気 半導体製造装置及び半導体の製造方法
JP2007027773A (ja) 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
WO2008105347A1 (en) * 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8058096B2 (en) 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
JP5718052B2 (ja) 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
WO2009060922A1 (en) * 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2449594B1 (en) * 2009-06-30 2019-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170119742A (ko) * 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20140074404A (ko) * 2009-11-20 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101540039B1 (ko) * 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20130054275A (ko) * 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514804B1 (en) * 1999-05-20 2003-02-04 Nec Corporation Thin-film transistor and fabrication method thereof
US20080315193A1 (en) * 2007-06-22 2008-12-25 Samsung Electronics Co., Ltd. Oxide-based thin film transistor, method of fabricating the same, zinc oxide etchant, and a method of forming the same
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096719B2 (en) 2012-04-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN104185898A (zh) * 2012-04-06 2014-12-03 株式会社半导体能源研究所 绝缘膜、半导体装置的制造方法以及半导体装置
US11437523B2 (en) 2012-04-06 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US10741694B2 (en) 2012-04-06 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9318317B2 (en) 2012-04-06 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9570626B2 (en) 2012-04-06 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN104584139A (zh) * 2012-09-18 2015-04-29 Lg化学株式会社 透明导电膜及其制备方法
CN104584139B (zh) * 2012-09-18 2017-03-01 Lg化学株式会社 透明导电膜及其制备方法
CN108649066A (zh) * 2012-10-24 2018-10-12 株式会社半导体能源研究所 半导体装置及其制造方法
US11824105B2 (en) 2012-10-24 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104904017B (zh) * 2012-12-28 2017-09-29 株式会社神户制钢所 薄膜晶体管及其制造方法
CN103915346B (zh) * 2012-12-28 2017-02-15 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制作方法与液晶显示面板
CN104904017A (zh) * 2012-12-28 2015-09-09 株式会社神户制钢所 薄膜晶体管及其制造方法
CN103915346A (zh) * 2012-12-28 2014-07-09 业鑫科技顾问股份有限公司 薄膜晶体管及其制作方法与液晶显示面板

Also Published As

Publication number Publication date
JP6010081B2 (ja) 2016-10-19
JP2011029637A (ja) 2011-02-10
JP2018019094A (ja) 2018-02-01
JP2020010058A (ja) 2020-01-16
KR20190006602A (ko) 2019-01-18
US20180158932A1 (en) 2018-06-07
JP5632411B2 (ja) 2014-11-26
JP4999968B2 (ja) 2012-08-15
KR102365458B1 (ko) 2022-02-23
TWI698937B (zh) 2020-07-11
TWI595568B (zh) 2017-08-11
KR101610606B1 (ko) 2016-04-07
JP2017143285A (ja) 2017-08-17
TW202213541A (zh) 2022-04-01
KR102106460B1 (ko) 2020-05-04
CN102473729B (zh) 2015-01-28
US9887276B2 (en) 2018-02-06
KR20200047748A (ko) 2020-05-07
TWI764182B (zh) 2022-05-11
US20140106505A1 (en) 2014-04-17
JP2016208050A (ja) 2016-12-08
JP2021168399A (ja) 2021-10-21
US10297679B2 (en) 2019-05-21
TWI779937B (zh) 2022-10-01
EP2449593A4 (en) 2015-06-03
KR20220025274A (ko) 2022-03-03
KR102096109B1 (ko) 2020-04-01
JP6216086B2 (ja) 2017-10-18
KR102503687B1 (ko) 2023-02-27
KR20210031537A (ko) 2021-03-19
EP2449593B1 (en) 2019-08-28
KR20150053818A (ko) 2015-05-18
JP2023058609A (ja) 2023-04-25
KR20120046222A (ko) 2012-05-09
KR20170119742A (ko) 2017-10-27
JP6224184B2 (ja) 2017-11-01
TWI594330B (zh) 2017-08-01
JP7505059B2 (ja) 2024-06-24
JP7225319B2 (ja) 2023-02-20
TW201611130A (zh) 2016-03-16
JP6905020B2 (ja) 2021-07-21
WO2011001822A1 (en) 2011-01-06
TW201118957A (en) 2011-06-01
US20110003429A1 (en) 2011-01-06
TW201721765A (zh) 2017-06-16
TW202042311A (zh) 2020-11-16
JP6592052B2 (ja) 2019-10-16
JP2012160744A (ja) 2012-08-23
KR102228220B1 (ko) 2021-03-17
US8637347B2 (en) 2014-01-28
EP2449593A1 (en) 2012-05-09
JP2024114723A (ja) 2024-08-23
JP2015026863A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
CN102473729B (zh) 制造半导体装置的方法
US20240321903A1 (en) Semiconductor device and manufacturing method thereof
CN104835850B (zh) 半导体器件
CN102473728B (zh) 半导体装置的制造方法
JP2022084585A (ja) 半導体装置
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN102460713B (zh) 用于制造半导体器件的方法
CN105914236B (zh) 半导体装置及其制造方法
CN104332472B (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150128