TW201721765A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201721765A
TW201721765A TW106104769A TW106104769A TW201721765A TW 201721765 A TW201721765 A TW 201721765A TW 106104769 A TW106104769 A TW 106104769A TW 106104769 A TW106104769 A TW 106104769A TW 201721765 A TW201721765 A TW 201721765A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
electrode layer
oxide
Prior art date
Application number
TW106104769A
Other languages
English (en)
Other versions
TWI698937B (zh
Inventor
及川欣聰
岡崎健一
丸山穗高
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201721765A publication Critical patent/TW201721765A/zh
Application granted granted Critical
Publication of TWI698937B publication Critical patent/TWI698937B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

揭示具有氧化物半導體作為通道形成區的薄膜電晶體之製造方法。方法包含：在閘極絕緣層上形成氧化物半導體層；在氧化物半導體層上形成與氧化物半導體層接觸的源極和汲極電極層，以致於至少部份氧化物半導體層曝露；以及，在氧化物半導體層形成與氧化物半導體層接觸的氧化物絕緣膜。在形成氧化物絕緣膜之前，在電漿存在下，氧化物半導體的曝露部份曝露於含有氧的氣體中。方法允許氧擴散至氧化物半導體層中，有助於薄膜電晶體的優良特徵。

Description

半導體裝置之製造方法
本發明係關於包含氧化物半導體的半導體裝置製造方法。
近年來，已注意到使用形成於具有絕緣表面的基底上的半導體薄膜(厚度約數奈米至數佰奈米)以形成薄膜電晶體(TFT)的技術。薄膜電晶體應用至範圍廣大的電子裝置，例如IC或電光裝置，以及特別地正在推動作為影像顯示裝置中的切換元件之薄膜電晶體的發展。
各式各樣的金屬氧化物用於不同的應用。氧化銦是習知的材料且作為液晶顯示器等所需的透明電極材料。
某些金屬氧化物具有半導體特徵。具有半導體特徵的此類金屬氧化物的實施例為氧化鎢、氧化錫、氧化銦、及氧化鋅。已知在使用具有半導體特徵的此類金屬氧化物以形成通道形成區之薄膜電晶體。(舉例而言，請參見專利文獻1至4及非專利文獻1)。
此外，已知金屬氧化物不僅可為單一成份氧化物，也 可為多成份氧化物。舉例而言，為同系化合物之InGaO3(ZnO)m(m是自然數)是習知的含有In、Ga、及Zn之多成份氧化物材料(非專利文獻2至4等等)。
此外，已確認包含此In-Ga-Zn-O為基礎的氧化物之氧化物半導體可以應用於薄膜電晶體的通道層(舉例而言，請參見專利文獻5、及非專利文獻5和6)。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請號S60-198861
[專利文獻2]日本公開專利申請號H8-264794
[專利文獻3]PCT國際申請號H11-505377之日文譯本
[專利文獻4]日本公開專利申請號2000-150900
[專利文獻5]日本公開專利申請號2004-103957
[非專利文獻]
[非專利文獻1] M. W. Prins, K.O. Grosse-Holz, G. Muller, J.F.M. Cillessen, J.B. Giesbers, R.P. Weening, and R. M. Wolf,”A ferroelectric transparent thin-film transistor”, Appl. Phys. Lett., 17 June 1996, Vol.68 pp.3650-3652
[非專利文獻2] M. Nakamura, N.Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J. Solid State Chem., 1991, Vol.93, pp.298-315
[非專利文獻3] N. Kimizuka, M. Isobe, and M. Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System”, J. Solid State Chem., 1995, Vol. 116, pp.170-178
[非專利文獻4] M. Nakamura, N.Kimizuka, T. Mohri, and M. Isobe, “Homologous Series, Synthesis and Crystal Structure of InFeO3(ZnO)m(m:natural number) and its Isostructural Compound”,KOTAI BUTSURI (SOLID STATE PHYSICS), 1993, Vol.28, No.5, pp.317-327
[非專利文獻5] K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”, SCIENCE, 2003, Vol. 300, pp. 1269-1272
[非專利文獻6] Nomura, H.Ohta, A. Takagi, T.Kamiya, M.Hirano, and H.Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”, NATURE, 2004, Vol.432 pp.488-492
本發明的實施例之目的在於製造及提供包含電特徵穩定的薄膜電晶體之高度可靠的半導體裝置。
在具有薄膜電晶體的半導體裝置之製造方法中，形成與氧化物半導體層接觸的氧化物絕緣膜，所述薄膜電晶體中，包含通道形成區的半導體層是氧化物半導體層。注意，在至少部份氧化物半導體層曝露的狀態下，將氧化物半導體層導入腔室中。在氧化物半導體層被導入壓力減少的腔室中之後，在氮氛圍下，執行熱處理步驟及電漿導入步驟(至少含有氧電漿)。然後，將沈積氣體導入以形成氧化物絕緣膜。或者，藉由將含有氧元素的氣體導入腔室中，可以產生電漿，以及，使用與腔室連接的遠端電漿設備(自由基產生器)，可將電漿導入腔室中。
關於含有氧元素的氣體，可以使用氮氧化物(氧化亞氮(也稱為一氧化二氮)(N2O)或二氧化氮(NO2))，以及，可以含有例如氦或氬等稀有氣體。
含有矽烷的氣體可以用沈積氣體。使用含有矽烷的氣體，形成含有矽的氧化物絕緣膜。形成阻擋例如濕氣、氫離子、及OH-等雜質的無機絕緣膜，作為與氧化物半導體層接觸的氧化物絕緣膜，具體而言，形成氧化矽膜或氮氧化矽膜。
在等於或高於100℃且低於或等於500℃(較佳地，高於或等於150℃且低於或等於400℃)下，在減壓的腔室中，在氮氛圍下，較佳地執行氧化物半導體層的熱處理。執行氧化物半導體層的熱處理直到形成氧化物絕緣膜為止。溫度較佳地為高於或等於100℃且低於或等於500℃(更佳地，高於或等於150℃且低於或等於400℃)。
當形成氧化物絕緣膜時腔室中的壓力較佳地大於或等於1Pa且小於或等於300Pa(大於或等於7.5×10-3Torr且小於或等於2.25Torr)。
本說明書中揭示的本發明的實施例是半導體裝置的製造方法，包含下述步驟：在具有絕緣表面的基底上形成閘極電極層、閘極絕緣層、及至少部份曝露的氧化物半導體層；將有至少部份曝露的氧化物半導體層形成於上的基底導入壓力減少的腔室中；將腔室中有至少部份曝露的氧化物半導體層形成於上的基底加熱並降低腔室中的壓力及將氮導入腔室中；當加熱基底時，將含有氧元素的氣體導入腔室中；在有含氧元素的氣體導入之腔室中，至少產生氧電漿；以及，藉由將沈積氣體導入腔室中，形成與氧化物半導體層接觸的氧化物絕緣膜。
本說明書中揭示的本發明的實施例是半導體裝置的製造方法，包含下述步驟：在具有絕緣表面的基底上形成閘極電極層、閘極絕緣層、及至少部份曝露的氧化物半導體層；將有至少部份曝露的氧化物半導體層形成於上的基底導入壓力減少的腔室中；將腔室中有至少部份曝露的氧化物半導體層形成於上的基底加熱並降低腔室中的壓力及將氮導入腔室中；當加熱基底時，將含有氧元素的氣體導入腔室中；在有含氧元素的氣體導入之腔室中，至少產生氧電漿；以及，藉由將含有矽烷的沈積氣體導入腔室中，形成與氧化物半導體層接觸的含矽氧化物絕緣膜。
本說明書中揭示的本發明的實施例是半導體裝置的製 造方法，包含下述步驟：在具有絕緣表面的基底上形成閘極電極層、閘極絕緣層、及至少部份曝露的氧化物半導體層；將有至少部份曝露的氧化物半導體層形成於上的基底導入壓力減少的腔室中；將腔室中有至少部份曝露的氧化物半導體層形成於上的基底加熱並降低腔室中的壓力及將氮導入腔室中；使用連接至腔室的遠端電漿設備，將氧電漿導入腔室中，並加熱基底；以及，藉由將沈積氣體導入腔室中，形成與氧化物半導體層接觸的氧化物絕緣膜。
在上述結構中，在壓力降低且有氮導入的腔室中加熱有至少部份曝露的氧化物半導體層形成於上的基底之後，將含有氧元素的氣體(或是含有氧化矽的氣體)導入腔室中。
本說明書中使用的氧化物半導體層是以InMO3(ZnO)m(m>0)表示的薄膜，以及，製造使用此薄膜作為半導體層之薄膜電晶體。注意，M代表選自Ga、Fe、Ni、Mn、及Co之一金屬元素或眾多金屬元素。舉例而言，M在某些情形中代表Ga；同時，在其它情形中，M代表Ga以外的上述金屬元素，舉例而言，Ga及Ni或Ga及Fe。此外，除了含有作為M的金屬元素之外，上述氧化物半導體層尚含有作為雜質元素的Fe或Ni、另一暫態金屬元素、或是暫態金屬元素的氧化物。在本說明書中，在成份公式以InMO3(ZnO)m(m>0)表示的複數個氧化物半導體層中，包含至少Ga作為M之氧化物半導體被稱為In-Ga-Zn-O為基礎的氧化物半導體，以及，In-Ga-Zn-O為基礎 的氧化物半導體的薄膜稱為In-Ga-Zn-O為基礎的非單晶膜。
關於應用至氧化物半導體層的氧化物半導體，除了上述之外，還可以應用下述氧化物半導體中的任一者：In-Sn-Zn-O為基礎的氧化物半導體；In-Al-Zn-O為基礎的氧化物半導體；Sn-Ga-Zn-O為基礎的氧化物半導體；Al-Ga-Zn-O為基礎的氧化物半導體；Sn-Al-Zn-O為基礎的氧化物半導體；In-Zn-O為基礎的氧化物半導體；Sn-Zn-O為基礎的氧化物半導體；Al-Zn-O為基礎的氧化物半導體；In-O為基礎的氧化物半導體；Sn-O為基礎的氧化物半導體；及Zn-O為基礎的氧化物半導體。此外，氧化矽可以添加至上述氧化物半導體層中。氧化物半導體層包含抑制氧化物半導體層的晶化之氧化矽(SiOx(x>0))，因此，可以抑制導因於熱處理之氧化物半導體層的晶化。氧化物半導體層較佳地以非晶狀態存在；但是，氧化物半導體層可以部份晶化。
由於薄膜電晶體容易因為靜電等而穿損，所以，用於保護驅動電路的保護電路較佳地設於與閘極線或源極線相同的基底上。保護電路較佳地由包含氧化物半導體之非線性元件形成。
可以連續地處理閘極絕緣層及氧化物半導體膜(也稱為連續處理、原地處理、連續膜形成)，而不曝露於空氣。未曝露於空氣的連續處理能夠在閘極絕緣層與氧化物半導體膜之間形成介面，而不受例如濕氣或碳氫化合物等 氛圍成份或漂浮於空氣中的雜質污染。因此，可以降低薄膜電晶體的特徵變異。
注意，在本說明書中「連續處理」一詞意指在使用電漿CVD方法或濺射法的第一處理步驟至使用電漿CVD方法或濺射法的第二處理步驟之系列步驟期間，要被處理的基底所處的氛圍未受例如空氣等污染氛圍所污染，且被保持控制在真空中或惰性氣體氛圍(氮氣氛圍或稀有氣體氛圍)下。藉由連續處理，可以形成形，並同時防止濕氣等再度附著至被清潔的要處理之基底。
在相同腔室中執行從第一處理步驟至第二處理步驟的製程是在本說明書中的連續處理的範圍之內。
此外，下述情形也是在本說明書的連續處理的範圍之內：在複數個腔室中執行從第一處理步驟至第二處理之製程的情形中，在第一處理步驟之後，基底傳送至另一腔室，但未曝露於空氣且接受第二處理。
注意，在第一處理步驟與第二處理步驟之間有下述驟的情形也是在本說明書中的連續處理的範圍之內：基底傳送步驟、對齊步驟、加熱或冷卻基底以將基底的溫度調整至適於第二處理步驟的溫度之步驟、等等。
在第一處理步驟與第二處理步驟之間可以提供例如清潔步驟、濕蝕刻步驟、或光阻形成步驟等使用液體的步驟。此情形未在本說明書中的連續處理之範圍內。
注意，在本說明書中例如「第一」及「第二」等序號是為了方便使用並非代表步驟的次序及層的堆疊次序。此 外，在本說明書中的序號未代表特別具體說明本發明之特別名稱。
此外，關於包含驅動電路之顯示裝置，除了液晶顯示裝置之外，尚有使用發光元件的發光顯示裝置及也稱為電子紙之使用電泳顯示元件的顯示裝置。
包含發光元件的發光顯示裝置包含具有眾多薄膜電晶體之像素部。像素部包含一薄膜電晶體的閘極電極連接至另一薄膜電晶體的源極或汲極佈線之區域。此外，在使用發光元件的發光顯示裝置之驅動電路中，有薄膜電晶體的閘極電極連接至薄膜電晶體的源極佈線或汲極佈線之區域。
在本說明書中，半導體裝置通常意指利用半導體特徵操作之裝置，以及，電子裝置、半導體電路、及電子設備都是半導體裝置。
根據本發明的實施例，可以製造及提供具有穩定的電特徵之薄膜電晶體。因此，可以提供包含具有優良的電特徵及高可靠度的薄膜電晶體之半導體裝置。
100‧‧‧基底
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧氧化物半導體層
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
107‧‧‧保護絕緣層
108‧‧‧電容器佈線
110‧‧‧像素電極層
121‧‧‧第一端子
122‧‧‧第二端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
132‧‧‧導電膜
133‧‧‧氧化物半導體層
135‧‧‧氧化物半導體層
150‧‧‧第二端子
151‧‧‧第一端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極層
154‧‧‧保護絕緣層
155‧‧‧透明導電膜
156‧‧‧電極層
170‧‧‧薄膜電晶體
400‧‧‧基底
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧氧化物半導體層
405a‧‧‧源極電極層
407‧‧‧氧化物絕緣層
430‧‧‧氧化物半導體層
431‧‧‧氧化物半導體層
432‧‧‧氧化物半導體層
470‧‧‧薄膜電晶體
580‧‧‧基底
581‧‧‧薄膜電晶體
583‧‧‧絕緣膜
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
595‧‧‧填充物
596‧‧‧基底
701‧‧‧氧化物半導體層
703‧‧‧層
705‧‧‧層
2600‧‧‧TFT基底
2601‧‧‧對立基底
2602‧‧‧密封劑
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧色層
2606‧‧‧極化板
2607‧‧‧極化板
2608‧‧‧佈線電路部
2609‧‧‧可撓線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧散射板
2700‧‧‧電子書讀取器
2701‧‧‧機殼
2703‧‧‧機殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚音器
4001‧‧‧基底
4002‧‧‧像素部
4003‧‧‧訊號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4006‧‧‧第二基底
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端電極
4016‧‧‧連接電極
4018‧‧‧可撓印刷電路
4019‧‧‧各向異性導電膜
4020‧‧‧保護絕緣層
4021‧‧‧保護絕緣層
4030‧‧‧像素電極層
4031‧‧‧對立電極層
4032‧‧‧絕緣層
4035‧‧‧間隔器
4501‧‧‧第一基底
4502‧‧‧像素部
4503a‧‧‧訊號線驅動電路
4504a‧‧‧掃描線驅動電路
4505‧‧‧密封劑
4506‧‧‧第二基底
4507‧‧‧填充物
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極層
4515‧‧‧連接端電極
4516‧‧‧端電極
4517‧‧‧第一電極層
4518a‧‧‧可撓印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
5300‧‧‧基底
5301‧‧‧像素部
5302‧‧‧第一掃描線驅動電路
5303‧‧‧第二掃描線驅動電路
5304‧‧‧訊號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧用於驅動發光元件的電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7009‧‧‧分隔部
7011‧‧‧用於驅動發光元件的電晶體
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮光膜
7017‧‧‧導電膜
7019‧‧‧分隔部
7021‧‧‧用於驅動發光元件的電晶體
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
7029‧‧‧分隔部
9201‧‧‧顯示部
9202‧‧‧顯示按鍵
9203‧‧‧操作鍵
9204‧‧‧帶部
9205‧‧‧調整部
9206‧‧‧相機部
9207‧‧‧揚音器
9208‧‧‧麥克風
9301‧‧‧頂殼
9302‧‧‧底殼
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指標裝置
9307‧‧‧顯示部
9600‧‧‧電視機
9601‧‧‧機殼
9603‧‧‧顯示部
9605‧‧‧架子
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部
9881‧‧‧機殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚音器部
9885‧‧‧輸入機構
9886‧‧‧記憶媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧機殼
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧機殼
9903‧‧‧顯示部
在附圖中：
圖1是流程圖，顯示半導體裝置的製造方法；圖2是流程圖，顯示半導體裝置的製造方法；圖3是流程圖，顯示半導體裝置的製造方法；圖4A至4C是視圖，顯示半導體裝置的製造方法； 圖5A及5B是視圖，顯示半導體裝置的製造方法；圖6A至6C是視圖，顯示半導體裝置的製造方法；圖7A至7C是視圖，顯示半導體裝置的製造方法；圖8是視圖，顯示半導體裝置；圖9A1、9A2、9B1及9B2是視圖，顯示半導體裝置；圖10A及10B是視圖，顯示氧分子(O2)與氧化物半導體層的表面之間的反應之計算結果；圖11A及11B是視圖，顯示一氧化二氮與氧化物半導體層的表面之間的反應之計算結果；圖12A及12B是視圖，均顯示一氧化二氮分子結構；圖13是視圖，顯示用於計算之氧化物半導體層的結構；圖14是圖形，顯示氧化物半導體層的氧密度的計算結果。
圖15A至15C是視圖，顯示氧與氧化物半導體膜的表面之間的反應；圖16A1、16A2和16B是視圖，顯示半導體裝置；圖17A和17B是視圖，顯示半導體裝置；圖18是視圖，顯示半導體裝置的像素等效電路；圖19A至19C是視圖，顯示半導體裝置；圖20A和20B是方塊圖，顯示半導體裝置；圖21A和21B是電路視圖及時序圖，顯示訊號線驅 動電路的配置；圖22A至22C是電路視圖，均顯示移位暫存器的配置；圖23A及23B是電路視圖及時序圖，顯示移位暫存器的操作；圖24是視圖，顯示半導體裝置；圖25A及25B是圖形，顯示薄膜電晶體的電特徵之評估結果；圖26是視圖，顯示半導體裝置；圖27是外觀視圖，顯示電子書讀取器的實施例；圖28A及28B是外觀視圖，分別顯示電視機及數位相框的實施例；圖29A及29B是外觀視圖，顯示遊戲機的實施例；圖30A及30B是外觀視圖，分別顯示可攜式電腦的實施例及行動電話的實施例。
於下，將參考附圖，詳述本發明的實施例。但是，本發明不限於下述說明，以及，習於此技藝者清楚可知其模式及細節的多種變化，除非這些變化悖離本發明的精神及範圍。因此，本發明不應被解釋成侷限於下述實施例的說明。在下述結構中，在不同圖式中，相同部份或具有類似功能的部份以相同的代號表示，且不重複其說明。
(實施例1)
將參考圖1、圖2、及圖3，說明半導體裝置及半導體裝置的製造方法之實施例。
在具有薄膜電晶體的半導體裝置之製造方法中，形成與氧化物半導體層接觸的氧化物絕緣膜，所述薄膜電晶體中，包含通道形成區的半導體層是氧化物半導體層。於下，詳細說明半導體裝置的製造方法。
如圖1所示，閘極電極層、閘極絕緣層、及氧化物半導體層形成於具有絕緣表面的基底上(步驟8000)。也形成源極電極層和汲極電極層。注意，在至少部份氧化物半導體層曝露的狀態下，將氧化物半導體層導入腔室中。
另一方面，將形成氧化物絕緣膜的腔室抽真空至較低壓力(步驟8001)。腔室中的壓力可大於或等於1×10-5Pa且小於或等於5×10-1Pa(大於或等於7.5×10-8Torr且小於或等於3.75×10-3Torr)。有氧化物半導體層以至少部份氧化物半導體層曝露的狀態形成於上的基底被導入至壓力減少的腔室中(步驟8002)。
執行熱處理並將氮導入設有基底的腔室中，在所述基底上形成有氧化物半導體層(步驟8003)。在等於或高於100℃且低於或等於500℃(較佳地，高於或等於150℃且低於或等於400℃)下，在減壓的腔室中，在氮氣氛圍下，較佳地執行氧化物半導體層的熱處理。
然後，在氮氣氛圍下執行熱處理的腔室中的壓力再度被降低(步驟8004)，以及，將含有氧元素的氣體導至 其中(步驟8005)。關於含有氧元素的氣體，可以使用氧或氮氧化物(一氧化二氮(N2O)或二氧化氮(NO2))，以及，可以含有例如氦或氬等稀有氣體。注意，無需執行導入含有氧元素的氣體之前降低腔室中的壓力之步驟(步驟8004)。
在有含氧元素的氣體被導入之腔室中，產生電漿(步驟8006)。電漿包含至氧電漿。藉由氧電漿的產生，增加氧化物半導體層的曝露部份之氧密度。因此，可以形成氧過多區。
由於可以降低對氧化物半導體層的損傷，所以，用於產生電漿的功率較佳地為500W或更低的低功率(更佳地為150W或更低)。
將沈積氣體導入(步驟8007)使用含有氧元素的氣體而產生電漿的腔室中，以及，形成氧化物絕緣膜(步驟8008)。
含有矽烷的氣體可以用沈積氣體。使用含有矽烷的氣體，形成含有矽的氧化物絕緣膜。與氧化物半導體層接觸的氧化物絕緣膜是阻擋例如濕氣、氫離子、及OH-等雜質的無機絕緣膜，具體而言，為氧化矽膜或氮氧化矽膜。
從氮氛圍下的熱處理至氧化物絕緣膜的形成處理，執行氧化物半導體層的熱處理。在熱處理期間的溫度較佳地在等於或高於100℃且低於或等於500℃(更佳地，高於或等於150℃且低於或等於400℃)。
當形成氧化物絕緣膜時腔室中的壓力較佳地大於或等 於1Pa且小於或等於300Pa(大於或等於7.5×10-3Torr且小於或等於2.25Torr)。
注意，在以可燃氣體用於含有氧元素的氣體以及以含有矽烷的氣體用於沈積氣體的情形中，可燃氣體及含有矽烷的氣體之混合可能造成爆炸；因此，從腔室中移除可燃氣體，導入例如氧化氮(一氧化二氮(N2O)或二氧化氮(NO2))等可燃強化氣體，然後，將含有矽烷的氣體導入。
圖2顯示一實施例中，其中，氧化氮(一氧化二氮(N2O)或二氧化氮(NO2))用於含有氧元素的氣體(步驟8105)及含有矽烷的氣體用於沈積氣體(步驟8107)，以形成含有矽的氧化物絕緣膜作為氧化物絕緣膜(步驟8108)。舉例而言，二氧化氮(NO2)及矽烷(SiH4)可以分別用於含有氧元素的氣體及沈積氣體，以形成氧氮化矽膜。
如圖1及圖2所示，可以產生電漿，並將含有氧元素的氣體導入腔室中，或者，如圖3所示，使用與腔室連接的遠端電漿設備(自由基產生器)，將電漿導入。
圖3顯示一實施例，其中，使用遠端電漿設備(自由基產生器)(步驟8200)以將電漿導入腔室中，在腔室中，於氮氛圍下執行熱處理(步驟8201)。使用遠端電漿設備，在與形成氧化物絕緣膜的腔室不同的腔室中，使用含有氧元素的氣體，產生電漿。如圖3所示，當在形成氧化物絕緣膜的腔室之外面產生電漿並將電漿導入使用遠 端電漿設備的腔室中時，可以防止電漿產生時對氧化物半導體層的損傷。
將說明可以使用的腔室之實施例。腔室設有加熱器且加熱腔室的內部。此外，腔室設有供氣機構及排氣機構。藉由供氣機構，將氣體導入腔室中。藉由排氣機構，將腔室抽真空或者降低腔室的壓力。
藉由上述方法，形成與氧化物半導體層接觸的氧化物絕緣膜，因此，可以製造及提供具有穩定的電特徵之薄膜電晶體。因此，可以提供包含具有優良電特徵之高度可靠的薄膜電晶體之半導體裝置。
(實施例2)
將參考圖4A至4C及圖5A和5B，說明半導體裝置的實施例及半導體裝置的製造方法。
圖5A是包含於半導體裝置中的薄膜電晶體470的平面視圖，圖5B是圖5A的C1-C2剖面視圖。薄膜電晶體470是底部閘極型薄膜電晶體以及包含位於具有絕緣表面的基底400上之閘極電極層401、閘極絕緣層402、半導體層403、及源極和汲極電極層405a和405b。此外，設置氧化物絕緣膜407以遮蓋薄膜電晶體470及與半導體層403接觸。
此外，源極和汲極電極層405a和405b與半導體層403接觸。包含於源極和汲極電極層405a和405b中的元素是選自鈦、鋁、錳、鎂、鋯、鈹及釷之一或更多元素。 可以堆疊結合上述元素中的任意元素等的合金膜。
可以使用具有半導體特徵的氧化物材料，作為包含通道形成區的半導體層403。典型地，使用In-Ga-Zn-O為基礎的非單晶膜。
圖4A至4C是剖面視圖，顯示薄膜電晶體470的製造步驟。
在圖4A中，閘極電極層401設置於具有絕緣表面的基底400上。作為基部膜的絕緣膜可以設於基底400與閘極電極層401之間。基部膜具有防止雜質元素從基底400擴散的功能，以及，可以使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜中之一或更多膜，將基部膜形成為具有單層或堆疊層的結構。使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬、或含有這些材料中的任何材料作為主成份的合金材料，形成具有單層或堆疊層結構的閘極電極層401。
舉例而言，關於二層結構的閘極電極層401，下述結構是較佳的：鋁層及堆疊於其上的鉬層的二層結構、銅層及堆疊於其上的鉬層的二層結構、銅層及堆疊於其上的氮化鈦層或氮化鉭層的二層結構、以及鈦層及鉬層的二層結構。關於三層結構的堆疊結構、鎢層或氮化鎢層、鋁及矽的合金或鋁及鈦的合金、以及氮化鈦層或鈦層之堆疊層是較佳的。
接著，閘極絕緣層402形成於閘極電極層401上。
藉由電漿CVD法或濺射法，使用氧化矽層、氮化矽 層、氧氮化矽層、及氮氧化矽層之單層或堆疊層，形成閘極絕緣層402。舉例而言，以電漿CVD法，使用含有SiH4、氧、及氮作為沈積氣體，形成氧氮化矽層。
接著，在閘極絕緣層402上，形成氧化物半導體膜。
注意，在藉由濺射法形成氧化物半導體膜之前，藉由逆濺射，較佳地移除閘極絕緣層402的表面上的灰塵，在逆濺射中，導入氬氣及產生電漿。逆濺射係一方法，其在氬氛圍下，使用RF電源以施加電壓至基底側而非靶材側，以及，在基底的近處產生電漿以修整表面。注意，可以使用氮氛圍、氦氛圍、等等以取代氬氛圍。或者，氧、一氧化二氮(N2O)、等等可以添加至氬氛圍。又或者，可以在添加Cl2、CF4、等等的氬氛圍下，執行電漿處理。
藉由使用In-Ga-Zn-O為基礎的氧化物半導體靶材之濺射法，形成氧化物半導體膜。在稀有氣體(典型的是氬)氛圍、氧氛圍、或包含稀有氣體(典型的是氬)及氧的氛圍下，執行濺射法。
可以連續地形成閘極絕緣層402及氧化物半導體膜而不曝露至空氣。不曝露至空氣之連續的膜形成能夠取得沒有例如濕氣或碳氣化合物等氛圍成份或漂浮於空氣中的雜質污染之二堆疊層之間的介面。因此，可以降低薄膜電晶體的特徵差異。
經由微影處理，將氧化物半導體膜處理成島狀，藉以形成氧化物半導體層430。(請參見圖4A)。
氧化物半導體層430較佳地是非晶的；但是，氧化物 半導體層430可以部份地晶化。
接著，在閘極絕緣層402及氧化物半導體層430上形成導電膜。
關於導電膜的材料，有選自Al、Cr、Ta、Ti、Mo、及W的元素、含有這些元素中的任何元素作為成份之合金、含有這些元素結合的合金、等等。
假使在形成導電膜之後執行熱處理，則較佳的是導電膜具有足夠的抗熱性以承受熱處理。由於單獨使用鋁會導致例如低抗熱性及易於腐蝕等缺點，所以將鋁與具有抗熱性的導電材料結合使用。關於用於與鋁結合之具有抗熱性的導電材料，可以使用下述材料中的任何材料：選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素、包含這些元素中的任何元素的合金、包含這些元素的組合之合金、或包含些元素中的任何元素的氮化物。
氧化物半導體層430及導電膜接受蝕刻處理，以致於形成氧化物半導體層432及源極和汲極電極層405a和405b(請參見圖4B)。注意，經由蝕刻處理，在氧化物半導體層432中形成溝槽(凹部)。
如同實施例1中所述般，在有氧化物半導體層432形成於上的基底被導入壓力降低的腔室中之後，在氮氛圍之下，執行熱處理步驟及電漿(至少含有氧電漿)導入步驟。然後，將沈積氣體導入以形成氧化物絕緣膜407。
在實施例2中，以一氧化二氮(N2O)及矽烷 (SiH4)分別用於含有氧元素的氣體以及沈積氣體，以形成厚度300nm的氧化物絕緣膜407。
在等於或高於100℃且低於或等於500℃(更佳地，高於或等於150℃且低於或等於400℃)，在壓力降低的腔室中，較佳地執行氮氛圍下氧化物半導體層432的熱處理。
從氮氛圍下的熱處理步驟至氧化物絕緣膜407的形成步驟，執行氧化物半導體層432的熱處理。在熱處理期間的溫度較佳地等於或高於100℃且低於或等於500℃(更佳地，高於或等於150℃且低於或等於400℃)。
當形成氧化物絕緣膜時腔室中的壓力較佳地大於或等於1Pa且小於或等於300Pa(大於或等於7.5×10-3Torr且小於或等於2.25Torr)。
當藉由上述方法形成與氧化物半導體層432接觸的氧化物絕緣膜407時，至少與氧化物絕緣膜407接觸的區域之電阻可以增加(載子濃度降低)。因此，所述區域變成高電阻氧化物半導體區。因此，氧化物半導體層432變成具有高電阻的氧化物半導體區之氧化物半導體層403，因此，可以製造薄膜電晶體470(請參見圖4C)。
此外，在形成氧化物絕緣膜407之後，在氮氣氛圍或大氣氛圍(空氣氛圍)下，薄膜電晶體470接受熱處理(較佳地，等於或高於150℃且低於350℃)。藉由熱處理，氧化物半導體層403與氧化物絕緣膜407接觸下被加熱，因此，可以降低薄膜電晶體470的電特徵變異。對於 何時執行此熱處理並無特別限定，只要在形成氧化物絕緣膜407之後執行即可。藉由執行另一熱處理步驟，舉例而言，形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理時，可以移除熱處理，藉以避免步驟數目增加。
藉由上述方法，形成與氧化物半導體層接觸的氧化物絕緣膜，因此，可以製造及提供具有穩定的電特徵之薄膜電晶體。因此，可以提供包含具有優良電特徵之高度可靠的薄膜電晶體之半導體裝置。
(實施例3)
將參考圖6A至6C、圖7A至7C、圖8、及圖9A1、9A2、9B1、及9B2，說明包含薄膜電晶體的半導體裝置之製造步驟。
在圖6A中，可以使用硼矽酸鋇玻璃基底、硼矽酸鋁玻璃等玻璃基底作為具有透光特性的基底100。
接著，導電層形成於基底100的表面上，然後，執行第一微影處理以形成光阻掩罩。然後，藉由蝕刻以移除不必要的部份，以致於形成佈線及電極(包含閘極電極層101、電容器佈線108、及第一端子121之閘極佈線)。此時，執行蝕刻以致於至少閘極電極層101的端部具有推拔狀。
使用例如選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素、含 有這些上述元素中的任何元素的合金；含有這些元素的組合之合金；或含有這些元素中的任何元素的氮化物等抗熱導電材料，形成包含閘極電極層101之閘極佈線、電容器佈線108、及端子部的第一端子121中的每一者。
接著，在閘極電極層101的整個表面上形成閘極絕緣層102。藉由電漿CVD法、濺射法、等等，形成厚度50至250nm的閘極絕緣層102。
舉例而言，關於閘極絕緣層102，藉由濺射法，將氧化矽膜形成為100nm的厚度。可以容易瞭解，閘極絕緣層102的主成份不限於氧化矽，可以使用氧氮化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜、等等。或者，可以使用由這些材料中的任何材料形成的單層或堆疊層。
接著，在閘極絕緣層102上形成氧化物半導體膜(In-Ga-Zn-O為基礎的非單晶膜)。由於灰塵及濕氣未附著至閘極絕緣層與半導體膜之間的介面，所以，在閘極絕緣層102形成之後，有效地形成In-Ga-Zn-O為基礎的非單晶膜而不曝露至空氣。使用包含In、Ga、及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1(mol%)以及In：Ga：Zn=1：1：0.5[at%])。沈積條件設定如下：基底與靶材之間的距離設為100mm、壓力為0.2Pa、直流(DC)電源為0.5kW、氛圍為氬氣及氧氣(氬：氧=30sccm：20sccm且氧流速比例為40%)的混合氛圍。注意，由於可以抑制灰塵的產生以及降低膜厚的差異，所以，脈衝直流(DC)電源是較佳的。In-Ga-Zn-O為基礎的非單晶膜 形成為具有5nm至200nm的厚度。在實施例3中，關於氧化物半導體膜，使用In-Ga-Zn-O為基礎的氧化物半導體材，藉由濺射法，形成20nm厚的In-Ga-Zn-O為基礎的非單晶膜。
濺射法的實施例包含使用高頻電源作為濺射電源的RF濺射法、DC濺射法、以及以脈衝方式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情形中，主要使用RF濺射法，以及，在形成金屬膜的情形中，主要使用DC濺射法。
此外，有多源濺射設備，其中，可以設置複數個不同材料的靶材。藉由多源濺射設備，可以在相同腔室中堆疊不同材料膜，或者，在相同腔室中，同時藉由放電而沈積含有多種材料的膜。
此外，有濺射設備是在腔室內設有磁系統且用於磁控管濺射，也有用於ECR濺射的濺射設備，其中，使用微波產生的電漿而未使用輝光放電。
此外，關於藉由濺射的沈積法，也有反應濺射法及偏壓濺射法，在反應濺射法中，靶材物質及濺射氣體成份在沈積期間彼此化學地反應以形成其薄化合物膜，在偏壓濺射法中，在沈積期間，電壓也施加至基底。
接著，執行第二微影步驟以形成光阻掩罩，然後，蝕刻氧化物半導體膜。舉例而言，使用磷酸、醋酸、及硝酸的混合溶液，以濕蝕刻移除不需要的部份，以致於形成氧化物半導體層133(請參見圖6A)。注意，此處之蝕刻不 限於濕蝕刻，也可以使用乾蝕刻。
關於用於乾蝕刻的蝕刻氣體，較佳地使用含有氯的氣體(例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等氯為基礎的氣體)。
或者，可以使用含有氟的氣體(例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、三氟甲烷(CHF3)；溴化氫(HBr)；氧(O2)；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為將膜蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力、施加至基底側上的電極之電力量基底側上電極的溫度、等等)。
關於用於濕蝕刻的蝕刻劑，可以使用藉由混合磷酸、醋酸、及硝酸、氫氧化銨混合物(過氧化氫：氨：水=5：2：2)等等取得的混合溶液。此外，也可以使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
藉由清洗，將濕蝕刻後的蝕刻劑與被蝕刻掉的材料一起移除。包含蝕刻劑及被蝕刻掉的材料的廢液可以被純化以及再使用材料。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體層中之例如銦等材料時，可以有效率地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度)，以取得所需形狀。此處，如圖6A及圖8 中所示般，執行蝕刻以致於整體氧化物半導體層133遮蓋部份閘極電極層101。
接著，藉由濺射法或真空蒸鍍法，使用金屬材料，於氧化物半導體層133上形成導電膜132(請參見圖6B)。
關於導電膜132的材料，有選自Al、Cr、Ta、Ti、Mo、及W之元素、含有這些元素中的任何元素作為成份的合金、含有這些元素的組合之合金、等等。
在形成導電膜132後執行熱處理的情形中，導電膜較佳地具有足以承受此耐熱的抗熱性。
接著，經由第三微影步驟。形成光阻掩罩，然後，移除不需要的部份，以致於形成源極和汲極電極層105a及105b、以及第二端子122(請參見圖6C)。此時，使用濕蝕刻或乾蝕刻作為蝕刻方法。舉例而言，當使用鋁膜或鋁合金膜作為導電膜132時，可以執行使用磷酸、醋酸、及硝酸的混合溶液之濕蝕刻。或者，藉由使用氫氧化銨混合物(過氧化氫：氨：水=5：2：2)，將導電膜132蝕刻以形成源極和汲極電極105a和105b。在此蝕刻步驟中，部份氧化物半導體層133被蝕刻，以致於形成半導體層135。因此，設於源極和汲極電極層105a和105b之間的氧化半導體層135的區域具有小厚度。如圖6C所示般，厚度比與源極和汲極電極層(105a和105b)相重疊的區域還小之氧化物半導體層135的區域(曝露區)曝露。在圖6C中，使用乾蝕刻，一次執行源極和汲極電極層105a和105b以及半導體層135的蝕刻。因此，源極和汲極電極 層105a和105b的端部與半導體層135的端部相對齊；因此，形成連續結構。亦即，面對源極電極層105a的汲極電極層105b的側表面以及曝露區的複數個側表面之一是共平面的。以類似方式，面對源極電極層105a的汲極電極層105b的側表面以及其它側表面是共平面的。換言之，曝露區的側表面與源極電極層105a及汲極電極層105b的側表面中至少之一是共平面的。
在第三微影步驟中，由與源極和汲極電極層105a和105b相同的材料形成的第二端子122餘留在端部中。注意，第二端子122電連接至源極佈線(包含源極和汲極電極層105a和105b的源極佈線)。
此外，藉由使用以多色調光罩形成的具有多種厚度(典型上二種厚度)的區域之光阻掩罩，可以降低光阻掩罩的數目，造成簡化的製程及更低的成本。
接著，移除光阻掩罩，以及使用電漿CVD法，形成保護絕緣層107，保護絕緣層107遮蓋閘極絕緣層102、氧化物半導體層103、及源極和汲極電極層105a和105b。
具體而言，如同實施例1中所述般，在形成源極和汲極電極層105a和105b之後，將基底100導入壓力降低的腔室中，以及，在氮氛圍之下，執行熱處理步驟。然後，執行電漿(至少含有氧電漿)導入步驟，接著，將沈積氣體導入以形成保護絕緣層107，保護絕緣層107是氧化物絕緣膜。
在實施例3中，以一氧化二氮(N2O)及矽烷(SiH4)分別用於含有氧元素的氣體以及沈積氣體，以形成厚度300nm的保護絕緣層107。
在等於或高於100℃且低於或等於500℃(更佳地，高於或等於150℃且低於或等於400℃)，在壓力降低的腔室中，較佳地執行氮氛圍下氧化物半導體層135的熱處理。
從氮氛圍下的熱處理步驟至氧化物絕緣膜的形成步驟，執行氧化物半導體層135的熱處理。在熱處理期間的溫度較佳地等於或高於100℃且低於或等於500℃(更佳地，高於或等於150℃且低於或等於400℃)。
當形成保護絕緣層107時腔室中的壓力較佳地大於或等於1Pa且小於或等於300Pa(大於或等於7.5×10-3Torr且小於或等於2.25Torr)。
設於源極和汲極電極層105a和105b之間的氧化物半導體層135的曝露區、與作為保護絕緣層107之氧化物絕緣膜設置成彼此接觸，以致於與保護絕緣層107接觸的氧化物半導體層103中的區域的電阻增加(載子濃度降低)，因此，可以形成包含具有高電阻的通道形成區之氧化物半導體層103(請參見圖7A)。
接著，在形成保護絕緣層107之後，可以執行熱處理。在等於或高於150℃且低於350℃的溫度下，在大氣氛圍或氮氣氛圍下，執行熱處理。藉由熱處理中，氧化物半導體層103與保護絕緣層107相接觸下被加熱，因而進 一步增加氧化物半導體層103的電阻。因此，可以增進薄膜電晶體的電特徵以及可以降低薄膜電晶體的電特徵的變異。對於熱處理的時機並無特別限制，只要在形成保護絕緣層107之後即可。藉由執行另一熱處理步驟，舉例而言，形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理，可以移除熱處理，藉以避免步驟數目增加。
經由上述步驟，可以製造薄膜電晶體170。
接著，執行第四微影步驟以形成光阻掩罩。蝕刻保護絕緣層107和閘極絕緣層102以形成抵達汲極電極層105b的接觸孔125。此外，也在相同的蝕刻步驟中，形成抵達第二端子122的接觸孔127以及抵達第一端子121的接觸孔126。圖7B顯示此階段的剖面視圖。
在移除光阻掩罩之後，形成透明導電膜。藉由濺射法、真空蒸鍍法、等等，以氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)、等等形成透明導電膜。以氫氯酸為基礎的溶液，蝕刻此材料。但是，由於特別是在蝕刻ITO時，容易在基底上產生餘留物，所以，可以使用氧化銦-氧化鋅(In2O3-ZnO)以增進蝕刻處理能力。在執行熱處理以降低透明導電膜的電阻之情形中，藉由增加氧化物半導體層103的電阻，能夠省略用於增進薄膜電晶體的電特徵及用於降低薄膜電晶體的電特徵變異之上述熱處理。
接著，執行第五微影步驟以形成光阻掩罩。然後，蝕刻移除不需要的部份，以致於形成像素電極層110。
經由第五微影處理，由電容器佈線108及像素電極層110形成儲存電容器，其中，使用電容器部份中的保護絕緣層107及閘極絕緣層102作為介電質。
此外，在第五微影步驟中，第一端子121及第二端子122由光阻掩罩遮蓋，以及，透明導電膜128及129餘留在端子部中。透明導電膜128及129作為連接至可撓印刷電路(FPC)的佈線或電極。形成於第一端子121上的透明導電膜128是連接端子電極，作為閘極佈線的輸入端子。形成於第二端子122上的透明導電膜129是連接端子電極，作為源極佈線的輸入端子。
然後，移除光阻掩罩。此階段的剖面視圖顯示於圖7C中。注意，此階段的平面視圖對應於圖8。
圖9A1及9A2分別是此階段的閘極佈線端子部的剖面視圖及上視圖。圖9A1是圖9A2的E1-E2剖面視圖。在圖9A1中，形成於保護絕緣層154上的透明導電膜155是連接端子電極，作為輸入端子。此外，在圖9A1的端子部中，使用與閘極佈線相同的材料形成的第一端子151及使用與源極佈線相同的材料形成的連接電極層153彼此重疊而以閘極絕緣層152介於其間，以及，經由透明導電膜155而彼此電連接。注意，圖7C中所示的第一端子121與透明導電膜128彼此接觸的部份對應於圖9A1中所示之第一端子151與透明導電膜155彼此接觸的部份。
圖9B1及9B2分別是不同於圖7C中示之源極佈線端子部份的剖面視圖及上視圖。圖9B1的剖面視圖是延著圖 9B2的F1-F2線取得。在圖9B1中，形成於保護絕緣層154上的透明導電膜155是連接端電極，作為輸入端子。此外，在圖9B1中，在端子部份中，由與閘極佈線相同的材料形成之電極層156位於電連接至源極佈線之第二端子150的下方並與其重疊，以閘極絕緣層152介於其間。電極層156未電連接至第二端子150，以及，假使電極層156的電位設定於例如浮動、GND、或0V等不同於第二端子150的電位，可以形成防止雜訊或靜電的電容器。第二端子150電連接至透明導電膜155，而以保護絕緣層154設於其間。
視像素密度而設置眾多閘極佈線、源極佈線、及電容器佈線。也在端子部中，配置處於與閘極佈線相同電位之眾多第一端子、處於與源極佈線相同電位之眾多第二端子、以及處於與電容器佈線相同電位之眾多第三端子、等等。每一端子的數目可以是任何數目，以及，端子的數目可以由實施者適當地決定。
經由這五個微影步驟，使用五個光罩，可以完成包含底部閘極交錯薄膜電晶體的薄膜電晶體170之像素薄膜電晶體部份及儲存電容器。藉由在以矩陣狀配置像素之像素部份中的每一像素中配置薄膜電晶體及儲存電容器，可以取得用於製造主動矩陣顯示裝置的複數個基底之一。在本說明書中，為方便起見，此基底稱為主動矩陣基底。
在製造主動矩陣液晶顯示裝置的情形中，主動矩陣基底及設有對立電極的對立基底彼此接合而以液晶層夾於其 間。注意，電連接至對立基底上的對立電極之共同電極設於主動矩陣基底上，以及，電連接至共同電極的第四端子設於端子部中。第四端子設置成共同電極設定於例如GND或0V等固定電位。
或者，像素電極可以與相鄰像素的閘極佈線重疊而以保護絕緣膜及閘極絕緣層介於其間，形成儲存電容器，而無電容器佈線。
在主動矩陣液晶顯示裝置中，驅動以矩陣形式配置的像素電極以在顯示幕上顯示顯示圖案。具體而言，電壓施加至選取的像素電極與對應於像素電極的對立電極之間，以致於設置在像素電極與對立電極之間的液晶層被光學地調變且此光學調變被觀視者視為顯示圖案。
在顯示移動影像時，液晶顯示裝置具有因液晶分子本身長響應時間而造成後像或移動影像模糊之問題。為了增進液晶顯示裝置的移動影像特徵，採用稱為黑插入的驅動方法，其中，每一格週期之後於整個顯示幕上顯示黑色。
或者，可以使用稱為雙格速率驅動的驅動方法，其中，垂直同步頻率是一般垂直同步頻率的1.5倍或更多，較佳地為2倍或更多，藉以增進響應速度，以及，對每一格中多個分割欄選取要寫入的灰階。
又或者，為了增進液晶顯示裝置的移動影像特徵，可以使用一驅動方法，其中，使用眾多LED(發光二極體)或眾多EL光源以形成作為背照光的平面光源，且於一格週期中獨立地驅動平面光源中的每一光源。關於平面光 源，可以使用三或更多種LED，以及，可以使用發射白光的LED。由於可以獨立地控制眾多LED，所以，LED的發光時序可以與液晶層被光學地調變之時序同步。根據本驅動方法，可以部份地關閉LED；因此，特別是在顯示具有大部份為黑色顯示的影像之情形中，可以取得降低耗電的效果。
藉由結合這些驅動方法，相較於習知的液晶顯示裝置，可以增進例如移動影像特徵等液晶顯示裝置之顯示特徵。
本說明書中揭示的薄膜電晶體包含用於通道形成區的氧化物半導體膜以及具有優良的動態特徵；因此，其可以與這些驅動方法相結合。
在製造發光顯示裝置時，有機發光元件的一電極(也稱為陰極)設定在例如GND或0V等低電源電位；因此，端子部份設有第四端子，用於將陰極設定在例如GND或0V等。也是在製造發光顯示裝置時，除了源極佈線及閘極佈線之外，也設置電源線。因此，端子部設有電連接至電源線的第五端子。
此外，在製造發光顯示裝置時，在某些情形中，使用有機樹脂層，在有機發光元件之間設置分隔部。在該情形中，有機樹脂層接受熱處理。因此，藉由增進氧化物半導體層103的電阻，能夠省略用於增進的電特徵及降低電晶體的電特徵變異之熱處理。
以氧化物半導體用於薄膜電晶體造成製造成本降低。 特別地，使用上述方法，形成與氧化物半導體層接觸的氧化物絕緣膜，藉以製造及提供具有穩定電特徵的薄膜電晶體。因此，可以提供包含具有優良電特徵之高度可靠的薄膜電晶體之半導體裝置。
氧化物半導體層中的通道形成區是高電阻區；因此，可以穩定薄膜電晶體的電特徵以及可以防止關閉電流增加。因此，可以提供包含具有高度電特徵之半導體裝置。
實施例3可以與其它實施例中所述的結構適當地結合實施。
(實施例4)
在實施例4中，將說明半導體裝置的製造方法實施例，其中，在形成氧化物絕緣膜之前，氧化物半導體層預先接受熱處理。在實施例4中，在氮氛圍下執行熱處理。
在本說明書中，實施例4中所述的氮氛圍下的熱處理稱為脫水或脫氫之熱處理，其在形成氧化物絕緣膜之前執行(在有氧化物半導體層形成於上的基底被導入形成氧化物絕緣膜的腔室中之前)。在本說明書中，「脫氫」並非表示僅有H2由熱處理消除。為了方便起見，H、OH、等等的消除被稱為「脫水或脫氫」。
實施例4中的熱處理步驟可以在形成氧化物絕緣層的步驟(參考圖1、圖2、及圖3之實施例1中所述的步驟)之前及形成氧化物半導體層之後執行。舉例而言，在製造實施例2的半導體裝置時，在形成源極和汲極電極層 405a和405b之前在圖4A及圖4B之間、或是在形成源極和汲極電極層405a和405b之後在圖4B及圖4C之間，執行熱處理。或者，對如圖4A所示之尚未被處理成島狀氧化物半導體層430之氧化物半導體膜執行熱處理。
在實施例4中，執行熱處理(用於脫水或脫氫)，其中，增加氧化物半導體膜的純度及降低例如濕氣等雜質。此外，不僅降低氧化物半導體膜中的雜質，也降低閘極絕緣層中例如濕氣等雜質，以及也減少膜與設於之上及之下且彼此接觸的氧化物半導體膜之間的介面中存在的例如濕氣等雜質。
為了降低例如濕氣等雜質，在形成氧化物半導體膜之後，在氮或稀有氣體(例如氬或氦)之惰性氣體氛圍下、在200℃或更高溫度(較佳地，高於或等於400℃且低於或等於600℃)、在氧化物半導體膜曝露之狀態下，執行熱處理。因此，含於氧化物半導體膜中之濕氣減少。在熱處理之後，在惰性氣體氛圍下，執行緩慢冷卻至等於或高於室溫且低於100℃之溫度。
注意，較佳的是，在脫水及脫氫的熱處理中，水、氫、等等未含於氮或例如氦、氖、或氬等稀有氣體中。較佳地，導入熱處理設備中之氮或例如氦、氖、或氬等稀有氣體的純度設定為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
此外，關於熱處理，可以使用例如使用電熱爐的加熱 法、例如使用經過加熱的氣體之GRTA(氣體快速熱退火)法或是使用燈光的燈快速熱退火(LRTA)法等快速加熱法。
藉由使用含於膜中的濕氣由氮、氬等惰性氣體氛圍下或降壓下的熱處理降低之氧化物半導體膜，可以增進薄膜電晶體的可靠度以及取得具有增進的量產力及高性能的薄膜電晶體。
藉由惰性氣體氛圍下的熱處理，降低含於氧化物半導體層中的雜質(例如H2O、H、OH、等等)，以及，增加載子濃度，之後，執行緩慢冷卻。然後，藉由形成與氧化物半導體層接觸的氧化物絕緣膜等，降低氧化物半導體層的載子濃度，導致可靠度增進。
藉由在氮氣氛圍下執行的熱處理，降低氧化物半導體層的電阻(亦即，載子濃度增加，較佳地增加至1×1018/cm3或更高)；因此，可以形成低電阻氧化物半導體層。之後，藉由形成接觸低電阻氧化物半導體層之氧化物絕緣膜，在至少與氧化物絕緣膜接觸的低電阻氧化物半導體層的區域的電阻增加(亦即，載子濃度降低，較佳地降低至1×1018/cm3或更低，更佳地降低至1×1014/cm3或更低)；因此，可以形成高電阻氧化物半導體區。在實施例4中半導體裝置的製程期間，重要的是藉由惰性氣體氛圍下(或是降低壓力下)加熱、緩慢冷卻、形成氧化物絕緣膜、等等，以增加或降低氧化物半導體層的載子濃度。載子濃度的增加及降低來自於脫水及脫氫的熱處理，其首先 將原先i型氧化物半導體層成為缺氧的氧化物半導體層，導致氧化物半導體層成為n型(n+、n-、等等)。後續的氧化物絕緣膜的形成將導致氧化物半導體膜成為氧過量狀態，允許其變成i型氧化物半導體。
依此方式，在接受氮氛圍下的脫氫及脫氧的熱處理之氧化物半導體層上，以實施例1中所述的方法，形成氧化物絕緣膜，因而製造半導體裝置。
因此，可以製造及提供包含具有優良電特徵之高度可靠的薄膜電晶體之半導體裝置。
(實施例5)
在實施例5中，將說明半導體裝置的製造方法實施例，其中，在形成氧化物絕緣膜之前，氧化物半導體層預先接受熱處理。在實施例4中，說明在氮氛圍下執行熱處理；但是，在實施例5中，說明在大氣氛圍(空氣氛圍)下執行熱處理。
實施例5中的熱處理步驟可以在形成氧化物絕緣層的步驟(參考圖1、圖2、及圖3之實施例1中所述的步驟)之前及形成氧化物半導體層之後執行。舉例而言，在製造實施例2的半導體裝置時，在形成源極和汲極電極層405a和405b之前在圖4A及圖4B之間、或是在形成源極和汲極電極層405a和405b之後在圖4B及圖4C之間，執行熱處理。或者，對如圖4A所示之尚未被處理成島狀氧化物半導體層430之氧化物半導體膜執行熱處理。在 200℃至600℃下，典型地在300℃至500℃下，較佳地執行熱處理。舉例而言，在大氣氛圍(空氣氛圍)下，在350℃下，執行熱處理一小時。
依此方式，在接受大氣氛圍(空氣氛圍)下的熱處理之氧化物半導體層上，以實施例1中所述的方法，形成氧化物絕緣膜，因而製造半導體裝置。
因此，可以製造及提供包含具有優良電特徵之高度可靠的薄膜電晶體之半導體裝置。
(實施例6)
在實施例6中，於下將說明在一基底上形成至少部份驅動電路及要配置於像素部份中的薄膜電晶體之實施例。
根據實施例1至5中的任一實施例，形成要配置於像素部份中的薄膜電晶體。此外，實施例1至5中的任一實施例所述的薄膜電晶體是n通道TFT。因此，複數個驅動電路中使用n通道TFT而形成的部份驅動電路形成於與像素部份的薄膜電晶體相同的基底上。
圖20A顯示主動矩陣顯示裝置的方塊圖實施例。在顯示裝置中，在基底5300上設置像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304。在像素部5301中，設置眾多從訊號線驅動電路5304延伸的訊號線以及眾多從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的訊號線。注意，包含顯示元件的像素在各別區中以矩陣設置，其中，掃描 線與訊號線彼此交會。此外，顯示裝置中的基底5300經由例如可撓印刷電路(FPC)等連接部而連接至時序控制電路5305(也稱為控制器或控制器IC)。
在圖20A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304設置於與像素部5301相同的基底5300上。因此，設置於外部的驅動電路之元件數目等可以降低，以致於可以降低成本。此外，在驅動電路設置於基底5300之外面的情形中，藉由延長佈線，可以降低連接部中的連接數目，因而可以取得可靠度的增進及產能增加。
注意，舉例而言，時序控制電路5305將第一掃描線驅動電路啟動訊號(GSP1)及掃描線驅動電路時脈訊號(GCK1)供應給第一掃描線驅動電路5302。舉例而言，時序控制電路5305將第二掃描線驅動電路啟動訊號(GSP2)(也稱為啟動脈動)及掃描線驅動電路時脈訊號(GCK2)供應給第二掃描線驅動電路5303。時序控制電路5305將訊號線驅動電路啟動訊號(SSP)、訊號線驅動電路時脈訊號(SCK)、視頻訊號資料(DATA)(也簡稱為視頻訊號)及佇鎖訊號(LAT)供應給訊號線驅動電路5304。注意，每一時脈訊號可為週期不同的眾多時脈訊號或者與反相時脈訊號(CKB)一起供應。注意，第一掃描線驅動電路5302及第二掃描線驅動電路5303中之一可以省略。
圖20B顯示一結構，其中，具有低驅動頻率的電路 (例如第一掃描線驅動電路5302及第二掃描線驅動電路5303)與像素部5301形成於相同的基底5300上，以及，訊號線驅動電路5304形成於與基底5300不同的基底上，像素部5301係形成於基底5300上。根據此結構，藉由使用場效遷移率比使用單晶半導體形成的電晶體之場效遷移率還低的薄膜電晶體，構成形成於基底5300上的驅動電路。因此，可以增加顯示裝置的尺寸、減少步驟數目、降低成本、及增進產能、等等。
實施例1至5中的每一實施例中所述的薄膜電晶體是n通道TFT。在圖21A及21B中，舉例說明使用n通道TFT形成的訊號線驅動電路的結構及操作的實施例。
訊號線驅動電路包含移位暫存器5601及切換電路5602。切換電路5602包含眾多切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N均包含眾多薄膜電晶體5603_1至5603_k(k是自然數)。將說明薄膜電晶體5603_1至5603_k為n通道TFT的實施例。
將以切換電路5602_1為例，說明訊號線驅動電路的連接關係。薄膜電晶體5603_1至5603_k的第一端子分別接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接至訊號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接至佈線5605_1。
移位暫存器5601具有依序輸出H位準訊號(也稱為H訊號或高電源電位位準)至佈線5605_1至5605_N以及 依序選取切換電路5602_1至5602_N之功能。
切換電路5602_1具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的電連續性(第一端子與第二端子之間的電連續性)之功能，亦即，控制是否供應佈線5604_1至5604_k的電位給訊號線S1至Sk之功能。如同如此所述般，切換電路5602_1作為選取器。此外，薄膜電晶體5603_1至5603_k均具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的電連續性的功能，亦即，控制是否供應佈線5604_1至5604_k的電位給訊號線S1至Sk之功能。依此方式，每一薄膜電晶體5603_1至5603_k作為開關。
注意，視頻訊號資料(DATA)輸入至每一佈線5604_1至5604_k。在很多情形中，視頻訊號資料(DATA)是對應於影像資料或影像訊號的類比訊號。
接著，將參考圖21B中的時序圖，說明圖21A中的訊號線驅動器的操作。在圖21B，顯示訊號Sout_1至Sout_N以及訊號Vdata_1至Vdata_k的實施例。訊號Sout_1至Sout_N是移位暫存器5601的輸出訊號的實施例，以及，訊號Vdata_1至Vdata_k是輸入至佈線5604_1至5604_k的訊號實施例。注意，訊號線驅動電路的一操作週期對應於顯示裝置中的一閘極選取週期。舉例而言，一閘極選取週期被分割成週期T1至TN。週期T1至TN是用於將視頻訊號資料(DATA)寫至屬於被選取的列之像素的週期。
在週期T1至TN中，移位暫存器5601順序地輸出H位準訊號至佈線5605_1至5605_N。舉例而言，在週期T1中，移位暫存器5601輸出H位準訊號至佈線5605_1。然後，薄膜電晶體5603_1至5603_k被開啟，以致於佈線5604_1至5604_k與訊號線S1至Sk具有電連續性。在此情形中，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別經由薄膜電晶體5603_1至5603_k而輸入至第一至第k行中被選取的列中的像素。因此，在週期T1至TN中，視頻訊號資料(DATA)順序地寫至每一k行的被選取列中的像素。
藉由將視頻訊號資料(DATA)寫至所有眾多行的像素，可以降低視頻訊號資料(DATA)的數目或佈線的數目。因此，可以降低對外部電路的連接。藉由將視頻訊號寫至所有眾多行的像素，可以延長寫入時間及防止視頻訊號的不充份寫入。
注意，關於移位暫存器5601及切換電路5062，可以使用包含實施例1至5中的任一實施例中所述的薄膜電晶體之電路。
將參考圖22A至22C及圖23A及23B，說明用於部份掃描線驅動電路及/或訊號線驅動電路之移位暫存器的實施例。
掃描線驅動電路包含移位暫存器。在某些情形中，掃描線驅動電路也可以包含位準移位器、緩衝器、等等。在掃描線驅動電路中，當時脈訊號(CLK)及啟動脈衝訊號 (SP)輸入至移位暫存器時，產生選取訊號。所產生的選取訊號由緩衝器緩衝及放大，以及，所造成的訊號供應給對應的掃描線。一線之像素中的電晶體的閘極電極連接至掃描線。由於一線的像素中的電晶體必須一次開啟，所以，使用可以供應大電流的緩衝器。
移位暫存器包含第一至第N個脈衝輸出電路I0_1至I0_N(N是3或更大的自然數)(請參見圖22A)。來自第一佈線11的第一時脈訊號CK1、來自第二佈線12的第二時脈訊號CK2、來自第三佈線13的第三時脈訊號CK3、以及來自第四佈線14的第四時脈訊號CK4供應給圖22A中所示的移位暫存器的第一至第N個脈衝輸出電路I0_1至I0_N。來自第五佈線15的啟動脈衝SP1(第一啟動脈衝)輸入至第一脈衝輸出電路I0_1。來自先前級中的脈衝輸出電路I0_(n-1)(n是大於或等於2且低於或等於N的自然數)之訊號輸入至第二級或其後續級中的第n個脈衝輸出電路I0_n。來自第一脈衝輸出電路I0_1之後二個級的第三脈衝輸出電路I0_3之訊號輸入至第一脈衝輸出電路I0_1。以類似方式，來自第n個脈衝輸出電路I0_n後的二個級之第(n+2)個脈衝輸出電路I0_(n+2)的訊號(稱為下一級訊號OUT(n+2))輸入至第二級或其後續級中的第n個脈衝輸出電路。因此，第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))從第n個脈衝輸出電路輸出至下一級脈衝輸出電路(第(n+1)個脈衝輸出電路)及/或至第n個脈衝輸出電路之前的二個級(第(n-2) 個脈衝輸出電路)，以及，第二輸出訊號(OUT(1)至OUT(N))從第n個脈衝輸出電路輸出至另一電路等等。注意，如圖22A中所示般，下一級輸出訊號OUT(n+2)未輸入至移位暫存器的最後二級；因此，舉例而言，第二啟動脈衝SP2及第三啟動脈衝SP3可以分別地輸入至移位暫存器的最後二級。
注意，時脈訊號(CK)是以固定週期在H位準與L位準(稱為L訊號或低電源電位位準)之間振盪的訊號。第一至第四時脈訊號(CK1)至(CK4)依序延遲1/4週期。在實施例6中，藉由使用第一至第四時脈訊號(CK1)至(CK4)，以控制脈衝輸出電路的驅動。注意，根據時脈訊號輸入的驅動電路，時脈訊號也稱為GCK或SCK；但是，使用CK作為時脈訊號以作說明。
第一輸入端21、第二輸入端22、及第三輸入端23電連接至第一至第四佈線11至14。舉例而言，在圖22A中，第一脈衝輸出電路I0_1的第一輸入端21電連接至第一佈線11，第一脈衝輸出電路I0_1的第二輸入端22電連接至第二佈線12，以及，第一脈衝輸出電路I0_1的第三輸入端23電連接至第三佈線13。類似地，第二脈衝輸出電路I0_2的第一輸入端21電連接至第二佈線12，第二脈衝輸出電路I0_2的第二輸入端22電連接至第三佈線13，以及，第二脈衝輸出電路I0_2的第三輸入端23電連接至第四佈線14。
第一至第N個脈衝輸出電路I0_1至I0_N均包含第一 輸入端21、第二輸入端22、第三輸入端23、第四輸入端24、第五輸入端25、第一輸出端26、及第二輸出端27(請參見圖22B)。在第一脈衝輸出電路I0_1中，第一時脈訊號CK1輸入至第一輸入端21；第二時脈訊號CK2輸入至第二輸入端22；第三時脈訊號CK3輸入至第三輸入端23；啟動脈衝輸入至第四輸入端24；下一級訊號OUT(3)輸入至第五輸入端25；第一輸出訊號OUT(1)(SR)從第一輸出端26輸出；以及，第二輸出訊號OUT(1)從第二輸出端27輸出。
接著，將參考圖22C，說明圖22B中所示的脈衝輸出電路的具體電路結構。
圖22C中所示的脈衝輸出電路包含第一至第十三電晶體31至43。除了上述第一至第五輸入端21至25及第一至第二輸出端26和27之外，訊號或電源電位也從供應第一電源電位VDD的電源線51、供應第二電源電位VCC的電源線52、以及供應第三電源電位VSS的電源線53供應給第一至第十三電晶體31至43。此處，圖22C中每一電源線的電源電位的量值關係如下所述：第一電源電位VDD高於第二電源電位VCC，第二電源電位VCC高於第三電源電位VSS。雖然第一至第四時脈訊號(CK1)至(CK4)是以固定週期在H位準訊號與L位準訊號之間交錯之訊號，但是，當時脈訊號在H位準時，它們的電位被調整至VDD，以及，當時脈訊號在L位準時，它們被調整至VSS。注意，當電源線51的電位VDD設定為高於電 源線52的電位VCC時，施加至電晶體的閘極電極之電位可以降低而不會不利地影響操作；因此，可以降低電晶體的臨界值偏移以及可以抑制劣化。
在圖22C中，第一電晶體31的第一端電連接至電源線51，第一電晶體31的第二端電連接至第九電晶體39的第一端，第一電晶體31的閘極電極電連接至第四輸入端24。第二電晶體32的第一端電連接至電源線53，第二電晶體32的第二端電連接至第九電晶體39的第一端，第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端電連接至第一輸入端21，第三電晶體33的第二端電連接至第一輸出端26。第四電晶體34的第一端電連接至電源線53，第四電晶體34的第二端電連接至第一輸出端26。第五電晶體35的第一端電連接至電源線53，第五電晶體35的第二端電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第五電晶體35的閘極電極電連接至第四輸入端24。第六電晶體36的第一端電連接至電源線52，第六電晶體36的第二端電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第六電晶體36的閘極電極電連接至第五輸入端25。第七電晶體37的第一端電連接至電源線52，第七電晶體37的第二端電連接至第八電晶體38的第二端，第七電晶體37的閘極電極電連接至第三輸入端23。第八電晶體38的第一端電連接至第二電晶體32的閘極電極以及第四電晶體34的閘極電極，第八電晶體38的閘極電極 電連接至第二輸入端22。第九電晶體39的第一端電連接至第一電晶體31的第二端及第二電晶體32的第二端，第九電晶體39的第二端電連接至第三電晶體33的閘極電極及第十電晶體40的閘極電極，第九電晶體39的閘極電極電連接至電源線52。第十電晶體40的第一端電連接至第一輸入端21，第十電晶體40的第二端電連接至第二輸出端27，以及，第十電晶體40的閘極電極電連接至第九電晶體39的第二端。第十一電晶體41的第一端電連接至電源線53，第十一電晶體41的第二端電連接至第二輸出端27，以及，第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極。第十二電晶體42的第一端電連接至電源線53，第十二電晶體42的第二端電連接至第二輸出端27，以及，第十二電晶體42的閘極電極電連接至第七電晶體37的閘極電極。第十三電晶體43的第一端電連接至電源線53，第十三電晶體43的第二端電連接至第一輸出端26，以及，第十三電晶體43的閘極電極電連接至第七電晶體37的閘極電極。
在圖22C中，第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二端的連接點稱為節點A。此外，第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端、第六電晶體36的第二端、第八電晶體38的第一端、及第十一電晶體41的閘極電極的連接點稱為節點B。
圖23A顯示當圖22C中所示的脈衝輸出電路施加至 第一脈衝輸出電路10_1時，輸入至或輸出自第一輸入端21至第五輸入端25、第一輸出端26、及第二輸出端27之訊號。
具體而言，第一時脈訊號CK1輸入至第一輸入端21；第二時脈訊號CK2輸入至第二輸入端22；第三時脈序號CK3輸入至第三輸入端23；啟動脈衝SP1輸入至第四輸入端24；下一級訊號OUT(3)輸入至第五輸入端25；第一輸出訊號OUT(1)(SR)從第一輸出端26輸出；第二輸出訊號OUT(1)從第二輸出端27輸出。
注意，薄膜電晶體是具有至少閘極、汲極、和源極等三個端的元件。薄膜電晶體具有半導體，其中，通道區形成於與閘極重疊的區域中，以及，藉由控制閘極電位，可以控制經由通道區而在汲極與源極之間流動的電流。此處，由於薄膜電晶體的源極和汲極可以視薄膜電晶體的結構、操作條件、等等而互換，所以，難以界定何者為源極或汲極。因此，作為源極和汲極的區域在某些情形中不會稱為源極或汲極。在此情形中，舉例而言，源極和汲極之一可以稱為第一端及其中另一稱為第二端。
此處，圖23B顯示包含圖23A中所示的眾多脈衝輸出電路之移位暫存器的時序圖。注意，當移位暫存器為掃描線驅動電路時，圖23B中的週期61和週期62分別對應於垂直追溯週期及閘極選取週期。
注意，如圖23A所示，藉由設置閘極被供予第二電源電位VCC的第九電晶體39，在自舉操作之前及之後取得 下述優點。
未設置閘極被供予第二電源電位VCC的第九電晶體39時，假使節點A的電位受自舉操作而升高時，第一電晶體31的第二端之源極電位增加至高於第一電源電位VDD的值。然後，第一電晶體31的第一端，亦即，電源線51變成作為其源極。因此，在第一電晶體31中，施加大的偏壓電壓，並因而在閘極與源極之間以及在閘極與汲極之間施加顯加的應力。造成電晶體劣化。藉由設置閘極被供予第二電源電位VCC的第九電晶體39，節點A的電位受自舉操作而升高，但是，同時，可以防止第一電晶體31的第二端的電位增加。換言之，藉由設置第九電晶體39，可以降低施加於第一電晶體31的閘極與源極之間的負偏壓電壓。因此，藉由實施例6的電路結構，可以降低施加於第一電晶體31的閘極與源極之間的負偏壓電壓，以致於可以進一步抑制導因於應力之第一電晶體31中的劣化。
注意，第九電晶體39配置成經由其第一端及第二端而連接於第一電晶體31的第二端與第三電晶體33的閘極之間。當使用實施例6中所示之包含眾多脈衝輸出電路的移位暫存器時，在比掃描線驅動電路具有更多級的訊號線驅動電路中，第九電晶體39可以省略以及電晶體數目可以降低。
當氧化物半導體層用於第一電晶體31至第十三電晶體43半導體層時，可以降低薄膜電晶體的關閉電流，以 及，可以增加開啟電流及場效遷移率，以及，可以降低劣化程度；因此，可以降低電路故障。相較於使用非晶矽形成的電晶體，使用氧化物半導體形成的電晶體因高電位施加至閘極電極而造成的劣化程度小。因此，即使當第一電源電位VDD被供應至供應第二電源電位VCC的電源線時，仍然可以執行類似的操作，以及，可以降低設置於電路中的電源線的數目，以致於電路可以最小化。
注意，即使改變佈線連接，以致於經由第三輸入端23供應給第七電晶體37的閘極電極之時脈訊號以及經由第二輸入端22供應給第八電晶體38的閘極電極之時脈訊號分別為經由第二輸入端22供應給第七電晶體37的閘極電極之時脈訊號以及經由第三輸入端23供應給第八電晶體38的閘極電極之時脈訊號，仍然可以取得類似的操作效果。注意，在圖23A中所示的移位暫存器中，在第七電晶體37及第八電晶體38都開啟之後，第七電晶體37被關閉以及第八電晶體38仍然開啟，然後，第七電晶體37仍然關閉以及第八電晶體38關閉。因此，由於第七電晶體37的閘極電極電位下降以及以及第八電晶體38的閘極電位下降，所以，由第二輸入端22及第三輸入端23的電位下降造成的節點B的電位下降發生二次。另一方面，在圖23A中所示的移位暫存器中，由第二輸入端22及第三輸入端23的電位下降造成的節點B的電位下降次數可以降低至一次，發生於當第八電晶體38的閘極電極的電位下降時。藉由下述方式，可以降低節點B的電位下降次 數：如圖23B的週期62中所示般，在第七電晶體37及第八電晶體38都開啟之後，第七電晶體37仍然開啟及第八電晶體38關閉，然後，第七電晶體37關閉及第八電晶體38仍然關閉。因此，藉由使用經由第三輸入端23而供應給第七電晶體37的閘極電極之時脈訊號以及經由第二輸入端22而供應給第八電晶體38的閘極電極之時脈訊號，降低節點B的電位變化；因此，可以降低雜訊，這是較佳的。
依此方式，在第一輸出端26及第二輸出端27的電位保持在L位準期間的時段中，H位準訊號規律地供應給節點B；因此，可以抑制脈衝輸出電路的故障。
(實施例7)
當製造薄膜電晶體且以薄膜電晶體用於像素部及又用於驅動電路時，可以製造具有顯示功能之半導體裝置(也稱為顯示裝置)。此外，當使用薄膜電晶體而在與像素部相同的基底上形成部份或全部驅動電路時，可以取得面板上的系統。
顯示裝置包含顯示元件。關於顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別內包含亮度受電流或電壓控制的元件，以及，具體地包含無機電致發光(EL)元件、有機EL元件、等等。此外，可以使用例如電子墨水等對比會受電作用改變的顯示媒體。
顯示裝置包含面板及模組，顯示元件密封於面板中，在模組中包含控制器之IC等安裝於面板上。顯示裝置也關於對應於顯示裝置製程中完成顯示元件之前的一模式之元件基底，元件基底設有供應電流給多個像素中的每一像素中的顯示元件之機構。具體而言，元件基底可以處於僅形成顯示元件的像素電極(像素電極層)之後的狀態、在形成作為像素電極的導電膜之後及導電膜被蝕刻以形成像素電極之前的狀態、或任何其它狀態。
注意，在本說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含發光裝置)。此外，顯示裝置在其類別中包含下述模組：例如可撓印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)等連接器附著之模組；具有尾端設有印刷線路板之TCP或TAB帶的模組；以及，具有以玻璃上晶片(COG)法直接安裝於顯示元件上的積體電路(IC)之模組。
將參考圖16A1、16A2、及16B，說明半導體裝置的一實施例之液晶顯示面板的外觀及剖面。圖16A1及16A2均為面板的平面視圖，其中，實施例3中所述之均包含形成於第一基底4001上之氧化物半導體層的高度可靠的薄膜電晶體4010和4011，以及，液晶元件4013由密封劑4005密封於第一基底4001與第二基底4006之間。圖16B是圖16A1及16A2之M-N剖面視圖。
密封劑4005設置成圍繞設於第一基底4001上的像素部4002及掃描線驅動電路4004。第二基底4006設於像 素部4002及掃描線驅動電路4004上。因此，像素部4002及掃描線驅動電路4004與液晶層4008一起由第一基底4001、密封劑4005、及第二基底4006密封。使用單晶半導體膜或多晶半導體膜而形成於分開製備之基底上的訊號線驅動電路4003安裝於一區域中，所述區域與第一基底4001上由密封劑4005圍繞的區域不同。
注意，對於分開形成的驅動電路之連接方法並無特別限定，可以使用COG方法、接線接合法、TAB法、等等。圖16A1顯示以COG法安裝訊號線驅動電路4003的實施例，以及，圖16A2顯示以TAB法安裝訊號線驅動電路4003的實施例。
設於第一基底4001上的像素部4002及掃描線驅動電路4004均包含多個薄膜電晶體。圖16B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路4004中的薄膜電晶體4011。保護絕緣層4020和4021設於薄膜電晶體4010和4011上。
可以使用實施例3中所述的包含氧化物半導體層的薄膜電晶體作為薄膜電晶體4010及4011。或者，可以使用實施例1或2中所述的薄膜電晶體。在實施例7中，薄膜電晶體4010和4011為n通道薄膜電晶體。
包含於液晶元件4013中的像素電極層4030電連接至薄膜電晶體4010。液晶元件4013的對立電極層4031形成於第二基底4006上。像素電極層4030、對立電極層4031、及液晶層4008彼此重疊的部份對應於液晶元件 4013。注意，像素電極層4030及對立電極層4031分別設有均作為對齊膜的絕緣層4032及絕緣層4033。液晶層4008夾於像素電極層4030及對立電極層4031之間，以絕緣層4032及4033介於其間。
注意，可以使用玻璃、金屬(典型上為不銹鋼)、陶瓷、或塑膠以製成第一基底4001與第二基底4006。關於塑膠，可以使用玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。此外，可以使用具有鋁箔夾於PVF膜或聚酯膜之間的結構之板片。
藉由選擇性地蝕刻絕緣膜而取得柱狀間隔器4035，柱狀間隔器4035設置成控制像素電極層4030與對立電極層4031之間的距離(胞間隙)。注意，可以使用球形間隔器。對立電極層4031電連接至設置於與薄膜電晶體4010相同的基底上之共同電位線。藉由使用共同連接部，對立電極層4031可以經由配置於成對基底之間的導電粒子而電連接至共同電位線。注意，導電粒子包含於密封劑4005中。
或者，可以使用不須要對齊膜之呈現藍相位的液晶。藍相位液晶是當膽茲液晶的溫度增加時，正好在膽茲液晶變成各向等性相位之前產生的液晶相位之一。由於藍相位僅在相當狹窄的溫度範圍內產生，所以，以含有5重量%或更高的掌性劑之液晶成份用於液晶層4008，以增加溫度範圍。包含呈現藍相位液晶及掌性劑的液晶成份具有1msec或更低的小響應時間、具有光學上各向等性而不須 要對齊處理、以及具有小視角相依性。
本發明的實施例除了可以應用至透射式液晶顯示裝置外，也可以應用至反射式液晶顯示裝置或透反射式液晶顯示裝置。
將說明液晶顯示裝置的實施例，其中，極化板設置於基底的較外表面上(觀視側上)，以及，用於顯示元件的色層(濾光器)及電極層依序設置於基底的較內表面上；但是，極化板可以設置於基底的較內表面上。極化板及色層的堆疊結構不限於實施例7中所述的結構，可以根據極化板和色層的材料或製程條件而適當地設置。此外，可以設置作為黑矩陣的遮光膜。
在薄膜電晶體4010及4011上，形成與包含通道形成區的氧化物半導體層接觸之作為保護絕緣膜的絕緣層4020。使用類似於實施例1中所示的氧化物絕緣膜407的材料及方法，形成絕緣層4020。為了降低薄膜電晶體的表面粗糙度，薄膜電晶體由作為平坦化絕緣膜之絕緣層4021遮蓋。
此處，形成具有堆疊結構的絕緣層4020作為保護膜。藉由實施例1中所示的電漿CVD法，形成氧氮化矽膜，作為絕緣層4020的第一層。
以電漿CVD法，形成氮化矽層作為絕緣層4020的第二層。使用氮化矽膜作為保護膜能夠防止例如鈉離子等可移動的離子進入半導體層，藉以抑制TFT的電特性之變異。
在形成保護膜之後，在氮氣氛圍或大氣氛圍之下，執行熱處理(在300℃或更低)。
形成絕緣層4021作為平坦化絕緣膜。使用例如聚醯亞胺、丙烯酸樹膠、苯環丁烯為基礎的樹脂、聚醯胺、或環氧樹脂等具有抗熱性的有機材料以作為絕緣層4021。除了這些有機材料之外，也能夠使用低介電常數材料(低k材料)、矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。注意，可以藉由堆疊這些材料形成的複數個絕緣膜，形成絕緣層4021。
注意，矽烷樹脂是由作為啟始材料的矽烷材料且具有Si-O-Si鍵之樹脂形成。矽烷為基礎的樹脂包含有機基(舉例而言，烷基或芳基)作為替代物。此外，有機基可以包含氟基。
對於絕緣層4021之形成方法並無特別限定，可以視材料而使用下述方法以形成絕緣層4021：濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如噴墨法、網版印刷法、偏離印刷法、等等)、或是使用例如刮刀、輥塗著器、簾幕塗著器、刀式塗著器等工具(設備)。絕緣層4021的烘烤步驟也作為氧化物半導體層的退火步驟，因此可以有效率地製造半導體裝置。
以例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，製成像素電極層4030及對立電極 層4031。
含有導電高分子(也稱為導電聚合物)的導電成份可以用於像素電極層4030及對立電極層4031。導電成份製成的像素電極較佳地具有小於或等於10000歐姆/平方的薄片電阻以及具有之波長550nm的透射率為大於或等於70%。此外，包含於導電成份中的導電高分子的電阻率較佳地小於或等於0.1Ω‧cm。
關於導電高分子，可以使用所謂的π電子共軛導電聚合物。舉例而言，能夠使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、它們之中的二或更多種的共聚物。
各種訊號及電位從可撓印刷電路(FPC)4018供應給分別形成的訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002。
由與包含於液晶元件4013中的像素電極層4030相同的導電膜，形成連接端電極4015，以及，由與薄膜電晶體4011的源極和汲極電極層相同的導電膜，形成端電極4016。
連接端電極4015經由各向異性導電膜4019而電連接至包含於FPC 4018中的端子。
注意，圖16A1、16A2、及16B顯示訊號線驅動電路4003分別地形成及安裝於第一基底4001上的實施例；但是，實施例7不限於此結構。可以分開地形成掃描線驅動電路，然後安裝，或是，僅有部分訊號線驅動電路或部份 掃描線驅動電路分別地形成，然後安裝。
圖26顯示液晶顯示模組之實施例，藉由使用根據本說明書中揭示的製造方法所製造的TFT基底2600，形成液晶顯示模組作為半導體裝置。
圖26顯示液晶顯示模組之實施例，其中，TFT基底2600與對立基底2601藉由密封劑2602而彼此接合，以及，包含TFT等的像素部2603、包含液晶層的顯示元件2604、及色層2605設於基底之間，以形成顯示區。色層2605是執行彩色顯示時所需的。在RGB系統中，對各別像素，設置對應於紅、綠、藍的各別色層。極化板2606和2607及散光板2613設於TFT基底2600及對立基底2601之外面。光源包含冷陰極管2610及反射板2611。電路板2612經由可撓線路板2609連接至TFT基底2600的佈線電路部2608，以及，包含例如控制電路或電源電路等外部電路。極化板及液晶層相堆疊，以延遲板介於其間。
液晶顯示模組可以使用TN(對絞向列)模式、IPS(平面中切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直對齊)模式、PVA(圖案化垂直對齊)模式、ASM(軸向對稱對齊微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(抗鐵電液晶)模式、等等。
經由上述製程，可以製造作為半導體裝置之高度可靠的液晶顯示面板。
實施例7可以與其它實施例中所述的結構適當地結合實施。
(實施例8)
在實施例8中，將說明作為本發明的實施例之半導體裝置的電子紙實施例。
使用本發明製造的半導體裝置可以用於電子紙，在電子紙中，使用電連接至切換元件之元件以驅動電子墨水。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可讀性，比其它顯示裝置具有更少的耗電，以及，可以製成薄且輕。
電泳顯示器具有不同模式。電泳顯示器含有多個散佈於溶劑或溶質中的微囊，每一微囊均含有正電荷的第一粒子及負電荷的第二粒子。藉由施加電場至微囊，微囊中的粒子以彼此相反的方向移動，以及，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子及第二粒子均含有著色劑，且當無電場時不會移動。此外，第一粒子與第二粒子具有不同的顏色(可以是無色)。
因此，電泳顯示器是利用所謂的電泳效應之顯示器，藉由電泳效應，具有高介電常數的物質移動至高電場區。電泳顯示裝置不需使用液晶顯示裝置中所要求的極化板。
有上述微囊散佈於溶劑中的溶液稱為電子墨水。此電子墨水可以印於玻璃、塑膠、布、紙、等等的表面上。此外，藉由使用濾光器或具有色料的粒子，也能夠取得彩色 顯示。
此外，假使多個上述微囊適當地配置於主動矩陣基底上以致插入於二電極之間時，則完成主動矩陣顯示裝置，以及，藉由施加電場至微囊，可以執行顯示。舉例而言，可以使用以實施例1至4中任一實施例中所述之薄膜電晶體取得的主動矩陣基底。
注意，微囊中的第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料中的單一材料形成、或這些材料中的任何材料的複合材料形成。
圖24顯示作為半導體裝置的實施例之主動矩陣電子紙。以類似於實施例2中所述的薄膜電晶體之方式，製造用於半導體裝置的薄膜電晶體581，薄膜電晶體581是包含氧化物半導體層之高度可靠的薄膜電晶體。實施例1及3至5中任一實施例所述的薄膜電晶體也可以作為實施例8的薄膜電晶體581。
圖24中的電子紙是使用對絞球顯示系統之顯示裝置的實施例。對絞球顯示系統意指一方法，其中，顏色為黑白的球形粒子配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用於顯示元件的電極層，以及，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的配向，以致於執行顯示。
形成於基底580上的薄膜電晶體581是具有底部閘極結構且由與半導體層接觸之絕緣膜583遮蓋。薄膜電晶體 581的源極電極層或汲極電極層經由形成於絕緣層585中的開口而與第一電極層587相接觸，因此，薄膜電晶體581電連接至第一電極層587。在形成於基底596上的第一電極層587與第二電極層588之間，設置均具有黑色區590a及白色區590b的球形粒子589。圍繞球形粒子589的空間例如樹脂等填充物595填充。第一電極層587對應於像素電極，第二電極層588對應於共同電極。第二電極層588電連接至設於與薄膜電晶體581相同的基底上之共同電位線。藉由使用共同連接部，第二電極層588經由設於成對基底580和596之間的導電粒子而電連接至共同電位線。
取代使用對絞球的元件，也可以使用電泳元件。使用具有約10μm至200μm的直徑之微囊，其中，透明液體、正電荷的白微粒子、及負電荷的黑微粒子封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中，當在第一電極層及第二電極層施加電場時，白微粒與黑微粒彼此移至相反側，以致於可以顯示白色及黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率，因而不需要輔助光、功率消耗低且即使是微暗的環境仍可辨識顯示部。此外，即使當功率未供應給顯示部時，仍然可以保持曾經顯示的影像。因此，即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)與電源斷接，仍然可以儲存顯示的影像。
經由上述製程，可以製造高度可靠的電子紙作為半導體裝置。
實施例8可以與其它實施例中所述的結構適當地結合實施。
(實施例9)
將說明作為半導體裝置的發光顯示裝置的實施例。此處，說明利用電致發光的發光元件作為包含於顯示裝置中的顯示元件。利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物而分類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子及電洞分別從電極對注入含有發光有機化合物的層，以及，電流流通。然後，載子(電子及電洞)復合，以致於發光有機化合物受激發。發光有機化合物從激態返回至基態，藉以發光。歸因於此機制，此發光元件稱為電流激發發光元件。
無機EL元件根據它們的元件結構而分成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件具有發光層，其中，發光材料的粒子散佈於結合劑中，以及，其發光機制是利用施子能階與受子能階之施子-受子復合型發光。薄膜型無機EL元件具有一結構，在結構中，發光層夾於介電層之間，介電層又夾於電極之間，以及，其發光機制是使用金屬離子之內殼電子跳遷之局部型發光。 注意，此處說明使用有機EL元件作為發光元件之實施例。
圖18顯示藉由數位時間灰階法驅動的像素結構實施例作為半導體裝置的實施例。
將說明藉由數位時間灰階法驅動的像素的結構及操作。此處，說明一實施例中，其中，一像素包含二n通道電晶體，每一n通道電晶體均在通道形成區中使用氧化物半導體層。
像素6400包含切換電晶體6401、用於驅動發光元件的電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極連接至掃描線6406，切換電晶體6401的第一電極(源極電極與汲極電極之一)連接至訊號線6405，切換電晶體6401的第二電極(源極電極與汲極電極中的另一電極)連接至用於驅動發光元件之電晶體6402的閘極。用於驅動發光元件的電晶體6402的閘極經由電容器6403連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，用於驅動發光元件的電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接至設於相同基底上的共同電位線。
注意，發光元件6404的第二電極(共同電極6408)設於低電源電位。低電源電位低於供應給電源線6407的高電源電位。舉例而言，接地(GND)、或0V可以設定 為低電源電位。在高電源電位與低電源電位之間的電位差施加至發光元件6404以致於電流流經發光元件6404，發光元件6404因而發光。因此，每一電位設定成使得高電源電位與低電源電位之間的電位差大於或等於順向臨界電壓。
當使用用於驅動發光元件的電晶體6402的閘極電容作為電容器6403的替代時，可以省略電容器6403。用於驅動發光元件的驅動電晶體6402的閘極電容可以形成於通道區與閘極電極之間。
此處，在使用電壓輸入電壓驅動法的情形中，視頻訊號輸入至用於驅動發光元件的電晶體6402的閘極，以使用於驅動發光元件的電晶體6402完全開啟或關閉。亦即，用於驅動發光元件的驅動電晶體6402在線性區操作，因此，比電源線6407的電壓還高的電壓施加至用於驅動發光元件的電晶體6402的閘極。注意，高於或等於(電源線電壓+用於驅動發光元件的電晶體6402的Vth)之電壓施加至訊號線6405。
在使用類比灰階驅動以取代數位時間灰階法的情形中，藉由以不同方式輸入訊號，可以使用與圖18中相同的像素結構。
在使用類比灰階法的情形中，高於或等於(發光元件6404的順向電壓+用於驅動發光元件之電晶體6402的Vth)之電壓施加至用於驅動發光元件之電晶體6402的閘極。發光元件6404的順向電壓表示取得所需亮度之電壓 且包含至少順向臨界電壓。藉由輸入使用於驅動發光元件之電晶體6402能夠在飽合區操作的視頻訊號，電流可以供應給發光元件6404。為了使用於驅動發光元件之電晶體6402在飽合區操作，電源線6407的電位高於用於驅動發光元件之電晶體6402的閘極電位。由於視頻訊號是類比訊號，所以，根據視頻訊號之電流流入發光元件6404，以及，執行類比灰階法。
注意，像素結構不限於圖18中所示的結構。舉例而言，圖18中的像素可以又包含開關、電阻器、電容器、電晶體、邏輯電路、等等。
接著，參考圖19A至19C，說明發光元件的結構。此處，以用於驅動發光元件之n通道驅動TFT為例，說明像素的剖面結構。以類似於實施例2中所述的用於像素中的薄膜電晶體之方式，製造圖19A至19C中所示之用於半導體裝置的用於驅動發光元件的TFT 7001、7011、及7021。TFT 7001、7011、及7021是高度可靠的薄膜電晶體，均包含氧化物半導體層。或者，可以使用實施例1及3至5中所述之像素中所使用的薄膜電晶體作為驅動TFT 7001、7011、及7021。
為了取出發光元件發射的光，陽極與陰極中至少之一須要使光透射。薄膜電晶體及發光元件形成於基底上。發光元件可以具有頂部發光結構，其中，經由與基底相反的表面，取出發射光；底部發光結構，其中，經由基底側上的表面，取出發射光；或者，雙發光結構，其中，經由與 基底相反的表面及基底側上的表面，取出發射光。像素結構可以應用至具有這些發光結構中的任何結構之發光元件。
參考圖19A，說明具有頂部發光結構的發光元件。
圖19A是用於驅動發光元件之TFT 7001是n型的且光從發光元件7002發射至陽極7005側之情形中像素的剖面視圖。在圖19A中，發光元件7002的陰極7003電連接至用於驅動發光元件之TFT 7001，以及，發光層7004及陽極7005依此次序堆疊於陰極7003上。陰極7003可以由各種材料形成，材料只要具有低功函數及能反射光即可。舉例而言，較佳地使用Ca、Al、CaF、MgAg、AlLi、等等。發光層7004可以由單層或堆疊的多個層形成。當以多個層形成發光層7004時，依序於陰極7003上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層，以形成發光層7004。注意，並非需要形成所有這些層。使用例如含有氧化鎢的氧化銦膜、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，製成陽極7005。
此外，在陰極7003與相鄰像素的陰極之間設置分隔部7009，以遮蓋其每一端部。使用例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜、無機絕緣膜、或聚矽烷，形成分隔部7009。特別較佳地，使用感光樹脂材料，形成分隔壁7009，以致於分隔部7009的側 壁形成為具有連續曲率的傾斜表面。在以感光樹脂材料用於分隔部7009的情形中，可以省略形成光阻掩罩的步驟。
發光元件7002對應於發光層7004夾於陰極7003與陽極7005之間的區域。在圖19A中所示的像素的情形中，如箭頭所示般，光從發光元件7002發射至陽極7005側。
接著，將參考圖19B，說明具有底部發光結構的發光元件。圖19B是在用於驅動發光元件的TFT 7011是n型的且光從發光元件7012發射至陰極7013側之情形中像素的剖面視圖。在圖19B中，發光元件7012的陰極7013形成於透光導電膜7017上，透光導電膜7017電連接至用於驅動發光元件之TFT 7011，以及，發光層7014及陽極7015依此次序堆疊於陰極7013上。注意，當陽極7015具有透光特性時，形成用於反射或阻擋光的遮光膜7016以遮蓋陽極7015。如同圖19A的情形般，多種材料可以用於陰極7013，材料只要是具有低功函數的導電材料即可。注意，陰極7013形成至具有可使光透射的厚度(較佳地，約5nm至30nm)。舉例而言，可以使用20nm厚的鋁膜作為陰極7013。類似於圖19A的情形，使用單層結構或堆疊的多個層，形成發光層7014。類似於圖19A的情形般，陽極7015不需要使光透射，但是，可由透光導電材料製成。關於遮光膜7016，舉例而言，可以使用使光反射的金屬等等，但是，不限於金屬膜。舉例而言， 也可以使用添加黑色顏料的樹脂等。
此外，在導電膜7017與相鄰像素的導電膜之間設置分隔部7019，以遮蓋其每一端部。使用例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜、無機絕緣膜、或聚矽烷，形成分隔部7019。特別較佳地，使用感光樹脂材料，形成分隔部7019，以致於分隔部7019的側壁形成為具有連續曲率的傾斜表面。在以感光樹脂材料用於分隔部7019的情形中，可以省略形成光阻掩罩的步驟。
發光元件7012對應於發光層7014夾於陰極7013與陽極7015之間的區域。在圖19B所示的像素的情形中，如箭頭所示般，光從發光元件7012發射至陰極7013側。
接著，參考圖19C，說明具有雙發光結構的發光元件。在圖19C中，發光元件7022的陰極7023形成於透光導電膜7027上，透光導電膜7027電連接至用於驅動發光元件的TFT 7021，發光層7024及陰極7025依此次序堆疊於陰極7023上。類似圖19A的情形般，陰極7023可由多種材料形成，只要它們具有低功函數即可。注意，陰極7023形成至具有可以使光透射的厚度。舉例而言，可以使用20nm厚的鋁膜作為陰極7023。類似圖19A般，使用單層或堆疊的多個層，以形成發光層7024。類似圖19A的情形般，使用透光導電材料，製成陽極7025。
此外，在導電膜7027與相鄰像素的導電膜之間設置分隔部7029，以遮蓋其每一端部。使用例如聚醯亞胺、 丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜、無機絕緣膜、或聚矽烷，形成分隔部7029。特別較佳地，使用感光樹脂材料，形成分隔部7029，以致於分隔部7029的側壁形成為具有連續曲率的傾斜表面。在以感光樹脂材料用於分隔部7029的情形中，可以省略形成光阻掩罩的步驟。
發光元件7022對應於陰極7023、發光層7024、及陽極7025彼此重疊的區域。在圖19C中所示的像素的情形中，如箭頭所示，光從發光元件7022發射至陽極7025側及陰極7023側。
雖然此處將有機EL元件說明為發光元件，但是，也可以設置無機EL元件作為發光元件。
說明一實施例，其中，控制發光元件的驅動之薄膜電晶體(用於驅動發光元件的TFT)電連接至發光元件；但是，可以使用用於電流控制的TFT連接於用於驅動發光元件的TFT與發光元件之間的結構。
注意，半導體裝置的結構不限於圖19A至19C中所述的結構，可以根據本發明的技術精神，以不同方式修改。
接著，將參考圖17A及17B，說明半導體裝置的實施例之發光顯示面板(也稱為發光面板)的外觀及剖面。圖17A是面板的平面視圖，其中，薄膜電晶體及發光元件由密封劑密封於第一基底與第二基底之間。圖17B是圖17A的H-I剖面視圖。
密封劑4505設置成圍繞設於第一基底4501上的像素部4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b。此外，第二基底4506設於像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b上。因此，像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b與填充物4507一起由第一基底4501、密封劑4505、及第二基底4506密封。較佳地，面板由具有高氣密性及低除氣之保護膜(例如接合膜或紫外線可固化樹脂膜)或遮蓋材料封裝(密封)，以致於面板不會曝露至外部空氣。
形成於第一基底4501上的像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體，以及，包含於像素部4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體4509作為實施例，顯示於圖17B中。
關於薄膜電晶體4509和4510，可以使用包含實施例3中所述的氧化物半導體層之高度可靠的薄膜電晶體。或者，可以使用實施例1、2、4及5中所述的薄膜電晶體。薄膜電晶體4509和4510為n通道薄膜電晶體。
代號4511代表發光元件。第一電極層4517為包含於發光元件4511中的像素電極，其電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，發光元件4511的結構不限於實施例9中所述的堆疊結構，實施例9中所 述的堆疊結構包含第一電極層4517、電致發光層4512、及第二電極層4513。發光元件4511的結構可以視從發光元件4511取出光的方向等而適當地改變。
分隔壁4520由有機樹脂膜、無機絕緣膜、或聚矽烷製成。特別較佳地，分隔壁4520由感光材料形成至在第一電極層4517上具有開口，以致於開口的側壁形成為具有連續曲率的傾斜表面。
使用單層或堆疊的多個層，形成電致發光層4512。
在第二電極層4513和分隔壁4520上形成保護膜以防止氧、氫、濕氣、二氧化碳等進入發光元件4511中。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。
此外，各種訊號及電位從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部4502。
由與包含於發光元件4511中的第一電極層4517相同的導電膜，形成連接端電極4515，以及，由與包含於薄膜電晶體4509中的源極和汲極電極層相同的導電膜，形成端電極4516。
連接端電極4515經由各向異性導電膜4519而電連接至包含於FPC 4518a的端子。
位於從發光元件4511取出光的方向上之基底需要具有透光特性。在該情形中，使用例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料。
關於填充物4507，除了例如氮或氬等惰性氣體外，還可以使用紫外光可固化樹脂或熱固樹脂。舉例而言，可以使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。
假使需要時，可以在發光元件的發光表面上適當地設置例如極化板、圓形極化板(包含橢圓形極化板)、延遲板(四分之一波板、或半波板)、或濾光器等光學膜。此外，極化板或圓形極化板可以設有抗反射膜。舉例而言，可以執行防眩光處理，藉以使反射光由表面上的凹部及凸部散射以降低眩光。
訊號線驅動電路4503a及4503b以及掃描線驅動電路4504a和4504b可以安裝作為驅動電路，驅動電路係由使用單晶半導體膜或多晶半導體膜而於分別製備的基底上形成的。或者，僅有訊號線驅動電路或其一部份、或是僅有掃描線驅動電路或其一部份，可以分別地形成及安裝。實施例9不限於圖17A及17B中所示的結構。
經由上述製程，製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
實施例9可以與其它實施例中所述的結構適當地結合實施。
(實施例10)
在本說明書中揭示的半導體裝置可以應用於電子紙。 電子紙可以用於不同領域的電子設備，只要它們可以顯示資料即可。舉例而言，電子紙可以應用於電子書(e-書)讀取器、海報、例如火車等車輛中的廣告、或例如信用卡等不同卡片的顯示。這些電子設備的實施例顯示於圖27中。
圖27顯示電子書讀取器2700的實施例。舉例而言，電子書讀取器2700包含機殼2701和2703等二機殼。機殼2701和2703由鉸鏈2711結合，以致於電子書讀取器2700可以以鉸鏈2711為軸打開及閉合。藉由此結構，電子書讀取器2700可以如同紙書般操作。
顯示部2705及顯示部2707分別併入於機殼2701及機殼2703中。顯示部2705和顯示部2707可以配置成顯示一影像、或不同的影像。在顯示不同的影像之顯示部2705及顯示部2707的情形中，舉例而言，在右方顯示部上(圖27中的顯示部2705)可以顯示文字，在左方顯示部上(圖27中的顯示部2707)可以顯示圖像。
圖27顯示一實施例，其中，機殼2701設有操作部等等。舉例而言，機殼2701設有電源開關2721、操作鍵2723、揚音器2725、等等。藉由操作鍵2723，可以翻頁。注意，鍵盤、指標裝置、等等可以設於與機殼的顯示部相同的表面上。此外，在機殼的背面或側面上，設置外部連接端子(耳機端子、USB端子、例如AC配接器或USB纜線等可以連接至不同纜線的端子)、記錄媒體插入部、等等。此外，電子書2700可以具有電子字典的功 能。
電子書2700可以具有能夠無線地傳送及接收資料之配置。經由無線通訊，可以從電子書伺服器購買及下載所需的書資料等等。
(實施例11)
本說明書中揭示的半導體裝置可以應用至不同的電子設備(包含遊戲機)。電子設備的實施例包含電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等相機、數位相框、蜂巢式電話手機(也稱為行動電話或行電話裝置)、可攜式遊戲機、可攜式資訊端、音頻再生裝置、例如彈珠台等大型遊戲機、等等。
圖28A顯示電視機9600的實施例。在電視機9600中，顯示部9603併入於機殼9601中。顯示部9603可以顯示影像。此處，機殼9601由架子9605支撐。
電視機9600可以由機殼9601的操作開關或分開的遙控器9610操作。以遙控器9610的操作開關9609，可以控制頻道及聲音，以致於可以控制顯示於顯示部9603上的影像。此外，遙控器9610可以設有顯示部9607，用於顯示自遙控器9610輸出的資料。
注意，電視機0600設有接收器、數據機、等等。藉由使用接收器，可以接收一般電視廣播。此外，當顯示裝置經由數據機有線地或無線地連接至通訊網路時，可以執行單向(從發送器至接收器)或雙向(在發送器與接收器 之間或在接收器之間)資料通訊。
圖28B顯示數位相框9700的實施例。舉例而言，在數位相框9700中，顯示部9703併入於機殼9701中。顯示部9703可以顯示各種影像，舉例而言，顯示部9703可以顯示由數位相機等拍攝的影像資料以及作為一般相框。
注意，數位相框9700設有操作部、外部連接端子(USB端子、或可以連接至例USB纜線等不同纜線的端子)、記錄媒體插入部、等等。雖然這些元件可以設於設有顯示部的表面上，但是，較佳地，為了數位相框9700的設計，將它們設於側表面或背面上。舉例而言，儲存數位相機拍攝的影像資料之記憶體插入於數位相框的記錄媒體插入部中，因此，可以傳送影像資料，然後，顯示於顯示部9703上。
數位相框9700可以具有能夠無線地傳送及接收資料的配置。經由無線通訊，所需的影像資料可以被下載而顯示。
圖29A顯可攜式遊戲機，其包含機殼9881和機殼9891等二機殼。機殼9881和機殼9891藉由連接部9893而連接，以便開啟及關閉。顯示部9882及顯示部9883分別併入於機殼9881和機殼9891中。此外，圖29A中所示的可攜式遊戲機包含揚音器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁、 溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流速、濕度、梯度、振動、氣味、或紅外線的功能之感測器)、及麥克風9889)、等等。無需多言，可攜式遊戲機的結構不限於上述，可以使用至少設有本說明書中揭示的半導體裝置之其它結構。可攜式遊戲機可以適當地包含其它輔助設備。圖29A中所示的可攜式遊戲機具有讀出儲存於儲存媒體中的程式或資料以將其顯示於顯示部上之功能以及具有經由無線通訊而與其它可攜式遊戲機共用資訊之功能。注意，圖29A中所示的可攜式遊戲機的功能不限於上述功能，可攜式遊戲機可以具有眾多功能。
圖29B顯示大型遊戲機之投幣機9900的實施例。在投幣機9900中，顯示部9903併入於機殼9901中。此外，投幣機9900包含例如啟動桿及停止開關、硬幣槽、揚音器、等操作機構。無需多言，投幣機9900的結構不限於上述，可以使用至少設有本說明書中揭示的半導體裝置之其它結構。投幣機9900可以適當地包含其它輔助設備。
圖30A是立體視圖，顯示可攜式電腦的實施例。
在圖30A的可攜式電腦中，藉由關閉連接頂殼9301及底殼9302之鉸鏈單元，具有顯示部9303的頂殼9301及具有鍵盤9304的底殼9302可以彼此重疊。圖30A的可攜式電腦便於攜帶，以及，在使用用於輸入的鍵盤之情形中，打開鉸鏈單元及使用者可以看著顯示部9303輸入資 料。
除了鍵盤9304之外，底殼9302還包含指標裝置9306，藉由指標裝置9306可以執行輸入。此外，當顯示部9303是觸控輸入面板，藉由觸控部份顯示部，可以執行輸入。底殼9302包含例如CPU或硬碟等算術功能部份。此外，底殼9302包含另一裝置，例如外部連接埠9305，符合USB的通訊標準之通訊纜線可以插入外部連接埠9305。
頂殼9301包含顯示部9307，以及，藉由將顯示部9307朝向頂殼9301的內部而可以將顯示部9307保持於其中，頂殼9301可以具有大的顯示幕。此外，使用者可以調整被保持於頂殼9301中的顯示部9307中的顯示幕的方向。當可以保持於頂殼9301中的顯示部9307是觸控式輸入面板時，藉由觸控可以保持於頂殼9301中的部份顯示部9307，可以執行輸入。
使用液晶顯示面板、例如有機發光元件或無機發光元件等發光顯示面板之影像顯示裝置，形成可以保持於頂殼9301中的顯示部9303或顯示部9307。
此外，圖30A中的可攜式電腦可以設有接收器等，以及可以接收電視廣播以在顯示部9303或顯示部9307上顯示影像。當藉由滑動顯示部9307而使顯示部9307的整個螢幕曝露，而連接頂殼9301及底殼9302的鉸鏈單元關閉時，使用者可以觀看電視廣播。在此情形中，鉸鏈單元未打開且未於顯示部9303上執行顯示。此外，僅有用於顯 示電視廣播的電路之啟動被執行。因此，電力消耗最小，對於電池容量有限的可攜式電腦是有用的。
圖30B是立體視圖，顯示如同手錶般可由使用者戴於手腕上之行動電話。
行動電話由下述形成：主體，包含包括至少電話功能之通訊裝置、及電池；帶部9204，使主體能夠被穿戴於手腕上；調整部9205，用於調整固定於手腕的帶部之固定程度；顯示部9201；揚音器9207；及麥克風9208。
此外，主體包含操作開關9203。舉例而言，操作開關9203可以在開關被按下時作為啟動網際網路的程式之開關，以及作為開啟電源的開關、用於移動顯示的開關、用於指令開始拍攝影像之開關、等等，以及，可以用以對應每一功能。
以手指或輸入筆觸控顯示部9201、操作操作鍵9203、或輸入聲音至麥克風9208，以操作對行動電話的輸入。注意，顯示於顯示部9201上的顯示按鍵9202顯示於圖30B中。以手指等觸控顯示按鍵9202，可以執行輸入。
此外，主體包含相機部9206，相機部9206包含攝影機構，攝影機構具有將經由相機鏡頭形成之物體的影像轉換成電子影像訊號之功能。注意，並非一定要設置相機部。
圖30B中所示的行動電話設有電視廣播的接收器等等，且能夠藉由接收電視廣播而在顯示部9201上顯示影 像。此外，圖30B中顯示的行動電話設有例如記憶體等記憶裝置，以及，能夠將電視廣播記錄於記憶體中。圖30B中所示的行動電話可以具有例如GPS等偵測位置資訊之功能。
使用液晶顯示面板、例如有機發光元件或無機發光元件之發光顯示面板等影像顯示裝置作為顯示部9201。圖30B中所示的行動電話是小巧的且圖30B中所示的行動電話的電池容量有限。因此，較佳地使用可以由低耗電驅動的面板作為用於顯示部9201的顯示裝置。
注意，圖30B顯示穿戴於腕上的電子裝置，但是，本實施例不限於此，只要使用可攜式形狀即可。
(實例1)
在實施例1中，製造本發明的實施例之薄膜電晶體以及顯示電特徵評估結果。
將說明實例1之薄膜電晶體的製造方法。藉由電漿CVD法，在玻璃基底上，形成150nm厚的氮化矽膜與厚度100nm的氧氮化矽膜之堆疊層膜以作為基部膜。然後，以濺射法，在氧氮化矽膜上形成作為閘極電極層的150nm厚的鎢膜。以電漿CVD法，在閘極電極層上，形成100nm厚的氧氮化矽膜作為閘極絕緣層。
使用In-Ga-Zn-O為基礎的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1(mol%)以及In：Ga：Zn=1：1：0.5[at%])，以形成厚度20nm的氧化物半導體層。沈積條件設定如 下：基底與靶材之間的距離設為100mm、壓力為0.2Pa、直流(DC)電源為0.5kW、氛圍為氬氣及氧氣(氬：氧=30sccm：20sccm且氧流速比例為40%)的混合氛圍。
以濺射法，在氧化物半導體層上堆疊鈦膜(100nm厚)、鋁膜(200nm厚)、及鈦膜(100nm厚)，作為源極和汲極電極層。
接著，在大氣氛圍下，在350℃加熱氧化物半導體層。
首先，形成氧化物絕緣膜的腔室中的壓力降低至1×10-3Pa(降低壓力所需的時間約為5分鐘)。然後，將氧化物半導體層形成於上的基底傳送至壓力已降低的腔室。在氮被導入腔室5分鐘且在330℃加熱5分鐘之後，腔室的壓力下降(降低壓力所需的時間約為3分鐘)。將一氧化二氮(N2O)導入腔室中且將腔室的壓力調整至22Pa。
在已導入一氧化二氮(N2O)及導入矽甲烷(SiH4)的腔室中產生電漿，以致於形成與氧化物半導體層接觸的300nm厚的氧氮化矽膜，其為氧化物絕緣膜。以SiH4及N2O(SiH4：N2O=10sccm：1200sccm)用於沈積氣體。當產生電漿及形成氧化物絕緣膜時，條件設定如下：腔室的壓力為22Pa；電功率為30W；電源頻率為13.56MHz；以及，溫度為330℃。
在氧化物絕緣膜及閘極絕緣層中形成要成為接觸孔的 開口，然後，在大氣氛圍下，在350℃下加熱基底一小時。
依此方式，形成實例1的薄膜電晶體。注意，包含於薄膜電晶體中的氧化物半導體層具有20μm的通道長度(L)及20μm的通道寬度(W)。
關於檢查薄膜電晶體的可靠度的方法，有偏壓溫度應力測試(於下，稱為BT測試)。BT測試是一種加速測試且藉由此方法可以在短時間內評估薄膜電晶體因長期使用而造成的特徵變化。在BT測試前及後之間，薄膜電晶體的臨界電壓的差值是用於檢查薄膜電晶體可靠度之重要指標。當BT測試之前及之後之間臨界電壓差值小時，薄膜電晶體具有較高可靠度。
具體而言，薄膜電晶體形成於上之基底的溫度(基底溫度)維持在固定溫度，而薄膜電晶體的源極和汲極設定在相同電位，以及，不同於源極和汲極的電位之電位施加至薄膜電晶體的閘極一段時間。根據測試目的，適當地決定基底溫度。在施加至閘極的電位高於源極和汲極的電位之測試BT被稱為+BT測試，以及，在施加至閘極的電位低於源極和汲極的電位之測試BT被稱為-BT測試。
根據基底溫度、施加至閘極絕緣膜的電場強度、及電場的施加時間，可以決定BT測試的測試強度。藉由將閘極與源極和汲極之間的電位差除以閘極絕緣膜的厚度，決定施加至閘極絕緣膜的電場強度。舉例而言，當施加至100nm厚的閘極絕緣膜之電場強度被調整為2MV/cm的 情形中，電位差可以設定為20V。
將說明實例1的薄膜電晶體的BT測試結果。
注意，「電壓」通常表示二點的電位之間的差，以及，「電位」表示靜電場中給定點處單位電荷的靜電能量。注意，一般而言，在某點的電位與參考電位之間的差僅稱為電位或電壓，且在很多情形中，電位及電壓是同義詞。因此，在本說明書中，除非特別指明，否則，電位會寫作電壓且電壓會寫為電位。
在下述條件下，執行+BT及-BT測試：基底溫度為150℃、施加至閘極絕緣膜的電場強度為2MV/cm；及施加時間為一小時之條件下。
首先，說明+BT測試。為了測量BT測試標的之薄膜電晶體之初始特徵，將基底溫度設為40℃、源極-汲極電壓設為10V。因此，在源極-閘極電壓(於下稱為閘極電壓)在-20V至+20V的範圍變化時，測量源極-汲極電流(於下，稱為汲極電流)的特徵變化，亦即，Vg-Id特徵曲線。雖然將基底溫度設為40℃以防止樣品表面吸收濕氣，但是，只要沒有特定問題，基底溫度可以是室溫(25℃)。
接著，在基底溫度增加至150℃之後，將薄膜電晶體的源極和汲極的電位設定於0V。之後，施加電壓施，以致於施加至閘極絕緣膜的電場強度為2MV/cm。由於薄膜電晶體的閘極絕緣膜的厚度為100nm，所以，閘極被供予+20V，以及，保持此電壓一小時。電壓施加的時間為 一小時；但是，可以根據目的而適當地決定時間。
接著，基底溫度降低至40℃，同時將電壓施加至閘極與源極和汲極之間。此時，假使在基底溫度完全降低之前停止電壓施加，則在BT測試中對薄膜電晶體造成的傷害由餘留的熱修復；因此，當施加電壓時，基底溫度必須降低。在基底溫度降至40℃之後，結束電壓施加。嚴格而言，降低溫度的時間必須加至電壓施加的時間；但是，由於溫度在數分鐘內真正能夠降低至40℃，所以，這被視為誤差範圍且降溫時間未加至施加時間。
然後，在與初始特徵的測量條件相同的條件下，測量Vg-Id特徵曲線，以及取得+BT測試之後的Vg-Id特徵曲線。
接著，說明-BT測試。以幾乎同於+BT測試的方式，執行-BT測試；但是，-BT測試與+BT測試不同點在於在基底溫度增加至150℃之後施加至閘極的電壓為-20V。
注意，在BT測試中，重要的是對未執行BT測試的薄膜電晶體執行BT測試。舉例而言，當對曾經接受+BT測試的薄膜電晶體執行-BT測試時，由於已首先執行過+BT測試，所以無法正確地評估-BT測試的結果。此外，同樣的情形適用於對曾經接受+BT測試的薄膜電晶體執行+BT測試。注意，在慮及這些影響下，相同的情形不適用於刻意地重複執行BT測試的情形。
圖25A及25B顯示BT測試之前及之後薄膜電晶體的Vg-Id特徵曲線。在圖25A及25B中，水平軸代表閘極電 壓(Vg)，其為對數刻度，垂直軸代表汲極電極(Id)，其為對數刻度。
圖25A顯示+BT測試之前及之後薄膜電晶體的Vg-Id特徵曲線。初始特徵曲線811代表+BT測試之前薄膜電晶體的Vg-Id特徵曲線，曲線812代表+BT測試之後薄膜電晶體的Vg-Id特徵曲線。
圖25B顯示-BT測試之前及之後薄膜電晶體的Vg-Id特徵曲線。初始特徵曲線821代表-BT測試之前薄膜電晶體的Vg-Id特徵曲線，曲線822代表-BT測試之後薄膜電晶體的Vg-Id特徵曲線。
注意，在實例1的薄膜電晶體的Vg-Id特徵曲線的這些測量中，Id變成小於或等於關閉區中測量裝置的偵測極限(對於大部份的n通道電晶體，Vg從約0V至負值的區域)。因此，圖25A及25B未顯示Id小於或等於測量裝置的偵測極限之部份。
在圖25A中，相較於曲線811的臨界電壓，曲線812的臨界電壓在正方向上偏移，以及，在圖25B中，相較於初始特徵曲線821的臨界電壓，曲線822的臨界電壓在負方向上偏移。因此，由於在二BT測試中臨界電壓的改變量都小至數伏特，所以，確認BT測試中實例1的薄膜電晶體是具有高可靠度的薄膜電晶體。
(實例2)
在實例2中，顯示使用模型之實施例1中從導入含氧 元素的氣體(步驟8005至步驟8105)至氧化物絕緣膜(步驟8008至步驟8108)之步驟的計算結果。
首先，顯示計算使用氧作為含有氧元素的氣體之實例而取得的結果。使用第一原理MD(分子動力學)法，計算氧化物半導體層與氧分子(O2)之間的反應。關於用於計算的軟體，使用Accelrys Software Inc.製造的CASTEP，以及，計算條件如下所述：使用NVT整體；時間為0.5微微秒；溫度為350℃。因此，採用使用平面波為基礎的擬電位法之密度函數理論。關於函數，使用GGAPBE。
此處，關於用於IGZO表面的計算模型，使用12個In原子、12個Ga原子、12個Zn原子、及46個O原子形成的非晶結構。用於計算的基本晶格是1.02nm×1.02nm×2.06nm的長方形固體。使用週期邊界條件作為邊界。下述以添加氧分子(O2)或一氧化二氮(N2O)之模型用於上述表面模型。
圖10A顯示配置於及接近於氧化物半導體層的表面之氧分子(O2)的初始狀態，圖10B顯示其在0.5微微秒之後的位置。在圖10B中，氧分子(O2)被吸收至氧化物半導體層的表面上的金屬。在0.5微微秒之內，氧分子(O2)的共價鍵未喪失。
但是，相較於氧原子彼此接合的狀態，在氧-氧鍵斷裂且造成的氧原子相鄰於金屬原子的狀態中，氧原子在熱動力上是更穩定的。此外，使用氧化物半導體層的密度測 量值製備的結構模型顯示，當共價鍵保持時，氧化物半導體層內部的空間太窄而無法擴散氧分子(O2)。因此，在熱動力平衡的狀態中，氧原子在氧化物半導體層之內擴散。
接著，顯示藉由計算使用氧化氮作為含有氧元素的氣體之實例而取得的結果。氧化亞氮(一氧化二氮(N2O))分子配置成接近氧化物半導體層的表面，以及，使用第一原理MD法，計算氧化物半導體層與氧化亞氮(一氧化二氮(N2O))之間的反應。計算條件如下：使用NVT整體；時間為0.5微微秒；以及，溫度為350℃。
圖11A顯示配置於及接近於氧化物半導體層的表面之N2O分子的初始狀態，圖11B顯示其在0.5微微秒之後的位置。在圖11B中，N2O被分解且觀察到氮分子接近氧化物半導體層。此外，源自N2O分子的氧原子擴散至氧化物半導體層中。
N2O分子的結構顯示於圖12A及12B中。如圖12A所示，在N2O分子中，氮原子及氧原子線性地配置。如圖12B所示，線性地配置的氮原子及氧原子以共振狀態彼此接合。
接著，計算包含具有高氧密度的區域及具有低氧密度的區域之氧化物半導體層中熱處理之氧擴散現象。參考圖13及圖14，說明結果。此處，關於計算軟體，使用Fujitsu Limited製造的Materials Explorer 5.0。
圖13顯示用於計算之氧化物半導體層的模型。氧化物半導體層701具有堆疊層結構，堆疊層結構係具有低氧密度的層703及具有高氧密度的層705之堆疊層結構。
此處，關於具有低氧密度的層703，採用15個In原子、15個Ga原子、15個Zn原子、及54個O原子形成的非晶結構。
關於具有高氧密度的層705，採用15個In原子、15個Ga原子、15個Zn原子、及66個O原子形成的非晶結構。
氧化物半導體層701的密度設定於5.9g/cm3。
接著，在250℃下，使用NVT整體，對氧化物半導體層701執行古典MD(分子動力學)計算。時間步階寬度以及總模擬時間分別設定為0.2fs，及200ps。此外，以玻思-梅爾-哈金斯(Born-Mayer-Huggins)電位應用於金屬-氧鍵及氧-氧鍵。此外，將氧化物半導體層701的上端及下端之原子固定。
模擬結果顯示於圖14。在z軸座標中，具有低氧濃度的層703以0nm至1.15nm的範圍表示，具有高氧濃度的層705以1.15nm至2.3nm的範圍代表。以實線707表示MD計算之前氧的密度分佈，以虛線709表示MD計算之後的氧密度分佈。
在實線707中，具有高氧密度的層705的氧密度高於具有低氧密度的層703與具有高氧密度的層705之間的介面的氧密度。另一方面，如虛線709所示，具有低氧密度 的層703與具有高氧密度的層705具有幾乎相同的氧密度。
因此，在密度分佈如同具有低氧密度的層703與具有高氧密度的層705的堆疊層狀態中一般不均勻時，發現氧密度藉由熱處理而成為均質的。
換言之，如同實施例1中所述般，由於藉由在氧化物半導體層上形成氧化物絕緣膜，而增加氧化物半導體層與氧化物絕緣層之間的介面處之氧濃度，所以，氧擴散至氧化物半導體層中，以及，氧化物半導體層的電阻增加。因此，可以增進薄膜電晶體的可靠度。
如實例2中所示般，在氧被吸收至氧化物半導體層的表面之後，氧以離子方式接合至含於氧化物半導體層中的金屬離子(Me)以及以氧原子的狀態在氧化物半導體層內擴散(請參見圖15A至15C)。
本申請案根據2009年7月3日向日本專利局申請之日本專利申請序號2009-159065，其整體內容於此一併列入參考。
403‧‧‧氧化物半導體層
407‧‧‧氧化物絕緣層
470‧‧‧薄膜電晶體

Claims (14)

  1. 一種半導體裝置之製造方法，該方法包含下述步驟：在具有絕緣表面的基底上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上形成與該氧化物半導體層接觸的金屬膜；蝕刻該金屬膜以在該氧化物半導體層中形成曝露區，以及在該氧化物半導體層上形成與該氧化物半導體層接觸的源極電極層和汲極電極層；在含有氧元素的氣體存在下，對該曝露區執行電漿處理；以及在該氧化物半導體層、該源極電極層和該汲極電極層上形成與該氧化物半導體層、該源極電極層和該汲極電極層接觸的氧化物絕緣膜，其中，至少從該電漿處理直到該氧化物絕緣膜的形成為止，該氧化物半導體層持續被加熱。
  2. 一種半導體裝置之製造方法，該方法包含下述步驟：在具有絕緣表面的基底上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上形成與該氧化物半導體層接觸 的金屬膜；蝕刻該金屬膜以在該氧化物半導體層中形成曝露區，以及在該氧化物半導體層上形成與該氧化物半導體層接觸的源極電極層和汲極電極層；將該基底導入腔室中；將含有氧元素的氣體導入該腔室中，而該基底留於該腔室中；在該腔室中該氣體存在下，產生電漿，而該基底留於該腔室中；以及在該腔室中，在該氧化物半導體層、該源極電極層和該汲極電極層上形成與該氧化物半導體層、該源極電極層和該汲極電極層接觸的氧化物絕緣膜，其中，在該基底被導入至該腔室之後且直到完成該氧化物絕緣膜的形成為止，該氧化物半導體層持續被加熱。
  3. 一種半導體裝置之製造方法，該方法包含下述步驟：在具有絕緣表面的基底上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上形成與該氧化物半導體層接觸的金屬膜；蝕刻該金屬膜以在該氧化物半導體層中形成曝露區，以及在該氧化物半導體層上形成與該氧化物半導體層接觸的源極電極層和汲極電極層； 將該基底導入腔室中；將該腔室抽真空，而該基底留在該腔室中；將氮氣體導入該腔室中，而該基底留於該腔室中；在該腔室中加熱該基底，而該基底留於該腔室中；將含有氧元素的氣體導入該腔室中，而該基底留於該腔室中；在該氣體存在下，將電漿導入該腔室中，而該基底留於該腔室中；以及在該腔室中，在該氧化物半導體層、該源極電極層和該汲極電極層上形成與該氧化物半導體層、該源極電極層和該汲極電極層接觸的氧化物絕緣膜，其中，至少在該基底被加熱之後且直到完成該氧化物絕緣膜的形成為止，該氧化物半導體層持續被加熱。
  4. 如申請專利範圍第3項之方法，其中，使用遠端電漿設備，執行該電漿的導入。
  5. 如申請專利範圍第1、2及3項中之任一項之方法，其中，該曝露區的側表面與該源極電極層及該汲極電極層的側表面中至少之一是共平面的。
  6. 如申請專利範圍第1、2及3項中之任一項之方法，其中，執行該蝕刻，以致於該氧化物半導體層之全部遮蓋該閘極電極層之一部分。
  7. 一種半導體裝置之製造方法，該方法包含下述步驟：在具有絕緣表面的基底上形成閘極電極層； 在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上形成源極電極層及汲極電極層；在含有氧元素的氣體存在下，對該氧化物半導體層執行電漿處理；以及在該氧化物半導體層、該源極電極層及該汲極電極層上形成與該氧化物半導體層、該源極電極層及該汲極電極層接觸的氧化物絕緣膜，其中，至少從該電漿處理直到該氧化物絕緣膜的形成為止，該氧化物半導體層持續被加熱。
  8. 如申請專利範圍第7項之方法，其中，該源極電極層及該汲極電極層係形成為與該氧化物半導體層接觸。
  9. 如申請專利範圍第1、2、3及7項中之任一項之方法，其中，該氧化物半導體層包含銦、鋅、氧、及選自Ga、Fe、Ni、Mn及Co之金屬。
  10. 如申請專利範圍第1、2、3及7項中之任一項之方法，其中，該氧化物半導體層具有由InMO3(ZnO)m表示的組成，其中，M是選自Ga、Fe、Ni、Mn及Co之金屬，以及 其中，m是大於0。
  11. 如申請專利範圍第1、2、3及7項中之任一項之方法，其中，該氣體係選自氧氣體、氧化氮氣體及二氧化氮氣體。
  12. 如申請專利範圍第11項之方法，其中，該氧化物絕緣膜包含矽。
  13. 如申請專利範圍第7項之方法，其中，在該源極電極層及該汲極電極層之間的該區域之側表面與該源極電極層及該汲極電極層的側表面中至少之一是共平面的。
  14. 如申請專利範圍第7項之方法，其中，形成該氧化物半導體層，以致於該氧化物半導體層之全部遮蓋該閘極電極層之一部分。
TW106104769A 2009-07-03 2010-06-30 半導體裝置之製造方法 TWI698937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-159065 2009-07-03
JP2009159065 2009-07-03

Publications (2)

Publication Number Publication Date
TW201721765A true TW201721765A (zh) 2017-06-16
TWI698937B TWI698937B (zh) 2020-07-11

Family

ID=43410900

Family Applications (5)

Application Number Title Priority Date Filing Date
TW110144247A TWI779937B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法
TW106104769A TWI698937B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法
TW104142481A TWI595568B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法
TW099121502A TWI594330B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法
TW109121648A TWI764182B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110144247A TWI779937B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW104142481A TWI595568B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法
TW099121502A TWI594330B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法
TW109121648A TWI764182B (zh) 2009-07-03 2010-06-30 半導體裝置之製造方法

Country Status (7)

Country Link
US (3) US8637347B2 (zh)
EP (1) EP2449593B1 (zh)
JP (9) JP4999968B2 (zh)
KR (7) KR101610606B1 (zh)
CN (1) CN102473729B (zh)
TW (5) TWI779937B (zh)
WO (1) WO2011001822A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20120031026A (ko) 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130025871A (ko) 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9035303B2 (en) * 2012-04-06 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102358093B1 (ko) * 2012-06-29 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2014046480A1 (ko) * 2012-09-18 2014-03-27 주식회사 엘지화학 투명 전도성막 및 이의 제조방법
JP6351947B2 (ja) * 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI479664B (zh) * 2012-12-28 2015-04-01 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製作方法與液晶顯示面板
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US20150311345A1 (en) * 2014-04-28 2015-10-29 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, display substrate and display device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US20160094600A1 (en) 2014-09-30 2016-03-31 The Nielsen Company (Us), Llc Methods and apparatus to measure exposure to streaming media
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN107690696A (zh) * 2015-06-30 2018-02-13 硅显示技术有限公司 氧化物半导体薄膜晶体管及其制造方法
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3272532B2 (ja) * 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW459301B (en) * 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002237598A (ja) * 2001-02-08 2002-08-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7112113B2 (en) * 2002-12-25 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4578826B2 (ja) 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
TW200537573A (en) 2004-04-23 2005-11-16 Ulvac Inc Thin-film transistor and production method thereof
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006066713A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp 半導体装置の製造方法
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2009509322A (ja) * 2005-09-15 2009-03-05 エヌエックスピー ビー ヴィ 半導体装置用構造およびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4167280B2 (ja) 2006-08-25 2008-10-15 株式会社日立国際電気 半導体製造装置及び半導体の製造方法
JP2007027773A (ja) 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) * 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8058096B2 (en) 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
WO2009060922A1 (en) 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20200031709A (ko) * 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120107079A (ko) * 2009-11-20 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103367167B (zh) 2010-04-23 2020-04-10 株式会社半导体能源研究所 半导体装置的制造方法
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
TWI779937B (zh) 2022-10-01
TW201118957A (en) 2011-06-01
JP6010081B2 (ja) 2016-10-19
KR20120046222A (ko) 2012-05-09
US8637347B2 (en) 2014-01-28
TWI595568B (zh) 2017-08-11
CN102473729A (zh) 2012-05-23
KR102096109B1 (ko) 2020-04-01
US20180158932A1 (en) 2018-06-07
KR20200047748A (ko) 2020-05-07
JP6224184B2 (ja) 2017-11-01
KR20170119742A (ko) 2017-10-27
JP2018019094A (ja) 2018-02-01
JP2023058609A (ja) 2023-04-25
TWI594330B (zh) 2017-08-01
KR101610606B1 (ko) 2016-04-07
US20140106505A1 (en) 2014-04-17
JP2011029637A (ja) 2011-02-10
JP6905020B2 (ja) 2021-07-21
JP6216086B2 (ja) 2017-10-18
JP5632411B2 (ja) 2014-11-26
TWI764182B (zh) 2022-05-11
KR20190006602A (ko) 2019-01-18
TW202042311A (zh) 2020-11-16
KR102365458B1 (ko) 2022-02-23
US20110003429A1 (en) 2011-01-06
EP2449593A4 (en) 2015-06-03
JP6592052B2 (ja) 2019-10-16
TWI698937B (zh) 2020-07-11
JP2012160744A (ja) 2012-08-23
KR20150053818A (ko) 2015-05-18
EP2449593B1 (en) 2019-08-28
JP4999968B2 (ja) 2012-08-15
JP7225319B2 (ja) 2023-02-20
CN102473729B (zh) 2015-01-28
KR102228220B1 (ko) 2021-03-17
WO2011001822A1 (en) 2011-01-06
JP2016208050A (ja) 2016-12-08
TW202213541A (zh) 2022-04-01
US10297679B2 (en) 2019-05-21
TW201611130A (zh) 2016-03-16
JP2021168399A (ja) 2021-10-21
KR20210031537A (ko) 2021-03-19
KR102503687B1 (ko) 2023-02-27
JP2015026863A (ja) 2015-02-05
KR20220025274A (ko) 2022-03-03
US9887276B2 (en) 2018-02-06
JP2020010058A (ja) 2020-01-16
EP2449593A1 (en) 2012-05-09
JP2017143285A (ja) 2017-08-17
KR102106460B1 (ko) 2020-05-04

Similar Documents

Publication Publication Date Title
JP7225319B2 (ja) 半導体装置の作製方法
JP6145593B1 (ja) 液晶表示装置の作製方法